KR890003611Y1 - Tuner circuit for vtr - Google Patents

Tuner circuit for vtr Download PDF

Info

Publication number
KR890003611Y1
KR890003611Y1 KR2019860002281U KR860002281U KR890003611Y1 KR 890003611 Y1 KR890003611 Y1 KR 890003611Y1 KR 2019860002281 U KR2019860002281 U KR 2019860002281U KR 860002281 U KR860002281 U KR 860002281U KR 890003611 Y1 KR890003611 Y1 KR 890003611Y1
Authority
KR
South Korea
Prior art keywords
channel
signal
vertical synchronization
aft
synchronization signal
Prior art date
Application number
KR2019860002281U
Other languages
Korean (ko)
Other versions
KR870013994U (en
Inventor
심순선
Original Assignee
삼성전자주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 정재은 filed Critical 삼성전자주식회사
Priority to KR2019860002281U priority Critical patent/KR890003611Y1/en
Publication of KR870013994U publication Critical patent/KR870013994U/en
Application granted granted Critical
Publication of KR890003611Y1 publication Critical patent/KR890003611Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50Tuning indicators; Automatic tuning control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Receiver Circuits (AREA)

Abstract

내용 없음.No content.

Description

수직동기신호 및 콘트롤러를 사용한 110채널 VTR 튜너회로110-Channel VTR Tuner Circuit Using Vertical Synchronization Signal and Controller

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 제1도의 마이크로 컴퓨터의 출력 파형도.2 is an output waveform diagram of the microcomputer of FIG.

제3도는 국부발진주파수와 동조전압과의 관계를 나타낸 도면.3 is a diagram showing a relationship between a local oscillation frequency and a tuning voltage.

제4도는 제1도의 영상신호 중간중폭부에서 출력되는 AFT곡선도.4 is an AFT curve output from an intermediate width portion of the video signal of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

A : 채널 선택부 MC : 마이크로 컴퓨터A: channel selector MC: microcomputer

B : 표시부 C : 영상신호 중간중폭부B: Display part C: Video signal middle width part

D : 수직동기신호분리부 F : 위상 검파부D: Vertical sync signal separator F: Phase detector

E : 단안정 멀티바이브레터 G : 튜너단E: Monostable multivibrator G: Tuner stage

R1-R8 : 저항 C1-C4 : 콘덴서R1-R8: Resistor C1-C4: Capacitor

DE : 다이오드 OP1, OP2 : 비교기DE: diode OP1, OP2: comparator

본 고안은 수직 동기신호 및 콘트롤러를 사용한 VTR튜너회로에 관한 것으로서, 특히 유선방송(CATV)증가 및 국내방송 개설로 인해서 채널수가 증가하는 것을 대처하기 위하여 TV 및 VTR에 있어서 주파수 합성 방식을 이용하여 110채널을 선국할 수 있을 뿐만 아니라 자동미조정(AFT : Automatic Fine Tuning)하여 최적의 화면을 얻을 수 있는 회로에 관한 것이다.The present invention relates to a VTR tuner circuit using a vertical synchronization signal and a controller, and in particular, to cope with an increase in the number of channels due to an increase in cable broadcasting (CATV) and the opening of a domestic broadcasting system, a frequency synthesis method is used in a TV and a VTR. Not only is it possible to tune channels, it is also a circuit that can achieve the best picture by automatic fine tuning (AFT).

일반적으로 유선방송(CATV)의 증가 및 국내방송 개설예정등에 인하여 TV의 채널수가 증가함에 따라서 TV채널수를 많게 하는 것이 필수적이다. 그런데 기존의 VTR 채널수로는 상기와 같이 채널수가 증가하는 TV와는 서로 효과적으로 사용할 수 없는 점이 있었다.In general, it is essential to increase the number of TV channels as the number of TV channels increases due to the increase in cable broadcasting (CATV) and scheduled to open domestic broadcasts. By the way, the number of existing VTR channels cannot be used effectively with TVs with increasing channel numbers as described above.

따라서 본 고안을 상기와 같은 결점을 해소코저 안출한 것으로써, TV채널 수가 증가함에 따라 VTR의 주파수 합성방식을 사용하여 110채널을 선국할 수 있을 뿐만 아니라 자동미조정을 하여 최적의 화면을 얻을 수 있는 수직동기신호와 1-칩 콘트롤러를 사용한 튜너 시스템을 제공하는데 그 목적이 있다.Therefore, by devising the present invention to solve the above drawbacks, as the number of TV channels increases, not only can 110 channels be tuned using the frequency synthesis method of the VTR, but also the automatic fine adjustment can obtain an optimal screen. The aim is to provide a tuner system using a vertical synchronous signal and a 1-chip controller.

이하 첨부된 도면에 의거하여 본 고안의 목적을 달성할 수 있는 실시예를 상세히 기술하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서 사용되는 110채널은 (표1)에서 보는 바와같이 TV 모드에서 82채널 유선 텔레비젼 (CATV)모드에서 28채널로 구성되어 있다. TV모드는 82채널중 VHF LOW밴드에 5채널(채널번호 2-6), VHF HIGH 밴드에 7채널(채널번호 7-13) 및 UHF 밴드에 70채널(채널번호 14-83)로 구성되어 있으며, CATV모드는 VHF LOW밴드에 12채널 (채널번호 95-97및 14-22)과 VHF HIGH밴드에 14채널(채널번호 23-36)로 각각 구성되어 있다.The 110 channel used in the present invention is composed of 28 channels in 82-channel cable television (CATV) mode in the TV mode as shown in (Table 1). Among the 82 channels, TV mode consists of 5 channels (channel numbers 2-6) in the VHF LOW band, 7 channels (channel numbers 7-13) in the VHF HIGH band, and 70 channels (channel numbers 14-83) in the UHF band. The CATV mode consists of 12 channels (channels 95-97 and 14-22) in the VHF LOW band and 14 channels (channels 23-36) in the VHF HIGH band, respectively.

[표 1]TABLE 1

제1도는 본 고안의 튜너회로도로서, 리모콘 또는 채널선택부(A)의 채널 업/다운 키입력에 따라 위상검파부(F)에 시스템 클럭신호 데이타, 인에이블신호로 구성된 직렬의 PLL데이타를 출력하고, 동기포트(SYS)에 하이상태 신호인가시단자(AFT)에 입력되는 AFT를 판단하는 채널선국 및 AFT를 콘트롤하는 1-칩 콘트롤러 즉, 마이크로 컴퓨터(MC)와, 상기 마이크로 컴퓨터(MC)에 의해 인식된 채널을 표시하는 표시부(B)와, 영상신호중간증폭부(C)에서 출력되는 AFT신호를 전압(12V)과 저항(R1-R3)에 의해 설정된 기준전압과 비교하여 아날로그신호를 디지탈 데이타로 변환하는 비교기용 연산증폭기(OP1,OP2)와, 또한 상기 영상신호 중간 증폭부(C)에서 출력되는 복합 영상신호중에서 수직동기신호를 분리하는 수직동기신호 분리부(D)와, 상기 분리된 수직동기신호를 트리거 입력 신호로 하여 수직동기 신호가 있으면 출력 "하이"가 되고 없으면 출력 "로우"가 되는 단안정 멀티바이브레터(E)와, 마이크로 컴퓨터(MC)에서 출력되는 클럭펄스(CK), 데이타(DA), 인에이블신호(EN)를 받아서 채널을 출력신호(b1,b2)에 의해 밴드를 선택하고, 동조전압을 출력하여 채널을 선택하도록 위상검파하는 위상검파부(F)와 튜너단(G)등으로 본 고안의 회로를 구성한다.1 is a tuner circuit diagram of the present invention, and outputs serial PLL data consisting of system clock signal data and an enable signal to a phase detector F according to a channel up / down key input of a remote controller or a channel selector A. FIG. And a channel selector for determining an AFT input to the high state signal application terminal (AFT) to the sync port SYS, and a 1-chip controller that controls the AFT, that is, a microcomputer MC and the microcomputer MC. The analog signal is compared by comparing the AFT signal output from the display section B displaying the channel recognized by the video signal intermediate amplifier C with the reference voltage set by the voltage 12V and the resistors R1-R3. Comparator operational amplifiers (OP1, OP2) for converting to digital data, and a vertical synchronous signal separation unit (D) for separating the vertical synchronous signal from the composite video signal output from the video signal intermediate amplifier (C), and Trigger a separate vertical sync signal If there is a vertical synchronization signal, the output becomes "high" and if not, the output becomes "low". The monostable multivibrator E, the clock pulses CK, data DA, The phase detection unit F and the tuner stage G which receive the enable signal EN and select the channel by the output signals b1 and b2, and detect the phase by outputting the tuning voltage to select the channel. The circuit of the present invention is constructed.

상기와 같은 구성을 가진 본 고안의 회로 동작을 상세히 설명한다.The circuit operation of the present invention having the above configuration will be described in detail.

먼저, 110채널을 선국하는 방식을 설명하면, 사용자가 리모콘 또는 채널선택부(A)를 통하여 채널 업/다운 키입력에 따라 임의의 채널을 선국하면 이때 마이컴(MC)에서 발생한 스캔용 펄스에 의해서 채널선택부(A)에서 칩력된 채널번호를 인식하여 표시부(B)에 인가하여 채널번호를 표시한다.First, a method of tuning 110 channels is described. When a user selects a channel according to a channel up / down key input through a remote controller or a channel selector A, a scan pulse generated from the microcomputer MC is used. The channel number recognized by the channel selector A is recognized and applied to the display unit B to display the channel number.

아울러 상기 마이컴(MC)에서는 위상검파부(F)인 PLL(Phase Locked Loop)에 입력된 채널번호에 해당되는 데이타(DA), 클럭펄스(CK), 인에이블신호(EN)로 구성된 제2도와 같은 직렬데이타인 PLL데이타를 전달한다.In addition, the microcomputer MC includes a second diagram including data DA, a clock pulse CK, and an enable signal EN corresponding to a channel number input to a phase locked loop (PLL) that is a phase detector F. Pass PLL data, which is the same serial data.

이때, 18비트PLL데이타의 상위 4비트 밴드선택에 사용되며, 다음 9비트는 매인 주파수를 발생하여 채널을 선국하는데 사용되고, 최종 5비트는 자동 미조정으로 사용된다.At this time, it is used to select the upper 4 bits of 18-bit PLL data, the next 9 bits are used to tune the channel by generating the main frequency, and the last 5 bits are used for automatic fine tuning.

첫째로, 밴드를 선택하는 동작은 PLL 데이타의 상위 4비트에 따라 위상검파부(F)의 출력인 b1과 b2가 모두 0이면 튜너단(G)의 트랜지스터(TR1)이 온되며, 이에 의해 VHF LOW 밴드가 선택되어 튜너 내부의 VHF RF증폭기가 동작하기 된다.First, in the band selecting operation, transistors TR1 of the tuner stage G are turned on when both of b1 and b2, which are outputs of the phase detector F, are 0 according to the upper 4 bits of the PLL data. The LOW band is selected to activate the VHF RF amplifier inside the tuner.

또한 b1과 b2가 1과 0이면 VHF HIGH밴드가 선택되고, 0과 1이면 UHF 밴드가 선택되게 된다.If b1 and b2 are 1 and 0, the VHF HIGH band is selected. If 0 and 1, the UHF band is selected.

둘째로, 선택된 밴드의 채널을 선국하는 동작은 국부 발전진(OSC)의 국부발진주파수가 위상검파부(F)로 피이드백되어 국부발진기의 국부발진주파수와 PLL의 9비트 데이타에 의한 선택된 밴드의 주파수가 위상검파부(F)에서 비교된 후 그 위상차가 저역통과 필터(LPF)에 인가되고, 여기서 DC전압화되어 국부발진기에 가해지므로써 국부발진주파수가 변경되어 채널이 선국된다.Secondly, the tuning of the channel of the selected band is performed by the local oscillation frequency of the OSC fed back to the phase detector F so that the local oscillation frequency of the local oscillator and the 9-bit data of the PLL are selected. After the frequencies are compared in the phase detector F, the phase difference is applied to the low pass filter LPF, where the DC voltage is applied to the local oscillator so that the local oscillation frequency is changed to tune the channel.

즉, 동조전압과 주파수와의 관계를 나타낸 제3도에 도시된 바와같이 튜너의 주파수-전압 발진기에 따라 변경되어 채널이 선국된다.That is, as shown in FIG. 3 showing the relationship between the tuning voltage and the frequency, the channel is tuned by changing according to the frequency-voltage oscillator of the tuner.

셋째로, 선국된 채널의 화면이 최적이 되도록 AFT를 수행하는 동작은, 상기 설명한 바와같이 위상 검파부(F)에 입력되는 PLL 데이타의 상위 4 비트에 의해 밴드가 결정되고 그 다음 9비트에 의해 선택된 밴드의 채널이 선국되면 영상신호 중간증폭부(C)에서 복합 영상신호(Video Signal)와 제4도와 같은 곡선의 AFT신호가 출력된다.Third, the operation of performing AFT so that the screen of the tuned channel is optimized is determined by the upper four bits of the PLL data input to the phase detector F as described above, and then by the next nine bits. When the channel of the selected band is tuned, the video signal intermediate amplifier C outputs a composite video signal and an AFT signal having a curve as shown in FIG.

출력된 복합영상신호는 저항(R6,R7)및 콘덴서(C2, C3)에 의해 칼라성분이 제거된 후 수직동기신호분리부(D)에 인가되어 수직동기신호만이 분리되어 단안정 멀티바이브레터(E)의 트리거입력 신호로 사용된다.The output composite video signal is removed from the color components by the resistors R6 and R7 and the capacitors C2 and C3 and then applied to the vertical synchronous signal separator D so that only the vertical synchronous signal is separated. It is used as trigger input signal of (E).

이때, 수직동기신호를 트리거입력으로 하는 단안정 멀티바이브레9E)의 출력(Q)은 복합영상신호가 있으면 "하이", 없으면 "로우"로 된다.At this time, the output Q of the monostable multi-vibration 9E having the vertical synchronization signal as the trigger input is " high " if there is a composite video signal, and " low "

채널이 선국된 후 마이크로 컴퓨터(MC)는 단안정 멀티바이브레터(E)의 출력(Q)이 입력되는 포토(SYS)의 동기신호 입력을 확인하여 "하이"인 경우 AFT를 수행한다.After the channel is tuned, the microcomputer MC checks the synchronization signal input of the port SYS to which the output Q of the monostable multivibrator E is input and performs AFT when it is "high".

따라서 영상신호 중간증폭부(C)에서 출력되는데 제4도(a)와 같은 곡선의AFT 신호는 비교기(OP1,OP2)에 인가되어 제4도 (b)와 같이 아날로그-디지탈 변환된다.Therefore, the image signal is output from the intermediate amplification unit C. The AFT signals having the curve as shown in FIG. 4 (a) are applied to the comparators OP1 and OP2 and are analog-digital converted as shown in FIG. 4 (b).

마이크로 컴퓨터(MC)는 AD변환되어 인가되는 AFT 단자의 입력신호를 판정하여 하위 5비트 변경시키므로써 제4도 (b)와 같이 AFT창(Window)에 발견되면 그 위치의 주파수를 고정시키고 위상검파부(F)에 입력되는 직렬 PLL 데이타인 주파수 송출을 정지시켜 선국동작을 종료시킨다.The microcomputer MC determines the input signal of the AFT terminal to which the AD conversion is applied and changes the lower 5 bits so that when found in the AFT window as shown in FIG. 4 (b), the frequency of the position is fixed and the phase detection is performed. The frequency transmission, which is the serial PLL data input to the negative portion F, is stopped to end the tuning operation.

비교기의 출력이 "하이"에서 "로우"로 또는 "로우"에서 "하이"로 변환되는 AFT 창에서 화면은 최적의 상태가 된다.In an AFT window where the output of the comparator is converted from "high" to "low" or "low" to "high", the picture is optimal.

이때, 전 AFT 영역에서 AFT창을 찾아 최적의 화면을 얻기위해서 AFT 수행시 마이크로 컴퓨터(MC)의 포트(SYS)는 항상 "하이"가 되어야 하므로 단안정 멀티바이브레터의 트리거 입력보다 출력(Q)펄스의 주기가 커야 한다.At this time, the port (SYS) of the microcomputer (MC) should always be "high" when performing the AFT in order to find the AFT window in the entire AFT area, so that the output is higher than the trigger input of the monostable multivibrator. The period of the pulse should be large.

즉, 저항(R8)과 콘덴서(C4)에 의해 결정되는 단안정멀티바이브레이터의 출력펄스의 주기가 수직동기신호의 주기보다 크도록 설정해야 한다.That is, the period of the output pulse of the monostable multivibrator determined by the resistor R8 and the capacitor C4 should be set to be larger than the period of the vertical synchronization signal.

그러므로, 출력펄스의 주기가 수직동기신호의 주기보다 크게되어 마이크로 컴퓨터(MC)의 동기포트(SYS)가 "하이"가 되어 AFT 를 조정할 수 있도록 해준다.Therefore, the period of the output pulse is larger than the period of the vertical synchronization signal so that the synchronization port SYS of the microcomputer MC becomes "high" so that the AFT can be adjusted.

상기 설명한 바와같이, 본 고안에 의하면 수직동기신호와 1-칩 콘트롤러를 사용하여 주파수밴드 및 110채널을 선국할 수 있는 VTR 튜너시스템을 제공할 수 있을 뿐만 아니라 자동 미조정기능을 자동으로 수행할 수 있는 VTR튜너시스템을 제공할 수 있는 이점이 있다.As described above, according to the present invention, it is possible to provide a VTR tuner system capable of tuning a frequency band and 110 channels using a vertical synchronization signal and a 1-chip controller as well as automatically performing an automatic fine tuning function. There is an advantage to provide a VTR tuner system.

Claims (1)

영상신호증폭부(C)에서 출력되는 AFT신호를 전원 전압(12V)와 저항(R1-R3)에 의해서 결정된 기준전압과 비교하여 디지탈 신호로 변환하여 마이크로 컴퓨터(M)에 인가하므로써 자동미조정을 수행하도록 하는 비교기(OP1,OP2)와, 상기의 영상신호 중간 증폭부(C)에서 출력된 복합 영상신호중에서 수직 동기신호만 분리시키는 수직 동기신호분리부(D)와, 수직 동기신호분리부(D)에서 분리된 수직동기 신호를 트리거 전압으로 하여 저항(R8)과 콘덴서(C4)로 의해 결정되는 펄스 폭을 갖는 출력펄스를 마이크로 컴퓨터(MC)의 입력단자(SYS)에 인가하는 단안정 멀티바이브레터(E)와, 채널선택부(A)의 채널 업/다운 키입력에 따라 위상검파부(F)에 클럭(CK), 데이타, 인에블력하여 주파수 밴드, 채널 선국 및 AFT가 조정되도록 콘트롤하는 1-칩 마이크로 컴퓨터(MC)등을 포함하여 이루어지는 것을 특징으로 하는 수직 동기신호 및 콘트롤러를 사용한 110채널 VTR 회로.The AFT signal output from the image signal amplifier C is compared with the reference voltage determined by the power supply voltage 12V and the resistors R1-R3, converted into a digital signal, and applied to the microcomputer M for automatic fine adjustment. Comparator (OP1, OP2) to perform, the vertical synchronization signal separation unit (D) for separating only the vertical synchronization signal from the composite video signal output from the video signal intermediate amplifier (C), and the vertical synchronization signal separation unit ( Monostable multi-stage that applies an output pulse having a pulse width determined by the resistor R8 and the capacitor C4 to the input terminal SYS of the microcomputer MC using the vertical synchronization signal separated in D) as a trigger voltage. Depending on the vibrator E and the channel up / down key input of the channel selector A, the clock CK, data, and enable power of the phase detector F are adjusted so that the frequency band, channel tuning, and AFT are adjusted. This includes one-chip microcomputer (MC) controlling 110-channel VTR circuit using a vertical synchronizing signal and a controller, characterized in that.
KR2019860002281U 1986-02-27 1986-02-27 Tuner circuit for vtr KR890003611Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860002281U KR890003611Y1 (en) 1986-02-27 1986-02-27 Tuner circuit for vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860002281U KR890003611Y1 (en) 1986-02-27 1986-02-27 Tuner circuit for vtr

Publications (2)

Publication Number Publication Date
KR870013994U KR870013994U (en) 1987-09-11
KR890003611Y1 true KR890003611Y1 (en) 1989-05-27

Family

ID=19249105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860002281U KR890003611Y1 (en) 1986-02-27 1986-02-27 Tuner circuit for vtr

Country Status (1)

Country Link
KR (1) KR890003611Y1 (en)

Also Published As

Publication number Publication date
KR870013994U (en) 1987-09-11

Similar Documents

Publication Publication Date Title
KR920004105B1 (en) Double conversion television tuner with frequency response control provisions
US4078212A (en) Dual mode frequency synthesizer for a television tuning apparatus
GB2257594A (en) Picture stabilization during channel changing
GB2089623A (en) Television signal receiving systems
US5347365A (en) Device for receiving closed captioned broadcasts
US4700217A (en) Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal
US4146843A (en) Phase synchronizing arrangement for video synchronous detection
EP0180450A2 (en) Television display apparatus having character generator with non-line-locked clock
KR870007631A (en) TV sync control
KR890003611Y1 (en) Tuner circuit for vtr
JP2645506B2 (en) Synchronization method of horizontal deflection of electron beam in TV receiver
US6229401B1 (en) Horizontal frequency generation
JPS62159981A (en) Synchronizing circuit for video apparatus
JPH0793710B2 (en) Tuning control device for television
KR950003144B1 (en) Tuning device
KR0153730B1 (en) Channel selection method of voltage synthesize tuning
KR200142695Y1 (en) Pc sync. signal processing apparatus of tv receiver
KR960010498B1 (en) Frequency division tuning method without method selection switch
KR960002508B1 (en) Auto mode selecting apparatus
KR970004655Y1 (en) Intermediate frequency stabilization circuit of tuner
KR950007721Y1 (en) Improved channel search tunning system in tvcr
SU1385329A1 (en) Device for automatic trimming of television set local oscillator frequency
KR100221724B1 (en) Method for auto-setting reserve recording in vcr
KR100288787B1 (en) Tuning apparatus using common oscillator
JP3599253B2 (en) PAL / SECAM signal discriminating circuit and television signal receiving device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee