KR890003235Y1 - Data protecting circuit of memory - Google Patents

Data protecting circuit of memory Download PDF

Info

Publication number
KR890003235Y1
KR890003235Y1 KR2019850016302U KR850016302U KR890003235Y1 KR 890003235 Y1 KR890003235 Y1 KR 890003235Y1 KR 2019850016302 U KR2019850016302 U KR 2019850016302U KR 850016302 U KR850016302 U KR 850016302U KR 890003235 Y1 KR890003235 Y1 KR 890003235Y1
Authority
KR
South Korea
Prior art keywords
memory
transistor
power
microcomputer
turned
Prior art date
Application number
KR2019850016302U
Other languages
Korean (ko)
Other versions
KR870010938U (en
Inventor
최한욱
장종출
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019850016302U priority Critical patent/KR890003235Y1/en
Publication of KR870010938U publication Critical patent/KR870010938U/en
Application granted granted Critical
Publication of KR890003235Y1 publication Critical patent/KR890003235Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/002—Error detection; Error correction; Monitoring protecting against parasitic influences, e.g. noise, temperatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Relay Circuits (AREA)

Abstract

내용 없음.No content.

Description

메모리의 데이타 보호회로Memory Data Protection Circuit

첨부된 도면은 본 고안의 데이타 보호 회로도이다.The accompanying drawings are data protection circuit diagrams of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 메모리 2 : 마이크로 점퓨터1: memory 2: microcomputer

3 : 데이타 라인 4 : 정류부3: data line 4: rectifier

RY : 부하 전원 공급용 릴레이 고일 P : 프로그래머블 단자RY: Relay power supply for load power P: Programmable terminal

TR1, TR2: 트랜지스터 DR : 구동신호 출력단자TR 1 , TR 2 : Transistor DR: Drive signal output terminal

본 고안은 전원의 오프시 메모리가 데이타 라인의 잡음신호를 데이타 신호로 인식하여 저장하는 것을 방지하는 메모리의 데이타 보호 회로에 관한 것으로 특히 마이크로 컴퓨터가 내장된 텔레비젼 수상기에 적당하도록 한 메모리의 데이타 보호회로에 관한 것이다.The present invention relates to a data protection circuit of a memory which prevents the memory from recognizing and storing a noise signal of a data line as a data signal when the power supply is turned off. Especially, a data protection circuit of a memory adapted to be suitable for a television receiver with a built-in microcomputer. It is about.

종래에는 전원의 오프시 마이크로 컴퓨터의 동작이 정지되어 마이크로 컴퓨터와 메모리간에 연결된 데이타 라인에는 잡음 신호만이 존재하게 되는데. 전원이 오프되어도 메모리의 프로그래머블 단자에는 정류부의 잔류전원이 인가되어 일정시간 동안 계속 프로그레머블이 가능한 상태를 유지하게 되므로 메모리는 데이타 라인의 잡음신호로 인식하고 이를 저장하면서, 미리 저장되어 있던 데이타 신호를 지워버리게 되고. 다시 전원을 온 하였을 경우에는 그 저장한 잡음신호로 인하여 시스템이 오동작하게 되는 경우가 빈번히 발생되었다.Conventionally, when the power is turned off, the operation of the microcomputer is stopped so that only a noise signal exists in the data line connected between the microcomputer and the memory. Even when the power is turned off, the residual power of the rectifier is applied to the programmable terminal of the memory to maintain the programmable state for a predetermined time. Erased. When the power is turned on again, the system frequently malfunctions due to the stored noise signal.

본 고안은 상기와 같은 종래의 결함을 감안하여 전원을 오프시켜 마이콤의 동작이 정지되고, 데이타 라인에 잡음신호만이 존재할 경우에 메모리의 프로그래머블 단자에 인가되는 전원을 차단시켜 메모리의 동작을 정지시킴로써 메모리가 잡음신호를 저장하는 것을 방지하고 시스템이 오동작하지 않도륵 하는 간단한 구성의 데이타 보호회로를 안출한 것으로 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention, in consideration of the above-mentioned conventional defects, the power supply is turned off to stop the operation of the microcomputer, when the noise signal is present in the data line is cut off the power applied to the programmable terminal of the memory to stop the operation of the memory As a result, a data protection circuit having a simple configuration that prevents the memory from storing a noise signal and prevents the system from malfunctioning is described.

첨부된 도면은 본 고안의 데이타 보호회로도로서 이에 도시된 바와 같이 메모리(1)와 마이크로 컴퓨더(2)가 데이타 라인(3)으로 연결되고. 메모리⑴의 프로그래머블 단자(P)에는 플라이백 펄스신호(FBP)를 정류하는다이오우드(D1), 콘덴서 (C1. C2). 저항(R1) 및 정전압 다이오드(ZD)로된 정류부(4)의 출력단자가 접속되며, 마이크로 컴퓨터(2)의 구동신호 출력단자(DR)는 트랜지스터(TR2)의 베이스에 접속되어 트랜지스터(TR2)의 콜렉터측에 부하 전원 공급용 릴레이 코일(RY)이 접속된 것에 있어서, 상기 트랜지스터(TR2)의 콜렉터를 저항(R2)를 통해 트랜지스터(TR1)의 베이스에 접속하여, 트랜지스터(TR1)의 에미터는 다이오우드(D2)를 통해 접지하고. 콜렉터는 상기 정류부(4)의 출력단자 및 메모리(1)의 프로그래머블 단자(P)의 접속점에 접속하여 구성하였다.The accompanying drawings are a data protection circuit diagram of the present invention, in which a memory 1 and a microcomputer 2 are connected to a data line 3 as shown therein. The programmable terminal P of the memory has a diode (D 1 ) and a capacitor (C 1. C 2 ) for rectifying the flyback pulse signal (FBP). The output terminal of the rectifier 4 made of the resistor R 1 and the constant voltage diode ZD is connected, and the drive signal output terminal DR of the microcomputer 2 is connected to the base of the transistor TR 2 so that the transistor TR In the case where the relay coil RY for load power supply is connected to the collector side of 2 ), the collector of the transistor TR 2 is connected to the base of the transistor TR 1 via the resistor R 2 , and the transistor ( The emitter of TR 1 ) is grounded through diode (D 2 ). The collector was constructed by connecting to the output terminal of the said rectifier 4 and the connection point of the programmable terminal P of the memory 1.

도면의 설명중 미설명부호 B는 초기 동작전원으로서 전원의 온 및 오프에 관계없이 계속 인가되고, RYS는 부하 전원공급용 릴레이코일(RY)가 구동될 때 접속되는 릴레이 스위치로서, 릴레이 스위치(RYS)가 접속될 때 부하에 동작전원이 공급되며, 0N/OFF는 키보드부(도면에 도시하지 않았음)의 전원 온/오프키를 누름에 따라 마이크로 컴퓨터(2)에 입력되는 온/오프 인스트럭션 신호로서, 마이크로 컴퓨터(2)는 온/오프 인스트럭션신호(ON/OFF)가 입력됨에 따라 전원의 온 및 오프동작을 반복하여 수행하게 한다.Unexplained symbol B in the description of the drawings Is continued to be applied regardless of whether the power is turned on or off as the initial operating power, and RYS is a relay switch connected when the relay coil RY for load power supply is driven, and operates on the load when the relay switch RYS is connected. Power is supplied, and 0N / OFF is an on / off instruction signal input to the microcomputer 2 as the power on / off key of the keyboard portion (not shown) is pressed, and the microcomputer 2 is As the on / off instruction signal (ON / OFF) is input, the on and off operations of the power supply are repeatedly performed.

이와같이 구성된 본 고안은 초기 동작전원(B)이 인가되어 있는 상태에서 기기를 동작시키기 위하여 키보드부의 전원 온/오프키를 누르면, 마이크로 컴퓨터 (2)에 온/오프 인스트럭션 신호(ON/OFF)가 입력되어 마이크로 컴퓨터(2)는 전원의 온 동작을 수행 즉, 구동신호 출력단자(DR)로 고전위를 출력하게 되므로. 트랜지스터(TR2)가 온되고. 트랜지스터(TR2)가 온됨에 따라 부하 전원 공급용 릴레이 코일(RY)이 구동되고. 릴레이스위치(RYS)가 접속되면서 부하에 전원이 공급되어 부하가 정상으로 동작하게 되며, 트랜지스티(TR1)의 베이스에는 저전위가 인가되어 오프된다,The present invention configured in this way is the initial operating power (B When the power on / off key of the keyboard unit is pressed in order to operate the device in the state that is applied, the on / off instruction signal (ON / OFF) is inputted to the microcomputer 2 so that the microcomputer 2 is turned on. That is, the high potential is output to the driving signal output terminal DR. Transistor TR 2 is on. As the transistor TR 2 is turned on, the relay coil RY for load power supply is driven. As the relay switch RYS is connected, power is supplied to the load to operate the load normally, and a low potential is applied to the base of the transistor TR 1 to be turned off.

그리고, 부하가 정상으로 동작함에 따라 플라이백 펄스신호(FBP)가 발생하여 입력되고, 그 입력된 플라이백 펄스신호(FBP)는 정류부(4)의 다이오우드(D1) 및 콘덴서(C1)에 의해 정류되고 저항(R1) 및 접지콘덴서(C2)를 통한 후 정전압 다이오드(ZD)에 의해 정전압으로 변환되어 메모리(1)의 프로그래어블 단자(P)에 인가되므로 메모리(1)는 프로그래머블 가능상태로 되어 마이크로 컴퓨더(2)가 데이타 라인(3)을 통해 전송하는 데이타 신호를 정상으로 저장하고 출력하게 된다.As the load operates normally, the flyback pulse signal FBP is generated and input, and the input flyback pulse signal FBP is input to the diode D 1 and the condenser C 1 of the rectifier 4. Is rectified by the resistor R 1 and the ground capacitor C 2 , and then is converted into a constant voltage by the constant voltage diode ZD and applied to the programmable terminal P of the memory 1. In this state, the microcomputer 2 normally stores and outputs a data signal transmitted through the data line 3.

이와 같은 상태에서 전원을 오프시키기 위하여 키보드부의 전원 온/오프키를 다시 누르면, 마이크로 컴퓨터(2)에 다시 온/오프 인스트럭션 신호(ON/OFF)가 입력되어 마이크로 컴퓨터(2)는 전원 오프동작을 수행 즉, 구동신호 출력단자(DR)를 저전위를 출력하게 되므로 트랜지스터(TR2)가 오프되고. 부하 전원 공급용 릴레이코일(RY)의 구동이 정지되며, 릴레이 스위치(RYS)가 개방되어 부하의 전원공급이 차단되며, 부하의 동작이 정지되고, 플라이백 펄스신호(FBP)가 입력되지 않게 된다.When the power on / off key of the keyboard unit is pressed again to turn off the power in such a state, the on / off instruction signal (ON / OFF) is input to the microcomputer 2 again so that the microcomputer 2 performs the power off operation. That is, the transistor TR 2 is turned off because the driving signal output terminal DR outputs a low potential. The driving of the load coil relay RY is stopped, the relay switch RYS is opened to cut off the power supply of the load, the load operation is stopped, and the flyback pulse signal FBP is not input. .

그리고, 트랜지스터(TR2)가 오프됨에 따라 초기 동작전원(B)이 부하 전원 공급용 릴레이 코일(RY) 및 저항(R3, R2)을 통해 트랜지스터(TR1)의 베이스에 인가되어 그가 온 되므로 정류부(4)에 남아 있는 잔류전원이 트랜지스터(TR1) 및 다이오우드(D2)를 통해 접지되고, 메모리(1)의 프로그래머블 단자(P)에는 저전위가 인가되어 메모리(1)의 동작이 정지되고, 데이타 라인(3)의 잡음신호를 저장하지 않게 된다.In addition, as the transistor TR 2 is turned off, the initial operation power source B ) Is applied to the base of the transistor TR 1 through a load power supply relay coil RY and resistors R 3 and R 2 so that it is turned on so that the remaining power remaining in the rectifying unit 4 is transistor TR 1 . And grounded through the diode D 2 , a low potential is applied to the programmable terminal P of the memory 1 to stop the operation of the memory 1, and not to store the noise signal of the data line 3. .

이상에서 상세히 설명한 바와 같이 본 고안은 전원의 오프시 바로 메모리의 동작을 정지시킴으로써, 메모리가 데이타 라인의 잡음신호를 저장하는 것이 방지되고. 미리 저장되어 있는 데이타 신호의 손상이 방지되어 다시 전원을 온하였을 경우에 시스템이 오동작하지 않게 되는 효과가 있다.As described in detail above, the present invention stops the operation of the memory immediately when the power is turned off, thereby preventing the memory from storing the noise signal of the data line. The damage of the pre-stored data signal is prevented, so that the system does not malfunction when the power is turned on again.

Claims (1)

메모리(1)와 마이크로 컴퓨터(2)가 데이타 라인(3)으로 연결되고, 메모리(1)의 프로그래머블 단자(P)에는 정류부(4)의 출력단자가 접속되며, 마이크로컴퓨터(2)의 구동신호 출력단자(DR)가 트랜지스터(TR2)의 베이스에 접속되어 트랜지스터(TR2)의 콜렉터측에 부하 전원 공급용 릴레이 코일(RY)이 접속된 것에 있어서, 상기 트랜지스터(TR2)의 콜렉터를 트랜지스터(TR1)의 베이스에 접속하고. 트랜지스터(TR1)의 콜렉터는 상기 정류부(4)의 출력단자 및 메모리(1)의 프로그래머블 단자(P)의 접속점에 접속하여 구성함을 특징으로 하는 메모리의 데이터 보호회로.The memory 1 and the microcomputer 2 are connected by a data line 3, the output terminal of the rectifier 4 is connected to the programmable terminal P of the memory 1, and the drive signal output of the microcomputer 2 is output. terminal (DR) is a transistor the collector according to the one of the transistors is connected to the base of (TR 2) transistor load power supply relay coil (RY) for the collector side of the (TR 2) connected to said transistor (TR 2) ( TR 1 ) to the base. The collector of the transistor (TR 1 ) is connected to an output terminal of the rectifier (4) and a connection point of a programmable terminal (P) of the memory (1), and is configured to protect the data protection circuit of the memory.
KR2019850016302U 1985-12-07 1985-12-07 Data protecting circuit of memory KR890003235Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850016302U KR890003235Y1 (en) 1985-12-07 1985-12-07 Data protecting circuit of memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850016302U KR890003235Y1 (en) 1985-12-07 1985-12-07 Data protecting circuit of memory

Publications (2)

Publication Number Publication Date
KR870010938U KR870010938U (en) 1987-07-15
KR890003235Y1 true KR890003235Y1 (en) 1989-05-17

Family

ID=19247019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850016302U KR890003235Y1 (en) 1985-12-07 1985-12-07 Data protecting circuit of memory

Country Status (1)

Country Link
KR (1) KR890003235Y1 (en)

Also Published As

Publication number Publication date
KR870010938U (en) 1987-07-15

Similar Documents

Publication Publication Date Title
KR930003176B1 (en) Electronic circuit device
US5571062A (en) Treadmill safety module
US4685023A (en) Power latch circuit for computer self deactivation
US4609982A (en) Power on-off control circuit
US5175487A (en) Output circuit
KR890003235Y1 (en) Data protecting circuit of memory
US5229654A (en) Power source control circuit and an electronic device with such power source control circuit
US4897631A (en) Control apparatus
JPS6334487B2 (en)
JPH0212546A (en) Memory holding system
KR0125907Y1 (en) Power stabilization circuit
KR930007774B1 (en) Additional device control circuit of car
KR860002286Y1 (en) Overvoltage protective circuit
KR950006883Y1 (en) Driving state recognization circuit
KR930003909Y1 (en) Latch-up generator
KR910004796Y1 (en) Stabilization constant voltage circuit for remocon tv
KR930005745Y1 (en) Resetting circuit monitoring micro-computer
KR920002448Y1 (en) Stand-by morning circuit
JPS622693B2 (en)
KR940007687Y1 (en) Controller security device
KR900008031Y1 (en) Computer protecting circuit in monitor-off
KR930007186Y1 (en) Memory data protection circuit for tv set
KR890002157Y1 (en) Protector circuit emergency data
KR910003423Y1 (en) Power source circuit
KR900010911Y1 (en) Power circuit for remocon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000428

Year of fee payment: 12

EXPY Expiration of term