KR890003050B1

KR890003050B1 - Image processing circuit

Info

Publication number: KR890003050B1
Application number: KR1019850008992A
Authority: KR
Inventors: 이형준; 장이한
Original assignee: 삼성전자 주식회사; 정재은
Priority date: 1985-11-30
Filing date: 1985-11-30
Publication date: 1989-08-19
Also published as: KR870005553A

Abstract

The processor eleminates the redundant data from the digital video data for fast extraction of bounding peak data of the image. The processor includes a delay unit (60A) for extracting the vertical and horizontal components (A-E) from the convolution filtered digital image data (a), and a comparator (60B) for comparing the threshold valve (b) with the gray level transmitted from the vertical and horizontal components (A,B,D,E) and from the hostcomputer (40), and the C-compohent of the horizontal and vertical comnponents.

Description

Image processor with boundary peak extraction circuit

제1도는 본 발명에 의한 경계피크 축출회로를 내장한 화상처리기의 블럭도.1 is a block diagram of an image processor incorporating a boundary peak extracting circuit according to the present invention.

제2도는 제1도에 도시된 지연부의 상세회로도.FIG. 2 is a detailed circuit diagram of the delay unit shown in FIG.

제3도는 제1도에 도시된 비교부의 상세회로도.3 is a detailed circuit diagram of the comparison unit shown in FIG.

제4도는 제1도에 도시된 비교부와 메모리 사이의 인터페이스를 나타내는 회로도.4 is a circuit diagram showing an interface between a comparator and a memory shown in FIG.

제5도는 제2도의 지연부에서 출력되는 화상데이터의 화소 구조상의 위치를 나타내는 도면.FIG. 5 is a diagram showing a position on the pixel structure of image data outputted from the delay unit of FIG.

제6도는 제2도의 비교부의 동작을 설명하기위한 도면.6 is a view for explaining the operation of the comparison unit of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 폐쇄회로 카메라 20 : A/D변환기10: closed circuit camera 20: A / D converter

30 : 컨볼루션 필터 40 : 호스트 컴퓨터30: Convolution Filter 40: Host Computer

50 : 직-병렬 변환부 60A : 지연부50: serial-parallel conversion unit 60A: delay unit

60B : 비교부 70 : 메모리60B: comparator 70: memory

FF1-FF7 : 플립플롭 Z1, Z2 : 쉬프트 레지스터FF1-FF7: flip-flop Z1, Z2: shift register

M1-M5 : 비교기 R1-R5 : 오아 게이트M1-M5: comparator R1-R5: ora gate

P, Q, V, WO-W7 : 앤드 게이트 N1, N2 : 낸드게이트P, Q, V, WO-W7: AND gate N1, N2: NAND gate

본 발명은 경계 피크(boundary peak) 축출회로를 내장한 화상처리기에 관한 것으로, 특히 폐쇄회로 카메라 및 아날로그-디지탈 변환기에 의해서 디자탈로 표현된 화상데이터 가운데 용장데이터(redunant data)를 제거하고 화상의 경계치만을 신속 정확하게 축출하게 축출해 내는 화상처리기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processor incorporating a boundary peak extracting circuit. In particular, a redundancy data is removed from image data represented by a digital image by a closed circuit camera and an analog-digital converter. The invention relates to an image processor for evicting only teeth quickly and accurately.

화상처리를 위한 전처리(preprocessing)과정중, 종래의 소프트웨어나 하드웨어에 의해 목표물의 화상을 분절(segment)하는 과정에서 정확하게 목표물의 경계를 나타내기가 힘들고 시간이 많이 소요되었는바, 그 이유는 디지탈 화상 데이터에 많은 용장데이터가 포함되어 있기 때문이다.During the preprocessing process for image processing, it was difficult and time consuming to accurately represent the boundary of the target in the process of segmenting the target image by conventional software or hardware, because the digital image data This is because a lot of redundant data is included in.

따라서, 본 발명에서는 상기한 디지탈 화상아데이터 내의 용장데이터를 신속, 정확히 제거해 내고, 화상의 경제 피크를 검출해 낼 수 있는 회로를 제공하는데 그 목적을 두고 있다.Accordingly, an object of the present invention is to provide a circuit capable of quickly and accurately removing redundant data in the digital image data and detecting economic peaks of an image.

이하 첨부도면에 의거하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 의한 경계피크 축출회로를 내장한 화상처리기의 블럭도로서, 참조번호 10, 20, 30은 각각 폐쇄회로 카메라, 아날로그-디지탈 변환기, 컨볼루션 필터(convolution filter)를 나타내며, 40은 호스트 컴퓨터, 50은 호스트 컴퓨터(40)에서 전송되어 오는 그레이 레벨(gray leval)에 관한 직렬데이타를 병렬데이타로 변환하는 직-병렬 변환부이다.1 is a block diagram of an image processor incorporating a boundary peak extracting circuit according to the present invention, wherein reference numerals 10, 20, and 30 denote closed circuit cameras, analog-to-digital converters, and convolution filters, respectively. Is a host computer, and 50 is a serial-to-parallel conversion unit that converts serial data relating to gray levels transmitted from the host computer 40 into parallel data.

그리고, 60은 본 발명에 의해 제공되는 경계피크는 축출회로로서, 이는 지연부(60A)와 비교부(60B)로 구성되어 있다. 또한, 70은 상기한 경계피크 축출회로(60)에서 출력되는 화상신호를 저장하는 메모리로서 이는 호스트 컴퓨터(40)에 버스라인을 통하여 접속되어 있다.In addition, reference numeral 60 denotes a boundary peak provided by the present invention as a derivation circuit, which is composed of a delay unit 60A and a comparison unit 60B. 70 is a memory for storing the image signal output from the boundary peak extracting circuit 60, which is connected to the host computer 40 via a bus line.

다음은 제2도내지 제5도를 참조하여 본 발명의 구성을 상세히 설명한다.Next, the configuration of the present invention will be described in detail with reference to FIGS.

제2도는 제1도에 도시된 지연부(60A)의 상세회로도로서, 이는 컨볼루션 필터(30)에서 출력되는 용장데이터를 포함한화상 경계 데이타(a)를 입력으로서 받는다. 이때, 컨볼루션 필터(30)에 의해 필터링된 데이타 형태(FORMAT)는 제5(a)도에 도시된 바와 같이 XXY의 화상 데이타로, 경계 피이크치를 찾기 위해서는 윈도우(window)를 만들어 이 데이타를 스캐닝하여 하는데, 윈도우를 만들어 주는 것이 지연부이다.FIG. 2 is a detailed circuit diagram of the delay unit 60A shown in FIG. 1, which receives, as an input, image boundary data a including redundant data output from the convolution filter 30. As shown in FIG. At this time, the data form (FORMAT) filtered by the convolution filter 30 is the image data of XXY as shown in FIG. 5 (a). The data is scanned by creating a window to find the boundary peak value. The delay part is to create a window.

따라서, 지연부(60A)는 제5도에 도시된 바와 같은 3X3중 수직, 수평성분(A-E)만을 추출하여 윈도우를 만드는 데, 이는 수직성분(A, E)를 추출하기 위한 쉬프트레지스터(Z1, Z2)및 플립플롭(FF6, FF7), 플립플롭(FF1, FF2)과, 수평성분(B, C, D)을 추출하기 위한 쉬프트레지스터(Z1) 및 플립플롭(FF3-FF5)로 구성되어 플립플롭(FF7, FF5, FF4, FF3, FF2)의 출력단에서 수직 및 수평성분 데이타(A, B, C, D, E)를 추출하여 비교부(60B)에 입력한다.Therefore, the delay unit 60A extracts only the vertical and horizontal components AE of 3 × 3 as shown in FIG. 5 to form a window, which is a shift register Z1 for extracting the vertical components A and E. Z2) and flip-flops (FF6, FF7), flip-flops (FF1, FF2), and shift registers (Z1) and flip-flops (FF3-FF5) for extracting the horizontal components (B, C, D) and flip. The vertical and horizontal component data A, B, C, D, and E are extracted from the output ends of the flops FF7, FF5, FF4, FF3, and FF2 and input to the comparator 60B.

먼저, 제5(a)도와 같은 화상데이타가 컨볼루션 필터로부터 제5(b)도와 같은 순서로 지연부(60A)가 인가되면 화상데이터(a)를 제2도의 쉬프트레지스터(Z1-Z2)를 통해 2차 지연시키고 플립플롭(FF6-FF7)을 통해 행으로 2차 지연시켜 수직성분(A)를 추출하고, 쉬프트레지스터(Z1)를 통해 열로 1차지연, 플립플롭(FF3-FF5)를 통해 열로 3차 지연시켜 수평성분(B)을 추출하며, 쉬프트레지스터(Z1)를 통해 행으로 1차 지연, 플립플롭(FF3-FF4)을 통해 열로 2차 지연시켜 기준이 되는 성분(C)을 추출하고, 쉬프트레지스터(Z1)을 통해 행으로 1차 지연 플립플롭(FF3)을 통해 1차 지연시켜 수평성분(D)을 추출하며, 플립플롭(FF1-FF2)을 통해 열로 2차 지연시켜 수직성분(E)을 추출하여 제3도와 같은 윈도우를 만들게 된다.First, when image data like FIG. 5 (a) is applied from the convolution filter to the delay unit 60A in the same order as FIG. 5 (b), the image data a is converted into the shift registers Z1 through Z2 of FIG. Through the second and delay through the flip-flop (FF6-FF7) to the row to extract the vertical component (A), to the column through the shift register (Z1) to the column through the first delay, flip-flop (FF3-FF5) The third component is delayed to extract the horizontal component (B), and the first component is delayed to the row through the shift register (Z1), and the second component is delayed to the column through the flip-flop (FF3-FF4) to extract the reference component (C). The horizontal component (D) is extracted by first-delaying through the first delay flip-flop (FF3) to the row through the shift register (Z1), and second-delayed into columns by the flip-flop (FF1-FF2). E) is extracted to create a window as shown in FIG.

상기한 쉬프트트레지스트(Z1, Z2)는 화상의 크기에 따라, 예를들면 256x256비트인 경우에는 256비트 쉬프트제리스터로 구성되는 한편, 128x128비트인 경우에는 128비트 쉬프트레지스터로 구성된다.The shift resists Z1 and Z2 are composed of a 256-bit shift zester in the case of 256x256 bits, or of a 128-bit shift register in the case of 128x128 bits, depending on the size of the image.

비교부(60B)는 상기 지연부(60A)에서 추출된 수직, 수평성분(A, B, C, D, E)의 8비트 데이타와 호스트 컴퓨터(40)에서 직, 병렬 데이타 변환부(50)를 통해 전달된 그레이 레벨에 관한 드레쉬 홀드(b)를 비교하는 역할을 하는 것으로, 제3도에 도시된 바와같이 성분(A)의 데이타와 드레쉬 홀드(b)를 비교하기 위한 비교기(M1)와, 수직, 수평성분(A, E, B, D)의 데이타와 성분(C)의 데이타를 비교하기 위한 비교기(M2-M5)와, 상기 비교기(M2-M5)의 양출력(>, =)을 논리합 하는 오아게이트(R1-R4)와, 비교기(M2-M3)와, 비교기(M4, M5)의 출력(=)을 비교하는 낸드게이트(N1, N2)와 오아게이트(R1-R4)의 출력에 대하여 각각 논리급, 즉 P=N1, R1, R2, Q=R3, R4, N2의 동작을 수행하는 앤드게이트(P, Q)와, 상기 앤드게이트(P, Q)의 출력을 논리합하는 오아게이트(R5)와, 상기 오아게이트(R5)와 비교기(M1)의 출력을 논리합하여 최종 출력(d)을 출력하는 앤드게이트(V)로 구성되었다.The comparator 60B is an 8-bit data of the vertical and horizontal components A, B, C, D, and E extracted from the delay unit 60A, and the serial and parallel data converters 50 of the host computer 40. Comparing the threshold hold (b) with respect to the gray level transmitted through the, as shown in FIG. 3, the comparator (M1) for comparing the data of the component (A) and the threshold hold (b) ), A comparator (M2-M5) for comparing the data of the vertical and horizontal components (A, E, B, D) and data of the component (C), and the outputs of the comparator (M2-M5) (>, NAND gates (N1, N2) and OA gates (R1-R4) for comparing the OR of the gates R1-R4, the comparator M2-M3, and the outputs (=) of the comparators M4, M5. Output gates of the logic gates, namely P = N1, R1, R2, Q = R3, R4, N2, and the outputs of the AND gates (P, Q), respectively. The OR of the OR gate R5 and the OR of the OR gate R5 and the comparator M1 It consists of an AND gate (V) for outputting the final output (d) by OR.

상기 지연부(60A)에서 추출된 각 성분의 데이타가 비교부에 인가되면When the data of each component extracted from the delay unit 60A is applied to the comparison unit

(1) C가 B보다 크거나, C가 D보다 크며, C가 B, D와 같지않은 경우, 즉 C>B, C>D와 C=D, C=B인 경우 앤드게이트(P)의 출력이 하이가 되어 경계치로 인식되어 수직성분을 추출하며,(1) If C is greater than B, C is greater than D, and C is not equal to B, D, i.e., C> B, C> D and C = D, C = B. The output goes high and is recognized as the boundary value to extract vertical components.

(2) C가 A보다 크거나, C가 E보다 크며, C=A, C=E와 같지않은 경우 즉, C>A, C>E와 C=A, C=E인 경우 앤드게이트(Q)가 하이가 되어 경계치로 인식되어 수직성분을 추출한다.(2) If C is greater than A, C is greater than E, and not equal to C = A, C = E, that is, C> A, C> E and C = A, C = E ) Becomes high, and it is recognized as a boundary value to extract vertical components.

(3) 그러면 오아게이트(R5)는 상기 앤드게이트(P, Q)의 출력에 대해 논리합 R5=P+Q 동작을 수행한다.(3) Then, the OR gate R5 performs the OR operation R5 = P + Q on the outputs of the AND gates P and Q.

(4) C가 드레쉬 홀드(b)보다 크면, 즉 C>b이면 비교기(M1)의 출력이 하이가 된다.(4) If C is larger than the threshold hold b, that is, C> b, the output of the comparator M1 becomes high.

(5) 최종적으로, 앤드게이트(V)는 V=R5, M1의 연산을 수행하여 그 결과(d)를 출력한다.(5) Finally, the AND gate V performs the calculation of V = R5, M1 and outputs the result d.

다음, 상기 비교부(60B)의 동작을 일예를 들어 설명한다.Next, the operation of the comparison unit 60B will be described as an example.

제6(a)도의 경우, C가 D와 E보다 작고, C가 A, B와 같으므로, 앤드게이트(P), (Q)의 출력이 로우가 되어 앤드게이트(V)의 출력이 로우가 되므로 경계치로 인식되지않게 되어 메모리(70)에 출력(d)이 인가되지 않는다.In the case of Fig. 6 (a), since C is smaller than D and E, and C is the same as A and B, the outputs of the AND gates P and Q go low, and the output of the AND gate V goes low. Therefore, the output d is not applied to the memory 70 because it is not recognized as a threshold.

제6(b)도의 경우, C가 B보다 크고, C가 A, C, D, E와 같으므로 앤드게이트(P)의 출력이 하이가되어 수평성문이 경계치로 인식되고, C가 드레쉬 홀드보다 크므로 비교기(M1)의 출력이 하이가 되므로 메모리에 데이타가 인가된다.In the case of Fig. 6 (b), since C is larger than B and C is equal to A, C, D, and E, the output of the AND gate P becomes high, and the horizontal gate is recognized as a threshold value, and C is a threshold hold. Since the output of the comparator M1 becomes high because it is larger, data is applied to the memory.

제6(c)도의 경우도 C가 A보다 크므로 앤드게이트(Q)의 출력이 하이가 되어 수직성분이 경계치로 인식되므로 메모리에 데이타가 인가된다.In the case of FIG. 6 (c), since C is larger than A, the output of the AND gate Q becomes high and the vertical component is recognized as a boundary value, so that data is applied to the memory.

제6(d)도의 경우는 수직, 수평성분이 모두 같으므로 경계치로 인식되지 않는다.In the case of Fig. 6 (d), since the vertical and horizontal components are the same, they are not recognized as boundary values.

따라서, 상기 설명한 바와 같이 5가지 조건을 만족하는 비교부(60B)의 출력(d)은 제4도에 도시된 바와 같이 지연부(60A)의 출력(C)인 8비트 데이타(C0-C7)와 함께 앤드게이트(W0-W7)를 통해 논리곱된 후, 출력단자(C')를 통해 메모리(70)에 저장된다.Therefore, as described above, the output d of the comparator 60B that satisfies the five conditions is the 8-bit data C0-C7 that is the output C of the delay unit 60A, as shown in FIG. And then are ANDed together through the AND gates W0-W7 and then stored in the memory 70 through the output terminal C '.

전체적인 화상경계추출동작을 설명하며, 컨볼루션필터(30)를 거쳐 필터링된 데이타는 본 발명의 경계피크 추출회로(60)를 통해 상기 설명한 바와 같은 경계치 축출동작을 수행하여 메모리(70)에 인가되는데 이 메모리(70)에 입력되는 데이타는 모두 경계치를 찾아낸 데이타들이다. 즉, 티지타이저된 화상에는 노이즈가 많이 포함되어 있어 화상처리의 전처리단계로 실시간내에 경계치를 축출하여 화상처리에 사용할 수 하므로써, 용장데이타를 제거하여 더욱 깨끗한 경계치를 찾을 수 있다.The overall image boundary extraction operation is described, and the data filtered through the convolution filter 30 is applied to the memory 70 by performing the boundary extraction operation as described above through the boundary peak extraction circuit 60 of the present invention. The data input to the memory 70 are all data obtained by finding a boundary value. That is, since the digitized image contains a lot of noise, the threshold value can be extracted in real time in the preprocessing step of the image processing and used for image processing, thereby eliminating redundant data to find a cleaner threshold value.

이때 드레쉬 홀드(b)는 호스트 컨퓨터에서 콘트롤하여 사용자가 임의로 선택할 수 있다.At this time, the threshold hold b may be arbitrarily selected by the user by controlling the host computer.

이상과 같은 과정에 의하여, 물체의 화상에 대한 경계, 즉 피크를 리얼타임에 추출해 낼수 있게 된는데 본 발명의 회로를 화상필터나 본 실시예에서와 같이 컨볼루션 필터의 후단에 접속하게 되면 효율적으로 화상의 경계를 검출해 낼수 있다.The above process makes it possible to extract the boundary, i.e., the peak, to the image of the object in real time. When the circuit of the present invention is connected to the image filter or the rear end of the convolution filter as in this embodiment, The boundary of an image can be detected.

본 발명은 이러한 특징으로 인하여 산업분야에서 무인자동화 시스템이나 기타 로보트비젼에 유용하게 사용돌 수 있는 장점을 지니고 있다.The present invention has the advantage that it can be usefully used in unmanned automation systems or other robot vision in the industrial field.

Claims

A delay unit 60A which extracts and outputs only vertical and horizontal components AE from the convolution filtered digital image data a, and A, B, D, E, and host computer 40 among the vertical and horizontal components. And a comparator (60B) for comparing the threshold (b) of the gray level transmitted from the < RTI ID = 0.0 >) < / RTI >