KR890003029B1 - Hishspeed input convertor of ecl/ttl data - Google Patents

Hishspeed input convertor of ecl/ttl data Download PDF

Info

Publication number
KR890003029B1
KR890003029B1 KR1019860005300A KR860005300A KR890003029B1 KR 890003029 B1 KR890003029 B1 KR 890003029B1 KR 1019860005300 A KR1019860005300 A KR 1019860005300A KR 860005300 A KR860005300 A KR 860005300A KR 890003029 B1 KR890003029 B1 KR 890003029B1
Authority
KR
South Korea
Prior art keywords
ecl
transistor
ttl
comparator
terminal
Prior art date
Application number
KR1019860005300A
Other languages
Korean (ko)
Other versions
KR880001112A (en
Inventor
김흥석
명찬규
송재건
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019860005300A priority Critical patent/KR890003029B1/en
Publication of KR880001112A publication Critical patent/KR880001112A/en
Application granted granted Critical
Publication of KR890003029B1 publication Critical patent/KR890003029B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic

Abstract

The converter has a buffer in the input terminal of IC circuit processing the ECL and TTL digital data. The converter includes a control unit (2) for switching switches (3,4) according to output signals from a mode selector (1), a reference voltage generators (5,7) for providing ECL and TTL voltages to ECL comparator (5) and TTL comparator (7), a buffer (10) for buffering the output from comparators and transmitting to IC circuit, and a load registor (9).

Description

ECL/TTL 데이터 겸용 고속 입력 변환기ECL / TTL Combined High-Speed Input Converter

제1도는 종래 ECL/TTL 겸용 입력 버퍼의 개요도.1 is a schematic diagram of a conventional ECL / TTL combined input buffer.

제2도는 제1도의 상세한 회로도.2 is a detailed circuit diagram of FIG.

제3도는 본 발명에 따른 회로도.3 is a circuit diagram according to the present invention.

제4(a)도, 제4(b)도는 제3도의 일실시예를 도시한 도면.4 (a) and 4 (b) show an embodiment of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 모드선택부 2 : 모드 스위치 전환제어부1: Mode selector 2: Mode switch switching control unit

3, 4 : 스위치 5 : ECL용 기준전압 발생부3, 4: switch 5: reference voltage generator for ECL

6 : ECL용 비교기 7 : TTL용 기준전압 발생부6: Comparator for ECL 7: Reference voltage generator for TTL

8 : TTL용 비교기 9 : 부하 저항8: comparator for TTL 9: load resistance

10 : 버퍼.10: buffer.

본 발명은 ECL/TTL 데이터 겸용 고속 입력 변환기에 관한 것으로서, 특히 두모드(ECL/TTL)에서 함께 사용될 수 있는 집적회로의 입력단에 ECL(Emitter Coupled Logic)의 전압 레벨과 TTL(Transistor-Transistor Logic)의 전압 레벨이 각 경우에 모두 대응할 수 있는 버퍼를 제공하여 ECL 모드 선택시 발생하는 지연신호를 방지할 수 있는 변환기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high speed input converter for both ECL / TTL data. In particular, the voltage level of ECL (Emitter Coupled Logic) and TTL (Transistor-Transistor Logic) at the input of an integrated circuit that can be used together in two modes (ECL / TTL). The present invention relates to a transducer capable of preventing a delay signal generated when selecting an ECL mode by providing a buffer corresponding to the voltage level of each case.

일반적으로 높은 시피드(Speed)가 요구되는 분야에서 사용되는 바이폴라(Bipolar) 로직(Logid)에는 크게 ECL(Emitter Coupled Logic)과 TTL(Transistor-Transistor Logic)이 있다.Generally, bipolar logic used in the field where high speed is required includes emitter coupled logic (ECL) and transistor-transistor logic (TTL).

ECL과 TTL를 이용한 디지탈 시스템 제작 디지탈 데이터를 받아들여 처리하는 직접회로는 두 로직의 전압레벨이 서로 다르므로 두 모드에서 함께 사용될 수 있는 버퍼가 필요하다. ECL과 TTL겸용 버퍼를 구성함에 있어 도시바에서 IEEE Consumer Electronics에 발표한 제1도 및 제2도와 같은 회로에 의하면 한개의 기준 전압을 ECL 비교기(B)와 TTL 비교기(C)에 공통으로 사용하여 ECL 데이터 입력시에는 기준 전압이 DC 전압 변환기(A)를 통하도록 입력신호 레벨을 변환시켜 비교하고 있다. 상기와 같은 회로구성은 ECL모드로 사용시에 입력데이터 신호가 DC전압 변화기(A)를 거쳐 ECL 비교기(B)로 들어가기 때문에 출력단애 출력된 신호는 DC전압 변환기(A)에서 지연이 되므로 전체 버퍼의 스피드가 낮추어지는 단점이 있었다.Digital System Fabrication Using ECL and TTL Integrated circuits that accept and process digital data require buffers that can be used together in both modes because the voltage levels of the two logics are different. In constructing the ECL and TTL combined buffers, according to the circuits shown in FIGS. 1 and 2, published by Toshiba to IEEE Consumer Electronics, one reference voltage is commonly used for the ECL comparator (B) and the TTL comparator (C). At the time of data input, the input signal level is converted and compared so that the reference voltage passes through the DC voltage converter (A). In the circuit configuration as described above, since the input data signal enters the ECL comparator B through the DC voltage changer A when the ECL mode is used, the output signal is delayed in the DC voltage converter A. There was a disadvantage that the speed is lowered.

따라서 본 발명은 상기와 같은 제반 결점을 해소코자 안출한 것으로써, 두 모드(ECL/TTL)에서 함께 사용되도록 구성된 직접회로 시스템의 입력단에 ECL 및 TTL 전압 레벨 각각의 경우에 따라 모두 대응할 수 있는 변환기를 제공하는데 그 목적이 있다.Accordingly, the present invention solves the above-mentioned shortcomings, and is a converter capable of coping with both ECL and TTL voltage levels at the input of an integrated circuit system configured to be used together in two modes (ECL / TTL). The purpose is to provide.

이하, 첨부된 도면에 의거하여 상기와 같은 본 발명의 목적을 달성할 수 있는 실시예를 상세히 기술하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment that can achieve the object of the present invention as described above.

제3도는 본 발명의 회로도로써, 사용자가 소망하는 모드(ECL, TTL)를 선택하는 모드 선택부(1)와 선택된 모드에 의해서 스위치(3)(4)를 제어하는 모드스위치 전환제어부(2)와 ECL용 및 TTL용 비교기(6)(8)에 기준전압을 인가하는 ECL용 및 TTL용 기준전압 발생부(5), (7)와 상기 ECL용 및 TTL용 비교기(6), (8)에서 출력되는 데이터를 완충시켜 ECL 및 TTL겸용 시스템에 입력시키는 버퍼(10) 및 부하저항(9)으로 본 발명의 회로가 구성된다.3 is a circuit diagram of the present invention, in which a user selects a desired mode (ECL, TTL), and a mode switch switching controller 2 for controlling the switches 3 and 4 by the selected mode. And reference voltage generators 5 and 7 for ECL and TTL for applying a reference voltage to comparators 6 and 8 for ECL and TTL, and comparators 6 and 8 for ECL and TTL. The circuit of the present invention is composed of a buffer 10 and a load resistor 9 for buffering the data outputted from the buffer and inputting the combined data to the ECL and TTL systems.

제4(a)도, 제4(b)도는 본 발명의 일실시예를 나타낸 것으로써, 모드선택부(1)에서 선택된 모드에 따라서 스위치(3)(4)를 제어하도록 모드선택부(1)에서 출력된 데이터가 트랜지스터(Q1)(Q8) 각각의 베이스단자에 인가되도록 하고 트랜지스터(Q1)(Q7)(Q8)(Q11)(Q15)의 콜렉터단자와 트랜지스터(Q4)(Q12)의 베이스단자 및 콜렉터단자에 각 일정한 전압(Vcc)을 인가하도록 연결하며, 상기한 트랜지스터(Q1)의 에미터단자에서 출력된 데이터가 저항(R1), 다이오드(D1)를 통하여 트랜지스터(Q2)의 콜렉터단자 및 베이스단자에 각각 인가되도록 연결하는 한편 트랜지스터(Q3)의 베이스단자에 인가되도록 하고, 트랜지스터(Q2)(Q3)의 에미터단자에는 저항(R2), (R3)을 각각 연결하는 전압(Vcc)가 인가되도록 한다.4 (a) and 4 (b) show an embodiment of the present invention, and the mode selector 1 to control the switches 3 and 4 according to the mode selected by the mode selector 1. ) the data transistor (Q 1) (Q 8) the collector terminal of each to be applied to the base terminal of the transistor (Q 1) (Q 7) (Q 8) (Q 11) (Q 15) and the transistor output at ( Q 4 ) is connected to the base terminal and the collector terminal of the Q 12 to apply a constant voltage (Vcc), and the data output from the emitter terminal of the transistor (Q 1 ) is a resistor (R 1 ), diode ( D and such that 1) applied to the base terminal of the transistor (Q 2) collector terminal and the other hand the transistor (Q 3) for connecting to each applied to the base terminal of via a transistor (Q 2) (Q 3) the emitter terminal of the The voltage Vcc connecting the resistors R 2 and R 3 , respectively, is applied.

한편, 트랜지스터(Q3)의 콜렉터단자에서 출력된 데이터가 저항(R4) 및 저항(R5)의 일측단자를 거쳐 트랜지스터(Q7)의 베이스단자에 인가되도록 하고, 트랜지스터(Q4)의 에미터단자에서 출력된 데이터가 저항(R4), (R5) 및 다이오드(D2)를 거쳐 트랜지스터(Q5)의 콜렉터단자 및 베이스단자에 각각 인가되도록 하는 한편 트랜지스터(Q6)의 콜렉터단자와 트랜지스터(Q7)의 에미터단자가 연결된 트랜지스터(Q6)의 베이스단자에 인가되도록 하고, 상기한 트랜지스터(Q5)(Q6)의 에미터단자에는 저항(R6), 저항(R7)을 각각 통한 전압(VEE)가 인가되도록 하여 트랜지스터(Q7)의 에미터단자에서 출력된 데이터를 스위치(3)에 인가되도록 한다.On the other hand, in the data output from the collector terminal of the transistor (Q 3) resistance (R 4) and a resistor (R 5) and to the base terminal of the transistor (Q 7) via the one terminal is of a transistor (Q 4) The data output from the emitter terminal is applied to the collector terminal and the base terminal of transistor Q 5 via resistors R 4 , R 5 , and diode D 2 , respectively, while the collector of transistor Q 6 is applied. the emitter terminal of the resistor (R 6), the resistance of the terminal and the transistor (Q 7) the emitter terminal is connected to the transistor (Q 6) the base terminal is such that, said one transistor (Q 5) (Q 6) in the ( The voltages V EE through R 7 ) are applied to each other so that data output from the emitter terminal of transistor Q 7 is applied to the switch 3.

아울러, 트랜지스터(Q8)의 에미터단자에서 출력된 데이터가 저항(R8),을 거쳐 트랜지스터(Q11)의 베이스단에 인가되도록 하는 한편 저항(R9) 및 다이오드(D3)를 통하여 트랜지스터(Q9)의 콜렉터단자와 베이스단자 및 트랜지스터(Q10)의 베이스단자에 각각 인가되도록 하며, 상기한 트랜지스터(Q9), (Q10)의 에미터단자에는 저항(R10), (R11)을 통한 전압(VEE)이 각각 인가되도록 한다. 한편, 트랜지스터(Q11)의 에미터단자에서 출력된 데이터가 스위치(4) 및 트랜지스터(Q10)의 콜렉터단자에 인가되도록 한다.In addition, the data output from the emitter terminal of the transistor Q 8 is applied to the base terminal of the transistor Q 11 through the resistor R 8 , and through the resistor R 9 and the diode D 3 . It is applied to the collector terminal of the transistor Q 9 , the base terminal, and the base terminal of the transistor Q 10 , respectively. The emitter terminals of the transistors Q 9 and Q 10 are resistors R 10 and ( The voltages V EE through R 11 ) are respectively applied. Meanwhile, data output from the emitter terminal of the transistor Q 11 is applied to the collector terminal of the switch 4 and the transistor Q 10 .

그리고, 트랜지스터(Q12)의 에미터단자에서 출력된 데이터가 저항(R12)을 통하여 트랜지스터(Q15)의 베이스단자 및 다이오드(D4)를 통하여 트랜지스터(Q13)의 콜렉터단자와 베이스단자 및 트랜지스터(Q14)의 베이스단자에 각각 인가되도록 하고, 트랜지스터(Q13), (Q14)에 에미터단자에는 저항(R13), (R14)를 각각 통한 전압(VDD)가 인가되도록 하며, 상기한 트랜지스터(Q15)의 콜렉터단자에서 출력된 데이터가 스위치(4) 및 트랜지스터(Q14)의 콜렉터단자에 인가되도록 하여 모드 선택부(1)에서 출력된 데이터에 의해 스위치(3)(4)를 제어하도록 구성한다.Then, the transistor (Q 12) the emitter terminal of the data is a resistance (R 12) The collector terminal of the transistor base terminal and a transistor (Q 13) via a diode (D 4) of the (Q 15) through the base terminal of the output from the and to be applied respectively to the base terminal of the transistor (Q 14) and the transistor (Q 13), applied to the emitter terminal of the resistor (R 13), voltage (V DD) via a (R 14), respectively (Q 14) The data output from the collector terminal of the transistor Q 15 is applied to the collector terminal of the switch 4 and the transistor Q 14 so that the switch 3 is output by the data output from the mode selector 1. (4).

스위치(3)는 트랜지스터(Q19)(Q20)와 저항(R23)으로 구성이 되며 스위치(4)는 트랜지스터(Q21), (Q22), 저항(R24)로 구성이 된다. ECL용 기준전압 발생부(5)는 ECL용 비교기(6)에 기준전압을 인가하도록 저항(R15-R20), 다이오드(D5-D7), 트랜지스터(Q15-Q18)로 구성이 된다. TTL용 기준전압 발생부(7)는 TTL용 비교기(8)에 기준전압을 인가하도록 트랜지스터(Q27-Q13), 저항(R25-R32)로 구성이 된다.The switch 3 is composed of transistors Q 19 (Q 20 ) and resistor R 23 , and the switch 4 is composed of transistors Q 21 , Q 22 , and resistor R 24 . The ECL reference voltage generator 5 is composed of a resistor R 15 -R 20 , a diode D 5 -D 7 , and a transistor Q 15 -Q 18 to apply a reference voltage to the comparator 6 for the ECL. Becomes The TTL reference voltage generator 7 is composed of transistors Q 27 -Q 13 and resistors R 25 -R 32 to apply a reference voltage to the TTL comparator 8.

버퍼(10)는 선택된 데이터를 완충하여 출력하도록 트랜지스터(Q34-Q37), 다이오드(D9)(D10) 및 저항(R33), (R34)로 구성이 된다.The buffer 10 is composed of transistors Q 34 -Q 37 , diodes D 9 (D 10 ), and resistors R 33 and R 34 to buffer and output the selected data.

상기와 같은 구성을 가진 본 발명의 회로동작을 설명한다.The circuit operation of the present invention having the above configuration will be described.

본 발명의 모드선택부(1)는 사용자가 ECL모드를 선택하면 "로우"신호가 출력이 되고 반대로 TTL코드를 선택하면 "하이"신호가 출력된다고 가정하여 본 발명의 회로동작을 설명한다.The mode selector 1 of the present invention describes the circuit operation of the present invention on the assumption that the "low" signal is output when the user selects the ECL mode and the "high" signal is output when the TTL code is selected.

모드 스위치 전환제어부(2)는 모드선택부(1)에서 출력되는 데이터에 의해서 동작하는바, 예컨대 사용자가 모드를 선택하면, 이때 발생하는 "로우"전압이 트랜지스터(Q1)(Q8)의 베이스단자에 인가되므로 트랜지스터(Q1)(Q12)가 각각 "오프"상태가 되고, 트랜지스터(Q4), (Q12)는 "온"상태가 된다.The mode switch switching controller 2 is operated by the data output from the mode selector 1. For example, when the user selects a mode, the "low" voltage generated at this time is applied to the transistor Q 1 (Q 8 ). Since it is applied to the base terminal, the transistors Q 1 and Q 12 are turned off, respectively, and the transistors Q 4 and Q 12 are turned on.

따라서, 상기한 트랜지스터(Q4)를 통한 전원전압(Vcc)이 저항(R4)을 거쳐 트랜지스터(Q7)의 베이스단자에 인가되므로 트랜지스터(Q7)가 "온"되어 스위치(3)인 트랜지스터(Q19)의 베이스단자에 전원전압(Vcc)가 인가되고 다른 트랜지스터(Q20)의 베이스단자에는 트랜지스터(Q15)를 통한 전원전압(Vcc)가 인가되므로 스위치(3)이 동작을 하여 ECL용 비교기(6)를 선택동작을 한다. 반대로 사용자가 모드선택부(1)에서 TTL모드를 선택하면, 이때 발생하는 "하이"전압이 트랜지스터(Q1)(Q8)의 베이스단자에 인가되므로 "온"상태가 된다. 따라서 상기 트랜지스터(Q1)를 통한 전원전압(Vcc)이 트랜지스터(Q3)이 베이스단자에 인가되어 트랜지스터(Q3)를 "온"시키므로 저항(R4)을 통한 전원전압(Vcc)이 트랜지스터(Q3)의 콜렉터단자로 흐르므로 트랜지스터(Q7)의 베이스단자에는 "로우"전압이 인가되므로 트랜지스터(Q7)가 "오프"되어 스위치(3)인 트랜지스터(Q19)의 베이스단자에는 "로우"전압이 인가되므로 "오프"가 된다. 한편, 트랜지스터(Q8)이 "온"되면 트랜지스터(Q11)이 "온"되므로 스위치(4)인 트랜지스터(Q22)의 베이스단자에 "하이"전압이 인가되고, 트랜지스터(Q15)가 "온"상태가 되어 있으므로 스위치(4)인 트랜지스터(Q21)의 베이스단자에 인가되므로 해서 스위치(4)가 동작을 하여 TTL용 비교기(8)를 동작시킨다.Therefore, the power supply voltage (Vcc), so applied to the base terminal of the resistance transistor (Q 7) through (R 4) transistor (Q 7) is "on" the switch 3 through the one transistor (Q 4) a transistor applied with the power supply voltage (Vcc) to the base terminal of the (Q 19) and the other transistor a power supply voltage (Vcc) through a base terminal of a transistor (Q 15) of the (Q 20) is applied so to the switch 3 operates The ECL comparator 6 performs a selection operation. On the contrary, when the user selects the TTL mode in the mode selector 1, the " high " voltage generated at this time is applied to the base terminal of the transistors Q 1 and Q 8 , thereby becoming in the " on " state. Therefore, the power supply voltage (Vcc) through the transistor (Q 1) because "on" the power supply voltage (Vcc) of the transistors (Q 3) is applied to the base terminal of the transistor (Q 3) via a resistor (R 4) of the transistors Since a low voltage is applied to the base terminal of the transistor Q 7 because it flows to the collector terminal of Q 3 , the transistor Q 7 is turned off to the base terminal of the transistor Q 19 that is the switch 3. "Off" is applied because a "low" voltage is applied. On the other hand, when transistor Q 8 is "on", transistor Q 11 is "on", so that a "high" voltage is applied to the base terminal of transistor Q 22 which is switch 4, and transistor Q 15 is applied. Since it is in the "on" state, it is applied to the base terminal of the transistor Q 21 which is the switch 4, so that the switch 4 operates to operate the comparator 8 for the TTL.

상술한 바와같이 동작하는 본 발명의 작용효과는 ECL과 TTL 모드를 겸용하는 시스템에 입력신호의 지연을 미연에 방지하여 입력시키므로 해서 빠른 데이터를 처리할 수 있는 이점이 있다.The operation and effect of the present invention, which operates as described above, has an advantage that the data can be processed quickly by preventing the delay of the input signal to be input to the system using the ECL and TTL modes.

Claims (1)

모드를 선택한 모드선택부(1)에서 출력되는 데이터에 의해서 스위치(3)(4)를 전환 제어하도록 하는 모드 스위치 전환제어부(2)와, 상기한 스위치(3)(4)에 의해서 선택된 ECL용 비교기(6) 및 TTL용 비교기(8)에 각각 기준전압을 발생하도록 하는 ECL용 기준전압 발생부(5), TTL용 기준전압 발생부(7)와, 상기의 비교기에서 출력되는 데이터를 완충하여 겸용시스템에 인가하도록 하는 버퍼(10) 및 부하저항(9)등을 구비하여 이루어진 것을 특징으로 하는 ECL/TTL 데이터 겸용 고속 입력 변환기.ECL selected by the mode switch changeover control unit 2 and switch 3 and 4 for controlling switching of the switches 3 and 4 by data output from the mode selector 1 in which the mode is selected. The ECL reference voltage generator 5 and the TTL reference voltage generator 7 for generating a reference voltage in the comparator 6 and the TTL comparator 8, respectively, are buffered with data output from the comparator. A high speed input converter for ECL / TTL data, comprising a buffer (10), a load resistor (9), etc., to be applied to a combined system.
KR1019860005300A 1986-06-30 1986-06-30 Hishspeed input convertor of ecl/ttl data KR890003029B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860005300A KR890003029B1 (en) 1986-06-30 1986-06-30 Hishspeed input convertor of ecl/ttl data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860005300A KR890003029B1 (en) 1986-06-30 1986-06-30 Hishspeed input convertor of ecl/ttl data

Publications (2)

Publication Number Publication Date
KR880001112A KR880001112A (en) 1988-03-31
KR890003029B1 true KR890003029B1 (en) 1989-08-18

Family

ID=19250855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005300A KR890003029B1 (en) 1986-06-30 1986-06-30 Hishspeed input convertor of ecl/ttl data

Country Status (1)

Country Link
KR (1) KR890003029B1 (en)

Also Published As

Publication number Publication date
KR880001112A (en) 1988-03-31

Similar Documents

Publication Publication Date Title
US4783607A (en) TTL/CMOS compatible input buffer with Schmitt trigger
US4518876A (en) TTL-ECL Input translation with AND/NAND function
US5006732A (en) Semiconductor circuit having buffer function
US4931672A (en) True TTL to true ECL bi-directional tristatable translator driver circuit
US4728821A (en) Source follower current mode logic cells
KR890003029B1 (en) Hishspeed input convertor of ecl/ttl data
US4536664A (en) A high speed, non-inverting circuit for providing an interface between TTL logic gates and Schottky transistor logic gates
KR910013731A (en) High Speed ECL / CML-TTL Translator Circuit for Use with TTL Gate Current Source Control and Drive and Clamp Circuits
US4501976A (en) Transistor-transistor logic circuit with hysteresis
US4514651A (en) ECL To TTL output stage
US4420716A (en) DC Motor control apparatus
US4996452A (en) ECL/TTL tristate buffer
US4734656A (en) Merged integrated oscillator circuit
US5039881A (en) High speed, low power input buffer
US4978871A (en) Level shift circuit for converting a signal referenced to a positive voltage to a signal referenced to a lower voltage
US4880995A (en) Electrically isolated MOSFET drive circuit
US6956400B2 (en) Converter from ECL to CMOS and network element for transmitting signals
US5227680A (en) ECL/TTL translator circuit
JPH08166429A (en) Driver circuit
US4409494A (en) Reset circuit for data latches
US5170059A (en) Optically coupled fast turn off load switch drive
EP0203700A2 (en) Logic level translators
US5434517A (en) ECL output buffer with a MOS transistor used for tristate enable
JP2855796B2 (en) Semiconductor output circuit
SU1725384A1 (en) Tristable analog commutator

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 17

EXPY Expiration of term