KR890002049Y1 - Noise reducing circuit - Google Patents

Noise reducing circuit Download PDF

Info

Publication number
KR890002049Y1
KR890002049Y1 KR2019850017239U KR850017239U KR890002049Y1 KR 890002049 Y1 KR890002049 Y1 KR 890002049Y1 KR 2019850017239 U KR2019850017239 U KR 2019850017239U KR 850017239 U KR850017239 U KR 850017239U KR 890002049 Y1 KR890002049 Y1 KR 890002049Y1
Authority
KR
South Korea
Prior art keywords
terminal
output
output side
ram
signal
Prior art date
Application number
KR2019850017239U
Other languages
Korean (ko)
Other versions
KR870011157U (en
Inventor
홍성현
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850017239U priority Critical patent/KR890002049Y1/en
Publication of KR870011157U publication Critical patent/KR870011157U/en
Application granted granted Critical
Publication of KR890002049Y1 publication Critical patent/KR890002049Y1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

비디오 테이프 레코오더의 변속 재생시 잡음 제거회로Noise Reduction Circuit for Variable Speed Playback of Video Tape Recorders

제1도는 종래의 재생 블록도.1 is a conventional reproduction block diagram.

제2도는 본고안의 잡음 제거회로가 구성된 재생 블록도.2 is a reproduction block diagram in which the noise canceling circuit of the present invention is constructed.

제3도는 제2도 각부의 파형도.3 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호와 설명* Symbols and descriptions of the main parts of the drawings

1 : 증폭기 2 : FM복조기1: amplifier 2: FM demodulator

3 : 주파수변환기 4 : 혼합기3: frequency converter 4: mixer

5 : 버퍼 6 : 포락선검파기5: buffer 6: envelope detector

7 : 아날로그/디지탈변환기 8 : 동기분리기7: Analog / Digital Converter 8: Synchronous Separator

9 : 램 10 : 디지탈/아날로그변환기9: RAM 10: Digital / Analog Converter

SW1, SW2: 전자스위치 AND1: 앤드게이트SW 1 , SW 2 : Electronic switch AND 1 : End gate

COM1: 비교기 CH1: 영상헤드COM 1 : Comparator CH 1 : Image Head

본 고안은 비디오 테이프에 영상신호를 기록 및 재생하는 비디오 테이프 레코오더에 있어서, 기록된 영상신호를 변속 재생할 경우에 화면에 잡음신호가 나타나지 않게 한 비디오 테이프 레코오더의 변속 재생시 잡음 제거회로에 관한 것이다 .The present invention provides a video tape recorder for recording and playing back video signals on a video tape. will be .

종래의 비디오 테이프 레코오더의 재생블록도는 제1도에 도시한 바와같이 영상헤드(CH1)에 의해 재생된 영상신호를 증폭하는 증폭기(1)와 상기 증폭기(1)의 출력신호에서 휘도신호를 복조하는 FM복조기(2) 및 칼라신호를 3.58MHz의 주파수로 변환하는 주파수변환기(3)와, 상기 FM복조기(2) 및 주파수변환기(3)의 출력신호를 혼합하는 혼합기(4)와, 상기 혼합기(4)의 출력신호를 출력시키는 버퍼(5)로 구성하였다.A reproduction block diagram of a conventional video tape recorder is shown in Fig. 1 as shown in Fig. 1 by the amplifier 1 for amplifying the image signal reproduced by the image head CH 1 and the luminance signal in the output signal of the amplifier 1. An FM demodulator 2 for demodulating and a frequency converter 3 for converting a color signal to a frequency of 3.58 MHz, a mixer 4 for mixing output signals of the FM demodulator 2 and the frequency converter 3, The buffer 5 is configured to output the output signal of the mixer 4.

이와같이 구성된 종래의 재생블록도는 변속 재생을 할 경우에 영상헤드(CH1)가 비디오 테이프의 트랙을 가로 지르면서 트래킹하게 되므로 재생된 영상신호가 미약하여 화면에 잡음신호가 나타나는 결함이 있었다.In the conventional playback block diagram configured as described above, the video head CH 1 is tracked while traversing the track of the video tape when the variable speed playback is performed, so that the reproduced video signal is weak and there is a defect that the noise signal appears on the screen.

본 고안은 이와같은 종래의 결함을 감안하여, 영상헤드에 의해 재생된 영상신호를 램에 저장하고, 재생된 영상신호의 세기가 약하면 램에 저장된 영상신호를 출력시켜 화면에 잡음신호가 나타나지 않게 안출한 것으로, 이를 첨부된 제2도 및 제3도의 도면에 의하여 상세히 설명하면 다음과 같다.The present invention, in view of such a conventional defect, stores the video signal reproduced by the video head in the RAM, and if the intensity of the reproduced video signal is weak outputs the video signal stored in the RAM so that the noise signal does not appear on the screen One, it will be described in detail with reference to the accompanying drawings 2 and 3 as follows.

제2도에 도시한 바와같이 영상헤드(CH1)및 증폭기(1), FM복조기(2), 주파수변환기(3), 혼합기(4), 버퍼(5)로된 비디오 테이프 레코오더의 재생블록도에 있어서, 상기 증폭기(1)의 출력측을 포락선검파기(6)를 통해 비교기(COM1)의 반전입력자 (-)에 접속하고, 그의 비반전입력단자(+)에는 기준전압단자(VR)를 접속하여 출력측을 일측 입력단자에 변속단자(S)가 접속된 앤드게이트(AND1)의 타측 입력단자에 접속하여 앤드게이트(AND1)의 출력측은 일측 고정단자(a1)및 가동단자가 상기 혼합기 (4)의 출력측 및 버퍼(5)의 입력측에 각기 접속된 전자스위치(SW1)의 제어단자에 접속되는 한편, 상기 버퍼(5)의 출력측은 동기분리기(8)및 제어단자가 상기 앤드게이트(AND1)의 출력측에 접속된 전자스위치(SW2)를 통해 램(9)의 리세트단자(RE)에 접속함과 아울러 아날로그/디지탈변환기(7)를 통해 램(9)의 입력단자에 접속하고, 램(9)의 출력단자는 디지탈/아날로그변환기(10)를 통해 상기 전자스위치(SW1)의 타측 고정단자(b1)에 접속하여 구성한 것으로, 상기에서 변속단자(S)는 변속 재생시 고전위가 입력되게 하고, 전자 스위치(SW1)는 제어단자에 저전위가 인가될때 개방되게 한다.As shown in FIG. 2, a playback block of a video tape recorder comprising an image head (CH 1 ) and an amplifier (1), an FM demodulator (2), a frequency converter (3), a mixer (4), and a buffer (5). In the figure, the output side of the amplifier 1 is connected to the inverting input terminal (-) of the comparator COM 1 through the envelope detector 6, and the non-inverting input terminal (+) is connected to the reference voltage terminal V R. ) And the output side is connected to the other input terminal of the AND gate (AND 1 ) in which the shift terminal (S) is connected to one input terminal, and the output side of the AND gate (AND 1 ) is the one fixed terminal (a 1 ) and the movable terminal. Is connected to the control terminal of the electronic switch SW 1 connected to the output side of the mixer 4 and the input side of the buffer 5, respectively, while the output side of the buffer 5 has a synchronous separator 8 and a control terminal. also connected to the reset terminal (rE) of the ram (9) via an electronic switch (SW 2) connected to the output side of the aND gate (aND 1) as well as analog / To the other fixed terminal (b 1) of the ram (9), the electronic switch (SW 1) connected to the input terminal and, via a digital / analog converter 10. An output terminal of the RAM 9 of the through jital converter 7 In this configuration, the shift terminal S allows a high potential to be input during shift reproduction, and the electronic switch SW 1 opens when a low potential is applied to the control terminal.

이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured in this way in detail as follows.

비디오 테이프 레코오더의 변속재생버튼을 눌러 변속재생시키면, 종래와 마찬가지로 영상헤드(CH1)는 비디오테이프의 트랙을 가로지르면서 영상신호를 재생하고, 그 재생된 신호는 증폭기(1)에서 제3도의 (a)에 도시한 바와같이 증폭된 후 FM복조기 (2)및 주파수 변환기(3)에서 각기 휘도신호가 복조 및 칼라신호가 3.58MHz의 주파수로 변환되며, 혼합기(4)에서 혼합되어 출력된다.When the speed change playback button is pressed by pressing the shift playback button of the video tape recorder, the video head CH 1 reproduces the video signal while traversing the tracks of the video tape, and the reproduced signal is transferred to the third by the amplifier 1. After being amplified as shown in Fig. 1A, the luminance signal is demodulated and the color signal is converted to a frequency of 3.58 MHz in the FM demodulator 2 and the frequency converter 3, respectively, and mixed in the mixer 4 and output. .

그리고, 증폭기(1)에서 증폭된 영상신호는 포락선검파기(6)에서 포락선검파되어 제3도의(b)에 도시한 바와같이 출력되므로 비교기(COM1)는 포락선검파기(6)의 출력신호와 기준전압단자(VR)의 기준전압을 비교한다.Since the image signal amplified by the amplifier 1 is envelope-detected by the envelope detector 6 and output as shown in FIG. 3 (b), the comparator COM 1 has a reference to the output signal of the envelope detector 6 and a reference signal. Compare the reference voltage of the voltage terminal (V R ).

이때, 재생된 영상신호의 세기가 강하면, 즉 포락선검파기(6)의 출력전압이 기준전압단자(VR)의 기준전압(Vref)보다 높으면, 비교기(C0M1)의 출력측에는 저전위가 출력되어 앤드게이트(AND1)의 타측 입력단자에 인가되므로 앤드게이트(AND1)의 출력측에는 저전위가 출력되어 전자스위치(SW1)(SW2)의 제어단자에 인가되어, 이에따라 전자스위치(SW1)의 가도단자는 일측고장단자(a1)에 단락되고, 전자스위치(SW2)는 단락된다.At this time, when the intensity of the reproduced video signal is strong, that is, when the output voltage of the envelope detector 6 is higher than the reference voltage Vref of the reference voltage terminal V R , a low potential is output to the output side of the comparator C0M 1 . the AND gate is applied to the other input terminal of the (AND 1), so the output side of the AND gate (AND 1) is a low potential, the output is applied to the control terminal of the electronic switch (SW 1) (SW 2) , yiettara electronic switch (SW 1 The inductor terminal of) is shorted to one fault terminal a 1 , and the electronic switch SW 2 is shorted.

따라서, 재생된 영상신호의 세기가 강할 경우에는 혼합기(4)의 출력 영상신호가 전자스위치(SW1)를 통하고, 버퍼(5)를 통해 출력됨과 아울러 동기분리기(8)에서 동기신호가 분리된 후 전자스위치(SW2)를 통해 램(9)의 리세트단자(RE)에 입력되어 기억된 신호를 리세트시키고, 또한 버퍼(5)의 출력영상신호가 아날로그/디지탈변환기(7)에서 디지탈신호로 변환되어 램(9)에 저장된다.Therefore, when the intensity of the reproduced video signal is strong, the output video signal of the mixer 4 is output through the electronic switch SW 1 and is output through the buffer 5 and the sync signal is separated from the sync separator 8. After that, the signal inputted to the reset terminal RE of the RAM 9 through the electronic switch SW 2 is reset, and the output video signal of the buffer 5 is transferred from the analog / digital converter 7. It is converted into a digital signal and stored in the RAM 9.

그리고, 영상신호가 미약할 경우 즉, 포락선검파기(6)의 출력신호가 기준전압단자(VR)의 기준전압(Vref)보다 낮을 경우에는 제2도의 (c)에 도시한 바와같이 비교기 (COM1)의 출력측에 고전위가 출력되어 앤드게이트(AND1)의 출력측에 제2도의 (d)에 도시한 바와같이 고전위가 출력되므로 전자스위치(SW1)의 가동단자는 타측 고정단자 (b1)에 단락되고, 전자스위치(SW2)는 개방된다.When the video signal is weak, that is, when the output signal of the envelope detector 6 is lower than the reference voltage Vref of the reference voltage terminal V R , the comparator COM as shown in FIG. Since the high potential is output to the output side of 1 ) and the high potential is output to the output side of the AND gate AND 1 as shown in (d) of FIG. 2 , the movable terminal of the electronic switch SW 1 has the other fixed terminal (b). 1 ), the electronic switch SW 2 is opened.

따라서, 재생된 영상신호의 세기가 약할 경우에는 상기의 영상신호의 세기가 강할때 램(9)에 저장된 신호가 출력되어 디지탈/아날로그변환기(10)에서 아날로그 신호로 변환된 후 출력되므로 재생화면에는 잡음신호가 나타나지 않게된다.Therefore, when the intensity of the reproduced video signal is weak, when the intensity of the video signal is strong, the signal stored in the RAM 9 is output and is converted into an analog signal by the digital / analog converter 10 and then output. The noise signal does not appear.

이상에서 설명한 바와같이 본 고안은 변속재생시 재생영상신호가 강할 경우에 램(9)에 저장하고, 약할 경우에는 그 램(9)에 저장된 신호를 출력시키므로 재생화면에 잡음신호가 나타나지 않는 효과가 있다.As described above, the present invention stores the RAM 9 when the reproduced video signal is strong during shift reproduction, and outputs the signal stored in the RAM 9 when the reproduction video signal is weak. have.

Claims (1)

영상헤드(CH1)및 증폭기(1), FM복조기(2), 주파수변환기(3), 혼합기(4), 버퍼 (5)로된 비디오 테이프 레코오더의 있어서, 상기 증폭기(1)의 출력측을 비반전입력단자(+)에 기준전압단자(VR)가 접속된 비교기(COM1)의 반전입력단자(-)에 포락선검파기(6)를 통해 접속하여 그의 출력측을 변속단자(S)와 함께 앤드게이트(AND1)를 통한 후 일측 고정단자(a1)및 가동단자가 상기 혼합기(4)의 출력측 및 버퍼(5)의 입력측에 접속된 전자스위치(SW1)의 제어단자에 접속하는 한편, 상기 버퍼(5)의 출력측은 아날로그/디지탈 변환기(7)를 통해 램(9)의 입력단자에 접속함과 아울러 동기분리기 (8)및 제어단자가 상기 앤드게이트(AND1)의 출력측에 접속된 전자스위치(SW2)를 통해 램(9)의 리세트단자(RE)에 접속하고, 램(9)의 출력단자는 디지탈/아날로그변환기 (10)를 통해 상기 전자스위치(SW1)의 타측 고정단자(b1)에 접속하여 구성함을 특징으로 하는 비디오 테이프 레코오더의 변속재생시 잡음 제거회로.In the video tape recorder consisting of an image head (CH 1 ) and an amplifier (1), an FM demodulator (2), a frequency converter (3), a mixer (4), and a buffer (5), the output side of the amplifier (1) is It is connected to the inverting input terminal (-) of the comparator (COM 1 ) in which the reference voltage terminal (V R ) is connected to the non-inverting input terminal (+) through the envelope detector (6) and its output side is connected with the shifting terminal (S). After the AND gate AND 1 , the one fixed terminal a 1 and the movable terminal are connected to the control terminal of the electronic switch SW 1 connected to the output side of the mixer 4 and the input side of the buffer 5. The output side of the buffer 5 is connected to the input terminal of the RAM 9 through an analog-to-digital converter 7, and the synchronous separator 8 and the control terminal are connected to the output side of the AND gate AND 1 . an electronic switch (SW 2) connected to the reset terminal (rE) of the ram (9), and through, the ram (9) the output terminal I through the digital / analog converter 10 of the Switch (SW 1) the other fixed terminal (b 1) when variable speed playback of the video tape recorder order, characterized in that the configuration and connected to the noise reduction circuit.
KR2019850017239U 1985-12-20 1985-12-20 Noise reducing circuit KR890002049Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850017239U KR890002049Y1 (en) 1985-12-20 1985-12-20 Noise reducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850017239U KR890002049Y1 (en) 1985-12-20 1985-12-20 Noise reducing circuit

Publications (2)

Publication Number Publication Date
KR870011157U KR870011157U (en) 1987-07-15
KR890002049Y1 true KR890002049Y1 (en) 1989-04-10

Family

ID=19247383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850017239U KR890002049Y1 (en) 1985-12-20 1985-12-20 Noise reducing circuit

Country Status (1)

Country Link
KR (1) KR890002049Y1 (en)

Also Published As

Publication number Publication date
KR870011157U (en) 1987-07-15

Similar Documents

Publication Publication Date Title
US4667225A (en) Noise reduction circuit for composite color video signals
AU553631B2 (en) Vtr with pcm audio track
JPS57162142A (en) Tracking error detector for magnetic video recording and reproducing device
ATE196709T1 (en) RECORDING AND PLAYBACK OF TELEVISION SIGNALS
KR890002049Y1 (en) Noise reducing circuit
JPS63305686A (en) Dropout detection circuit
JP2611320B2 (en) Mode discrimination circuit
KR870004632A (en) Recording and playback device for color television signal
KR900001498Y1 (en) Vcr's playing control circuit
KR930001595Y1 (en) Auto-tracking fine circuit using pilot signal
KR870002522Y1 (en) Dicture search apparatus
KR100240335B1 (en) Device for detecting and controlling burst magnitude of a video cassette recorder
KR920002582B1 (en) Noise removing circuit for picture searching
JPH0564231A (en) Chroma sub-nyquist sampling circuit
KR890004966Y1 (en) Automatic tv channel selecting circuit
KR100231450B1 (en) Vcr system with automatically sensing function of burst gain
KR870001155Y1 (en) Voice signal recording circuit using a false image synchronizing signal
KR910003613Y1 (en) Two image signal recording device for vtr
JPS5677909A (en) Output circuit of pcm tape deck
KR930008449Y1 (en) Image regeneration signal level automic control circuit
JPH0233434Y2 (en)
KR910006348Y1 (en) Generating apparatus of head switching signal for vcr
JP2998345B2 (en) VTR playback circuit
KR100218414B1 (en) Editting control device for vcr
KR100195097B1 (en) Fm equalizer for reproduction in video tape recorder

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee