KR890000704Y1 - Color signal outline correction circuit - Google Patents
Color signal outline correction circuit Download PDFInfo
- Publication number
- KR890000704Y1 KR890000704Y1 KR2019850009701U KR850009701U KR890000704Y1 KR 890000704 Y1 KR890000704 Y1 KR 890000704Y1 KR 2019850009701 U KR2019850009701 U KR 2019850009701U KR 850009701 U KR850009701 U KR 850009701U KR 890000704 Y1 KR890000704 Y1 KR 890000704Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- circuit
- color
- color signal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005461 lubrication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/142—Edging; Contouring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 본 고안의 회로도의 각부 파형도.2 is a waveform diagram of each part of the circuit diagram of the present invention.
제3도는 본 고안의 회로도의 실시예.3 is an embodiment of a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 가산회로 15 : 윤곽보정신호 발생부10: addition circuit 15: contour correction signal generator
20 : 노이즈제거 및 밸런스 유지회로 R·G·B : 칼라신호20: Noise canceling and balance holding circuit R, G, B: Color signal
2 : 반전증폭부 3 : 믹서2: inverted amplifier 3: mixer
4 : 클램핑부 5 : 딜레이4: clamping part 5: delay
6 : 차동증폭부 7 : 로우패스필터6 differential amplifier 7 low pass filter
8 : 증폭부 9 : 노이즈 슬라이서8: Amplifier 9: Noise Slicer
11 : 에지억제부 12 : 버퍼11 edge suppressing unit 12 buffer
VR1-VR14: 가변저항VR 1 -VR 14 : Variable resistor
본 고안의 칼라비데오 기기의 색신호 윤곽 보정회로에 관한 것이다.The present invention relates to a color signal contour correction circuit of a color video device of the present invention.
일반적인 비데오 기기에 있어서는 화상의 윤곽부분의 신호를 강조시켜 선명한 화면을 재현시키기 위하여 휘도신호나 단일의 칼라신호(G : 녹색)를 이용하여 윤곽성분의 에지 부분만을 강조시키는 회로로 구성되어 있다.In a typical video device, in order to reproduce a clear picture by emphasizing a signal of an outline part of an image, it is composed of a circuit that emphasizes only an edge part of an outline component by using a luminance signal or a single color signal (G: green).
그러나 이러한 회로는 적(R)이나 청(B)의 칼라신호 성분에는 전혀 영향을 주고 있지 못하므로 윤곽부분에 선명한 색감을 줄 수가 없는 것이었다.However, such a circuit had no influence on the color signal components of red (R) and blue (B), and thus could not give vivid color to the contour.
본 고안은 이와 같은 점을 감안하여 적,청, 마젠타 성분의 윤곽 보정신호를 가함으로써 화면의 수평방향의 색감각을 높혀 줄 수 있는 색신호 윤곽 보정회로를 제공하고자 하는것으로 적, 청, 마젠타 성분의 칼라신호를 가감하여 일정 레벨이상을 클램핑시킨후 이 신호를 릴레이 라인과 저역통과 필터(보우패스필터)로 양분시켜 차동증폭시키게 구성하여 윤곽 보정신호가 출력되게 하고 이 윤곽 보정신호에서 노이즈를 제거한 후 일정한 밸런스가 유지되게 하여 크로마 아퍼어처(CHROMA APERTURE)신호가 발생되게 구성한 것이다.The present invention is to provide a color signal contour correction circuit that can enhance the color sense in the horizontal direction of the screen by applying a contour correction signal of red, blue, and magenta components in consideration of the above points. After clamping a certain level or more by adding or subtracting a color signal, the signal is divided into a relay line and a low pass filter (bow pass filter) to be differentially amplified so that the contour correction signal is output and the noise is removed from the contour correction signal. It is configured to generate a chroma aperture signal by maintaining a constant balance.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 회로도로서, 칼라신호(R)(G)(B)가 인가되는 단자에서 칼라신호(R)(B)는 직접, 칼라신호(G)는 반전증폭부(2)를 통하여 가변저항(VR1)과 연결된 믹서 (3)에 인가되게 구성시킨 후 클램핑부(4)와 연결된 가변저항(VR2)(VR3)으로 일정한 직류레벨이 되게 가산회로(10)를 구성하고 가산회로(10)의 출력이 일측으로 딜레이라인 (5)과 로우패스필터(7)에 인가되게 구성시켜 차동증폭부(6)에서 윤곽신호가 발생되게 윤곽보정신호 발생부(15)를 구성하며 이 출력을 증폭부(8)에서 증폭하여 노이즈제거 및 밸런스 유지회로(20)에 인가되게 구성한 것으로, 노이즈 제거 및 밸런스 유지회로(20)는 가변저항(VR8)(VR13)(VR14)에 연결된 에지억제부(11)로 구성시켜 버퍼(12)로 출력하게 구성시켜 된 것이다.1 is a circuit diagram of the present invention, in which a color signal (R) (B) is directly applied at a terminal to which a color signal (R) (G) (B) is applied, and a color signal (G) is inverted through an inverted amplifier (2). variable resistor (VR 1) and was applied to be configured in the connected mixer (3) a variable resistor connected to the clamping portion (4) (VR 2) (VR 3) to a constant DC level to be configured for the adding circuit 10 and added The output of the circuit 10 is configured to be applied to the delay line 5 and the low pass filter 7 to one side, so that the contour correction signal generator 15 is configured to generate the contour signal from the differential amplifier 6. The output is amplified by the amplifier 8 to be applied to the noise canceling and balance maintaining circuit 20. The noise removing and balancing maintaining circuit 20 is applied to the variable resistors VR 8 , VR 13 , and VR 14 . It is composed of the edge suppression unit 11 connected to output to the buffer 12.
이와 같이 구성된 본 고안에서 칼라신호(R)(G)(B)가 믹서(3)에서 혼합될 때에 칼라신호(G)는 반전증폭부(2)를 통하여 인가되는 동시에 가변저항(VR1)으로 그 신호분이 증가되게 되므로 제2도 (a)와 같이 신호 처리가 되어 칼라 영상신호(R+B-2G)가 얻게 된다. 그리고 클램핑부(4)에서 가변저항(VR2)(VR3)을 조정하여 일정레벨이 이상의 칼라 영상신호(R+B-2G〉0)가 얻어지게 된다.In the present invention configured as described above, when the color signals R, G, and B are mixed in the mixer 3, the color signals G are applied through the inverting amplifier 2 to the variable resistor VR 1 . Since the signal portion is increased, signal processing is performed as shown in FIG. 2A to obtain a color image signal R + B-2G. Then, the clamping unit 4 adjusts the variable resistor VR 2 VR 3 to obtain a color image signal R + B-2G > 0 having a predetermined level or more.
즉 가산회로(10)의 출력이 제2도의 (b)에서 칼라 영상신호(B+B-2G〉0)로 인가되게 되면 이 출력이 딜레이라인(5)과 로우패스필터(7), 차동증폭부(6)에 인가되면 딜레이라인(5)의 지연된 상태 신호와 로우패스필터(7)에서 필터링된 상태신호의 차에 의하여 제2도의 (b)와 같은 윤곽 보정신호가 출력하게 된다.That is, when the output of the addition circuit 10 is applied as the color image signal (B + B-2G > 0) in FIG. 2 (b), the output is applied to the delay line 5, the low pass filter 7, and the differential amplification. When applied to the unit 6, the contour correction signal as shown in FIG. 2B is output by the difference between the delayed state signal of the delay line 5 and the state signal filtered by the low pass filter 7.
그리고 이 신호를 증폭부(8)에서 증폭시키면 필요이상의 노이즈가 포함되어 있으므로 노이즈 슬라이서(9)에서 가변저항(VR4)(VR5)을 조절하여 일정신호 이하의 노이즈 성분을 제거시킨 후 에지억제부(11)에서 윤곽 보정신호의 밸런스를 가변저항 (VR13)(VR14)으로 조정하여 크로마 아퍼어처 신호가 버퍼(12)로 출력하게 되는 것으로 이 신호에 라, 적, 청, 마젠타 색신호를 보정시키게 되므로 수평방향으로 색감각을 높혀 줄수가 있는 것이다.When the amplification unit 8 amplifies the signal, the noise is contained more than necessary, so the noise slicer 9 adjusts the variable resistors VR 4 and VR 5 to remove noise components below a predetermined signal and then suppresses edges. (11) the chroma sick eocheo signal LA is the signal to be outputted to the buffer 12, a red, blue and magenta color signals to adjust the balance of the contour correction signal to the variable resistor (VR 13) (VR 14) in Because it is corrected, it can increase the color sense in the horizontal direction.
이를 제3도의 실시예에 의하여 설명하면 다음과 같다.This will be described with reference to the embodiment of FIG. 3 as follows.
촬상관에서 꺼내진 영상 칼라신호(R)(G)(B)신호는 신호처리를 거쳐 엔코드되고 비데오 신호로써 출력되는데 엔코드 회로에 입력되전의 영상 칼라신호(R)(G)(B)의 세 신호중 우선 칼라신호(G)를 인출해서 저항(R1)에 가해준다.The image color signal (R) (G) (B) signal taken out from the image pickup tube is encoded through signal processing and output as a video signal. The image color signal (R) (G) (B) Among the three signals, the color signal G is first drawn out and applied to the resistor R 1 .
트랜지스터(Q1)(Q2)(Q3)로 구성된 저항(R1)을 통해 입력된 칼라신호(G)를 칼라신호(-G)로 만들기 위한 회로로서 트랜지스터(Q1)(Q2)는 차동증폭회로를 구성하고 있다.Transistor (Q 1) (Q 2) to the color signal (G) input via a resistor (R 1) consisting of (Q 3) color signal (- G) a circuit for making a transistor (Q 1) (Q 2) Consists of a differential amplifier circuit.
트랜지스터(Q1)(Q2)의 에미터 전위는 저항(R7)(R8)에 의해 바이어스가 걸린 트랜지스터(Q2)의 에미터 전류에 의한 저항(R5)의 전압강하가 생기므로 저항(R1)을 통해 가해지는 칼라신호(G)의 레벨은 최소한 트랜지스터(Q1)의 에미터전위(VBE)값을 더한것이 되어야 하기 때문에 트랜지스터(Q1)의 콜렉터에는 반전된 칼라신호(G) 즉, 칼라신호 (-G)가 얻어지고 트랜지스터(Q3)의 베이스로 들어간다.The emitter of the transistor (Q 1) (Q 2) emitter potential of the resistance (R 7) (R 8) to bias the jammed transistor (Q 2) the emitter, so that the voltage drop of the resistor (R 5) according to the current animation of by resistance (R 1) level of the color signal (G) is applied via at least the transistor (Q 1) emitter grounds above the collector, the inverted color signals (VBE) because they must be plus the value of the transistor (Q 1) of the ( G) that is, the color signal (- G) is obtained and enters the base of the transistor (Q 3).
트랜지스터(Q2)의 베이스에 콘덴서(C2)와 저항(R9)을 통해 가해주는 시스템 블랭킹 신호는 수평동기 신호 부분을 클램프시켜 주기 위한 것으로 통상은 콘덴서 (C2)에 의해 직류적으로 차단되어 있다가 수평 블랭킹이 가해지는 순간 트랜지스터 (Q2)의 베이스 전위를 낮추어 주므로 트랜지스터(Q2)의 에미터 전위는 낮아지고, 따라서 트랜지스터(Q1)의 컬렉터 전위도 불랭킹 펄스가 로우레벨로 떨어진 순간 낮아진다.The system blanking signal applied through the capacitor C 2 and the resistor R 9 to the base of the transistor Q 2 is for clamping the horizontal synchronous signal part, and is normally cut off by the capacitor C 2 directly . is a emitter potential of lowering the base potential because the transistor (Q 2) of the moment the transistor (Q 2) applied to the horizontal blanking is lowered, and thus the collector potential is also fire ranking pulse of the transistor (Q 1) is at a low level The moment it falls, it gets lower.
트랜지스터(Q3)는 에미터 플로워로 구성되어 있고 에미터에 제너다이오드를 넣어 가변저항(VR1)으로 출력되는 신호의 최대값을 3V이하로 제한하고 있다.The transistor Q 3 is composed of an emitter follower and a zener diode is placed in the emitter to limit the maximum value of the signal output to the variable resistor VR 1 to 3 V or less.
저항(R3)(R6)(R10), 콘덴서(C10)는 궤환회로를 구성하여 주파수에 따른 부궤환 양을 조절해줌으로써 트랜지스터(Q1)(Q2)(Q3)에 의해 구성된 반전 증폭기의 주파수 특성을 일정하게 해주기 위한 것이다.Resistor R 3 (R 6 ) (R 10 ) and condenser C 10 form a feedback circuit and adjust the amount of negative feedback according to frequency by transistors Q 1 (Q 2 ) (Q 3 ). This is to make the frequency characteristics of the configured inverting amplifier constant.
그리고 가변저항(VR1)은 트랜지스터(Q13)의 베이스에 저항(R15)(R16)을 통해 입력되는 칼라신호(R)(B)와 칼라신호(-G)의 혼합비를 가변시키기 위한 것이다.And a variable resistor (VR 1) is the base of the transistor (Q 13) resistance (R 15) (R 16) color signal (R) to be input via (B) and color signal (- G) the mixing ratio of for varying will be.
이 가변저항(VR1) 및 저항(R12)(R15)(R16)으로 구성된 혼합회로는 R+B-2G를 실현시키고 있다. 트랜지스터(Q4)(Q5)로 구성된 차동증폭회로는 혼합된 R+B-2G 를 증폭해서 트랜지스터(Q6)의 베이스에 가해준다.The mixed circuit composed of the variable resistor VR 1 and the resistor R 12 (R 15 ) (R 16 ) realizes R + B-2G. A differential amplifier circuit consisting of transistors Q 4 and Q 5 amplifies the mixed R + B-2G and applies it to the base of transistor Q 6 .
여기서 R+B-2G〉0인 신호를 얻어 내기위해 트랜지스터(Q4)(Q6)의 컬렉터에는 4.8V의 전압을 가해주었고 트랜지스터(Q7)에 의해 R+B-2G〉0인 신호만을 얻기 위해 그 이하의 신호는 클램핑 시킬 수 있게 가변저항(VR3)로 클램핑 레벨을 조정하도록 하였다.Wherein R + B-2G> 0 in order to obtain the signal transistor (Q 4) (Q 6) has a collector and dropped by applying voltage of 4.8V only R + B-2G> 0 signal by a transistor (Q 7) of In order to achieve this, the clamping level is adjusted with a variable resistor (VR 3 ) so that a lower signal can be clamped.
여기서 트랜지스터(Q15)는 정전류원을 동작시키기 위한 것이며, 저항(R64) (R65)에 의해 전류 궤환 바이어스 회로를 구성시켜 안정한 동작을 도모하고 있고 트랜지스터 (Q5)의 베이스에는 다이오드(D4), 저항(R39), 콘덴서(C3)에 의해 카메라의 게인을 높일 때 즉+18dB로 올렸을 때 트랜지스터(Q4)(Q5)로 구성된 증폭기의 게인을 낮출 목적으로 구성시킨 것으로+18dB로 게인을 높인 경우 크로마 아퍼어처를 가하면 S/N비가 열화하는 것을 막기 위한 것이다.In this case, the transistor Q 15 is for operating a constant current source, and a stable operation is achieved by constructing a current feedback bias circuit by a resistor R 64 (R 65 ) and a diode D at the base of the transistor Q 5 . that was 4), a resistor (R 39), a capacitor (C 3) by the configuration in order to lower the gain of the amplifier composed of a transistor (Q 4) (Q 5) when that is raised to + 18dB when increasing the gain of the camera + If the gain is increased to 18dB, the chroma aperture is applied to prevent the S / N ratio from deteriorating.
일반적인 사용상에는 필요가 없으므로 생략이 가능하고 사용하려고 할 경우+18dB게인 스위치에 연결시켜 Vcc전압을 다이오드(D4)에 가해주면 된다. 이로써 트랜지스터(Q4)의 베이스에 들어온 R+B-2G의 혼합신호는 위상 반전되어 트랜지스터 (Q4)의 컬렉터에 나타나고 트랜지스터(Q6)에 의해 증폭되고 다이오드(D2)를 거쳐 트랜지스터(Q7)에 에미터에 나타낸 후 가변저항(VR3)에 의해 설정된 트랜지스터(Q7)의 클램핑 레벨에 따라 R+B-2G〉0인 신호만 남아 가변저항(VR2)와 저항(R25)을 거쳐 각각 딜레이 라인과 로우패스 필터로 들어가게 된다.Since it is not necessary for normal use, it can be omitted. If you want to use it, connect it to + 18dB gain switch and apply Vcc voltage to diode (D 4 ). This mixed signal of R + B-2G enters the base of the transistor (Q 4) the phase shift is appearing on the collector of the transistor (Q 4) is amplified by the transistor (Q 6) a diode (D 2) a through transistor (Q 7 ) only the signal R + B-2G> 0 remains according to the clamping level of the transistor Q 7 set by the variable resistor VR 3 after the emitter is shown in the emitter, and the variable resistor VR 2 and the resistor R 25 . Through the delay line and low pass filter, respectively.
다이오드(D2)는 트랜지스터(Q6)에서 증폭되는 신호의 기준 레벨을 0(그라운드)으로 하기 위한 제너다이오드이다. 그리고 가변저항은 (VR2)은 R+B-2G〉0신호가 딜레이 라인(DL-1)으로 들어가는 양을 조절하므로써 크로마 아퍼어처를 가했을 경우 즉 크로마 아퍼어처 스위치(SW1)을 접속했을 경우 SW1OFF시의 비디오 신호 레벨이 변화하는 것을 막기 위한 것이다.The diode D 2 is a zener diode for setting the reference level of the signal amplified by the transistor Q 6 to 0 (ground). The variable resistor (VR 2 ) is used when the chroma aperture is applied by adjusting the amount of R + B-2G> 0 signal to the delay line (DL-1), that is, when the chroma aperture switch (SW 1 ) is connected. is to prevent the video signal level at the time of OFF SW 1 is changed.
딜레이 라인(DL-1)을 통한 신호는 140nsec지연된 후 트랜지스터(Q8)(Q9)로 구성된 차동증폭기의 트랜지스터(Q8)의 베이스에 입력되며, 한편 저항(R25)을 거쳐 π형 로우패스 필터로 입력된 신호는 저항(R32)을 거쳐 차동증폭기가 트랜지스터(Q9)의 베이스에 가해져 딜레이 라인(DC-1)을 통해 지연된 신호와의 차신호가 트랜지스터 (Q9)의 콜렉터에서 출력되어서 트랜지스터(Q10)와 에미터 플러워를 거쳐 트랜지스터 (Q11) (Q12)(Q13)으로 구성된 증폭회로는 증폭된 후 노이즈 슬라이스 및 에지 서프레스 회로를 거쳐 윤곽보정과정에서 함께 보정돈이즈를 제거하고 에지 신호레벨을 조정하고 있다.Signal through the delay line (DL-1) is 140nsec delayed and then is input to the base of the transistor (Q 8) transistor (Q 8) of the differential amplifier consisting of (Q 9), The π-type low through a resistor (R 25) The signal input to the pass filter is passed through a resistor (R 32 ) and a differential amplifier is applied to the base of the transistor (Q 9 ) so that the difference signal from the signal delayed through the delay line (DC-1) is generated at the collector of the transistor (Q 9 ). output be a transistor (Q 10) and the emitter plug Wars the through transistor (Q 11) (Q 12) amplifier circuit consisting of a (Q 13) is corrected with the contour correction process via the press circuit after being amplified up noise slices and edge The money signal is removed and the edge signal level is adjusted.
트랜지스터(Q11)(Q12)(Q13)으로 구성된 증폭회로는 트랜지스터(Q1)(Q2)(Q3)로 구성된 증폭기와 같은 방식으로 구성시켰으므로 이에 대한 회로 설명은 생략한다.Since the amplifier circuit composed of the transistors Q 11 , Q 12 , and Q 13 is configured in the same manner as the amplifier composed of the transistors Q 1 , Q 2 , and Q 3 , a circuit description thereof will be omitted.
여기서 저항(R37)(R43) 및 콘덴서(C9)를 부궤환 회로로 구성시킨 것이다.Here, the resistors R 37 (R 43 ) and the capacitor C 9 are configured by a negative feedback circuit.
트랜지스터(Q23)의 에미터에서 출력 에지신호(윤곽신호)는 양분되어 전해 콘덴서(C10)(C11)를 통하고 난 신호가 저항(R48)(R49), 가변저항(VR4)(VR5)으로 구성된 전압 분배회로에서 다이오드(D7)(D8)의 기준 전위를 만들어 주고 가변저항(VR4)의 가변에 따라 다이오드(D7)에 캐소우드와 다이오드(D8)의 애노우드 전위가 변한다.In the emitter of transistor Q 23 , the output edge signal (contour signal) is bisected so that the signal passing through the electrolytic capacitor C 10 (C 11 ) is a resistor (R 48 ) (R 49 ), variable resistor (VR 4). In the voltage distribution circuit consisting of (VR 5 ), the reference potential of the diode (D 7 ) (D 8 ) is made and the cathode and the diode (D 8 ) are connected to the diode (D 7 ) according to the variable resistor (VR 4 ). Anodized potential of is changed.
이 전위는 크로마 아퍼어처 신호(색신호 윤곽신호)의 진폭을 결정하므로 다이오드(D7)(D8)의 브레이크 다운 전압 이하에 노이즈 성분의 (Vp-P) 가 되도록 정해주며 윤곽신호의 정부 방향의 밸런스는 가변저항(VR5)를 가변시켜 줌으로써 맞출 수가 있도록 하였다.Since this potential determines the amplitude of the chroma aperture signal (color signal contour signal), it is determined to be (Vp-P) of the noise component below the breakdown voltage of the diode (D 7 ) (D 8 ). The balance can be adjusted by varying the variable resistor VR 5 .
다시 말해서 가변저항(VR5)의 가변은 직접적으로는 점(A)의 전위를 변화시키며 가변저항(VR4)의 가변은 점(A)(B)의 전위를 변화시켜 다이오드(D7)의 애노우드 또는 다이오드(D8)의 캐소우드 전위와 차이에 따른 다이오드 동작점을 바꿈으로 노이즈 슬라이스의 양을 바꿀수 있는 것이다.In other words, the variable of the variable resistor VR 5 directly changes the potential of the point A, and the variable of the variable resistor VR 4 changes the potential of the point A, B by changing the potential of the diode D 7 . The amount of noise slice can be changed by changing the diode operating point according to the difference between the anode or the diode (D 8 ).
콘덴스(C10)(C11)는 가변저항(VR4)(VR5)(VR6)(VR7)등의 변화가 트랜지스터(Q13)에 미치는 영향을 직류적으로 차단하기 위한 것이다.The condensation C 10 (C 11 ) is for blocking the effects of changes in the variable resistors VR 4 , VR 5 , VR 6 , VR 7 , etc. on the transistor Q 13 in a direct current.
다이오드(D5)(D6), 가변저항(VR6)(VR7)은 윤곽신호 서프레스 회로를 구성시킨 것으로 노이즈 슬라이스 회로에 의해 제거되고 남은 노이즈 성분을 억압시키기 위한 목적으로 사용했고 노이즈의 억압은 결국 윤곽 신호도 억압되지만 노이즈를 억압시키므로 S/N비의 열화를 막는다.The diodes (D 5 ) (D 6 ) and the variable resistors (VR 6 ) (VR 7 ) constitute the contour signal suppress circuit and are used for suppressing the remaining noise components removed by the noise slice circuit. The suppression eventually suppresses the contour signal but suppresses the noise, thereby preventing the degradation of the S / N ratio.
가변저항(VR6)(VR7)에 의해 다이오드(D5)(D6)의 양단에 걸리는 바이어스 전위를 변동시키면 다이오드를 도통시키는데 필요한 전압이 변동하는 원리를 이용한 것으로 가변저항(VR7)에 의해 윤곽신호 억압량을 조정하고 가변저항(VR6)로 윤곽신호의 정, 부방향 성분의 균형을 맞추어 준다. 콘덴서(C12)(C13)은 다이오드(D8)(D9)의 애노우드와 캐소우드에 나타난 윤곽성분의 각각 정방향 성분과 부방향성분 중 가변저항(VR6)(VR7)에 의해 정해진 서프레스 레벨 이상되는 성분은 바이패스 시키기 위한 것이다.A variable resistor (VR 6) (VR 7) the diode (D 5) (D 6) variable resistance that is based on the knowledge to vary the bias voltage applied to both ends of the voltage required for the diode conduction variation when the (VR 7) by This adjusts the amount of suppression of the contour signal and balances the positive and negative components of the contour signal with the variable resistor (VR 6 ). The capacitors C 12 and C 13 are formed by the variable resistors VR 6 and VR 7 of the positive and negative components, respectively, of the contour components shown in the anode and cathode of the diodes D 8 and D 9 . Components above the specified suppression level are intended for bypassing.
가변저항(VR8)은 노이즈 슬라이스와 서프레스된 윤곽신호 성분을 엔코딩회로의 휘도 신호 성분에 가해주는 양을 조절하기 위한 것이다.The variable resistor VR 8 adjusts the amount of noise slice and suppressed contour signal components applied to the luminance signal components of the encoding circuit.
콘덴서(C14)를 거쳐 윤관 신호성분의 직류분을 차단하고 교류분만 통과시켜 에미터 플로워(TR14)에 입력되어 완충증폭 된 후 크로마 아퍼어처 신호로서 출력되고 이 신호는 비디오 칼라 카메라의 엔코딘 회로 또는 다른 비디오 기기 엔코딩 회로의 휘도신호에 가해져 크로마 아퍼어처 효과를 나타나게 된다.It cuts off the DC component of the lubrication signal component through the condenser (C 14 ), passes through only the AC component, enters the emitter floor (TR 14 ), buffers and amplifies it, and outputs it as a chroma aperture signal. It is applied to the luminance signal of the circuit or other video device encoding circuit to produce a chroma aperture effect.
트랜지스터(Q16)는 스위칭 트랜지스터로 스위치(SW1)을 접속하면 저항(R60)(R61)에 의해 트랜지스터의 베이스에 바이어스 전압이 가해져 트랜지스터를 포화 영역으로 만들어 크로마 아퍼어처 회로에 전원(Vcc)을 공급하게 된다. 스위치(SW1)를 처리하면 트랜지스터(Q16)의 베이스에 바이어스 전압이 가해지지 않으므로 트랜지스터(Q16)는 차상태가 되고 전원은 공급되지 않는다.When the transistor Q 16 is connected to the switch SW 1 as a switching transistor, a bias voltage is applied to the base of the transistor by the resistors R 60 and R 61 to make the transistor saturated, thereby supplying the power to the chroma aperture circuit Vcc. Will be supplied. When the switch handle (SW 1), because the bias voltage is not applied to the base of the transistor (Q 16) transistor (Q 16) is the primary state and the power is not supplied.
이상에서와 같이 본 고안은 적, 청, 마젠타(적+청) 계통의 칼라 신호에 윤곽 보정신호를 가함으로써 종래의 녹색 계통만 윤곽 보정용 하는 것보다 더욱 색감각을 높일 수 있는 효과가 있으며, 여러가지 비디오 기기(VTR, VDP, CTV) 에도 널리 사용시켜 선명한 칼라색을 제공할 수가 있는 것이다.As described above, the present invention has an effect of increasing the color sense more than the conventional green system only by applying the contour correction signal to the red, blue, and magenta (red + blue) color signals. It is also widely used in video equipment (VTR, VDP, CTV) to provide vivid color.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850009701U KR890000704Y1 (en) | 1985-07-25 | 1985-07-25 | Color signal outline correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850009701U KR890000704Y1 (en) | 1985-07-25 | 1985-07-25 | Color signal outline correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870003089U KR870003089U (en) | 1987-03-19 |
| KR890000704Y1 true KR890000704Y1 (en) | 1989-03-13 |
Family
ID=19244328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019850009701U KR890000704Y1 (en) | 1985-07-25 | 1985-07-25 | Color signal outline correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890000704Y1 (en) |
-
1985
- 1985-07-25 KR KR2019850009701U patent/KR890000704Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870003089U (en) | 1987-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1216665A (en) | Non-linear dynamic coring circuit for video signals | |
| KR0126474B1 (en) | Video noise reduction circuit | |
| KR100241039B1 (en) | Beam scan velocity modulation apparatus | |
| CA1048635A (en) | Television receiver with picture level control | |
| US4137552A (en) | Automatic beam current limiter with independently determined threshold level and dynamic control range | |
| FI66105C (en) | KRETS FOER UNDERTRYCKANDE AV STOERNINGAR I LUMINANSSIGNAL AV FAERG-TV | |
| SU1082344A3 (en) | Aperture corrector of colour tv receiver | |
| US4437123A (en) | Dynamically controlled horizontal peaking system | |
| KR850000960B1 (en) | Chrominance circuit | |
| KR890000704Y1 (en) | Color signal outline correction circuit | |
| US4092667A (en) | Automatic chrominance control and color killer circuits | |
| US4336552A (en) | Vertical aperture correction circuit | |
| CA1083708A (en) | Automatic chrominance gain control system | |
| US4509080A (en) | Video signal peaking system | |
| KR920000980B1 (en) | Video signal peaking apparatus | |
| KR960016441B1 (en) | Rgb encoder | |
| FI90611C (en) | Video Display Device | |
| JP2537928B2 (en) | Television signal processor | |
| JPH0797831B2 (en) | Video signal white compression circuit | |
| US3306976A (en) | Receiver system comprising a transistorized agc circuit | |
| US3877067A (en) | Peak chroma control circuit | |
| US3739092A (en) | Television signal blanking | |
| US5105272A (en) | Synchronizing signal extracting apparatus | |
| KR970006658B1 (en) | Luminance signal automatic control apparatus of tv | |
| Harwood et al. | Integrated NTSC Chrominance/Luminance Processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19990227 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |