KR880005514A - 변환회로 - Google Patents
변환회로 Download PDFInfo
- Publication number
- KR880005514A KR880005514A KR870010935A KR870010935A KR880005514A KR 880005514 A KR880005514 A KR 880005514A KR 870010935 A KR870010935 A KR 870010935A KR 870010935 A KR870010935 A KR 870010935A KR 880005514 A KR880005514 A KR 880005514A
- Authority
- KR
- South Korea
- Prior art keywords
- conversion circuit
- conversion
- circuit according
- converter
- multiplier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 블럭회로도.
제2도는 변환값을 계산하기위한 승산회로.
Claims (12)
- 디지탈 비디오신호의 변환회로에 있어서, 변환이 라인 또는 갭방식으로 실시되는 것을 특징으로 하는 변환회로.
- 제1항에 있어서, 변환기(3-10)가 설치되는 것을 특징으로 하는 변환회로.
- 제2항에 있어서, 변환될 하나의 매트릭스 값이 변환기(3-10)를 두번 연속적으로 순환하는 것을 특징으로 하는 변환회로.
- 전기항중 어느 한 항에 있어서, 변환이 연속적으로 라인방식으로 실시되는 것을 특징으로 하는 변환회로.
- 전기항중 어느 한 항에 있어서, 변환이 연속적으로 갭방식으로 실시되는 것을 특징으로 하는 변환회로.
- 전가항중 어느 한 항에 있어서, 데이타의 부호가 데이타와 분리되어 계산되는 것을 특징으로 하는 변환회로.
- 전가항중 어느 한 항에 있어서, 부호가 기억장치내에 기억되는 것을 특징으로 하는 변환회로.
- 전기항중 어느 한 항에 있어서, 기억된 부호데이타가 카운터에 의해 번지 지정될 수 있는 것을 특징으로 하는 변환호로.
- 전기항중 어느 한 항에 있어서, 승산기(13)가 설치되는 것을 특징으로 하는 변환회로.
- 전기항중 어느 한 항에 있어서, 변환기(3-10)가 하나의 승산기(30), 하나의 가산기(32)및 버퍼(31,35,38)을 갖는 것을 특징으로 하는 변환회로.
- 제9항 및/또는 10항에 있어서, 변환계수가 승산기 (13.30)의 결선내에 포함되는 것을 특징으로 하는 변환회로.
- 제11항에 있어서, 승산기(13,30)가 기억장치인 것을 특징으로 하는 변환호로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US914732 | 1986-10-01 | ||
DE914,732 | 1986-10-01 | ||
US06/914,732 US4807033A (en) | 1985-10-02 | 1986-10-01 | Method for correcting television signals |
DE19863642664 DE3642664A1 (de) | 1986-10-01 | 1986-12-13 | Schaltung zur transformation |
DEP3642664.4 | 1986-12-13 | ||
DEP3242664.4 | 1986-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880005514A true KR880005514A (ko) | 1988-06-29 |
KR910008454B1 KR910008454B1 (ko) | 1991-10-15 |
Family
ID=25850324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870010935A KR910008454B1 (ko) | 1986-10-01 | 1987-09-30 | 변환 회로 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0262555B1 (ko) |
JP (1) | JP2583524B2 (ko) |
KR (1) | KR910008454B1 (ko) |
AT (1) | ATE130689T1 (ko) |
ES (1) | ES2081798T3 (ko) |
HK (1) | HK205496A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4113505A1 (de) * | 1991-04-25 | 1992-10-29 | Thomson Brandt Gmbh | Verfahren zur bildsignalcodierung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662161A (en) * | 1969-11-03 | 1972-05-09 | Bell Telephone Labor Inc | Global highly parallel fast fourier transform processor |
JPS519347A (en) * | 1974-07-12 | 1976-01-26 | Shindengen Electric Mfg | 2 jigenfuuriehenkansochi |
US4189748A (en) * | 1977-08-23 | 1980-02-19 | Northrop Corporation | Video bandwidth reduction system using a two-dimensional transformation, and an adaptive filter with error correction |
US4293920A (en) * | 1979-09-04 | 1981-10-06 | Merola Pasquale A | Two-dimensional transform processor |
JPS57204966A (en) * | 1981-06-12 | 1982-12-15 | Hitachi Ltd | Digital picture processing method |
JPS60211543A (ja) * | 1984-04-05 | 1985-10-23 | Nec Corp | 座標変換方式 |
-
1987
- 1987-09-22 AT AT87113807T patent/ATE130689T1/de not_active IP Right Cessation
- 1987-09-22 ES ES87113807T patent/ES2081798T3/es not_active Expired - Lifetime
- 1987-09-22 EP EP87113807A patent/EP0262555B1/de not_active Expired - Lifetime
- 1987-09-30 KR KR1019870010935A patent/KR910008454B1/ko not_active IP Right Cessation
- 1987-10-01 JP JP62245949A patent/JP2583524B2/ja not_active Expired - Lifetime
-
1996
- 1996-11-14 HK HK205496A patent/HK205496A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPS63107326A (ja) | 1988-05-12 |
EP0262555B1 (de) | 1995-11-22 |
JP2583524B2 (ja) | 1997-02-19 |
KR910008454B1 (ko) | 1991-10-15 |
ATE130689T1 (de) | 1995-12-15 |
EP0262555A2 (de) | 1988-04-06 |
EP0262555A3 (en) | 1990-01-31 |
HK205496A (en) | 1996-11-22 |
ES2081798T3 (es) | 1996-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
MY114249A (en) | Image processing apparatus that can provide image data of high quality without deterioration in picture quality. | |
KR930002863A (ko) | 화상표지장치 | |
JPS5737925A (en) | High-speed hadamard converter | |
MY117841A (en) | Video signal aspect ratio conversion apparatus | |
FR2435754A1 (fr) | Procede et circuit d'anticipation de report | |
DK0421772T3 (da) | Displayudstyr | |
EP0192419A3 (en) | Method and apparatus for effecting range transformation in a digital circuitry | |
KR840008859A (ko) | 메트릭스에 배열된 포토다이오드 어레이장치 | |
JPS57104369A (en) | Binary device for picture with contrast | |
KR880005514A (ko) | 변환회로 | |
JPS54122026A (en) | Pattern display system | |
DK14684A (da) | Faselaast sloejfe med dc-modulationsevne | |
JPH0720253B2 (ja) | 色差信号切り替え回路 | |
KR890004544A (ko) | 화소밀도 변환 장치 | |
KR950006585A (ko) | 음수 처리를 위한 곱셈 회로 | |
KR940013221A (ko) | 픽셀 데이타의 8x8블럭 변환장치 | |
KR960036802A (ko) | 컬러 그래픽 처리를 위한 아핀변환 장치 | |
KR950031653A (ko) | 아나로그 지연소자를 이용한 프레임 버퍼 | |
JPS57123730A (en) | Da converting circuit | |
KR970056957A (ko) | 화상처리 장치 | |
JPS57180270A (en) | Video signal sampling system | |
KR940013251A (ko) | 감마보정 방법 및 보정회로 | |
JPS5585938A (en) | Input unit for digital information | |
KR910010379A (ko) | 표시제어장치 | |
KR970014299A (ko) | 디지탈 샘플링 속도 변환을 이용한 4:3 텔레비젼 신호의 와이드 16:9 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19971009 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |