KR880003435Y1 - Isolating circuit of monitor chasis - Google Patents
Isolating circuit of monitor chasis Download PDFInfo
- Publication number
- KR880003435Y1 KR880003435Y1 KR2019840010721U KR840010721U KR880003435Y1 KR 880003435 Y1 KR880003435 Y1 KR 880003435Y1 KR 2019840010721 U KR2019840010721 U KR 2019840010721U KR 840010721 U KR840010721 U KR 840010721U KR 880003435 Y1 KR880003435 Y1 KR 880003435Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- insulation
- signal
- chassis
- power supply
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
Abstract
내용 없음.No content.
Description
제 1도는 본 고안의 블럭다이야 그램.1 is a block diagram of the present invention.
제 2도는 본 고안 전원 절연 회로의 실시회로도.2 is an implementation circuit diagram of the power supply isolation circuit of the present invention.
제 3(a)도는 본 고안 귀선소거 신호 절연 회로의 실시회로도.3 (a) is an implementation circuit diagram of the present invention blanking signal isolation circuit.
제 3(b)도는 본 고안 귀선소거 신호 절연 회로의 다른 실시회로도.3 (b) is another embodiment of the present invention the blanking signal isolation circuit.
제 4(a)도는 본 고안 동기신호 절연 회로의 실시회로도.4 (a) is an implementation circuit diagram of the synchronous signal isolation circuit of the present invention.
제 4(b)도는 본 고안 동기신호 절연 회로의 다른 실시 회로도.4 (b) is another embodiment of the present invention synchronization signal isolation circuit.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 모니터 샤시 20 : 영상신호 회로10: monitor chassis 20: video signal circuit
30 : 편향회로 40 : 전원회로30: deflection circuit 40: power supply circuit
T1: 전원 절연회로 T2: 귀선소거 신호 절연회로T 1 : power supply insulation circuit T 2 : blanking signal insulation circuit
T33: 동기신호 절연회로 C1: 입력동기 및 영상신호 변환회로T3 3 : Synchronization signal isolation circuit C 1 : Input synchronization and video signal conversion circuit
C2, C3: 영상신호 증폭부 C4: 음극선관C 2 , C 3 : Image signal amplifier C 4 : Cathode ray tube
C5: 영상신호 및 귀선소거 신호 합성부 H1: 수평, 수직 발진회로C 5 : Video signal and blanking signal synthesizing unit H 1 : Horizontal and vertical oscillation circuit
H2: 수평출력 H3: 수직출력H 2 : Horizontal output H 3 : Vertical output
H4: 샤시전원회로 F. B. T : 플라이백 트랜스H 4 : Chassis power circuit FB T: Flyback transformer
CT1, CT2: 절연 트랜스 OC1, OC2: 옵토 카플러CT 1 , CT 2 : Insulated transformer OC 1 , OC 2 : Optocoupler
H5: 귀선소거 신호 발생회로H 5 : blanking signal generating circuit
본 고안은 모니터 샤시의 절연 회로에 관한 것이다. 모니터는 기능적으로 전원부, 편향부, 영상 신호부로 구성 되어 잇으며 이중에서 영상 신호부는 퍼스널 콤퓨터등의 외부 신호를 입력시키는 회로로서 다른 전자기기와는 회로적으로 연결되어 있으므로 교류 전원과는 전원되어 있어야 한다.The present invention relates to an insulation circuit of a monitor chassis. The monitor is functionally composed of the power supply, deflection, and video signal. Among them, the video signal is a circuit for inputting external signals such as personal computers. do.
따라서 종래의 모니터 절연 회로는 전원 입력단에서 복권 트랜스를 이용한 샤시의 전체 절연과 전원 정류 회로에서 교류대튜용 콘버터 트랜스를 사용하여 교류 전원과 샤시의 전체 절연을 기하는 방식들을 사용해 왔던 것이나 이와같이 모니터 샤시의 절연 방식은 고사의 복권 파워트 랜스나 콘버터를 사용하기 때문에 생산 원가의 절감을 기할수 없을 뿐만 아니라 모니터 샤시의 전체 절연상에 따른 기술상의 문제점이 많이 대두되어 불량율이 증가하는 원인이 되는 것이다.Therefore, the conventional monitor insulation circuit has used the entire insulation of the chassis using the lottery transformer at the power input and the method of totally insulating the AC power and the chassis by using the converter transformer for the alternating current in the power rectifier circuit. As the insulation method uses lottery power transformer or converter, it is not possible to reduce the production cost but also causes a lot of technical problems due to the overall insulation of the monitor chassis, which causes the failure rate to increase.
본 고안의 목적은 모니터용 샷시의 전체 절연을 하지 않고 영상 신호가 인가되는 영상신호 회로에만 절연을 기하여 비충전부인 콜트(COLD)샤시와 충전부인 하트(HOT)샤시를 각각 연결 구성시키고자 하는 것으로 교류(AC)전원이 직접 인가되는 하트 샤시의 전원회로 및 편향 회로가 전원 절연회로, 귀선소거 신호 절연회로 동기신호 절연회로를 통하여 콜드 샤시의 영상신호 회로와 연결되도록 구성한 것이다.The object of the present invention is to insulate only the video signal circuit to which the video signal is applied without the overall insulation of the chassis for the monitor, so that the non-charged COLD chassis and the HOT chassis of the charging unit are connected. The power supply circuit and deflection circuit of the heart chassis to which AC power is directly applied are connected to the video signal circuit of the cold chassis through the power supply insulation circuit and the blanking signal isolation circuit synchronous signal insulation circuit.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 블럭다이야 그램으로써 본 고안의 모니터 샤시(10)에는 영상신호 회로(20), 편향회로(30), 전원회로 (40)로서 구성되어 있는 것으로 정류회로 정전압 회로로 구성된 샤시전원회로 (H4)교류전원 입력단(4)과 직결시켜 정류된 주 전원 절연회로(T1)에 인가되도록 전원회로(40)를 구성한다.FIG. 1 is a block diagram of the present invention, wherein the monitor chassis 10 of the present invention comprises a video signal circuit 20, a deflection circuit 30, and a power supply circuit 40. The chassis power supply constituted of a rectifying circuit constant voltage circuit. a circuit (H 4) constitute a power supply circuit 40 to be applied to the AC power input terminal and the rectified and direct to 4 weeks, isolated power circuit (T 1).
그리고 퍼스널 콤퓨터 VTR등이 주변기기로 부터 인가되는 복합 영상신호(수평, 수직동기 신호 및 영상신호)는 입력동기 및 영상신호 변환회로(C1)에 인가시켜 동기신호 절연회로(T3)에는 동기 신호를 출력하고 적, 청, 녹 영상신호는 영상신호 증폭부(C2)에 인가되도록 구성하여 영상 신호는 영상신호 및 귀선소거 신호 합성부(5)에 인가하며 귀선소거 절연회로 (T2)에서 인가되는 귀선소거 신호와 합성된 신호를 제2차 영상신호 증폭회로(C3)에서는 음극선관(C4)의 캐소우드를 구동할 수 있는 영상 신호의 전압을 증폭시켜 인가시키면 음극선관(C4)에서 영상신호가 재생되게 영상 신호 회로(20)를 구성한 것이로 영상신호 회로의 각 회로는 C로 표시하여 비충전된 콜드(COLD)샤시부를 구성한다.The composite video signal (horizontal, vertical synchronous signal and video signal) from which the personal computer VTR is applied from the peripheral device is applied to the input synchronous and video signal conversion circuit C 1 to the synchronous signal isolation circuit T 3 . the output and red, blue, green image signal is an image signal amplifying section (C 2) is to be formed by the video signal is in the applied video signal and blanking signal combination unit (5) and blanking insulating circuit (T 2) to a blanking signal and a composite signal applied to the second video signal amplifier circuit (C 3) in when applied to amplify the voltage of the image signal capable of driving a cathode of a cathode ray tube (C 4) a cathode ray tube (C 4 In this case, the video signal circuit 20 is configured to reproduce the video signal, and each circuit of the video signal circuit is denoted by C to constitute an uncharged cold chassis.
따라서 본 고안의 영상신호 회로 (20)는 영상신호 증폭부(C3)에 필요한 전원을 전원 절연회로(T1)인 플라리백트랜스에서 전기적으로 절연된 2차측 전원이 인가되므로 입력측 교류 전원과는 완전 절연을 기할수가 있는 것이다.Therefore, the video signal circuit 20 of the present invention is applied to the secondary power supply electrically insulated from the flyback transformer which is the power supply insulation circuit T 1 to supply the power required for the video signal amplifying unit C 3 . It can be completely insulated.
또한 본 고안 편향회로 (30)의 구성을 살펴보면 입력동기 및 영상신호 변환회로(C1)에서 출력된 복합동기 신호가 동기신호 절연회로(T3)를 통하여 수평 발진 회로와 수직 발진회로(H1)에 기준 신호로서 인가되게 구성하여 이 동기된 신호가 수평출력회로(H2)와 수직 출력회로(H3)에 인가되게 구성한 후 수평 출력회로(H2)에서 수평 편향코일을 구동하는 펄스 신호를 만들어 내어 플라이백 트랜스인 전원 절연회로(T)에 인가되게 구성하여 2차측에서 고압 전압을 만들게 구성하며 편향코일(H6)은 수평, 수직출력(H2)(H3)에 인가되는 상태 신호에 의하여 수평, 수직 편향 코일이 구동하게 된다.In addition, the configuration of the present invention deflection circuit 30, the composite synchronization signal output from the input synchronization and the image signal conversion circuit (C 1 ) is a horizontal oscillation circuit and a vertical oscillation circuit (H 1 ) through the synchronization signal isolation circuit (T 3 ) Pulse signal for driving the horizontal deflection coil in the horizontal output circuit (H 2 ) after configuring the synchronized signal to be applied to the horizontal output circuit (H 2 ) and the vertical output circuit (H 3 ). Is configured to be applied to the power-insulation circuit (T), which is a flyback transformer, to make a high voltage on the secondary side, and the deflection coil (H 6 ) is applied to the horizontal and vertical outputs (H 2 ) (H 3 ). The signal causes the horizontal and vertical deflection coils to be driven.
그리고 귀선소거 신호 발생회로(H5)는 전원 절연회로(T1)에서 동기된 수평 귀선소거 신호와 수직 출력회로(H3)에서 인가되는 수직 귀선소거 신호에 의하여 귀선소거 신호 절연회로(T2)를 통하여 영상 신호 회로 (20)및 영상신호 및 귀선소거 신호 합성부(C5)에 귀선소거 신호로서 인가되게 구성한 것으로 전원회로(40)와 편향회로 (30)는 교류전원(AC)이 인가되는 충전부로서 H로 표기하여 하트(HOT)샤시로 구성된 것을 나타내고 있는 것이다.The blanking signal generating circuit H 5 is a blanking signal isolation circuit T 2 by a horizontal blanking signal synchronized from the power supply insulation circuit T 1 and a vertical blanking signal applied from the vertical output circuit H 3 . It is configured to be applied as a blanking signal to the video signal circuit 20 and the video signal and the blanking signal synthesizing unit (C 5 ) through the power supply circuit 40 and the deflection circuit 30 is applied to the AC power source (AC) As a charging part, it is represented by H and shows that it consists of a HOT chassis.
따라서 본 고안은 전원회로(40), 편향회로(30)로 구성된 하트 샤시와 영상 신호회로(20)로 구성된 콜드 샤시를 교류 전원과 전기적으로 절연 시키고자 전원 절연회로(T1), 귀선소거신호 절연회로 (T2), 동기신호 절연회로(T3)를 통하여 연결되게 구성한 것이다.Therefore, the present invention is intended to electrically insulate the heart chassis composed of the power supply circuit 40 and the deflection circuit 30 and the cold chassis composed of the video signal circuit 20 from the AC power supply circuit (T 1 ), the blanking signal. It is configured to be connected via an insulation circuit (T 2 ), a synchronization signal insulation circuit (T 3 ).
제2도는 본 고안 전원 절연 회로의 실시 회로도로서 제1도의 하트 샤시의 전원회로(40)와 콜드 샤시의 영상신호회로(40)의 절연을 나타내고 있는 것으로 플라이백 트랜스(FBT)의 1차측에는 샤시 전원회로(H4)에서 주 전원이 인가되며 수평 출력회로(H2)의 플라이백 펄스가 출력되고 귀선소거 신호 발생 회로에 수평귀선소거 신호가 출력되게 구성한 것이며 플라이백 트랜스(FBT)의 2차측에는 음극선관(C4)에 공급되는 고압 발생과 영상신호 증폭부(C3)에 인가되는 종합(100V-200V)및 그밖에 기타 저전압이 2차 전압이 출력되게 구성한 것이다.FIG. 2 is an implementation circuit diagram of the power supply isolation circuit of the present invention, which shows the insulation between the power supply circuit 40 of the heart chassis and the video signal circuit 40 of the cold chassis of FIG. 1, and the chassis of the flyback transformer (FBT) on the primary side. The main power is applied from the power supply circuit H 4 , the flyback pulse of the horizontal output circuit H 2 is output, and the horizontal blanking signal is output to the blanking signal generating circuit, and the secondary side of the flyback transformer FBT is configured. In this case, the high voltage generation supplied to the cathode ray tube C 4 and the total voltage (100V-200V) and other low voltages applied to the image signal amplifier C 3 are configured to output secondary voltages.
따라서 본 고안은 샤시의 주전원이 플라이백 트랜스(FBT)의 1차측에 공급되어 플라이백 트랜스(FBT)의 1차측에는 하트 샤시내의 각 회로에 필요한 전압을 공급할 수가 있으며 플라이백 트랜스(FBT)내부의 보빈 (BOBBIN)의 구조를 이중 또는 절연격차 (BARRLER)형태로 구성하여 플라이백 트랜스(FBT)의 2차측 콜드 샤시에 구성된 각 회로에 필요한 전압 및 음극선관(C4)에 고전압을 인가 시킬수가 있는 것이로 콜드 샤스의 영상신호 회로(20)는 입력측 교류 전원과 절연된 2차 전원으로 구동할 수 있는 효과가 있는 것이다.Therefore, the main power supply of the chassis is supplied to the primary side of the flyback transformer (FBT), and the primary side of the flyback transformer (FBT) can supply the necessary voltage for each circuit in the heart chassis. BOBBIN structure can be configured in double or BARRLER type to apply high voltage to cathode ray tube (C 4 ) and voltage required for each circuit composed of secondary side cold chassis of flyback transformer (FBT). The video signal circuit 20 of the cold chassis is capable of being driven by a secondary power source insulated from the input AC power source.
제3(a)도는 본 고안 귀선소거 신호 절연 회로의 실시도로서 귀선소거 신호 절연회로(T2)가 하트 샤시의 귀선소거 신호 발생회로(H5)와 콜드 샤시의 영상신호 귀선소거 합성부(C5)와의 절연되게 하기 위하여 절연트랜스(CT1)의 1, 2차측을 통하여 연결되게 구성한 것이다.Figure 3 (a) is an embodiment of the present invention the blanking signal isolation circuit is a blanking signal isolation circuit (T 2 ) the hearth chassis blanking signal generating circuit (H 5 ) and the cold chassis video signal blanking synthesis unit ( C 5 ) to be insulated from the primary and secondary sides of the insulation transformer CT 1 .
따라서 절연 트랜스(CT1)는 절연 내력을 가지는 복권 트랜스로 구성시켜 편향회로 (30)의 1차측 귀선소거 신호 발생회로(H5)에서 발생되는 소거 신호를 절연트랜스(CT1)를 통하여 콜드 샤시의 영상신호 및 구선소거 합성부(C5)에 입력시킬수가 있는 것으로 절연트랜스(CT1는 전력 전달용이 아니므로 일반적인 소형 트랜스를 사용하여도 충분한 절연을 기할 수가 잇는 것이다.Therefore, the insulation transformer CT 1 is configured as a lottery transformer having an insulation strength, and the erase signal generated by the primary side blanking signal generation circuit H 5 of the deflection circuit 30 is cold chassised through the insulation transformer CT 1 . It can be input to the video signal and the line elimination synthesizer (C 5 ) of the insulation transformer (CT 1 is not intended for power transmission, so it is possible to provide sufficient insulation even with a general small transformer.
제3(b)도는 다른 실시예로서 절연트(CT1)대신에 옵토카플러(OC1)를 결합 구성시킨 것으로 절연트랜스(CT1)는 전력 전달용이 아니기 때문에 광학 소자를 사용하여 귀선소거 신호 발생회로 (H5)의 상태 신호를 옵토카플러(OC1)를 통하여 영상신호 및 귀선소거 합성부(C5)에 전달시킬수가 있으며 절연용 광학 소자는 트랜지스터 또는 FET등으로 구성시켜 소 전류를 충분히 공급시킬수 있는 효과가 있는 것이다.No. 3 (b) Turning to another embodiment, isolated tree (CT 1) instead of the opto-coupler (OC 1) in which that a transformer (CT 1) configuration combines the generated blanking signals using an optical element because it is not easy to power delivered to the The state signal of the circuit (H 5 ) can be transmitted to the video signal and the blanking synthesis unit (C 5 ) through the optocoupler (OC 1 ), and the insulating optical element is composed of transistors or FETs to supply a small current sufficiently. There is an effect that can be made.
제4(a)는 동기신호 절연회(T3)의 실시 회로도로서 입력동기 및 영상신호 변환회로(C1에서 출력되는 동기 신호가 복권 트랜스인 절연트랜스(CT2)를 통하여 절연된 동기 신호가 수평수직 발진회로(H1)에 인가되게 구성한 것으로 소형 트랜스로서 충분히 동기 신호를 전달할 수가 있어 제4(b)도에서 처럼 옵토카플러(OC2)를 구성시켜도 동일하게 동기 신호를 인가시켜 줄수 있는 효과가 있으며 하트 샤스와 콜드 샤시에 전기적인 절연을 기할수가 있는 것이다.The fourth circuit (a) is an implementation circuit diagram of the synchronization signal isolation circuit T 3. The synchronization signal isolated from the input synchronization and the image signal conversion circuit C 1 through the insulation transformer CT 2 , which is a lottery transformer, It is configured to be applied to the horizontal vertical oscillation circuit (H 1 ), and it is possible to transmit the synchronization signal sufficiently as a small transformer, so that the synchronization signal can be applied in the same way even if the optocoupler (OC 2 ) is configured as shown in FIG. There is electrical insulation between the heart and cold chassis.
이상에서와 같이 본 고안은 전원회로 (40)와 편향회로 (30)는 교류 전원이 직접 인가되는 하트 샤시로 구성시키고 영상신호 회로(20)는 교류 전원이 인가되지 아니하는 콜드 샤시로서 구성시켜 전원 절연회로(T1) 및 귀선소거 신호 절연회로(T2), 동기신호 절연회로(T3)로서 전기적인 절연을 기할수 있게 한 것으로 모니터 샤시와 전원을 전체 절연시키지 않고 영상 신호가 인가되는 영상신호 회로의 부부적인 절연으로서 교류 전원과의 절연을 기할수 없는 모니터 샤시의 절연 회로를 제공 할수가 있는 것이다.As described above, in the present invention, the power supply circuit 40 and the deflection circuit 30 are configured as a heart chassis to which AC power is directly applied, and the video signal circuit 20 is configured as a cold chassis to which AC power is not applied. An insulation circuit (T 1 ), a blanking signal insulation circuit (T 2 ), and a synchronization signal insulation circuit (T 3 ) that enable electrical insulation. An image signal is applied without totally insulating the monitor chassis and power supply. As a partial isolation of the signal circuit, it is possible to provide an isolation circuit of the monitor chassis which cannot be insulated from AC power.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840010721U KR880003435Y1 (en) | 1984-10-25 | 1984-10-25 | Isolating circuit of monitor chasis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840010721U KR880003435Y1 (en) | 1984-10-25 | 1984-10-25 | Isolating circuit of monitor chasis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860005194U KR860005194U (en) | 1986-05-10 |
| KR880003435Y1 true KR880003435Y1 (en) | 1988-09-29 |
Family
ID=19237764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019840010721U KR880003435Y1 (en) | 1984-10-25 | 1984-10-25 | Isolating circuit of monitor chasis |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880003435Y1 (en) |
-
1984
- 1984-10-25 KR KR2019840010721U patent/KR880003435Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR860005194U (en) | 1986-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4524411A (en) | Regulated power supply circuit | |
| GB1440240A (en) | Power supply apparatus | |
| KR880003435Y1 (en) | Isolating circuit of monitor chasis | |
| US6956749B2 (en) | Switching power supply circuit | |
| JPS5834991B2 (en) | DC constant voltage power supply circuit | |
| JP3007098B2 (en) | Transformer for switching power supply | |
| GB2041668A (en) | Ferroresonant stabiliser for TV | |
| JPS63260372A (en) | Television receiver with switching electric source controlled by source insulating method | |
| JP2606104B2 (en) | Isolated switching power supply | |
| JPS63124689A (en) | Electric source for image device | |
| JP2951662B2 (en) | Video equipment | |
| KR870000280Y1 (en) | Flyback transformer with a subordinative bobbin | |
| GB1492509A (en) | Supply circuit for a television receiver | |
| JP3368752B2 (en) | Welding power supply | |
| DE3276042D1 (en) | Synchronized switched-mode power supply unit with power line isolated horizontal output stage in television receivers | |
| EP1401194A1 (en) | Voltage stabilizing circuit for video display appliance | |
| SE8403319L (en) | CIRCUIT FOR COMPENSATION OF TELEVISION RECEIVER LOAD | |
| JPS6184970A (en) | Power source circuit | |
| DE3825485A1 (en) | Bus-controlled switched-mode power supply for digital television receivers or the like having a stand-by function | |
| JPS60153634A (en) | Electronic circuit device | |
| JPS58106621A (en) | Stabilized power supply | |
| JPH0715012Y2 (en) | Color subcarrier interference prevention device | |
| KR900000770Y1 (en) | For television divided between charge part and non - charge part | |
| JPS62131441A (en) | Running device for color cathode-ray tube | |
| JPS6189781A (en) | Multi scan type image receiving device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970826 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |