KR860002216B1 - 디지틀 교환장치에 의하여 데이터정보를 전송하는 원격통신시스템 - Google Patents

Abstract

내용 없음.

Description

디지틀 교환장치에 의하여 데이터정보를 전송하는 원격통신시스템

제1도는 본 발명에 따른 원격통신 시스템도.

제2도는 단말장치의 송신기부분의 표시도.

제3도는 단말장치의 수신기부분의 표시도.

제4a도 및 제4b도는 서로 다른 데이타율로 전송하는데 사용되는 서로 다른 형태의 예시도.

* 도면의 주요부분에 대한 부호의 설명

18, 19 : 언어형성회로 24 : 버퍼

27, 28 : 계수기 30 : 프레임형성 레지스터

34 : 제어논리 35 : 시프트레지스터

36 : 동기화어 검출기 37 : 제어논리

39 : 시프트레지스터 40 : 부호언어레지스터

41 : 비교회로 43 : 버퍼

56 : 병렬-직렬변환기

본 발명은 다수의 교환국간에 디지틀 정보를 전송하기 위하여 또한 서로 다른 전송율의 데이터정보를 전송하기 위하여 고안된 원격통신교환장치를 이용하는 원격통신시스템에 관한 것이다.

만약 데이터정보의 비트율이 PCM 채널의 순수한 약수, 즉 64 K bit/s로서 구성되어있을 분만 아니라, CCITT에 의하여 표준화된 데이터율을 위하여 구성되면 데이터정보의 전송을 위하여, 예를들면 전화방식 및 펄스부호번조로서의 작동을 위하여 고안된 디지틀 전송채널을 이용하는 것이이미 알려져 있다.

그러한 변조는 표준 64K bit/s의 음성전송채널위에 2.4K bit/s의 데이터정보 전송의 한 예를 기술하고 있는 스웨덴 특허 제376,137호에서 명백하게 알 수 있게 된다. 그러나 이들 알려진 장치는 단말장치의 상당한 변화없이 바라는 임의의 표준데이터율을 전송가능케하는 문제를 해결하지 않고 아울러 서로다른 데이터 전송율로 데이터채널을 설정하는 동시에 음성연결을 설정하기 위하여 통일의 교환국을 사용가능케하는 문제를 해결하지 않았다.

더우기, 그들은 서로 다른 속도를 가진 몇 개의 데이터 흐름의 동일 선로상의 전송은 물론 동기 및 서로 혼합된 비동기 데이터 흐름의 전송을 불가능하게 한다. 본 발명의 기본개념은 각각의 전송단말장치가 의도된 데이터율에 대응하는 데이터 형식을 만들어서 이 형식이 데이터신호 또는 음성신호가 설정된 회로를 통하여 교환장치에 의해 보내지도록 한 것이다.

본 발명은 첨부된 도면을 참조로 하여 환실시예에 따라아래에 상세하게 설명된다. 제1도는 2개의 전화기, 즉 12a 및 12b 사이에 디지틀음성교환을 실시하기 위하여 의도된 교환국(13)에 연결되어 있는 2개의 데이터 단말장치(11a) 및 (11b)에 의해 표시된 본 발명에 따른 원격통신시스템을 개략적으로 표시하고 있다. 교환국은, 예를들어 30개의 전화기 사이에서 64K bit/s 채널 이상으로 PCM 원리에 따라 호출신호를 보내는 종래의 디지틀 교환국이다. 그러한 교환국은 이미 잘알려져 있으며, 예를들면, 스웨덴 특허 제 351541호에 기술되어 있기 때문에 상세한 기술은 않기로 한다.

데이터단말장치는 단말기(14), 인터페이스조정회로(15), 송수신회로(16) 및 회로(15) 및 (16) 사이에 연결되어 있는 본 발명에 따른 데이터형식회로(17)와 같은 종래의 구성요소를 포함한다. 송신기부분(S)에서는 데이터형식회로(17)가 데이터단말기(14)로부터 데이터흐름을 유효한 64K bit/s 채널에 의하여 전송될 수 있는 형식으로 바꾸어주고, 수신기부분(M)에서는 원래의 데이터흐름으로 복원될 수 있게 해준다.

본 발명의 기본개념은 데이터흐름이 데이터율에 의하여 필요하게 만들어진 시간단위당 수를 가진 PCM채널의 비트율로 전송되는 주어진길이의 진어로 세분하는 것이다.

예를들면, 64K bit/s의 비트율은 48K bit/s의 CCITT 표준데이터 전송율을 가능하게 해주고, 더우기 이후에 기술되는 바와 같이, 비트 정보는 동기화 및 인터페이스정보를 위하여 전송된다. 만약 그 선로에 전송되는 64K bit/s 채널에 대하여 더이용 할 수 있는 16K bit/s 채널이 있으면, 상술된 것보다 더 높은 데이터율(56K bit/s)이 전송될 수 있다. 제4a도는 48K bit/s데이터흐름의 전송을 위한 프레임이 어떻게 형성되는가를 표시하고 있다.

프레임은 프레임헤딩부분은 8비트의 데이터를 가진 데이터부분으로 세분된다. 프레임헤딩은 프레임헤딩 이후에 뒤따르는 데이터의 수를 표시하기 위하여, 비트자리 1, 2 및 6, 7즉, 01, 10자리에는 프레임로킹어를 포함하고, 비트자리 3-5와 8-10에는 프레임길이어를 포함한다. 데이터어는 9번째의 비트, 즉 그 언어가 데이터정보인가 또는 인터페이스에 관한정보인가를 포함하는 것을 표시하는 수정비트가 제공된다.

헤딩에부가하여 후자의 정보를 가진 언어는 수신시에 데이터 흐름으로부터 분리된다. 10비트길이의 프레임헤딩과 9비트길이의 6데이터어를 가지고 64K bit/s 채널은 48K bit/s 데이터 흐름의전송에는 매우 충분하게 된다. 만약 8 또는 9데이터어를 가진 더긴 프레임이 사용될 경우에는, 인터페이스정보의 전송은 속도제한 없이 가능하는 것을 알 수 있으며, 이경우, 더 적은 프레임 헤딩어가 이용되는 것에 의하여 그 용량이 자유롭게 된다. 비동기의 문자를 전송하는데 있어서, 데이터어는 보다 적은 비트, 즉 7비트를 포함하여도 좋다.

이것은 본 발명에 따라 가능하며, 이후에 설명되는 바와 같이 출발 및 정지 비트는 전송시에 제거되고, 비동기의 언어는 프레임에 정확한 문자로서 위치할 수 있게된다. 출발 및 정지비트는 언어가 연속의 형으로 공급될 때 수신 기측에 첨가된다.

만약 데이터율이 0.6K bit/s(제4b도)처럼 낮을 경우에는 8비트의 교번의 1과 2의 데어터어는 1ms 동안에 9.6 비트를 전송해야 한다. 데이터어가 모두 해독되어 전송되고 나면 적어도 8비트가 나올때까지 그 다음의 데이터어의 전송을 기다려야할 필요가 있다. 8 비트가 들어오지 않는 한 프레임어장 0 을 포함하고 있는 프레임헤딩만 전송되며, 프레임어장 0은 데이터어가 프레임헤딩이후에 오지 않음을 명시해 주고 있다. 그 이후에 바로, 적어도 8 비트가 기억될때까지 프레임어장 0을 포함하고 있는 그 다음의 프레임헤딩이 나오기 때문에 프레임헤딩은 데이터어가 뒤따르는 정보를 가지고 전송될 수 있다.

연속적인 1ms의 주기동안에 프레임헤딩은 결국 데이터어 1과 2로 교대로 뒤따라서 전송되며(5주기동안에는 1언어가 오고, 1주기동안에는 2언어가 온다) 남아있는 공간에는 서로 바로뒤에 프레임길이 0을 나타내는 프레임해딩으로 채워진다. 이것은 형식이 송신기에서 어떻게 이루어지고 있는가를 보여주는 제4b도에서 잘알 수 있다.

제2도는 동기 및 비동기 데이터흐름을 수신할 수 있는 데이터형식회로(17)의 송신기부분을 도식적으로 표시하고 있다. 언어변성회로(18) 및 (19)로 표시되는 종래의 회로는 들어오는 동기 및 비동기데이터 흐름을 8비트어로 세분하고 출발 및 정지문자가 후자부터 제거된 후에 이들을 수정비트레지스터(20)에 공급한다.

수정비트레지스터(20)의 내용은 비교기(21)에서 출발어가 기록되어 있는 부호 레지스터(22)의 내용과 비교하여 일치되었을 때 가동신호를 수신하여 그의 내용은 아홉번째 비트, 즉 수정비트에 의해 보충되고, 스위치(23)를 경우하여, 버퍼(24)에 공급된다. 수정비트의 목적은 수신기측에 대한 인터페이스상태에 관한 정보를 송신하기 위하여 필요한 정보어로 부터 정상적인 데이터 흐름에 연관되어 있는 정보어를 분리시킬 수 있도록 해준다. 이들 값은 인터페이스 정보 레지스터(25)에 기억되고, 스위치가 제어레지스터(26)에 의하여 세트될 때 스위치(23)은 통하여 버퍼(24)에 공급되고, 그것은 역시 제어유닛(미표시)으로 부터 수정비트의 레지스터(20)에 공급하기 위하여 제공된다. 버퍼(24)는 선입선출원리에 따라 나오는 다수의 9비트어를 기억하기 위한 메모리이다.

2개의 계수기(27, 28)는 들어오고, 나가는 비트의 수를 세어주며, 감산회로(29)는 이들 2개의 값의 차이를 계속해서 계산한다. 이 차이는 프레임에 포함되는 언어의 수를 한장시키고 프레임에 포함되는 언어의 수를 한정시키고 프레임헤딩에 표시된다. (30)으로 표시된 프레임헤딩레지스터는 각 프레임의 초기에서 그의 내용을 해독하여, 프레임길이 또는 언어번호비트에 대한 공간은 물론 영구이 기록되어 있는 프레임 록킹어를 포함하고 있다.

예를들자면, 48K bit/s데이터율에서 가장 자주일어나는 프레임 예컨데 9.6K bit/s의 율에서 교번의 1 및 0을 종결지은 후 버퍼 부터 해독되어야만 6개의 언어가 있을 경우에는, 비트자리 1.2와 6.7은 프레임의 출발의 인식을 가능하게 하는 프레임록킹어를 위해 의도되고, 비트자리 3-5와 8-10은 프레임의 데이터어의 수, 즉 110을 표시한다(제4a도 및 제4b도 참조).

(31)로 표시된 스위치는 버퍼(24)의 출력과 프레임헤딩 레지스터(30)의 출력 사이에서 스위치된다. 버퍼의 정보 내용이 적어도 하나의 언어에 대응하면 곧바로, 제어논리(34)는 프레임헤딩 레지스터(30)에 있는 이수를 기록하고, 병렬-직렬변환기(32)를 경유하여 선로에 그의 내용을 공급하게 스위치(31)를 리세트하고, 결과적으로 감산회로(29)는 0에 세트된다. 프레임헤딩어가 완전이 공급되었을 때 스위치(31)는 버퍼(24)의 입력에 리세트되고 그의 내용은 한언어식 병렬-직렬변환기(32)를 걸처 송수신회로(16)를 경유하여 선로에 공급된다.

만약 버퍼(24)의 내용이 선로에 공급되고 감산회로(29)의 치가 아직 0언어에 대응하면, 언어번호정보 0을 가진 프레임헤딩어는 진행하는 프레임의 최후의 언어가 스위치(31)에 의하여 리세트로 절체된후 바로 공급되어 나간다. 버퍼 (24)속에 기억되어 있는 언어의 번호가 적어도 1이 될때까지 반복되며, 그 다음에 데이터어를 가진 프레임헤딩이 전송된다.

상술된 과정으로 비추어볼때 들어오는 데이터흐름이 동기성이든지 비동기성이든지 데이터흐름이 어떠한 율을 가지고 있는지 또는 비동기성문자로 부터 나온건지 하는 것 등은 중요하지가 않다.

제3도는 데이터 형식회로(17)의 수신기부분을 표시한다. 들어오는 데이터흐름은 프레임길이를 결정하고 동기화를 시키는 장치내에 있는 10 비트 시프트레지스터(35)에 공급된다. 프레임헤딩어는 동기화어, 즉 비트자리 1.2 및 6.7의 0100을 포함하고, 동일한 동기화어가 동기화어검출기(36)에 기록된다.

동기화가 취해지기에 앞서 시프트레지스터의 각각의 비트는 동기화검출기의 각각의 비트와 비교된다. 이것은 동기가 얻어지자마자 접점(38)을 닫는 제어논리(37)의 도움으로 수행되고, 프레임의 프레임헤딩이 후에 오는 언어는 시프트 레지스터(39)에 공급될 수 있다. 시프트 레지스터(39)의 내용은 데이터흐름이 인터페이스 정보를 포함하고 있는지를 결정하기 위하여 비교회로(41)의 도움으로 부호언어레지스터(40)의 내용과 비교된다.

만약 그렇지 않을경우에 시프트레지스터(39)는 다수의 8비트어를 기억할 수 있는 버퍼(43)에 스위치(42)에 의하여 연결되고, 8비트어는 시프트레지스터(39)에 있는 그들의 수정화비트 부터 이미 전환되어 있다. 대신으로 언어는 버퍼(43)부터 먼저 공급된 후에 9번째의 비트부터 전환되는 것이 가능하다. 그러나 이것은 본 발명의 관점에서 볼 때 중요한 것이 아니다. 버퍼(43)는 송신기축에 있는 버퍼(24)와 같이 선입선출형의 것이다.

스위치(42)는 비교회로(41)에 의하여 제어되는데 수정비트는 데이터어가 인터페이스정보를 포함하고 있는 것을 표시할 때 데이터어가 인터페이스 레지스터(45)에 공급되고 이로부터 수신기장치를 위한 제어정보를 얻기 위해 제어 장치에 의하여 해독된다.

만약 동기가 수신기장치로 얻어지면, 각 프레임이 이후의 모든 비트 주기를 위한 프레임헤딩을 체크할필요가 없다. (46)으로 표시된 계수기는 각 프레임헤딩이 후에 들어도는 비트의 수를 계수하며, (47)로 표시된 길이표시기는 동기화 언어검출기(36) 부터 프레임헤드에 기록되어 있는 정보 즉 54비트로 인한 프레임길이에 관한 정보를 얻는다. 계수기(46)가 이 수치까지 계수될때에만 동기화언어검출기(36)는 들어오는 데이터흐름과의 새로운 비교를 만들게 제어논리(37)에 의하여 활성화된다. 버퍼(43)는 2개의 계수기가 제공되며, 하나는 입력측(48)에 하나는 출력측(49)에 있다. 그들의 내용은 그 차이를 결정짓기 위해서 감산회로(50)에 공급되고, 주어진 제한수치를 초과하거나 모자라는 버퍼의 내용에 따라 과다 및 과소를 피해서 해독속도가 증가할 수도 있고, 감소할 수도 있돌고 하기 위하여 지시기(53)에 의해서 해독된다.

버퍼(43)로 부터 나온 데이터어는 스위치(55)를 지나서 병렬-직렬변환기 (56)로 들어오고 인터페이스 조정회로(15)를 통해 데이터단만기(14)에 들어온다. 송수신회로(15)에 전달되는 정보는 스위치(55)를 넘어서 변화된 후에 수신단말기에 보내기 위하여 형식회로제어유닛에 의하여 레지스터(57) 속에서 문자화된다. 본 발명은 예를들어 음성전송을 위한 디지트교환을 가능하게 하고, 교환국자체를 수정하지 않고 주어진 한도내의 임의의 속도를 가진 데이터흐름을 전송하는데 이용되어야하는 64K bit/s 속도이 음성채널이 사용된다. 단지 데이터단말장치와 선로사이의 설명된 보조장치만이 필요하다. 본 발명에 따른 장치의 다른 장접은 멀티플렉성, 즉 서로 혼합되어 있는 동기 및 비동기의 데이터흐름의 전송은 물론 같은 전송채널의 몇 개의 데이터흐름의 전송을 가능하게 한다.

Claims (1)

1. 다수의 전환기간에 디지틀정보를 전송하고 다른 비율을 가진 데이터정보를 데이터단말기간에 전송하기 위한 교환장치를 이용하는 원격통신시스템에 있어서, 전화기가 데이터단말기와 선로간에 데이터를 송신하기위하여 디지틀정보를 전송시스템에 의해서 전송된 비트율로 선로를 통하여 이들을 전달하기에 앞서 다수의 언어를 기억하는 버퍼(24)와, 다수의 후속의 데이터어와 함께 프레임을 이루기 위하여 같은 헤딩어를 형성하는 프레임헤딩 레지스터(30)를 가지고 프레임헤딩어는 후속의 데이터어의 수를 표시하는 프레임 길이언어와 수신기측에 등기하기 위한 프레임록키어를 포함하고, 프레임헤딩어에서 프레임길이 언어를 형성하고, 버퍼에서 언어수를 계수하기 위한 계수기 (27, 28)와, 데이터어의 전송과 프레임헤딩어의 전송간의 스위치를 제어하는 제어논리(34)를 가지고 프레임헤딩어가 그것에 전송되자마자 버퍼로부터 데이터어의 전송이 시작되고 한편으로 버퍼가 비우게 되면, 그 자체에 의하여 프레임헤딩어가 버퍼에 다시 포함할때까지 계속적을 전송하고, 전화기가 선로와 단말기간의 데이터를 수신하기 위하여 들어오는 2진 흐름과 프레임록킹어간의 비교에 의해서 프레임의 개시를 결정하는 프레임록킹수단(35, 36, 37)과 프레임헤딩어부터 데이터어를 분리하는 필터수단(39, 40, 41)과 수신된 데이터어를 기억하는 버퍼(43)와 버퍼로 부터 해독된 언어를 데이터단말기에 직렬의 형으로 전송하는 병렬-직렬변환기(56)로 구성되어 있는 것을 특징으로 하는 디지틀교환장치에 의하여 데이터정보를 전송하는 원격통신시스템.

Images