KR860002214B1 - 채널 용량을 증가시킨 연속프레임 디지탈 멀티플렉서 - Google Patents

채널 용량을 증가시킨 연속프레임 디지탈 멀티플렉서 Download PDF

Info

Publication number
KR860002214B1
KR860002214B1 KR8202064A KR820002064A KR860002214B1 KR 860002214 B1 KR860002214 B1 KR 860002214B1 KR 8202064 A KR8202064 A KR 8202064A KR 820002064 A KR820002064 A KR 820002064A KR 860002214 B1 KR860002214 B1 KR 860002214B1
Authority
KR
South Korea
Prior art keywords
bit
channel
transmission
bits
digital
Prior art date
Application number
KR8202064A
Other languages
English (en)
Other versions
KR840000125A (ko
Inventor
그루엔버어그 에리엇
Original Assignee
그루엔버어그 에리엇
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그루엔버어그 에리엇 filed Critical 그루엔버어그 에리엇
Publication of KR840000125A publication Critical patent/KR840000125A/ko
Application granted granted Critical
Publication of KR860002214B1 publication Critical patent/KR860002214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/18—Time-division multiplex systems using frequency compression and subsequent expansion of the individual signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1682—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
    • H04J3/1688—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers the demands of the users being taken into account after redundancy removal, e.g. by predictive coding, by variable sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J7/00—Multiplex systems in which the amplitudes or durations of the signals in individual channels are characteristic of those channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
    • H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/42—Systems providing special services or facilities to subscribers
    • H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
    • H04M3/568—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities audio processing specific to telephonic conferencing, e.g. spatial distribution, mixing of participants

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Analogue/Digital Conversion (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Gyroscopes (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Abstract

내용 없음.

Description

채널 용량을 증가시킨 연속프레임 디지탈 멀티플렉서
제1도는 본 발명의 제1실시예를 도시한 블럭 다이어그램.
제2도는 오류를 보다 제거시키기 위한 본 발명의 제2 실시예를 도시한 블럭 다이어그램.
제3(a)도, 제3(b)도는 플러스 및 마이너스 코우딩 기술에 주안점을 둔 본 발명의 또 다른 실시예를 도시한 블럭 다이어그램.
제3(c)도, 제3(d)도는 제3(a)도, 제3(b)도의 실시예에서 발생되는 파형을 표시한 도면.
제4도는 본 발명에 따르는 멀티플렉서의 타이밍 순서도.
제5도는 전송을 행하기 위해 아날로그 대디지탈 변환을 사용한 순차 프레임 멀티플렉서의 1실시예를 도시한 블럭 다이어그램.
제6도는 순차프레임 멀티플렉서용 디코더를 표시한 도면.
제7도는 어레이(array) 논리 소자를 사용한 순차 프레임 멀티플렉서의 다른 실시예를 표시한 도면.
제8도는 별개의 플러스 및 마이너스 엔코딩을 사용한 순차 프레임 멀티플렉서의 실시예를 표시한 도면.
제9도는 순차프레임 멀티플렉서 시스템의 전형적인 비트확률을 표시한 챠트.
* 도면의 주요부분에 대한 부호의 설명
11, 21, 31 : PCM 엔코더 12, 22 : 지연회로
13, 23, 33 : 채널엔코더 14, 24, 34 : PCM 디코더
40 : 동기발생기 41 : 합성기
42 : 전송시스템 43 : 디코더
50 : 전송엔코더 51 : 전송디코더
90, 91 : 엔코더 92, 93 : 게이트
94 : 합성기 95 : 필터
96 : 샘플펄스발생기 97 : 샘플러 및 극성분류기
98 : 샘플펄스발생기 99, 100 : 디코더
본 발명은 디지탈 멀티플렉서에 관한 것이며, 특히 통계학적인 코우딩 기슬과 전송된 디지탈 코우드어의 연속 프레임 지시를 이용하여 디지탈 채널당 많은 수의 음성채널을 수용할 수 있는 디지탈 멀티플렉서에 관한 것이다.
음성 및 데이터 전송용 디지탈 통신 시스템의 보급이 증가추세에 있다. 이러한 성장의 예는 벨시스템(Bell System)의 고급 통신시스템(Advanced Communication System)등과 같은 최근의 벨시스템 내지 주요 도시간의 디지탈 서어비스를 제공하는 수많은 사설 전신전화회사에서 볼 수 있다. 다양한 사설 장비사용에 있어서 중요한 요인은 CODEC TP 3000 시리이즈등과 같은 단일 채널 CODEC 유닛의 출현이다. 이러한 유닛에 의해 64 kbs 만큼이나 낮은 비트율로 디지탈 전송서어비스가 마련될 수 있게 되어 있어 이전에 아날로그 서어비스용으로만 마이크로웨이브 전송 대열을 사용할 수 있게 되었다.
보다 낮은 비트율에서의 디지탈 서어비스의 증가는 디지탈 채널당 많은 수의 아날로그 챈러을 수용할 수 있는 디지탈 멀티플렉서에 대한 필요성을 높였다. 이러한 멀티플렉서중의 하나는 1970.1.57일자로 엘. 지. 쉼프(L. G. Schimpf)씨에게 특허된 미합중국 특허 제3,492,432호에 표시되어 있다. 쉼프씨의 특허에서는 3개의 인입 아날로그 채널이 3개의 독립적인 5 디지트 직렬엔코더에 의해 샘플링되어 펄스 코드 변조(PCM) 신호들로 부호화된다. 이 직렬 엔코더 출력은 소정양만큼 지연되어 소정 시이퀸스로 시 일치직렬 출력비트의 샘플링을 행하게한다. 그후 연속적으로 샘플링된 PCM 비트의 각 그룹은 PCM 비트의 샘플링된 그룹을 대표하는 양자화된 펄스진폭변조(QPAM) 신호로 변환된다. 그후 이 QPAM 신호는 수신단자로 전송되어 원래 부호화된 아날로그 신호와 동일한 비트패턴을 지닌 다수의 해당 PCM 신호로 디코딩된다.
쉼프 특허에서는 변조간 왜곡의 감소 및 대역폭의 절약을 성취하였지만, PCM 엔코더의 "1" 및 "0" 출력비트의 각각의 가능한 결합을 위해 독립된 PAM 신호 레벨의 사용을 요한다. 즉, 이 특허에서는 3개의 아날로그 채널을 나타내기 위해 8레벨 PAM 신호를 필요로 한다. 예를들어 만약 쉼프의 방법으로 30개의 채널을 수용하려면 231즉 100억개의 PAM 어(word)가 필요하게된다. PAM 신호 레벨의 수가 쉼프씨의 특허에서 필요로하는 최대의 수에서 감소될 수 있다면 멀티플렉서 용량면에서 명백한 증가를 얻을 수 있음이 분명하다.
본 발명의 목적은 디지탈 멀티플렉서의 용량을 증가시키는 것이다.
본 발명의 다른 목적은 디지탈 채널당 가능한한 가장 많은 수의 아날로그 채널을 수용할 수 있는 디지탈 멀티플렉서를 제공하는 것이다.
본 발명의 또 다른 목적은 최소한의 대역폭으로 단일 디지탈 채널을 통해 다수의 아날로그 신호를 전송하는 것이다.
본 발명의 또 다른 목적은 한정된 수의 진폭 레벨을 지닌 디지탈 전송매체(케이블 또는 마이크로웨이브)에 의해 반송될 수 있는 음성 아날로그 채널의 수를 증가시키는 것이다.
본 발명의 추가적인 목적은 T-1 반송채널을 통해 증가된 수의 음성 주파스(음성 및 데이터) 채널을 전송하는 것이다.
본 발명의 의하면 다수의 입력채널이 통신로를 통해 전송용 정보신호를 반송한다. 이 정보 신호는 각각의 입력 채널과 연합된 엔코더에 의해 멀티비트 디지탈어의 시이퀸스로 부호화된다.
본 발명의 특징은 각각의 어의 규정 비트가 상이한 시간에 엔코더 각각의 출력에 나타나게끔 각각의 멀티비트 디지탈어가 엔코더의 출력에서 제어된다는 것이다.
본 발명의 제1 실시예의 다른 특징은 멀티비트 디지탈어가 멀티비트 디지탈 코우드어로 변환되고, 각각의 코우드어의 비트 각각이 상이한 아날로그 전압에 의해 체배되며, 각각의 입력채널로부터 나온 아날로그 전압이 전송을 위해 합성된다는 것이다.
본 발명의 또 다른 특징은 합성된 아날로그 전압이 전송코우드어로 변환되고, 이 전송 코우드어가 연속 전송프레임으로 명령되어 이 연속 전송 프레임이 원격지까지 통신로를 통해 보내진다는 것이다.
본 발명의 제2의 실시예의 또 다른 특징은 특정 통신채널들을 결정하는 멀티비트 디지탈 부호어들이, 하나 이상의 통신채널이 사용될 때는 전송을 위한 단일채널 지정부호어를 만들도록 결합되는 것이다.
종래 기술인 쉼프 특허에 표시된 멀티플렉서의 동작을 보다 상세히 살펴보는 것이 본 발명의 특징 내지 장점을 이해하는데 도움이 된다. 쉼프 특허에서는 3개의 PCM 5디지트 직렬 엔코더의 출력은 동시에 5개의 병렬출력 리이드선에 나타난다. 3개의 엔코더 각각에서 나온 5개의 병렬 비트중 첫번째 비트가 지연회로를 통해 게이팅 회로에 가해져 이 게이팅 회로의 출력이 시이켄스를 이루며 출력되는 전 3개의 엔코더의 처음 3비트를 구성하게된다. 이것 다음에는 전 3개의 엔코더로부터 나온 5개의 병렬 비트중 2번째가 뒤따른다. 그후 각각의 3비트 시이켄스가 8레벨 PAM 신호중 한개의 특정 레벨로 변환된다. 이런 유형의 엔코딩의 예는 다음표에 예시되어 있다.
[표 I]
Figure kpo00001
예시되어 있듯이, 독특한 출력 코우드가 엔코더 출력의 각기 가능한 결합에 대해 발생된다. 그러나, 기대도가 단지 1개의 논리"1"비트가 어떤 채널 출력에 나타날 것이라는 것인 경우, PAM 엔코더가 단지 각 채널에 대해 1개의 진폭레벨을 지닌 신호를 생성하게 즉, 3개의 채널에 대해선 3레벨 PAM 신호를 생성하게 요구될 것이다. 달리 표현하면, 3개의 PCM 엔코더로부터 동시에 나온 "1"비트가 제거되는 경우, 그때 논리"1"을 지닌 채널만 멀티레벨 신호로 식별될 것이다. 이 결과는 종래의 디지탈 멀티플렉서에서 가능했던 것과 동일한 PAM 신호를 가지고도 아날로그 채널의 수가 보다 크다는 표시일 수 있다.
본 발명은 다수의 동시적인 "1"비트의 주파수를 극히 작게함으로써 이 목적을 성취한다.
PCM 엔코더 출력에 있어서 논리"1" 비트의 주파수는, 음성 전송에 사용되어질 때 다음의 사항에 결정된다.
1. 통화주파수
2. 단지 1명의 통화자가 보통 말하는 투웨이(two way)효과.
3. 통화시 스피치의 갭.
4. 진폭 엔코딩에 도달하는 특정레벨의 확률.
처음 3개의 요인은 어떠한 채널이 조금이라도 사용되고 있다는 것을 의미한다. 이러한 이용의 추정치는 트래픽(traffic) 경험에 의해 결정되는데, 0.07 내지 0.10가 어떤 채널에 존재하는 논리"1"비트의 확률을 나타내는 합리적인 평균치이다.
앞서 언급한 4번째 요인은 음성 레벨의 진폭 통계에 따라 결정된다. 이 진폭의 확률 밀도함수 (Probability Density Function P.D.F.)는 다음과 같다.
Figure kpo00002
여기서, x=순서스피치 전압레벨,
Figure kpo00003
=RMS 스피치 전압,
│X│=±전압 레벨의 절대치.
P(x)=플러스 또는 마이너스 레벨의 확률.
방정식 1은 광범위한 통화자, 즉 목소리가 약한 통화자에서 강한 통화자에 이르기까지 전화신호 통계를 정확히 모델화시켜 알아낸 것이다.
전화신호를 디지탈 엔코딩시켜 전송시키기 위한 토대로 사용될 이 방정식을 위해서는, 최소한의 수용가능한 왜곡 및 오류을 지닌 신호를 재생하게 최대, 평균 및 최소 진폭 레벨을 설정하는 것이 필요하다. 이 최대신호(그 이상은 엔코더가 최대 신호의 실제 값 아닌 최대신호로써 부호화시킴)는 차단전압이라 부른다. 실제사용 및 경험에 의하면 RMS 스피치 전압이 차단 진폭의 약
Figure kpo00004
이어야 하는 것으로 나타났다.
본 발명의 설명 목적상 7개의 아날로그 입력 채널이 있는 경우를 생각하자. 이들 채널 각각은 방정식(1)로 결정되는 그 P.D.F.로 지배될 것이다. 이들 채널의 각 진폭 샘플(PAM)은 PCM 코우드로 양자화될 것이고, 이들의 각 비트는 시이켄스로 전송된다. 표 I에 예시한 종래의 기술에 따르면, 7개의 아날로그 채널은 각각의 비트 기간에 가능한한 모든 코우드 결합을 송신하기 위해서 2.7 또는 128 진폭 레벨중 하나를 필요로할 것이다. 본 발명은 이들 결합 모두는 앞서 언급한 통계학적인 요인 때문에 일어나지 않을 것이라는 사실을 이용하고 있다. 구체적으로 말해서, 스피치 신호는, 진폭레벨에 비례한 수용가능 왜곡을 제공하여 가장 약한 신호를 유효하게 부호화하는 방식으로 방정식(1)에 따라 양자화된다.
이것을 성취하기 위해서, 진폭범위를 8개의 양 및 음의 간격 또는 세그먼트로 나누는 방법이 현재 알려져있다. 일예로 "통신용 전송시스템(Transmission Systems for Communication)" Bell Telephone Laboratories 4th Edition, 1970의 571-585를 참조하기 바란다. 이들 간격은 균일하지는 않지만, 가장 낮은 진폭 세그먼트로부터 시작하는 세그먼트는 각기 다음으로 가장 낮은 진폭레벨 보다 2배나 크다. 목소리가 일정한 통화자로부터 나온 스피치 진폭이 일정한 세그먼트에 있게 되는 확률은 방정식(1)의 P.D.F.로 부터 계산된 표 II에 예시하였다. 0 레벨에서라기보다는 레벨 0에서 카운트될 신호에 대해서는, 사용할 양자화 간격에 따라 0 레벨 진폭 범위의
Figure kpo00005
이나
Figure kpo00006
보다 크다고 본다.
[표 II]
Figure kpo00007
제3 레벨 이상의 레벨이 드물게 발생을 유의하는 것이 중요하다.
이렇게 스피치 신호 세그먼트의 보다 높은 레벨이 드물게 일어나는 것은 세그먼트 레벨 4, 5, 6 및 7에서 동작하는 채널이 레벨 0, 1, 2 및 3과 일치하는 코우드 비트를 보내지 않을 것이라는 것을 의미한다. 이러한 음성신호의 통계학적인 특징은 128(여기서 예로서 들은 7개의 채널에 대한 것)로부터 7에 접근하는 수까지 요하는 전송 레벨을 줄이기 위해 사용되는 방법들중의 하나이다.
이러한 목적을 보다 구체화시키기 위해, 신호가 표 Ⅲ에 표시되어 있듯이 각각의 코우드당 단지 1 레벨 또는 1비트(플러스 사인비트)를 요구할 코우드에 따라 부호화될 것이다.
[표 Ⅲ]
Figure kpo00008
이러한 코우드를 사용하면 각 채널로부터의 단지 1비트가 7개의 진폭 비트를 위한 각 비트 위치동안에 나타날 수 있음이 확실하게 된다. 사인을 위한 8번째 비트도 역시 보내질 것이다. 이러한 코우딩은 음성의 질이 수용가능한 것으로 밝혀지는 곳에 사용될 수 있다. 부가적인 레벨 및 비트위치는 신호충실도 또는 후술할 부가적인 코우딩을 개선시키게 사용될 수 있다.
이들 비트중 어느 것이 보내질 전반적인 확률은 표 Ⅱ의 채널 이용확률 및 레벨 확률의 곱인 바, 이들은 표 Ⅳ에 표시하였다.
[표 Ⅳ]
Figure kpo00009
사인 비트확률은 0.5로 체배된 레벨비트의 확률이 될 것인 바, 그 이유는 어떤 레벨의 양 또는 음의 값 어느쪽의 50% 확률이 있기 때문이다.
상관되지 않은 (압도적으로 일반적인 경우인)액티비티(activity)에 대한 어떤 2개의 채널에서 일어나는 비트의 확률은 이 2개의 채널에서의 레벨확률들의 곱이다. 어떤 2 비트의 전체 확률은 이들 확률의 합계가될 것이다.
병렬의 채널이 채널 동기화되어 예를들어 비트 위치 8이 모든 채널에서 동시에 일어날 경우, 이 위치에서의 동시성 확률은 레벨 1이 훨씬 더 확률이 더 높기 때문에 증가될 것이다. 그러나 본 발명에서는 비트위치가 신중히 스태거(stagger) 되어서 비트위치 8이 표 Ⅴ에 표시한 각 채널의 상이한 시간에 일어난다.
[표 Ⅴ]
비트위치
Figure kpo00010
레벨 1, 2 동시 발생에 의해 야기된 작은 오류가 허용되어질 때, 이 비트만 반송하는 채널번호만이 보내질 필요가 있게 되어 다음의 채널번호 시이켄스에 따라 전송이 전형화될 것이다.
7 0 0 4 0 2 0 1 2 7 6
오류 면역이 보다 크게 요구될때, 2개의 채널이 비트를 전송할 경우에 대한 코드 번호를 제공하는 것이 필요하다. 이들 코드를 예를들면 다음과 같다.
[표 Ⅵ]
Figure kpo00011
보통의 펄스 진폭변조(PAM)에 비해 본 발명의 코우딩의 장점은 동일한 정보가 매우 낮은 전력 레벨로 전송될 수 있다는 것이다. 대안으로, 보다 많은 채널이 동일한 전력으로 전송될 수도 있다. 예를들어, 16채널이 제1 세트의 8채널을 위한 상기 표 Ⅵ의 36 코우드에다 제 2세트의 채널을 위한 8개의 추가 코우드를 플러스해 총 44개의 코우드를 만드는 식으로 보내질 경우, 10-4오류율(대략치)이 생길 것이다. 이 오류율은 원칙적으로 표 Ⅳ에서 2개의 채널의 레벨 1의 동시성에 의해 야기된다. PCM 코우딩에 관한 잇점은 보다 많은 음성 채널들이 동일 대역폭으로 전송될 수 있다는 것이다.
이제까지 설명한 것은 본 발명의 모체가 되는 미국특허 제4,339,818호에 기술되어 있는 소위 채널용량이 증대된 디지탈멀티플렉서 (Digital Multiplexer With Improved Channel Capacity)(DMIC)에 대한 이론적 근거이다. 이 DMIC는 신호를 멀티플 레벨 디지탈 전송시키게되는데, 이들 레벨이 상이한 채널원을 나타내는 한편, 비트위치들은 아날로그원의 진폭 샘플의 디지탈 PCM 코드 표시를 나타낸다. T-1 반송통신로등과 같은 몇개의 매체간의 전송은 몇개의 레벨로 한정된다. 이 T-1 반송통신로는 3개의 레벨 1, 0,-1로 동작한다. 이하에는 이러한 제한된 레벨 매체에 멀티레벨 정보를 전송하는 한편 DMIC의 대역폭 보존특성을 유지하고 증가시키기 위한 새로운 방법을 마련해주는 채널 용량이 증대된 연속 프레임 디지탈 멀티플렉서(Successive Frame Digital Multiplexer With Improved Channel Capacity)(SFDMIC)가 설명된다.
SFDMIC에서, 비트의 채널 마아킹(marking)은 동일하게 남지만, 채널을 표시하는데 요하는 크기는 보다 낮은 모듈로 표시로 분해되며 정보의 순차적 프레임은 전송된다. 3진 표시가 우선적이어서 이들 채널들은 예를들어 표 Ⅶ에서와 같이 표시할 수 있다.
[3진 표 Ⅶ]
Figure kpo00012
제1모듈로 항은 제1 프레임에서 보내지고 제2항은 동일한 비트코드 위치에서 제2 프레임에서 보내진다. 예를들어, 표 Ⅷ의 레벨은 표 Ⅶ의 코드에 따라 분해되어 표 Ⅷ로 다시 회복될 수 있는 표 Ⅸ의 2개의 프레임을 생성한다.
구체적으로 표 Ⅷ의 채널 (2)는 채널번호의 전송된 프레임의 숫자 2로 표시된다. 표 Ⅷ에서는 채널(2)에 어떤 비트가 나타날때마다 프레임(1)의 +1과 프레임 2의 +1로써 지시됨을 나타낸다. 표 Ⅸ에는 결과로 얻어지는 프레임(전송된 채널)과 순차프레임 전송의 방식이 나타나 있다.
2프레임 3진 코드는 32-1=8채널지정을 수용할 수 있는 반면, 3항(또는 프레임)은 33-1=26 채널을 지정할 수 있다.
[표 Ⅷ]
멀티레벨 DMIC 프레임
(실례)
Figure kpo00013
[표 Ⅸ]
순차프레임 SFDMIC 2개의 프레임예
Figure kpo00014
연속 프레임은 반복하여 레지스터에 저장된 후 플래시 A/D 변환기(이 A/D 변환기는 후에 더 상세히 설명되듯이 정확한 채널에 비트 "1"을 제공하는 한 수단이다)에 의해 디코딩용 단일 수로 디코딩된다.
표 X는 2진, 3진 및 4진 코드로된 여러개의 프레임(Fn)에 의해 지정될 수 있는 음성 주파수(입력) 채널들의 수를 보여주고 있다.
[표 X]
Figure kpo00015
2진 코드가 T-1 반송 와이어 라인 서어비스에 일반적으로 쓰이는데, 3진 코드 또한 그러한 서어비스에 사용될 수 있으며 다른 코드도 다른 서어비스에서 그 유용성이 발견된다. 특히, 4진 코드는 마이크로 웨이브 서어비스에 유용하다.
지정 가능한 채널이 모두 사용될 경우, 전송가능한 채널의 수는 더욱 더 빠르게 필요한 부가적인 시간(코드) 프레임을 증가시켜 대역폭의 사용에 상당한 개선점을 마련하게 된다. 이러한 개선점은 불일치하는 채널 비트의 확률이 시간 위치를 점유하는 비트의 확률에 의존하여 채널활용이 낯을 때 이용가능하다. 이 확률은 다음과 같다.
PB=PBLPUPBL=비트 코딩위치 L의 확률 PU=샘플어의 확률
채널간의 비트 불일치 확률은 PCB=PC B인데, 여기서 C는 불일치 채널의 수이다.
비트 불일치 주파수 FC는 채널 결합의 수에 따라 증가한다. 따라서 C=2일 경우,
Figure kpo00016
이들 불일치 주파수의 합계는 전체 오류확률을 구성하게 된다. 그러나, PB가 충분히 작을 때, 주로 기여하는 것은 C=2항이고, 채널의 n의 수가 높을 때, 이 항이 중요하게 될 것이다. C=2의 결합을 계산한 것이 표 XI에 다수표시되어 있다. C=2 불일치는 표 Ⅵ와 연관하여 알 수 있듯이 멀티플렉서가 모든 채널 결합을 코드시킬 경우 아무런 불일치를 야기하지 않는다. 더 많은 프레임의 마련은 채널지정능력 및 표 X의 전송코드에 의한 채널의 결합을 크게 증가시킴을 유의해야 한다.
[표 XI]
Figure kpo00017
표 XII에는, C=3 결합뿐만 아니라 PB=1/300에 대한 불일치 주파수의 계산이 표시되어 있다. 그러나, PB=1/300일 때 (PB)3이 작기 때문에 불일치의 주파수는 충분히 작아 심지어 40 내지 60채널이 보내지는 경우 조차도 무시할 수 있게 된다.
이러한 계산에 있어서, PB는 모든 불일치 채널에 대해 동등한 것으로 간주되었다. 그러나, DMIC와 SFDMIC는 표 V에서와 같이 비트 코드 위치에서의 채널 스태커링(staggering)을 제공한다.
[표 XII]
Figure kpo00018
이 경우에 2개의 불일치 채널의 PB'S는 동일하지 않아서, 보다 높은 레벨의 확률 PBL은 매우 낮다. 이에 따라 C=2인 경우를 위해 이미 계산된
Figure kpo00019
결합으로부터의 유효 불일치 채널의 수가 감소될 것이다. 충분히 높은 확률의 레벨은 3이라고 추정된다. 1예로서 7개의 채널인 경우를 생각해보자. 채널 1 및 2, 2 및 3, 그리고 1 및 3만 충분히 자주 불일치하여
Figure kpo00020
채널대신 독립적으로 또는 3개의 채널만 부호화하는 것을 요구할 것이다. 따라서 스태거링은 이들 불일치를 크게 감소시키게 된다. 49개의 채널에 있어서는,
Figure kpo00021
대신 21×20/2=210 결합과 동시에 7×3=21개의 잠재적으로 불일치하는 채널이 있게 될 것이다. 이에 따라 T-1 전송에 대한 채널 및 채널 결합을 3진 코우딩시키는 것일 때 필요한 연속 프레임을 5로 감소시키게 된다. 이것은 전송 대역폭 감소가 49/5
Figure kpo00022
10임을 의미한다. 만약 전송매체가 단지 2개의 레벨만을 전송시킬 수밖에 없어 2진 부호화를 할 경우에는 49개의 채널과 210개의 불일치는 28(표 X 참조) 또는 8개의 순차 프레임에 해당하는 약 256(259)개의 코드를 필요로 할 것이다. 이것은 49/8=6의 대역폭 개선요소를 의미한다. 실제로 후술하는 바와 같이 양의 샘플과 음의 샘플은 별도의 코드로 보내는 것이 바람직하다. 이 결과는 개선요소를 약간 떨어뜨릴 수 있다. 본 발명의 이러한 대역폭 절약특징은 다음에 상세히 언급한다. 마찬가지로 C=3 불일치도 역시 크게 감소한다.
이제 DMIC 및 SFDMIC의 구체적인 실시예를 상술한 신규의 동작원리를 토대로 하여 설명한다.
제1도는 본 발명에 따른 디지탈통신 시스템을 전반적으로 도시한 것이다. 인입 아날로그신호는 전화기(10)(20)(30)에 의해 발생되어 멀티플렉서(1)에 포함된 PCM 엔코더(11)(21)(31)에 인가된다. 각각의 전화기는 별개의 입력채널을 나타내고, 각각의 채널에 대해 별개의 PCM 엔코더가 마련된다. 3개의 입력채널만 도시되어 있지만, 채널수를 임의로 줄이거나 늘릴 수 있다고 이해해야 한다. PCM 엔코더(11)(21)(31)는 음성주파수 신호를 이 기술분야에서 잘 알려진 식으로 직렬 디지탈어로 부호화한다. 비데오정보를 부호화하기 위한 대표적인 PCM 엔코더는 쉼프 특허에 예시되어 있다. 어쨌든 음성에 대해서는 부호화시키기전에 입력 진폭의 범위를 억압하는 8비트 엔코더가 사용된다. 이러한 엔코더가 본 발명에서는 유용하다. 제1도에 도시한 특징 실시예에서, PCM 엔코더는 우선적으로 8KHz비율로 음성주파수 신호를 샘플링하여 이 샘플을 8비트 디지탈어로 전환시킨다. 엔코더 작동은 동기발생기(40)에 의해 제어되고, 그 동기발생기는 PCM 코드의 채널개시시간 즉 PCM 디지탈이내 각 비트가 엔코더 출력에 제공되는 시간을 제어한다.
동기발생기(40)는 8비트 직렬어의 비트위치 8과 일치하는 채널동기펄스를 제공한다. 각각의 PCM 엔코더는 상이한 수의 비트위치와 동등한 독립적이고 규정된 시간간격만큼 지연된 이러한 동기펄스를 수신한다. 필요한 지연은 지연회로(12)(22)에 의해 이루어진다. 이러한 식으로 각각의 PCM 엔코더의 동기작용을 제어함으로써 각 PCM 코드의 비트 8이 확실히 상이한 시간에서 시작되게 한다. 이에 따라 유리하게도 표 V에 표시한 바와 같은 필요한 비트 스태거링이 성취된다.
각각의 PCM 엔코더의 출력은 채널엔코더(13)(23)(33)에 인가된다. 이들 채널엔코더의 기능은 각각의 PCM 엔코더로 부터의 출력을 표 Ⅲ에 예시한 코드(이하 가장 근접한 비트 근사코드라 칭함)로 변환시키는 것이다. 이러한 변환은 PCM 코드를 레지스터에 저장하고, 코드의 숫자범위를 설정하기 위해 적합한 디지탈 논리 또는 적절하게 프로그램된 마이크로 프로세서로 PCM 코드를 검사하고, 이 PCM 코드를 대신할 가장 근접한 비트 근사코드를 발생시킴으로써 쉽게 성취된다.
이러한 변환을 실행하는데 필요한 회로는 디지탈 논리설계 기술분야에 숙달된 자에게는 잘 알려져 있기 때문에, 상세한 회로에 대해서는 더 이상 설명하지 않을 것이다, 가장 근접한 비트 근사코드는 8비트 간격당 한번 발생되어 출력 레지스터(미표시)에 나타나게 된다.
표 Ⅲ에 예시된 코드는 8개의 입력 채널 각각에 대해 단일의 "1"비트를 내포한다. 더우기 채널 엔코더(13)(23)(33)는 각각 쉼프 특허에 예시한 바와 같이 각 채널로 부터의 각각의 비트를 그 비트로 대표되는 특정 채널에 따라 독특한 캘리브 레이션된(calibrated) 아날로그 전압으로 연속적으로 체배시키는 회로를 포함한다. 따라서 채널 엔코더(13)는 출력 레지스터에 저장된 가장 근접한 비트 근사코드에 작용하게 되어 채널 1을 레벨 1의 캘리브레이션된 전압으로 체배시키게 되고, 엔코더(23)는 채널 2를 레벨 2의 아날로그 전압으로 체배시키게 되는 것이다. 이들 채널 엔코더로부터 나온 출력은 합성기(41)에 의해 각각의 비트간격동안 합해진다. 단지 1개의 채널이 비제로출력을 공급할 것으로 기대되기 때문에, 각각의 비트위치에 대한 합성기(41)의 출력은 제로 또는 전송채널에 해당하는 수(레벨)중 어느쪽이 될 것이다.
합성기(41)의 출력은 전송시스템(42)을 경유해서 전송된다. 이 시스템은 진폭 코우딩된 신호를 주파수 또는 위상변조로 변환시키거나 주파수 링크를 변조시키는 변조장치를 포함한다. 본 발명의 실시예는 PAM 신호를 받아들일 수 있는 어떠한 전송시스템도 이용할 수 있다.
수신단에서는, 복조된 진폭 코우딩된 신호가 복조기(2)에 포함된 디코더(43)에 의해 디코딩된다. 디코더(43)는 캘리브 레이션되어 PAM 신호를 병렬 2진 코드로 변환시킨다. 이것은 각각의 비트 간격에서 일어나는 진폭을 표준전압과 비교함으로써 행해진다. 전압이 구체적인 교정범위에 있게 될 때, 그 전압용 비교기가 "1"비토를 발생할 것이다. 예를 들어 진폭 2가 수신되면 비교기는 그 수가 1-1/2이상될 경우 "1"비트를 세트할 것이지만, 전압이 2-1/2이상일 경우 비교기는 이러한 비트를 제로로 변화시킬 것이다. 따라서, 비교기 시스템은 레벨 2의 값에 근접한 값이 수신되었을 경우 채널 2에 대해 "1"비트를 발생시키게 된다. 이러한 디코더는 PAM 시스템에 잘 알려져 있어서(쉼프 특허참조) 여기서는 더 상세히 언급하지 않는다. 디코더(43)의 출력은 송신된 정확한 채널번호를 가리키는 다수의 2진 비트로 구성되어, 비를 비트는 각각의 채널에 대해 독립된 위치를 지다고 있는 출력 레지스터(미표시)에 나타난다. 이 레지스터의 각각의 위치는 독립된 PCM 디코더(14)(24)(34)에 연결되는데 이들 디코더는 코우딩된 신호를 음성주파수 신호로 변환시키게 되고, 이 음성주파수 신호는 전화기(10)(20)(30)의 수화편을 구동시킨다.
이제까지 설명한 실시예는 단 1개의 채널이 비제로 출력을 공급하는 것으로 생각한 것이다. 드물지만 2개의 채널이 전송할 때 오차가 일어날 것이다 합성의 낮은 오차비율이 허용될 수 없는 경우, 제2도에 도시한 실시예가 오차의 영향을 크게 줄이도록 사용될 수 있다.
표 Ⅵ은 오차의 영향을 크게 줄이는데 활용되는 코우딩을 예시하고 있고, 이러한 코우딩 계획은 제2도에 도시한 시스템에 의해 구현된다. 제2도에서, 채널 엔코더(15)(25)(35)는 제1도의 엔코더(13)(23)(33)를 대신한 것이다. 엔코더(15)(25)(35)는 표준 PCM 코드를 가장 근접한 비트 근사코드로 변환시키는 기능만 수행하지 이 코우드를 채널식별 진폭 전압으로 체배시키지는 않는다. 합성기(41)는 전송 엔코더(50)로 대치하였다.
전송 엔코더(50)는 각각의 채널 엔코더 레지스터 비트를 문의하여 어느 채널에서 "1"비트가 나타나는가를 결정한다. 그후 엔코더는 표 Ⅵ에 따라서 적절한 코드를 발생한다. 엔코더(50)의 코드발생기는 여러가지 방식으로 완성될 수 있다. 예를들어, ROM이 여러 채널의 "1"비트 존재에 반응하여 적당한 코드를 발생시키게 룩업(look-up) 테이블로 사용될 수 있다. 그후 정확한 PAM 레벨이 앞서 발생한 코드에 반응하여 생성되어 쉼프 특허에서 기술된 방법대로 이루어지는데, 이 전압레벨은 출력코드의 각 "1"비트에 작용하는 표준전압이 공급되는 분주기에 의해 발생된다. 엔코더(50)의 동작은 이 기술분야에서 숙련된 자에게는 명백한 사항이므로, 추가적인 세부회로 설명은 하지 않는다. 전송 디코더(51)는 적절한 PAM 디코더 및 ROM을 사용하여 전송 PAM신호를 디코딩시킨다. 엔코더(11)(21)(31) 및 디코더(14)(24)(34)는 앞서 언급한 방법대로 기능한다.
방금 설명한 본 발명의 실시예는 쉼프 특허에서 표시한 바와 같은 종래의 멀티플렉서에 비해 시스템 효율을 크게 개선시킨다. 그러나 효율의 증대는 양 및 음의 코우딩 계획을 이용하여 성취할 수가 있다.
이러한 양 및 음의 코우딩 계획의 목적은 공통 전송 대역을 통해 2개의 엔코더로 부터 결합전송을 허용하는 한편 각각의 엔코더로 부터의 독립된 회복을 제공하는 것이다. 제3a도를 참조하면, 엔코더(90)는 PCM 엔코더(11)(21)(31)에 의해 생성된 것과 같은 PCM신호를 받아 들여 앞서 언급한 원리에 따라 PAM신호를 발생시킨다. 그러나 엔코더(90)로 부터 나온 PAM출력은 대기 정진행 신호에 의해 전송된다. 엔코더(91)는 또한 PCM신호를 받아 들여 본 발명에 따라 PAM신호를 발생한다. 그러나, 엔코더(91)로 부터 나온 PAM출력은 대개 부진행 신호에 의해 전송된다.
엔코더(90)로 부터 나온 PAM출력은 펄스 발생기(96)에 의해 선택적으로 인에이블되어 PAM비트 간격의 앞의 1/2을 샘플시키는 게이트(93)에 인가된다. 게이트(93)의 출력은 합성기(94)에 인가된다. 동시에 엔코더(91)로 부터 나온 PAM출력은 펄스발생기(96)에 의해 선택적으로 인에이블되어 PAM비트 간격의 뒤진 1/2을 샘플시키는 게이트(92)에 인가된다. 게이트(92)로 부터 나온 출력은 역시 합성기(94)에 인가된다. 물론 엔코더(91)로부터 나온 부진행 펄스는 양의 표준 전압보다는 음의 전압을 사용하여 발생되는 것이 가치있다. 제3c도는 합성기(94)의 전형적인 출력을 나타내고 있다. 비트 간격은 엔코더(A)(90) 또는 엔코더(B)(91)의 펄스폭의 2배이다. 엔코더(90)의 펄스는 항시 양이고 엔코더(91)의 펄스는 항시음이다. 필터(95)는 1/2비트 간격 펄스를 제3d도의 위쪽에 도시되어 있듯이 비트 간격을 완전히 점유하는 대략적인 1/2사인차로 변화시키고, 실제 출력은 제3d도의 하부에 도시한 바와 같은 이들펄스의 합계이다. 이 다이어그램은 엔코더(90) 펄스의 참값이 비트 간격 TB만큼 떨어지고 양인 규칙적인 간격으로 발생한다는 것을 보여주고 있다. 엔코더(91)의 참 펄스 진폭은 또한 간격 TB에서 발생하는 반면, 이들은 음이고 또한 이들 간격은 엔코더(90) 펄스로 부터 TB/2만큼 분리된다. 따라서, 2배의 채널의 수가 수용되었을지라도 아무런 대역폭의 증가가 발생하지 않는다.
제3b도는 바람직한 디코더 구성을 보여주고 있다. 샘플링 발생기(98)는 인입 펄스 조반수(繰返數)(비트율)로 동기화된다. 샘플 펄스 발생기(98)로 부터의 펄스를 사용하여, 분류기(97)는 인입 신호를 디코더(A)(99)의 간격 및 디코더(B)(100)의 간격에서 샘플링한다. 디코더(99)의 간격이 샘플링되었을 때, 분류기(97)는 양의 신호가 디코더(99)로 보내지도록 한다. 디코더(99)는 이들 펄스를 멀티채널 PCM신호출력으로 변환시킨다. 엔코더(99)의 간격 이후 TB/2만에 발생하는 엔코더(B)(100)간격에서, 발생기(98)는 인입신호를 샘플링하여 디코더(100)로 통하게 되는 음의 참 펄스치를 유도한다. 대코더(100)는 이들펄스를 음성신호에의 변환을 위해 PCM신호로 변환시킨다.
이제 연속 프레임 DMIC를 살펴보면, 본 발명의 실시예는 제4도에 도시한 바와 같은 일단의 채널을 전송하기 위해 채널어를 위해 보통 유지되어 있는 여러개의 연속 시간 프레임의 사용을 필요로 한다. 그러나 전송된 채널의 수는 이미 지적하였듯이 필요한 채널 프레임보다 매우 더 빠르게 증가한다. 제4도는 채널 그룹 1을 형성하는 3개의 프레임을 도시하고 있는데, 이것은 상기와 같이 설명한 불일치에 대한 코드를 혀용할때 실제 대략 13개의 아날로그 채널을 전송하고 있다. 만약 불일치가 부호화되지 않는다면 채널의그룹에 의해 수용된 아날로 그 채널의 수는 27이 될 것이다(표 X 참조). 2진 전송 부호화를 하면 같은 정보를 전송하는데 약 5개의 프레임을 필요로할 것이다. 각각의 프레임 F는 8개의 비트 간격이고, 프레임 F1은 채널어의 제13진 코드 성분을 전송하며, F2는 제2성분을 그리고 F3은 제3성분을 갖송한다.
약 14개의 불일치를 허용하는 채널로 된 제2채널 그룹은 다음 3개의 연속 채널 프레임으로 구성된 채널 그룹 2에서 전송되는데, 각각의 프레임은 8비트 부분들로 이루어져 있다. 정상 상태하에서 6개의 음성 채널이 2개의 채널 그룹을 포함한 간격에서 전송될 것이다. 본 발명에서는 26개 또는 그 이상의 채널이 전송 가능하다. T-1 포오멧 구성펄스는 T-1프레임의 193번째 비트로서 전송된다.
제5도의 다이어그램은 DMIC에 필요한 것을 넘어서 SFDMIC를 수행하는데 필요한 부가적인 장치를 보여주고 있다. 유닛(1)(2)은 제1도와 제2도에 도시된 송수신 유닛을 나타낸다. 이들 대시선안에 들어 있는 모든 장치는 이미 언급한 바와 동일한 기능을 수행한다. 유닛(1)은 전화기인 아날로그채널원을 PCM엔코더(11)에서 일련의 펄스로 부호화시켜 각각의 채널 펄스를 채널 엔코더(13)에서 처럼 특징적인 진폭으로 마아크하고, 모든 채널에서 나온 이들 채널 펄스를 전송 엔코더(50)에서 비트펄스 바이 비트 펄스로 결합시킨다. 이들 채널 코드어는 서로 스태거 동기화된다.
엔코더(50)의 출력은 비트 펄스가 기원(起原)하는 채널을 나타내는 아날로그 전압이다. 이 전압은 아날로그 대 3진 변환기(201)에서 변환된다. 변환기(201)는 이 전압을 병렬 2진 코드로 변형시킨다. 다른 코드들도 가능하고 또한 바람직하다. 일예로 2진 양극 코드가 T-1 반송 전화시설을 통해 전송될 수 있어 그러한 전송 매체에 대해서는 2진 코드가 바람직하다. 이 3진코드는 직접 또는 2단계, 즉 첫째 A-D 변환기로 쉽게 완성할 수 있는 아날로그로 부터 2진 병렬 코드로의 변형, 둘째 테이블 룩업 컴퓨터를 통해 2진으로 부터 3진으로의 변환으로 발생될 수 있다. 결과적인 출력 비트는 게이트(202-204)를 통해 지연회로(205-207)로 게이팅된 후 시프트 레지스터인 지연회로(205)(206)(207)에서 상이한 지연을 받게된다. 지연회로(205)의 지연은 0비트 간격이 될 것이고, 지연회로(206)에서는 8비트 간격이 될 것이며, 지연회로(207)에서는 16비트 간격이 될 것이다. T-1 포오맷과의 사용을 위해서는, 이 지연이 각각의 3진 비트위치(또는 채널 프레임 Fn)를 위해 8개로 증가된다. 그러나, 일반적인 응용에서는 지연차등이 변동할 수 있다. 지연 수는 샘플링된 음성코드어의 비트 길이에 대응한다.
지연회로(205-207)는 아날로 그 대 3진 변환기(201)의 출력인 3진 신호를 통과시킬 수 있는 스프트레지스터이다. 예를들어, 지연회로(205)는 3진 코우딩에서 일어나는 양의 펄스 및 음의 펄스를 위한 별개의 2진 레지스터로 구성된다. 이 음의 펄스는 "1" 비트가 "음의" 2진 레지스터를 지나가게 할 것이다. 2진 레지스터의 출력은 전송을 위해 부진행 펄스로 변환된다. 양의 펼스는 "1"비트가 양의 2진 레지스터를 지나가게 한다. 그 출력은 정진행 상태로 남을 것이다. 모든 지연회로의 출력은 트랜스(trans) 결합기(208)에서 결합되어 시간 시이퀀스된 3진 신호를 형성한다. 이 신호는 시분할 멀톤플렉서(209)에서 유사한 시이퀀스에 따라 시간 다중화되어 전송 시스템(42)을 통해 전송된다. 193번째 비트는 프레임의 동기화를 위해 멀톤플렉서(209)에 가해진다. 동기화는 유닛(1)의 코우딩 장치의 스태거된 동기화를 제어하는 동기 발생기(40)에서 기원하는 신호에 의해 조정된다.
(T-1 시설일 수도 있는) 전송 시스템(42)으로 부터 수신된 신호는 시분할 디멀티플렉서(210)에 인가된다. 이 장치는 193번째 비트 펄스의 적절한 시이퀀스를 식별하는 동기 회복장치(216)에서 회복된 신호에 의해 프레임 동기화된다. 채널 1의 연속 프레임은 분배 게이트(211)에 관련되게 되는데, 차례로 분배게이트(211)는 제1프레임 시이퀀스(F1)를 가장 긴지연(이 경우에는 16비트 간격)을 제공하는 지연회로(212)에 지향케하고, 제2 시이퀀스 F2는 8비트 간격을 지연시키는 지연회로(213)로 그리고 제3 시이퀀스 F1는(이 경우에) 0 유닛을 지연시키는 지연회로(214)로 지향케 한다. 이들 신호는 각각의 비트 간격에 대해 엔코더(50) 출력과 대등한 아날로그 진폭을 제공해주는 3진 대 아날로그 변환기(215)에 병렬로 공급된다.
유닛(2)의 디코더(51)는 이 응용에서 이미 언급한 대로 엔코더(50)의 출력을 일으키는 채널에 대해서만 변환기(215)의 출력 신호를 "1" 출력으로 변형시킨다. 여기에는 동시에 "1"을 수신하는 1개 이상의 채널이 있을 수도 있다. "1"을 보내는 채널들은 아날로그 대 디지탈 변환기에서 이루어지고 당 기술분야에서 잘 알려져 있듯이 변환기(215)의 출력 진폭을 다양한 비교기 회로의 다양한 전압과 비교함으로서 결정된다. "1" 및 "0" 출력은 각각의 채널 디코더(14)(24)(34)등에서 스피치의 샘플, 데이터 또는 유닛(1)의 채널신호 출력에 대응하는 기타 출력으로 디코딩된다.
이미 언급하였듯이 1개 이상 채널이 일정한 비트 간격에서 "1"비틀르 공급할 경우 엔코때(50) 출력은 각기 채널 진폭 코드로 마아크된 여러 채널 출력의 진폭의 합이어야 한다. 디코더(51)로 하여금 오류없이 멀톤플 비트 발생을 디코딩시키게 하기 위해서는, 단지 필요한 것은 여러 진폭을 마아킹하는 채널을 선택하는 것인데, 이들 진폭의 합은 별개의 채널을 마아킹하기 위해 사용된 진폭에 관해 모호성이 없는 수일것이다. 이러한 절차는, 2, 3 또는 그 이상의 동시채널 비트가 일어날 수도 있느냐에 사용될 수 있다. 그러나, 2개 이상의 동시채널 비트의 기대도가 무시할 수 있을 때는 보다 작은 진폭이 필요하다. 이것은 대개 차례대로 낮은 활용 계수로 부터 결과하는 낮은 비트 확율에 대한 경우이다. 이러한 경우 충분한 코드 진폭이 단일의 모든 채널 "1" 발생 및 2채널 비트 발생의 기대되는 모든 결합을 위해 허용될 것이다. 2개의 채널의 이러한 결합 모두가 코우딩을 보장하여 필요한 코드 진폭(또는 수 )을 감소시킬 수있게 충분한 확률이 있는 것은 아니다.
멀티플 채널 발생이 코우딩되었을 때, 채널 디코더에 "1" 비트를 공급하는 2개 이상의 채널을 식별하는 진폭 레벨을 디코더(51)가 식별하는 것이다. 이 경우에 디코더(51)는 2개 이상의 채널에 동시에 "1"신호를 공급해야 한다. 이것의 예는 제6도에 도시하였는데, 이 회로에서는 별개의 레벨 9출력이 2개의 채널 1, 8에 "1"을 공급함을 표시하고 있다. 채널 2진폭 디코더(34)는 또한 디코더(51)의 레벨 1이 출력을 공급할때 "1"을 수신한다. "Or"유닛(43B)는 이들 사상의 어느 쪽이 일어나도 채널 유닛(34)에 "1"을 통과시킨다. 마찬가지로, 43A는 레벨 8 또는 레벨9를 허용하여 채널 8의 진폭 디코더(14)가 "1"을 수신하게 하고 이에 따라 2개의 출력 채널의 필요한 동시 동작을 제공한다. 물론 나머지 채널도 동일한 방식으로 처리될 것이다. 기타 모든면에서 유닛(2)은 이미 언급한 바와 동일한 식으로 등작한다.
제5도의 실시예에서 전송 부호화는 (1)채널 비트를 규정된 진폭으로 마아킹하고, (2) 소정의 진폭을 합하며, (3) 아날로그 대 3진 변환을 행하므로써 이루어진다. 디코딩은(1)입력 전압을 표준 전압과 비교하고, (2) 불연속적인 출력들을 공급하며, (3) 그들 불연속적인 출력들을 하나 이상의 채널 디코더들에 비트들을 제공하는데 사용함에 의해 수행된다. 디코더에의 멀티플 출력은 제6도에 표시한 OR게이트에 의해 처리된다.
제7도에서 AND 및 OR 어레이 논리는 전송 채널 부호화 및 디코딩 처리를 위해 사용된다. 입력 채널 1 내지 n은 앞에서와 마찬가지로 음성 주파수를 코더(11-15)에 반송한다. 제7도에서 알수 있는 바와 같이 코더(11)는 상기에 서술한 바와 같은 비트 스태거를 제공하기 위한 제1도에 도시한 지연 및 동기회로를 포함한다. 이들 코더는 아날로그 신호를 디지탈 신호로 변환시키고 엔코더 출력은 10544 MBS (T-1 반송파전송률)에서 샘플링된다. 엔코더의 2진 스태거된 출력신호는 AND매트릭스(101)에 인가되고, 각각의 코더 출력은 독립된 입력 라인과 매트릭스(101)에 공급된다. 각각의 입력 라인과 수직 출력라인(103)(104)의 교차점에, 라인(103)(104)에의 출력이 요말될 때 AND게이트가 결선된다. 예를들어, 라인(103)상의 출력이 요망될 경우, 출력 "1"인 펄스가 채널 1에 나타날 경우에 도한 그때만, AND게이트(102B)가 라인(103) 및 채널 1입력의 교차점에 접속된다. 이 경우 AND게이트(102B)는 두 입력이 채널 1에 연결된 2개의 입력 단자를 갖는 AND게이트이다. 채널 1 및 2의 양자로 부터 신호가 있을때만 출력이 요망될 경우, 그때에는 예를들면 라인(104)에 출력을 발생하기 위해 채널 1, 2로부터의 출력에 반응하는 AND게이트(102A)가 결선된다.
AND 매트릭스(102A-102C)의 나머지 AND 게이트는 예로써 예시한 것과 같은 방식으로 동작한다.
일반적으로(103) 또는 (104)와 같은 수직 출력라인은 동시 펄스가 기대되는 각각의 채널 또는 채널들의 결합을 위해 요구될것이다. 이러한 동시 발생 확률의 분석은 2개의 채널결합만이 101로 부터의 라인 출력을 요구할 것이고 2개의 채널 결합 모두가 충분히 빈번하여 출력을 요구하는 것은 아니라는 것을 가르켜 주었다. 물론 모든 단일 채널은 출력을 지니고 있다. 채널의 조합에 의해 발생된 출력은 단일 채널 출력에서 부터 분리되며 만약 그 단일 채널 출력이 그 조합으로 부터 발생된 분리된 출력신호를 발생하는 조합의 일부를 형성하기만 하면 그 단일 채널 출력은 억압됨을 알수 있다.
AND 매트릭스(101)로 부터의 출력신호는 OR 매트릭스(105)에 인가된다. 다이오드가 AND 매트릭스(101)로 부터의 입력 라인 및 OR 매트릭스(105)로 부터의 수평출력라인간의 포인트 106과 같은 적절한 교차점에 연결된다.
전송 코드부위를 필요로 하는 만큼의 많은 수평 라인이 있다. 3진 코드 1, 0, -1 또는 2진 양극 코드는 T-1라인 상의 전송을 위해 사용될 수 있다. 기타 코우딩 모듈은 논리 디자인의 적절한 조정으로 사용될 수도 있다. 포인트 106에 연결된 다이오드는 펄스가 수직 라인상에 펄스가 있을 때마다 수직라인으로 부터 수평 라인으로 전송되게 할 것이다. 도시하지는 않았지만, 물론 1개 이상의 수평 라인이 단일의 수직선에 다이오드를 통해 연결될 수도 있다고 이해해야 한다. 이 순전한 결과는 단일의 펄스가 수직선상에 나타날 때마다 명렬 코드가 생기게 되는 것이다. 이들 코드 각각은 각가의 수직선에 대해 구별이 지는 것이다. 따라서 여러 출력을 가진 모든 단일 채널에 대해 단일 2진 코드를, 동시 펄스가 예상되거나 받아들여지는 채널들의 모든 조합에 대해 안일 2진 코드를 허용하게 된다. 이러한 2진코드는 펄스의 몇몇을 음의 펄스로 변환시킴으로서 쉽게 2진 코드로 변환된다. 이것을 행하는 가장 단순한 방법은 각각의 프레임코드 위치에 대해 2개의 수평선 즉, 양의 코드 펄스에 대해 하나 그리고 음의 코드 펄스에 하나를 제공하는 것이다. 이때 수직선은 다이오드에 의해 필요한 코드 펄스 극성을 제공하는 라인에 연결된다. 음으로(음의펄스 라인) 전송될 펄스를 제공하는 라인의 출력들은 극성 반전기에 연결된다. 각 프레임 위치에 대한 양 및 음의 펄스가 이어서 결합된다.
OR 매트릭스(105)로 부터 나온 출력 펄스는 지연시프트레지스터(107-110)에 인가된다. 이들 레지스터간의 차동 지연은 1채널어(또는 프레임)인데, 달리 표현해서 채널어(아날로 그 샘플당 비트 시이퀀스)가 8비트일 경우 그 때 시프트 레지스터(109)는 시프트 레지스터(110)보다 8비트 더 길고, 시프트 레지스터(108)는 시프트 레지스터(109) 보다 8비트 더 길게되는 식으로 된다. 따라서 디지트 위치(F2)(F1)가 각기 게이트(114)(115)에 이르렀을 때 디지트 위치(F2)는 디지트 위치(F1)에 관하여 8비트 지연된다. 게이트(114)(115)는 순차적으로 열려서 프레임(F1)으로 부터의 비트는 먼저 게이트(114)를 통해 전송되고 프레임(F2)으로 부터의 비트는 게이트(115)를 통해 전송되어져, 결국 F1 비트는 게이트(114)를 통해 전송된다. 마찬가지로 게이트(116)(117)도 차례대로 F3 미트 및 Fn 비트를 전송한다. 게이트(114-117)의 출력비트는 T-1 반송파 전송 시스템 또는 기타 광대역 케이블 또는 무선 매체인 전송 시스템(118)을 통해 전송된다.
T-1시스템은 특히 "1", "0" 및 "-1"펄스를 전송하는데 적합하다. 물론 시프트 레지스터(107-110)는 3진 토드로 부터 +1 및 -1 펄스 양자를 전송하게 되어 있다. 이대 "OR" 매트릭스(105)의 플러스 펄스 수평선은 양의 시프트 레지스터(107-110)에 연결되고, 매트릭스(105)의 마이너스 펄스 수평선은 음의 시프트 레지스터에 연결된다. 음의 시프트 레지스터의 출력만 후술하는 바와 같이 반전된다.
게이트(119)(123)는 본 발명의 멀티플렉서의 수신단에 작용하여 연속적인 워어드를 시프트 레지스터(124-127)에 들어가게 하는데, 이들 시프트 레지스터는 원래의 병렬 코드를 ZND 매트릭스(128)로의 동시 기입을 위해 재정렬시키는 기능을 행한다. 워어드 프레임의 시작을 지정하는 회복회로 및 사인 비트 전송은 도시되어 있지는 않지만, 24개의 8비트 간격의 전송이후에 193번째 비트를 넣는 것이 T-1 채널에 있어서 표준적이다. 이것은 본 시스템과 관련하여 사용된 방법이기도 하다. AND 매트릭스(128)는 특정 펄스 또는 펄스의 결합이 그 수직선(130등)에 연결된 AND 장치에 수신될 때 수직성에 단일 펄스를 공급한다. 따라서(비트 F1 내지 Fn 으로 구성되는) n 디지탈 3진 코드에 의해 마련된 코드 결합과 같은 많은 AND 매트릭스(128)의 출력(수직선)이 있을 것이다.
AND 매트릭스(128)의 출력(130)은 OR 매트릭스(131)에 들어간다. 펄스가 라인(130)과 같은 일정 라인에 나타났을 때, 접속된 다이오드(132)가 펄스를 수평 "채널" 라인중 1개 이상의 라인에 전이한다. 이들 펄스는 비트 시간 간격으로 채널 엔코더(11) 내지 (51)에서 기원하는 펄스에 해당하는데, 채널 디코더(14)에 공급된다. 이들 디코더는 8비트어(8비트는 여기서 사용된 예임)를 아날로그 샘플로 변형시켜서 n개의 아날로그 출력 채널이 결과한다. 물론 이들은 음성 주파 수 신호이다.
이상에서 에레이 논리를 사용하는 본 발명의 구성을 완전히 설명하였다. 채널에 양 및 음의 코우딩 신호용으로 독립된 구성을 행하는 것이바람직한 데, 그 이유는 이렇게 함으로써 계수 4만큼 채널들간의 불일치 확률을 감소시킬 수 있기 때문이다. 즉, 양 또는 음의 비트의 확률은 한개의 비트의 확률의 1/2이며 불일치 비트 싸의 확률은 한개의 비트의 확률의 제곱이 된다. 역시(전송 시스템 118을 제외한)장치(101-131)에 의해 수행되는 기능 모두가 전송률보다 더 높은 클럭 비율을 지닌 적절하게 프로그램된 순차 디지탈 프로세서에 의해 수행될 수 있음을 유의해야 한다.
SFDMIC의 1차적인 특징은 아날로그 채널 용량이 3진전송을 위해 3Fn으로 증가하는 한편, 전송 채널 요건이 Fn으로써 증가하여, 대역폭 활용 계수가 3Fn/Fn으로써 증가한다는 것이다. 앞서 설명한 AND 및 OR 매트릭스는 단일 및 멀티플 채널 펄스 발생 모두를 즉, 펄스 불일치 모두를 처리하게 설비될 경우, 이러한 개선점은 무오류를 실현할 수 있게 되는 것이다. 그러나, 상술한 낮은 이용계수 및 부호화된 비트중 많은 것의 불빈번함에 기인하여 단일 채널 및 채널 펄스의 짝만 정상적으로 고려될 필요성이 있다. 이에 따라 매트릭스에 필요한 논리회로가 크게 감소된다. 더우기 매우 빈번한 비트 위치중 짝들만 마련될 필요성이 있는데, 그것은 멀티플 펄스를 전송하지 않은 페널티가 단일 전송 오류이기 때문이다. 전송 오류중 적당한 수가 음성에 있어서 정보의 유실없이 허용될 수 있고, 데이터에 대해서는 이들 오류가 역시 알려진 코우딩 기술에 의해 경제적으로 또한 쉽게 보정될 수 있다.
본 발명의 다른 양태에 의하면, 아날로 그 입력신호에 대해 플러스 및 마이너스 엔코더를 활용하는 것이 역시 유리하다. 좀 더 구체적으로 언급하면, 음성 아날로그 신호는 교류이고 동등한 양 및 음의 값을 지니고 있다. 꽤작은 시간 간격에 걸쳐 진폭의 대칭적인 확률 밀도 함수가 유효하다. 전화선에 걸쳐 동작하게 설계한 데이터 모뎀도 또한 이러한 특징을 지니고 있다. 채널 엔코더는 양의 엔코더 및 음의 엔코더로 대치할 수 있는데, 각기 인입 신호의 양 또는 음의 값에만 응답한다. 이 구성은 제8도에 도시하였는데 독립적인 엔코딩및 디코딩을 제외하고는, 이 SFDMIC는 제7도와 같이 동작한다.
독릭적인 플러스 및 마이너스 엔코딩은 불일치할 수도 있는 비트확률을 반분함으로써 비트 일치성의 확률을 감소시킬 수 있는데, 이것은 플러스 또는 마이너스 신호가 신호 PDF의 1/2만 지니고 있기 때문이다. 덧붙여서, 플러스 엔코더에 의해 부호화될 채널의 수는 총 채널수의 1/2이고, 마찬가지로 마이너스 엔코더에 의해 부호화될 채널의 수는 채널 총수의 1/2이다.
이 방법의 순전한 결과란 오류 확률을 감소시키는 것이다. 2개의 동시 펄스(짝) 확률의 경우에, 이 확률은 사인 엔코딩을 분리시키지 않는 것에 대해 계수 16으로 감소한다. 이것은 다음의 식에 따른다.
Figure kpo00023
더우기 이 방법은 사인 비트의 송출을 필요로 하지 않는다. 이에 따라 대역폭 개선점을 증가시키는 코드의 1위치가 절약된다. 이러한 성능은 채널 엔코더의수 및 전송 엔코딩 용량을 증가시키으로써 얻어진다.
이 방법을 포함한 본 발명의 실시예는 제8도에 도시하였다. 코더(11)(21)(31)등은 이들 엔코더가 정진행 신호만 샘플링한다는 점을 제외하고는 제7도에 도시한 동일 번호의 코더와 유사하다. 코더(11A)(21A)(31A) 등은 부진행 신호만 샘플링 한다. 코더(11)는 27 또는 128개의 플러스 샘플 진폭에 대한 코드를 제공하는 7비트 코더이고, 코더(11A)는 128개의 마이너스 샘플 레벨(또는 별개의 진폭들)을 제공하며 7비트를 부호화하는 엔코더이다. 코더(11)(11A)는 제1도에 도시한 바와 같은 전화기에 직접 결선되거나 음성 주파수 라인상에서 동작하는 데이터 모뎀에 직접 연결되는 동일 채널(10)에 접속된다.
AND 매트릭스(301)는 양의 엔코더(11)(21)(31)에서 입력을 단지 수신한다는 점을 제외하고는 제7도의 AND 매트릭스(101)과 동일한 기능을 수행한다. AND 매트릭스(302)는 이것이음의 엔코더(11A)(21A)(31A)로 부터의 입력만 수신 한다는 점을 제외하고는 AND 매트릭스(301)과 그 기능이 동일하다. 이들 독립된 매트릭스 장치(301)(302)는 전송 엔코더(303)에 독립된 출력을 제공한다. 엔코더(303)는 제7도의 OR 매트릭스(105)와 기능이 동일한 OR 매트릭스를 함유하고, 아울러 OR 매트릭스의 출력으로 부터 전송시스템(118)에 적당한 시간 사이퀀스를 공급하는 시프트 레지스터(107-110) 및 게이트(117-114)와 기능 및 형태가 동일한 시프트 레지스터 및 게이트를 포함한다. 전송 엔코더(303)가 채널 유닛(10)으로 부터 나온 양의 신호를 동일채널로 부터 나온 음의 신호와는 별개로 부호화시키는 데 반해, 제7도의 전송시스템은 그렇지 못하다. 더 많은 코드가 제11도에 표시한 본 발명의 방법에 요구되는 반면, 그 잇점은 양의 신호 및 음의 신호간의 불일치가 실질적으로 감소한다는 것이다.
3진 디코더(304)는 상이한 전송 코드 각각에 대해 독립된 출력을 제공하기 위한 제7도의 게이트(119-123), 시프트 레지스터(123-127) 및 AND 매트릭스(128)와 동일한 기능을 제공한다. 독립된 출력이 OR 매트릭스(305)(306)에 제공된다. OR 매트릭스(305)(306)에 제공된다. OR 매트릭스(305)로 들어가는 출력은 양의 엔코더(11)(21)(31) 등에서 기원하는 것들이고, 306에 들어가는 출력은 음의 엔코더(11A)(21A)(31A) 등에서 유도된다. OR 매트릭스(305)의 출력은 디코더(14)(24)(34)등에 공급되는데, 이들 디코더는 수신기에서 인출 채널(10)(20)(30)등에 양으로 인출하는 아날로그 신호를 공급한다.
마찬가지로, 마이너스 OR 매트릭스(306)의 출력은 마이너스 디코더(14A)(24A)(34A) 등에 연결되고, 이들 디코더는 인출하는 채널에 음의 출력 아날로그 신호를 공급한다. 디코더(14)(14A)는 이들이 부가적이어서 출력 채널이 정확한 양 및 음의 인출 아날로그 신호를 제공하는 그런 식으로 동일 출력 채널에 연결된다. 마찬가지로 디코더(24)(24A)는 채널(20)에, 디코더(34)(34A)는 채널(30)에 유사하게 연결된다.
SFDMIC에 사용되는 채널 엔코딩은 표 Ⅲ에 주어진 것과 교차되는 식으로 이루어질 수 있다. SFDMIC는 먼저 입력신호에 지수법칙을 가하는 압축 엔코더를 사용할 수 있다. 이런 유형의 엔코딩은 광범위한 샘플 진폭을 가장 적은 수의 비트위치로 부호화 시키기 위해 행해진다. 이러한 엔코딩은 또한 샘플 워어드당 "1" 비트이상을 가져올 수도 있다.
음성용 압축 엔코딩의 공통 방법은 이미 언급하였듯이 양 및 음의 진폭범위를 8개의 세그먼트(총 16개의 세그먼트)로 나눈다. 이들 세그먼트는 가장 낮은 값의 세그먼트로부터 다음의 가장 높은 값의 세그먼트까지 크기면에서 2배가 된다. 이들 세그먼트는 각기 8개의 동등한 부분으로 양자화되어서 양자 간격은 각 세그먼트에 따라 2배가 된다. 따라서 각각의 세그먼트는 3비트 코드에 의해 지정될 수 있고 양자화된 부차적인 분할도 역시 3비트에 의해 지정될 수 있다. 결과적인 코드는 다음과 같다.
[표 XⅢ]
Figure kpo00024
사인 비트는 상기와 같이 양 및 음의 엔코더가 사용될 때는 필요하지 않다. 세그멘트의 어느 것에 있게되는 음성 진폭의 확률은 표 Ⅱ에 의해 주어지거나, 활용계수가 포함되었을 때는 표 Ⅳ에 의해 주어진다. 이 확률로부터 비트 PB의 확률은 다음과 같이 결정될 수 있다.
a, b, c 비트의 확률은 최악의 경우에 0.5PSL인데, 여기서 PSL은 L번째 세그먼트의 존재 확률이다. 0.5에 대한 이유는 세그먼트의 부분할 지정자 LSB가 항시 확률영역의 1/2을 샘플링하여 그 영역 확률의 1/2이어야 한다는 것이다. 이 영역의 형상은 보다 높은 레벨 비트가 보다 더 있음직하게 하여 0.5PSL은 어떠한 a, b 또는 c비트에 대한 최악의 경우이다. 따라서 a, b, c 비트의 확률은 다음과 같다.
[표 XⅣ]
Figure kpo00025
*a0는 0 세그먼트 또는 레벨에서의 a를 의미한다.
실제 목적상 마지막 4개의 레벨은 무시할 수 있다.
코드 그룹 a, b, c는 000에서 111에 이르는 "0" 및 "1"로 된 8개의 결합으로 구성될 것이다. 이들 코드는 각기 대략적으로 동등하게 일어날 수 있다. 이들은 이들 8개의 코드에서 12개의 가능한 "1" 또는 코드당 평균 12/8=1.5인 "1"이다. 코드당 3비트 위치가 있기 때문에 어떤 코드 위치에서의 "1"의 평균 확률은 1.5/3=0.5이다. 따라서 이들 코드에 사용되었을 때의 비트 확률 PB는 앞의 표에 제시된 단일 비트 존재확률의 0.5배이고, 이것은 다음의 표에 주어졌다.
[표 XⅤ]
Figure kpo00026
레벨 세그먼트 지정자의 "1"비트의 빈도가 주관심사이고, 최소의 "1"을 지닌 코드가 최대로 빈번한 레벨을 위해 사용된다.
이때 이들 세그먼트 지정자 비트 위치에서의 "1"의 확률은 세그먼트 확률에다 지정자 코드의 어느 위치에서의 "1"의 확률을 곱한 것이다. 따라서 어떤 지정자 위치에서의 비트 PBD의 확률은 다음과 같다.
[표 XⅥ]
Figure kpo00027
4번째 및 5번째 세그먼트 코드 지정자는 상호 교환되어서 더 빈번한 코드의 "1" 의 수를 감소시킨다. 입력채널의 스태거동기화가 사용되어져서 지정 코드의 어떤 위치에서의 "1"은 어떠한 전송 위치에 나타날 수도 있지만 그 존재 확률은 3개의 가능한 비트 위치에 걸쳐서 평균될 수 있다. 이것이 바로 이 확률이 예를 들어 세그먼트 010에 대해 1/3이 되는 이유이다.
스태거된 동기화는 전송 비트 위치가 상이한 채널비트 위치의 합성을 내포할 수 있게 한다(표 Ⅴ를 참조). 모든 채널이 능동적으로 작용하고 있을때 조차도, 채널이 일부분은 "1"을 제공할 것이다. 평균 비트확률은 제9도에 보인 전형적인 경우를 고려하여 계산할 수도 있다. 이것은 8개의 채널 각각이 각 채널에서 상이한 세그먼트의 1화자로 동작할 것을 고려한 것이다. 보다 큰수의 채널이 동작할 경우 동일한 패턴이 반복될 수 있다. 시간에 따른 채널 비트 발생은 상부 다이어그램에 도시되어 있는 반면, 대응하는 비트확률은 하부의 다이어그램에 도시되어 있다. 거기에는 6개의 비트 위치로 된 기간에서 비트의 확률이 0.004만큼이나 높은 예는 48개중에 3개만 있음을 유의해야 한다. 그 예의 1/2 이상에서, "1"의 비트 확률은 제로이다.
제9도의 각 칼럼의 확률을 평균했을 때, 평균 확률은 .001 및 .0015 사이에서 변동한다. 이 평균 확률은 어떤 관련 채널로부터 "1" 비트 확률의 기대치로서 취할 수 있다. 이 평균 확률은 연결 채널이 진폭레벨 세그먼트간에서 균일하게 분포되어 있기 때문에 목서리가 약하고 평균적이며 강한 통화자간의 합리적인 산포도가 고려된 것이다.
가장 심한 경우는 모든 채널이 가장 높은 확률의 비트를 포함하는 세그먼트 0에서 동작하는 경우이다. 6개의 채널 또는 그 멀티플은 세그먼트 식별 비트 확률이 0이고 그 시간의 1/2에 발생하기 때문에 .002의 평균 "1" 비트 확률을 보여준다. 채널 비트 위치 스태거링은 각각의 비트 간격에서 균일하게 낮은 비트확률을 만든다.
결과적인 확률 즉, 어떤 연결 채널의 특정 워어드 코드위치에서의 "1" 비트의 평균확룰은 줄잡아 PB=.002이다.
이 값은 제9도의 하부 다이어그램의 각 박스에 제시되어 있다.
이 확률은 채널 신호 결합의 수를 알면서 인입 채널신호 그룹의 비트 "1" 동시성의 기대수를 결정하는데 사용된다. 이러한 비트 동시성은 오류률이거나 음성 신호의 가능한 왜곡의 척도이지만, 메시지가 수신기에 동시성을 알리면서 송출될 경우 아무런 오류나 왜곡은 발생하지 않는다. 2중, 3중 및 4중 동시성의 확률에 대한 수식이 아래에 주어져 있다.
Figure kpo00028
설계 전략은 일정 채널 오류율이 초과하지 않는다면 주어진 성능에 대해 가장 큰 수의 채널을 다중화시키는 것이다. 성능은 가령 T-1 라인 만큼 동일한 시공간에서 다루어지는 수로 분할된 멀티플렉서로 서어비스되는 채널 수로 판단된다. 표 XⅦ는 여러개 n값에 대한 Pe1, Pe2, Pe3의 값을 제공한다.
[표 XⅦ]
PB1=.002
Figure kpo00029
표 XⅦ에서, 오류 확률은 n을 n/2로 대치하여 다시 계산하였다(상기의 플러스 및 마이너스의 독립적인 엔코딩을 참조).
[표 XⅧ]
Figure kpo00030
채널 오류 확률 Pce는 채널수로 분할된 오류 확률 Pe이다. 수용가능한 Pce는 10-4정도이다. 다음과 같은식으로 이러한 비율에 도달하였다. 음성 채널 샘플은 초당 8000번 발생한다고 가정한다. 10-4비율의 속성 채널 비트오류는 이들 샘플중의 하나가 매 10,000번마다 한번씩 또는 1초의 매 10/8마다 한번씩 잘못되게 할 것이다. 그러나 6개의 연속 비트가 각각의 샘플에 대해 필요하게 되어 샘플 오류는 매 10/8×6마다, 또는 매 0.2초마다 발생할 수 있다. 이 비율은 매우 낮아 이것이 1초의 단 5배이기 때문에 재구성 필터에 의해 통과되지 않을 것이다. 더우기, 오류 비트는 단지 몇 경우에서 유효 오류를 일으키기 때문에 양호한 추정치는 이것의 1/2 또는 2.5초이다.
채널 오류 비율은 Pe1에 대한 표 XX에 주어진 전송 오류 비율을 위해 표 XIX에 주어져 있다.
[표 XIX]
Figure kpo00031
이들 비율은 2중용 코드 전송에 의존함이 없이 최소한 100채널까지 만족스럽지만 2n개의 전송 코드를 필요로 한다. 크기 개선 정도는 이것이 필요한 경우 동시 짝을 위한 코드 전송에 의해 성취될 수 있다. 그러나 이것은 초과하는 2nP전송코드를 허용하기 위해서 대역폭 개선의 손실을 수반한다.
이들 경우에 대한대 역폭 개선(BWI)은 표 XIX에 주어져 있다. BWI는 채널 수2배의 전송을 허용하고 플러스 및 마이너스 채널을 독립적으로 전송시키는 것을 허용한다. 6비트만 여기서 사용한 세그먼트화 된 압축 코드를 위해 필요한 반면, 가능한 7번째 비트를 허용하였따. 따라서 BWI 숫자는 어림적이다.
대역폭 개선은 SFDMIC에 의해 반송되는 입력 음성 채널의 수를 보통의 PCM 채널이 동일한 시간간격을 사용하는 경우 전송 시스템에 의해 반송되는 음성 채널의 수로 분할시킴으로써 계산된다. 이 SFDMIC는 (T-1에 대해 3진 코드인) 채널수에 대한 지정비트를 반송하기 위해 충분한 전송채널만 필요로 한다. 따라서 40채널인 경우, 독립적인 플러스 및 마이너스 지정을 허용하면서, 80개의 코드가 필요하다. 이러한 코드의 수는 4항의 3진 코드만 필요로 해서 4채널만 필요로 한다.
덧붙여서 적당한 진폭 지정을 위해서 보다 작은 비트 위치가 필요하다(아무런 사인 비트가 필요하지 않음). 이것은 표준 8비트 T-1 PCM채널에 대해 필요한 시간의 일부분을 취한다. 이결과는 다음과 같다.
Figure kpo00032
예를들어, 3진 코드에 의해 전송되는 40개의 채널은 7비트 SFDMIC워어드가 필요한 경우 다음과 같은 대역폭 개선을 제공한다.
Figure kpo00033
전송채널이 2레벨(2진)이면, 그때는 7개의 채널이 40개의 채널을 전송하기 위해 요구된다(2.7=128). 그러나, 표 XIX에 의하면, 오류율이 10미만이므로, 64개의 채널이 전송될 것이다. 이 결과는 다음과 같다.
Figure kpo00034
8개의 세그먼트, 8부 분할 코드가 이제까지 설명되었다. 이 코드는 6비트를 필요로 한다. 7비트는 16세그먼트(각기 8개의 양자화 간격을 지님)를 허용할 것이다. 동일한 압축계수를 제공하는 그러한 코드가 분석되었다. 세그먼트화가 크면 클수록 심지어는 평균 PB가 더 작게되므로(대략 6비트 코드의 1/2), 6비트코드를 위해 표시한 경우보다 큰 채널 처리가 동일한 채널 오류 비율로 가능하다.
본 발명의 특정 실시예가 도시되고 설명되었지만 본 발명의 기본 취지를 벗어나지 않으면서도 많은 변형을 할 수 있음을 알수 있다.

Claims (16)

  1. 정보 신호를 반송시키기 위한 다수의 입력 채널과, 정보 신호를 멀티비트 디지트어 시이퀀스로 직렬부호화시키기 위해 각각의 입력 채널과 연합된 엔코딩 수단(11), (21), (31)과, 각각의 워어드의 규정된 비트가 상이한 시간에 엔코딩수단(11), (21), (31)각각의 출력에 나타나게끔 각각의 멀티비트 디지탈어의 비트 위치를 명령하게 엔코딩 수단(11), (21), (31) 각각을 제어하는 타이밍 수단(40), (12), (22)과, 엔코딩 수단(11), (21), (31)각각으로 부터 나온 멀티비트 디지탈어를 멀티비트 디지탈 코드어로 변환시키기 위한 제1수단(13), (23), (33), (50)과, 각 코드어의 각 비트를 상이한 아날로그 전압으로 체배시키기 위한 수단(13), (23), (33)과, 이들 체배된 상이한 아날로그 전압을 합하기 위한 수단(50)과, 합해진 아날로그 전압을 전송 코드어로 변환시키기 위한 제2수단(201)과, 전송 코드어를 다수의 연속 전송 프레임으로 명령하기 위한 수단(202)(208)과, 그리고 이들 연속 프레임을 통신로를 통해 원격지로 전송시키기 위한 수단(42)으로 구성된 디지탈 통신시스템.
  2. 정보 신호를 반송하기 위한 다수의 입력 채널과, 이들 정보 신호를 멀티비트 디지탈 코드어 사이퀀스로 부호화하기 위해 각 입력 채널과 연합된 엔코딩 수단(11), (21), (31)과, 각 코드어의 각 비트를 상이한 아날로그 전압으로 체배시키기 위한 수단(13), (23), (33)과, 이들 체배된 상이한 아날로그 전압을 합하기 위한 수단(50)과, 합해진 아날로그 전압을 전송 코드어로 변환시키기 위한 수단(201)과 전송 코드어를 다수의 연속전송 프레임으로 명령하기 위한 수단(202)-(208)과, 그리고 이 연속 전송프레임을 통신로를 통해 연속전송 프레임으로 명령하기 위한 수단(42)으로 구성된 디지탈 통신 시스템.
  3. 정보 신호를 반송하기 위한 다수의 입력 채널과, 이들 정보 신호를 멀티비트 디지탈 코드어 시이퀀스로 부호화시키기 위해 각 입력 채널과 연합된 엔코딩 수단(11), (21), (31)과, 각 코드어의 각 비트를 상이한 아날로그 전압으로 체배시키기 위한 수단(13), (23), (33)과, 이들 체배된 상이한 아날로그 전압을 합하기 위한 수단(50)과, 이들 합해진 아날로그 전압을 3진 코드어로 변환시키기 위한 수단(201)과, 이들 3진 코드어의 선택되고도 상이한 비트들이 상이한 양의 지연을 받게하는 수단(12), (22)과, 지연된 3진 코드어를 다수의 연속 전송 프레임으로 명령하기 위한 수단(202)(208)과, 그리고 이들 연속 전송 프레임을 통신로를 통해 원격지로 전송시키기 위한 수단(42)으로 구성된 디지탈 통신 시스템.
  4. 제1항에 있어서, 상기 제2변환 수단(201)이 상기 합해진 아날로그 전압을 3진 코드어로 변환시키고, 더우기 이들 3진코드어의 선택되고도 상이한 비트들이 상이한 양의 지연을 받게하는 수단(12), (22)을 포함한 디지탈 통신 시스템.
  5. 제4항에 있어서, 지연된 3진 코드어를 다수의 선택적인 전송 프레임으로 명령하기 위한 수단(202)-(208)과, 이들 연속 전송 프레임을 통신로를 통해 원격지로 전송시키기 위한 수단(42)이 추가적으로 포함되어 있는 특징을 지닌 디지탈 통신 시스템.
  6. 정보 신호를 반송시키기 위한 다수의 입력 채널과, 상기 정보 신호를 멀티비트 디지탈어로 부호화하기 위해 각 입력 채널과 연합된 엔코딩 수단(11), (21); (11), (11A), (21), (21A)과, 각 멀티비트 디지탈어의 비트 위치를 명령하기 위해 상기 각 엔코딩 수단을 제어하는 타이밍 수단과, 상기 정해진 멀티비트 디지탈어를 각 구성 비트가 정보 신호를 반송하는 특정 입력 채널을 구분하는 멀티비트 전송 코드어로 변환하기 위한 수단(101); (301), (302)과 상기 멀티비트 전송 코드어를 통신로를 통해 원격지로 전송하기 위한 수단(105), (107)-(110), (114)-(118); (303), (118)으로 구성된 디지탈 통신 시스템.
  7. 제6항에 있어서, 상기 전송 수단은 상기 멀티비트 전송 코드어를 다수의 순차 전송 프레임으로 명령하는 수단(107)-(110), (114)-(117); (303)과, 상기 순차 전송 프레임을 상기 통신로에 인가하는 수단(118)을 포함하는 디지탈 통신 시스템.
  8. 제6항에 있어서, 상기 변환 수단은 정보 신호를 반송하는 특정 입력 채널을 구분하고 정보 신호들을 동시에 반송하는 다수의 입력 채널들을 구분하는 수단(101); (301), (302)을 포함하는 디지탈 통신 시스템.
  9. 제7항에 있어서, 상기 원격지에서는 또한 상기 순차 전송 코드어를 받아들이고 회수된 멀티비트 채널 구분어로 변환시키는 수단(119)-(128); (304)과 상기 회수된 멀티비트 채널구분어를 상기 다수의 입력 채널에 실려서 보내진 정보신호로 디코드하는 수단(131), (14), (24); (305, (306), (14), (14A), (24), (24A)을 포함하는 디지탈 통신 시스템.
  10. 제8항에 있어서, 상기 구분 수단(101); (301), (302)은 다수의 AND 및 OR 회로를 포함하는 디지탈 통신 시스템.
  11. 제7항에 있어서, 상기 명령 수단은 상기 멀티비트 전송 코드어의 상기 비트들의 소정의 그룹에 여러 크기의 지연을 주기 위한 시프트 레지스터 수단(107)-(110)과 상기 소정의 비트 그룹을 상기 통신로에 선택적으로 인가시키기 위한 게이팅 수단(114)-(117)을 포함하는 디지탈 통신 시스템.
  12. 진폭이 변화하는 정보 신호를 반송시키기 위한 다수의 입력 채널과, 상기 진폭이 변하는 정보 신호를 멀티비트 디지탈어로 부호화하는데 있어 상기 멀티비트 디지탈이의 선택된 비트들의 주파수는 상기 정보 신호의 진폭에 따라 변하도록 각 입력 채널과 연합된 엔코딩 수단(11), (21); (11), (11A), (21), (21A)과, 각 멀티비트 디지탈어의 비트 위치를 명령하고 상기 선택된 비트의 동시 출현을 최소화시키기 위한 상기 엔코딩 수단을 제어하는 타이밍 수단과, 상기 명령된 멀티비트 디지탈어를 멀티비트 전송 코드어로 변환하는데 있어 상기 멀티비트 전송 코드어에 포함된 상기 선택된 비트는 정보 신호를 반송하는 특정 입력 채널을 구분하도록 하는 수단(101); (301), (302)과, 상기 전송 코드어를 전송 프레임으로 결합시키며 상기 전송 프레임을 원격지에 연결된 통신로에 인가시키는 수단(105), (107)-(110), (114)-(118); (303), (118)을 포함하는 디지탈 통신 시스템.
  13. 제12항에 있어서, 상기 선택된 다수의 비트의 동시 출현을 검출하는 수단과 상기 검출 수단에 응답하여 상기 선택된 다수의 비트의 동시 출현을 구분하는 단일 전송 코드어를 발생시키는 수단을 또한 포함하는 디지탈 통신 시스템.
  14. 제13항에 있어서, 상기 원격지에는 또한 상기 전송 코드어를 받아들이고 회수된 멀티비트 채널 구분어로 변환시키는 수단(119)-(128); (304)과 상기 회수된 멀티비트 채널 구분어를 상기 다수의 입력 채널에 실려서 보내진 상기 변하는 진폭의 정보 신호로 디코드하는 수단(131), (14), (24); (305), (306), (14), (14A), (24), (24A)을 포함하는 디지탈 통신 시스템.
  15. 제12항에 있어서, 상기 변환 수단(101); (301), (302)은 다수의 AND 및 OR회로를 포함하는 디지탈 통신 시스템.
  16. 제12항에 있어서, 상기 결합 수단(105), (107)-(110), (114)-(117); (303)은 상기 멀티비트 전송코드어의 상기 비트들의 소정 그룹에 여러 크기의 지연을 주기 위한 시프트 레지스터 수단(107)-(110)과 상기 소정의 비트 그룹을 상기 통신로에 선택적으로 인가시키기 위한 게이팅수단(114)-(117)을 포함하는 디지탈 통신 시스템.
KR8202064A 1981-06-08 1982-05-12 채널 용량을 증가시킨 연속프레임 디지탈 멀티플렉서 KR860002214B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/271,231 US4477900A (en) 1980-04-30 1981-06-08 Successive frame digital multiplexer with increased channel capacity
US271,231 1981-06-08
US271231 1981-06-08

Publications (2)

Publication Number Publication Date
KR840000125A KR840000125A (ko) 1984-01-30
KR860002214B1 true KR860002214B1 (ko) 1986-12-31

Family

ID=23034743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8202064A KR860002214B1 (ko) 1981-06-08 1982-05-12 채널 용량을 증가시킨 연속프레임 디지탈 멀티플렉서

Country Status (14)

Country Link
US (1) US4477900A (ko)
EP (1) EP0066947B1 (ko)
JP (1) JPS583338A (ko)
KR (1) KR860002214B1 (ko)
AT (1) ATE21199T1 (ko)
AU (1) AU562657B2 (ko)
BR (1) BR8202723A (ko)
CA (1) CA1181877A (ko)
DE (1) DE3272276D1 (ko)
ES (1) ES511743A0 (ko)
IL (1) IL65646A (ko)
IN (1) IN158951B (ko)
MX (1) MX155310A (ko)
NZ (1) NZ200407A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0085820B1 (fr) * 1982-02-09 1985-11-21 International Business Machines Corporation Procédé de transmission numérique multi-vitesses et dispositif de mise en oeuvre dudit procédé
JPH06101683B2 (ja) * 1983-03-14 1994-12-12 株式会社日立製作所 デイジタルアナログ変換装置
JPS601939A (ja) * 1983-06-17 1985-01-08 Hitachi Ltd Ｐｃｍ伝送システム
US4685106A (en) * 1984-08-31 1987-08-04 Sperry Corporation High rate multiplexer
US5051991A (en) * 1984-10-17 1991-09-24 Ericsson Ge Mobile Communications Inc. Method and apparatus for efficient digital time delay compensation in compressed bandwidth signal processing
JPS63236432A (ja) * 1987-03-25 1988-10-03 Fujitsu Ltd Ｂｓｉ化ビツトインタリ−ブ多重方式
US4998249A (en) * 1988-10-28 1991-03-05 Executone Information Systems, Inc. Method and system for multiplexing telephone line circuits to highway lines
USH967H (en) 1990-01-30 1991-09-03 The United States Of America As Represented By The United States Department Of Energy High speed, long distance, data transmission multiplexing circuit
US5315633A (en) * 1991-12-20 1994-05-24 Unisys Corporation Digital video switch for video teleconferencing
JPH07502633A (ja) * 1991-12-23 1995-03-16 コンファックス　コーポレーション 無走査ｔｖ伝送システム
JP3324273B2 (ja) * 1994-05-16 2002-09-17 松下電器産業株式会社 多チャンネル多重装置
US5862140A (en) * 1995-11-21 1999-01-19 Imedia Corporation Method and apparatus for multiplexing video programs for improved channel utilization
US5877812A (en) * 1995-11-21 1999-03-02 Imedia Corporation Method and apparatus for increasing channel utilization for digital video transmission
US5956088A (en) * 1995-11-21 1999-09-21 Imedia Corporation Method and apparatus for modifying encoded digital video for improved channel utilization
US5732124A (en) * 1995-12-22 1998-03-24 Motorola, Inc. Apparatus and method for detecting the status of a PCM channel
US5859840A (en) * 1996-05-31 1999-01-12 Qualcomm Incorporated Spread spectrum communication system which defines channel groups comprising selected channels that are additional to a primary channel and transmits group messages during call set up
US6496543B1 (en) * 1996-10-29 2002-12-17 Qualcomm Incorporated Method and apparatus for providing high speed data communications in a cellular environment
US6111870A (en) 1996-11-07 2000-08-29 Interdigital Technology Corporation Method and apparatus for compressing and transmitting high speed data
US6173007B1 (en) 1997-01-15 2001-01-09 Qualcomm Inc. High-data-rate supplemental channel for CDMA telecommunications system
US6335922B1 (en) 1997-02-11 2002-01-01 Qualcomm Incorporated Method and apparatus for forward link rate scheduling
US7751370B2 (en) * 2001-07-13 2010-07-06 Qualcomm Incorporated Method and apparatus for forward link rate scheduling
US6480521B1 (en) 1997-03-26 2002-11-12 Qualcomm Incorporated Method and apparatus for transmitting high speed data in a spread spectrum communications system
US6389000B1 (en) 1997-09-16 2002-05-14 Qualcomm Incorporated Method and apparatus for transmitting and receiving high speed data in a CDMA communication system using multiple carriers
US6847658B1 (en) 1998-12-10 2005-01-25 Qualcomm, Incorporated Demultiplexer for channel interleaving
KR100356310B1 (ko) * 2000-04-19 2002-10-12 주식회사 제이콤 연속톤스켈치 제어시스템을 이용한 데이타의 송수신 방법및 장치
US20050152409A1 (en) * 2003-10-31 2005-07-14 1021 Technologies Inc. Method of increasing channel capacity of FFT and IFFT engines

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700820A (en) * 1966-04-15 1972-10-24 Ibm Adaptive digital communication system
US3492432A (en) * 1967-03-08 1970-01-27 Bell Telephone Labor Inc Pulse amplitude modulation multiplex video transmission system
US3922493A (en) * 1971-02-01 1975-11-25 Gen Electric Communication system using time-division multiplexing and pulse-code modulation
US3689697A (en) * 1971-03-15 1972-09-05 Gen Electric Synchronizing system
US3689698A (en) * 1971-04-07 1972-09-05 Textron Inc Multiplexing system
US3689699A (en) * 1971-04-12 1972-09-05 Gen Electric Synchronizing system
DE2330263A1 (de) * 1973-06-14 1975-01-09 Licentia Gmbh Uebertragungs- und vermittlungsverfahren mit hilfe der amplitudenselektion
US4339818A (en) * 1980-04-30 1982-07-13 Broadcom, Incorporated Digital multiplexer with increased channel capacity

Also Published As

Publication number Publication date
DE3272276D1 (en) 1986-09-04
AU562657B2 (en) 1987-06-18
ATE21199T1 (de) 1986-08-15
AU8315582A (en) 1982-12-16
ES8308183A1 (es) 1983-07-01
KR840000125A (ko) 1984-01-30
ES511743A0 (es) 1983-07-01
JPS583338A (ja) 1983-01-10
EP0066947B1 (en) 1986-07-30
US4477900A (en) 1984-10-16
IL65646A (en) 1985-06-30
CA1181877A (en) 1985-01-29
BR8202723A (pt) 1983-04-19
IL65646A0 (en) 1982-07-30
MX155310A (es) 1988-02-16
NZ200407A (en) 1985-12-13
IN158951B (ko) 1987-02-28
EP0066947A1 (en) 1982-12-15

Similar Documents

Publication Publication Date Title
KR860002214B1 (ko) 채널 용량을 증가시킨 연속프레임 디지탈 멀티플렉서
US3922493A (en) Communication system using time-division multiplexing and pulse-code modulation
US4377860A (en) Bandwidth reduction method and structure for combining voice and data in a PCM channel
CA1124899A (en) Time division multiplexed transmission system for telephone or like signals with frequency band compression
US4519073A (en) Bit compression multiplexer
US6970479B2 (en) Encoding and decoding of a digital signal
US3689699A (en) Synchronizing system
US4339818A (en) Digital multiplexer with increased channel capacity
US4208740A (en) Adaptive delta modulation system
US6255967B1 (en) Frame-based spectral shaping method and apparatus
US20060039455A1 (en) Composite waveform for transmitting an increased amount of data over an analog medium, and devices and methods for producing, encoding, transmitting and decoding same
US3842401A (en) Ternary code error detector for a time-division multiplex, pulse-code modulation system
US4754258A (en) Integrated digital circuit for processing speech signal
Raulin et al. A 60 Channel PCM-ADPCM Converter
Duttweiler et al. Nearly instantaneous companding for nonuniformly quantized PCM
US4128832A (en) Combined encoder/decoder
US6901107B1 (en) Systems, methods, and computer program products for generating a digital impairment learning signal having low energy content at direct current and Nyquist frequencies
US4603417A (en) PCM coder and decoder
KR100357900B1 (ko) 교환기에서 기지국으로 데이터를 전송하는 방법
US6501802B1 (en) Digital silence for a PCM data communication system
JPS6340067B2 (ko)
Delozier Digital transmission of analog signals
Boxall Time-shared codecs for multichannel delta modulation and differential PCM
Brewster et al. Pulse code modulation
Andrews et al. A 44.736 Mbits/s Codec for U600 Mastergroups