KR860001420B1 - 직기의 위사 검출장치 - Google Patents

Abstract

내용 없음.

Description

직기의 위사 검출장치

제1도는 본 발명에 의한 에어제트 방식의 직기의 위사검출 장치의 블럭선도.

제2도는 필러신호의 파형도.

제3도 및 제4도는 다른 실시예에 있어서의 위사검출장치의 블럭선도.

제5도는 워터제트 방식의 직기의 위사검출 장치의 다른 실시예의 블럭선도.

제6도 및 제7도는 필러신호의 파형도이다.

* 도면의 주요 부분의 부호에 대한 설명

1 : 직기의 위사검출 장치 2 : 필러헤드(feeler head)

3 : 가변이득형 증폭기(可變利得型增幅器) 4 : 검파기

5 : AGC 회로(Automatic Gain Control 回路) 9 : 트랜지스터

10 : 피이크 검출회로 21 : CPU

24 : 이득변환회로 30 : 증폭회로

31 : 자동증폭회로

본 발명은 에어제트직기 또는 워터제트 직기에서의 위사삽입시에 개구의 끝단부에서 위사의 유무를 검출하는 장치에 관한 것이고, 특히 위사검지용의 필러헤드의 감도저하에 대응하여 증폭기의 이득을 자동적으로 높이는 방향으로 제어하는 전기적인 조정수단에 관한 것이다.

에어제트 직기에서는, 개구에 삽입된 위사의 유무 즉, 정확한 위사삽입상태를 검지하기 위하여 광전식의 필러가 조합되어 있다.

이 광전식 필러헤드는 개구의 끝단부에 발광다이오드 등의 투광기를 설치하고 이에 대하여 포토트랜지스터등의 수광기를 대향시켜서 이들 사이를 통과하는 위사에 의한 광의 차광율의 변화를 검출하고, 이에 의하여 위사의 유무를 검출하여 위사의 삽입상태의 양호 여부를 판정하고 있다.

만일 동작중에 풍면등의 투광창 또는 수광창의 렌즈등에 부착하면, 필러 헤드의 검출 감도가 이들의 부착량에 비례하여 저하한다.

그리하여 이 저하분을 예상하여 미리 감도를 높게 설정하여 두면, 풍면등의 부착량이 적은 초기에 있어서 필러신호가 포화하게 되고, 또는 풍면이 필러헤드를 통과한 것만으로도 실이 있다고 판단하는 등의 착오동작이 빈번이 발생한다.

이 때문에 종래의 광전식 필러에서는 장기간에 걸쳐서 적정 감도를 유지하는 것이 곤란하였다.

여기서 출원인은, 최초에 적정 감도로 설정하여 두고, 그후에 있어서의 필러의 검출 감도의 저하시에, 이 필러신호 레벨의 저하르 ㄹ검출하여 경보를 낸다는 기술을 이미 제시하였다.

이 기술에 의하여 필러의 착오동작이 감소하였으나, 정상동작 가능한 기간은 여전히 적극적으로 길게할 수 있는 것은 아니었다.

또한, 워터 제트직기에서는 똑같이 위사 삽입상태의 양호 여부를 검출하기 위하여 전극식의 필러헤드가 조합된다.

한쌍의 전극식 필러는, 직류전원에 접속되어 있고 삽입된 위사에 접촉하였을 때에 전기적인 실신호를 발생한다.

그러나 사용중에 전극간의 절연성능이 열화하여 전류 누설이 발생하기 때문에 충분한 감도로 검출이 곤란하여 진다.

이와같이 광전식 또는 전극식의 어느 필러에 있어서도 경시적(經時的)인 감도 저하가 있기 때문에, 장기간에 걸친 위사의 안정된 검출이 곤란하게 되어 있다.

이에 본 발명의 목적은, 광전식 또는 전극식의 필러 헤드의 감도 전하에 불구하고, 필러 헤드의 위사 검출 동작이 가능한 시간을 비약적으로 길게하며, 안정된 위사의 검지를 가능하게 하는 점에 있다.

상기의 목적에 따라 본 발명은, 필러헤드의 감도 저하를 검출하여, 이 검출 레벨의 변화에 대응하여 증폭기의 이득을 상승시켜서 이에 의하여 항상 적정한 일정 감도를 유지하도록 하고 있다.

그리고 필러 헤드의 감도의 저하는, AGC회로에 의하여 검출된다.

이 AGC회로는 감도 저하시에 레벨 저하에 비례한 AGC 신호를 발생한다.

이 AGE 신호는 상기 목적을 위하여 증폭기에 피이드백 되고, 이 증폭기의 이득을 변화시킨다.

이 이득의 변화는 어느 실시예에서는 이득 제어용 트랜지스터이고, 또 다른 실시예에서는 이득조정용의 복수의 저항기이기도 하다.

상기의 트랜지스터는 증폭회로의 출력측에 설치되고, AGC 신호를 베이스에 받아 이 AGC 신호의 전압을 바이어스 전압으로 하여 동작점을 AGC 신호에 응하여 변하게 한다.

또한 AGC 회로는 디지탈회로로서 구성된다.

디지탈적인 AGC 회로는 상기 저항기군중의 적절한 한개의 저항기를 선택하여, 이것을 증폭기에 접속한다.

이 디지탈적인 회로는 CPU에 의한 신호 처리를 가능하게 한다.

또한 증폭기는 증폭회로와 차동 증폭회로를 직렬로 접속하여 구성할 수도 있다.

이러한 2개의 회로의 조합은 필요한 기간의 신호 레벨을 가장 적절한 레벨로 설정하는데 유효하다.

이하, 본 발명을 도면에 표시한 각 실시예를 따라서 구체적으로 설명한다.

우선 제1도는, 에어제트 방식의 직기의 위사검출장치(1)를 표시한다.

이 위사검출장치(1)는, 필러헤드(2)에 가변이득형의 증폭기(3), 검파기(4)를 순차적으로 접속하고, 검파기(4)의 출력단에 AGC 회로(5)를 접속하고, 이 출력을 증폭기(3)로 피이드 백하고 있다.

증폭기(3)는, 필러 헤드(2)와 검파기(4)사이에, 증폭회로(6) 및 적당한 저항기(7)를 개재 시키고, 또한 저항기(7)의 검파기(4)측의 단자와 어어스(8)사이에 이득 제어용 NPN형의 트랜지스터(9)의 콜렉터에 미터를 접속하여 구성하고 있다.

또한 AGC 회로는, 검파기(4)의 출력단과 상기 트랜지터(9)의 베이스 사이에 피이크 검출회로(10) 및 가변 저항기(11)를 직렬로 접속하여 구성하고 있다.

필러헤드(2)는 광전식의 것이고, 삽입된 위사의 도달하는 쪽에 배치되어 있고, 위사의 도달상태 즉, 이의 유무를 광량에 대응하는 전기량의 필러신호로 하여 검출하여 증폭기(3)로 보낸다.상기 필러 신호의 파형 및 레벨은, 제2도에 예시한 것과 같이 실이 없는 기간 A, 실검출 기간 B 및 바디침 기간 C로 되어 있고 이들의 기간마다에 특징적인 변동을 나타내고 있다.

증폭기(3)의 증폭회로(6)는, 이 필러 신호를 증폭하여 저항기(7)를 거쳐서 검파기(4)로 보낸다.

여기서 검파기(4)는 이 신호를 직류화하여 다음 단의 위사 검지회로(12)로 보낸다.검파기(4)의 직류출력신호는, AGC 회로(5)의 피이크 검출회로(10)에도 송입된다.

여기에서 피이크 검출회로(10)는, 실이없는 기간 A에서의 필러 신호의 피이크 레벨을 검출하여 이 값에 비례한 AGC 신호를 발생하고, 가변 저항기(11)를 거쳐서 트랜지스터(9)의 베이스에 인가한다.

이와같이 하여 트랜지스터(9)의 바이어스 전압의 변화에 의하여 동작점이 변화하기 때문에, 증폭기(3)의 이득은 이에 의하여 변동한다.

즉 광전식의 필러 헤드(2)의 감도가 저하하면 증폭기(3)의 출력신호의 레벨이 저하하는데, 이때에 AGC 회로(5)는, 트랜지스터(9)의 바이어스 전압을 저하시켜서 그의 인피이던스를 높이고, 콜렉터, 에미터 전류를 감소시킨다.

이 때문에 증폭기(3)의 출력신호 특히 이의 실검출 기간 B의 위사 신호는 적절한 대략 일정한 레벨로 유지된다.

다음에 제3도에는 AGC 회로(5)를 디지탈회로 요소를 구성한 예를 표시하고 있다.

가변 이득형의 증폭기(3)의 출력신호는 검파기(4)에 의하여 직류화되어 위사검지 회로(12)로 보내지는데, 이와 동시에 AGC 회로(5)의 로우패스필터(13)로 여파(濾波)되어 비교기(14)에 입력된다.

비교기(14)는, 기준 전원(15)의 기준전압과 로우 패스필터(13)의 출력신호를 비교하여 그 차를 기준으로하여 디지탈양의 비교신호를 발생한다.

이 비교 신호는, 카운터(16)에 의하여 계수되고, 다음에 데코우더(17)로 복호화(復號化)된다.

데코우더(17)는 비교 신호의 디지탈양에 대응하여서, n개의 구동회로(18₁), (18₂)…(18n)중에서 예를 들어 구동회로(18₂)를 작동시켜서 이것에 의하여 대응한 접점(19₂)을 닫친다.

접점(19₁), (19₂)…(19n)은, 각각 피이드 백용의 저항기(20₁), (20₂)…(20n)와 직렬로 접속된 상태로 가변 이득형의 증폭기(3)에 접속되어 있다.

이들 저항기(20₁), (20₂)…(20n)는, 증폭기(3)의 동작점을 바꾸고, 그 이득을 변화시킨다.

이와같이 하여 증폭기(3)의 출력신호 특히 그 실검출 기간 B의 위사 신호의 레벨은 상기 실시예의 것과 같이, 필러 헤드(2)의 감도 저하에 대응시켜서, 증폭기#()의 이득을 올리므로서 적절히 대략 일정하게 유지된다.

다음에 제4도는, AGC 회로(5)를 중앙처리장치(CPU)(21)로 행하는 예를 표시하고 있다.

피이크 검출 회로(10)의 출력은, 멀티플렉서(22)로 변화되어, A/D 변환기(23)에서 디지탈양으로 변환되어서 CPU(21)에 들어간다.

CPU(21)는, 소정의 동작프로그램하에서 기억 기준치와 피이크 검출회로(10)의 출력을 비교하여, 이 비교 결과를 따라서 이득변환 회로(24)를 조작하고, 가변 이득형의 증폭기(3)의 이득을 제어한다.

상기 이득변환회로(24)는, 제3도의 구동회로 (18₁), (18₂)…(18n), 점(19₁), (19₂)…(19n) 및 저항기(20₁), (20₂)…(20n)와 같은 구성으로 되어 있다.

AGC 동작의 타이밍은, 직기의 주축의 회전과의 관련으로, 엔코우더(25)로 검출되어 CPU(21)에 AGC동작 지령으로 부여된다.이때 CPU(21)는, 피이크 검출회로(10), 멀티플레서(22), A/D 변환기(23)를 기동시켜서 AGC동작을 행한다.

엔코우더(25)는 AGC 동작지령 이 외에 직기의 주축의 회전과 동기하여, 실유무의 판단지령도 행한다.

위사 유무의 판단은, 자동 증폭기(26), 샘플호울드회로(27) 및 CPU(21)에 의하여 행하여진다.즉 차동증폭기(26)는, 검파기(4) 및 피이크 검출회로(10)의 출력 즉실이 없는 기간 A의 신호 레벨과 실검출 기간 B의 신호레벨의 차이를 증폭하고 있으며, 또한 샘플 호울드 회로(27)는, 차동 증폭기(26)의 차동 증폭 출력을 일시적으로 보호 유지한다.

이 보호 유지 지령은, CPU(21)에 의하여 부여된다.

그후, 샘플 호울드 회로(27)의 출력은, 멀티 플렉서(22)에서 변환되어, A/D 변환기(23)에서 A/D 변환된 후에, CPU(21)에 넣어 진다.

여기서 CPU(21)는, 차동 증폭기(26)의 차동출력을 실이 있는 때의 기억기준 신호와 비교하고, 이 비교 결과를 기준으로 실이 없는 때에 직기의 정지 신호를 발생한다.

이 실시예에서는 CPU(21)가 AGC회로(5) 및 위이사검지회로(12)의 비교기능을 겸용하고 있어서, CPU(21)의 이용도가 높아진다.

다음 제5도는, 위터 제트 방식의 직기의 위사 검지 장치(1)를 표시하고 있다.

이 위사검지장치(1)는, 전극식의 필러 헤드(2)의 한쪽 필러(2a)와 어어스(28)사이에 직류 전원(29)을 접속하고, 또한 다른쪽 필러(2b)를 가변 이득형의 증폭회로(30), 차동증폭회로(31)에 접속하고, 또한 증폭회로(30)를 로우패스필러(13)를 거쳐서 차동증폭회로(31) 및 이득변환회로(24)에 접속하여, 이 이득변환 회로(24)의 출력단을 증폭회로(30) 및 차동 증폭회로(31)에 각각 접속하여 구성하고 있다.

여기에서 로우 패스 필러(13), 이득변환회로(24)는, AGC 회로(5)를 구성하고 있고, 증폭회로(30) 및 차동 증폭회로(31)는 양자가 가변이득형의 증폭기(3)를 구성하고 있다.

전극식의 한쌍을 필러(2a), (2b)사이의 절연이 충분하게 클때에는, 필러 신호는 제6도에 표시한 것과 같이, 실이 없는 기간 A 의 초기에 있어서 거의 0볼트로 유지되어 있다.따라서 증폭회로(30) 및 차동증폭회로(31)의 이득이 각각 예를 들어 10배, 1배로 설정되어 있어도 실이 없는 기간 A와 실검출 기간 B와의 구간에서 신호 레벨의 차이가 크기 때문에 위사의 검지는 충분한 감도로 행할 수 있다.

그러나 전극식의 필러(2a), (2b) 사이의 절연이 열화하여 가면, 필러(2a), (2b) 사이의 전류 누설이 증가하여 필러간의 인가전압이 저하하고, 이 결과 실검출 기간 B의 위사신호의 레벨이 작게되고, 또한 실이 없는 기간 A에서 0볼트 볼트 이상의 직류전압이 나타나게 된다.

이 때문에, 증폭회로(30)의 이득이 예를 들어 10배로 설정되어 있는 그대로라면, 제7도에 표시한 것같이 필러신호의 실이 없는 기간의 직류분이 크게 증폭되고, 그 결과 차동증폭회로(31)에서의 정상적인 차동 출력을 기대할 수 없게 된다.

따라서 절연 열화의 진행에 수반하여 증폭회로(30)의 이득을 내리고, 직류분을 낮게 억제하는 동시에, 차동 증폭회로(31)의 이득을 높이고, 실검출 기간 B의 위사 신호를 크게 할 필요가 있다.

AGC 회로(5)의 이득변환 회로(24)는, 절연열화에 수반하여 증폭회로(30)의 이득을 예를 들어 2배 정도로 내리고, 또한 차동 증폭회로(31)의 이득을 반대로 올려서, 신호 레벨차를 큰차로 확대하여서 결과적으로 위사검출 장치(1)의 전체적인 이득을 20배 정도로 끌어 올리게 하고 있다.

이 때문에 절연 열화가 진행하였다고 하여도 충분히 판별 가능한 신호 레벨차가 얻어져서, 위사의 검출은 충분한 감도로 행하여진다.

이와같은 풍민등에 의한 광전식 필터 헤드의 감도의 저하 및 절연열화에 의한 전극식 필러헤드(2)의 감도 저하는 섬유 기계, 특히 직기특유의 현상으로서 피할 수 없지만 이러한 현상하에서도 이 위사검출 장치(1)는 착오 동작없이 높은 확률로 위사의 유무를 검출한다.

이와같이 본 발명에서는 광전식 및 전극식의 필러헤드의 감도가 저하한 경우에 있어서도, 위사유무의 판정에 필요한 크기의 위사신호를 얻을 수 있기 때문에, 위사의 검지동작이 가능한 시간이 비약적으로 길어진다.

이것은 직기의 필요 없는 정지를 미연에 방지하고, 이런 종류의 장치의 신뢰성의 향상에 크게 공헌하는 것이다.

Claims (5)

1. 개구중에 삽입된 위사의 유무를 개구의 끝단부에서 검출하여 전기적인 필러 신호를 발생하는 필러헤드와 상기 필러 신호를 증폭하는 가변 이득형의 증폭기와, 이 증폭기의 출력신호의 레벨을 검출하여 이 검출 레벨에 비례한 AGC신호를 상기 증폭기에 피이드백하여 증폭동작점을 변화시켜서, 상기증폭기에서 출력되는 위사신호의 크기를 대략 일정하게 제어하는 회로를 구비한 것을 특징으로 하는 AGC 직기의 위사 검출 장치.
2. 제1항에 있어서, 가변 이득형의 증폭기를 증폭회로와 이 증폭회로의 출력측에 접속된 트랜지스터로 구성하고, 또한 AGC회로는 검파기의 출력단에 접속된 피이크 검출회로를 구비하고 있으며, 이 피이크 검출회로의 출력단은 상기 트랜지스터의 베이스에 접속되어 있는 것을 특징으로하는 직기의 위사검출 장치.
3. 제1항에 있어서, AGC 회로를 검파기의 출력단에 접속된 로우패스필터, 이 로우패스필터의 출력전압과 기준전압과를 비교하는 비교기, 이 비교기의 디지탈 양의 출력신호를 계수하는 카운터, 이 카운터의 카운터 신호에 응하여 접점을 선택적으로 닫치는 데코우더 및 구동회로, 그리고 상기설정에 의하여 가변 이득형의 증폭회로에 선택적으로 접속되는 복수의 저항기군으로 구성하는 것을 특징으로 하는 직기의 위사검출장치.
4. 제 1항에 있어서, AGC 회로를 검파기의 출력단에 접속된 피이크 검출 회로와, 직기의 주축의 회전과 동기하여 동작하고 기억중의 기준치와 피이크 검출회로의 피이크치를 비교하는 중앙처리장치로 구성하고 이 중앙처리장치의 출력에 응하여 변환회로중의 저항기군 중의 적절한 한개의 저항기를 가변 이득형 증폭기에 선택적으로 접속하는 것을 특징으로 하는 직기의 위사검출장치.
5. 제1항에 있어서 가변이득형의 증폭기를 전극식의 필러에 접속된 증폭회로와, 이 증폭기의 출력축에 접속된 차동증폭기로 구성하고, 또한 AGC 회로를 증폭회로 및 차동증폭기에 접속된 로우패스필터와, 이 로우패스필터에 접속된 이득변환회로로 구성하여 필터 신호 레벨의 저하시에 이득변환회로에 의하여 증폭회로의 이득을 저하시키고, 또한 차동 증폭회로의 이득을 상승시키는 것을 특징으로 하는 직기의 위사검출 장치.

Images