KR850002833Y1 - 고전압 고체 스위치용 제어회로 - Google Patents

Abstract

내용 없음.

Description

고전압 고체 스위치용 제어회로

제1도는 고체 쌍방형성 트랜지스터에 대한 수직단면.

제2도는 고체 구조체에 대한 수직 단면도.

제3도는 본 고안의 한 실시예에 따른 제어회로도.

제4도는 본 고안의 다른 실시예에 따른 제어회로도.

본 고안은 고체 스위치의 상태를 제어하기 위한 회로에 관한 것이며, 특히, 고전압과 비교적 높은 전류 처리 능력을 갖춘 고체 스위치의 상태를 제어하기 위한 제어 회로에 관한 것이다.

1976년 8월에 더글라스 이. 휴스턴등에 의해 "전자 장치에 관한 IEEE회로"(Transactions on Electron Device)의 제ED-23권, 제8호에 발표된 "필드 종단 다이오드"(A Field Rerminated Diode)라는 명칭의 논문에 설명된 스위치와 1978년 12월 20일에 출원된 미국특허 출원번호 972,056(A. R. Hartman T.-J. Riley-R. W. Shackle case 6-5-4), 972,021 (A.R. Hartman-A. U. Mac Rae-P. W. Shackle case 14-19-12), 972,022 (J. E. Berthold-A. R. Hartnam. T. J. Riley-P. W. Shackle 1-1-8-9), 971,886 (A.R. Harman-B. T. Murphy-T. J. riley-P. W. Shackle case 8-20-6-6), 등의 명세서에 설명된 스위치와 같은 고전압 및 비교적 높은 전류 처리 능력을 갖춘 고체 스위치는 온(ON) 상태(전도상태) 및 오프(OFF) 상태(차단상태)를 갖는다. 이러한 스위치는 오프상태에서 비교적 큰 전위를 차단할 수 있다. 이러한 스위치는 각각 일반적으로 애노드와 캐소드로 표시되는 두 출력 단자와, 게이트로 표시되는 제어단자와 반도체 바디(body)의 벌크(bulk)가 애노드, 캐소드 및 게이트 영역을 분리하는 반도체 바디를 구비한다. 여러부분의 반도체에 대한 변수는 애노드 영역의 전위가 캐소드 영역의 전위보다 크며, 게이트 영역의 전위가 애노드와 캐소드 사이의 반도체 바디의 벌크의 수직 횡단부분의 전위로 하여금 애노드나 태소드 영역의 전위보다 커지도록 하기에 불충분한 값을 가짐으로써 벌크를 통하여 애노드와 캐소드 사이의 실제 전류의 흐름이 용이하게 되는 값을 갖는다. 애노드 영역과 캐소드 영역 사이의 반도체바디의 벌크의 수직 횡단 부분이 애노드 영역과 캐소드 영역의 전위보다 더 큰 정의 값을 갖게 하기에 충분할 정도로 게이트 영역의 전위가 애노드 영역과 캐소드 영역의 전위보다 좀 더 큰 정의 값을 갖는 상태에서는 애노드 영역과 캐소드 영역 사이의 전류의 흐름을 쉽게 저지한다. 이러한 스위치를 차단시키는데 필요한 게이트 건위의 크기는 각각의 스위치의 반도체 영역에 대한 기하학적 구조 및 도핑 레벨과, 애노드 및 캐소드 전위의 함수이다.

이러한 각각의 스위치의 게이트 단자에 블로킹 전압을 인가하는데 이용되는 제어 회로는 애노드 및 캐소드 단자에서 보다도 좀더 정의 값을 갖는 전압을 유지할 수 있어야하며, 각각의 스위치의 애노드 및 캐소드를 통해 흐르는 것과 동일한 크기의 전류를 공급할 수 있어야 한다.

미국특허 출원번호 제972,023 및 972,024호의 명세서에 이와 유사한 스위치의 상태를 제어하기 위하여 상기된 바와 같은 고전압 및 전휴 스위치를 이용하는 제어회로가 공개됐다. 제어회로가 이 제어회로에 연결된 온스위치를 통한 전류의 흐름을 저지하지 못한다면 제어회로를 공급 전위원중 한 전위원으로 부터 전기적으로 분리시킬 필요각 있다. 이때 제어회로는 리세트되고 전위원에 다시 연결된다. 그 다음에 제어회로는 온스위치를 통한 전류 전도를 저지하기 위하여 또 다시 활성화 된다.

일반적으로, 종래의 고전압 및 고전류 처리 능력을 갖춘 스위치는 전압원과 제어회로 사이에 이용된다. 이 스위치는 광학적으로 활성화된 스위치일 수도 있다. 일반적으로, 이 스위치는 비교적 값비싼 소자이며 비교적 많은 수의 제어회로에 대해 한 스위치만이 이용된다. 제어된 모든 스위치가 차단 상태로 되지못할 경우 모든 제어회로를 전력원에서 전기적으로 분리시킬 필요가 있다. 모든 제어 회로를 이와 같이 분리시키면 제어회로에 연결된 모든 스위치는 요구되는 상태와는 무관하게 온 상태로 스위치된다. 이한 현상 몇몇 스위칭 작용에 적용할 경우에는 바람직하지 못한다. 상기의 제어회로의 작동 속도와 절력소모는 몇몇 스위칭 작용에 적용할 경우에 요구되는 것보다 각각 더 느리고 더 높다.

스위칭 시간이 종래의 회로보다 개선되고, 더 낮은 전력을 소모하며, 제어되는 스위치중 하나가 전류의 흐름을 저지(오프 상태)하지 못할 경우에서 조차도 몇몇 스위치를 소망의 상태로 연결된 채로 유지시킬 수 있는 상기 설명된 형태의 고전압 및 고전류 처리능력을 갖춘 고체 스위치를 제어할 수 있는 회로를 구비하는 것이 바람직하다.

본 고안은 상기한 형태의 고전압 및 고전류 처리 능력을 갖춘 고체 스위치의 상태를 제어하기 위한 제어 회로에 관한 것이다. 이 회로는 양호한 실시예에서 게이팅된 다이오드 스위치인 제어스위치(GDSC)와, 제어 스위치의 상태를 제어하기 위해 제어스위치에 연결된 제1분기(branch) 회로와, 양호한 실시예에서 에미터가 제어될 부하 스위치(GDSL1)의 출력 단자중 한 단자에 결합되고 콜렉터가 부하스위치(GDSL1)의 게이트에 결합되는 npn 트랜지스터(T₁)인 회로를 포함한다. npn 트랜지스터 (T₁)의 베이스는 제어회로의 입력단자에 차례로 결합되는 제1분기회로에 결합된다. 제어스위치(GDSC)의 한 출력단자, 대표적으로 캐소드 단자는 부하스위치(GDSL 1)의 게이트에 결합된다.

또한, 양전하는 전위원에서 부하 스위치(GDSL 1)의 게이트로 흐른다. 부하스위치(GDSL 1) 상에는 충분히 큰 정의 값을 갖는 전위가 제공되며, 충분한 크기의 전류는 스위치(GDSL 1)의 게이트에 흘러들어가 오프 상태로 만든다. 트랜지스터(T₁)를 포함하는 회로는 부하 스위치치(GDSL 1)의 게이트의 전위를 온상태로 될 수 있는 레벨로 급히 방전한다. 그 결과로, 부하 스위치(GDSL 1)는 입력신호가 저레벨로 펄스 발생된 직후 온 상태로 급히 스위칭될 수 있게 된다.

제1도에는 일점쇄선 직사각형내에 도해되고 공통 지지부재인 기판(12) 상에 형서이된 두 게이팅된 다이오드 스위치(GDS 1), (GDS 2)를 포함하는 반도체 구조체(10)가 도해된다. 지지부재인 열기판(12)은 대표적으로 반도체 웨이퍼나 기판이다. 유전체층(14), (14a)은 기판(12)으로 부터와 서로로 부터 각각단 결정반도체 바디(16), (16A)를 분리한다. 기판(12)은 주표면(11)을 구비하고, 반도체 바디(16), (16a)는 각각 표면(11)과 공통인 부분을 구비한다. 단 두개의 게이팅된 다이오드 스위치가 도해되어 있지만 다이오드 스위치(GDS 1), (GDS 2) 형태의 다수의 전기적으로 절연된 다이오드 스위치가 기판(12)에 형성될 수 있다.

쌍방향성 고전압 스위치로서 이용하기 편리한, 다이오드 스위치 사이에 전기적 연결부를 갖춘 다이오드 스위치(GDS 1), (GDS 2)가 도해된다. 다이오드 스위치(GDS 1), (GDS 2)는 전긱적으로 연결될 필요가 없으며, 각각의 다이오드 스위치는 서로에 대해 무관하게 기능을 수행한다.

한가지 대표적인 실시예에서, 지지부재인 기판(12)은 n형이나 p형 전도도를 갖는 반도체 웨이퍼(기판)이며, 반도체 바디(16), (16a)는 p-형 전도도를 갖는 벌크 부분이다. 반도체 바디(16) 내에 포함된 반도체 영역은 반도체 바디(16a)에 포함된 반도체 영역과 매우 유사하다. 대표적으로 p+형 전도도를 갖는 국부화된 애노드 영역(18)은 반도체 비디(16) 내에 포함되고, 표면(11)으로 연장되는 일부를 포함한다. 애노드 영역(18)의 주변은 표면(11)으로 연장되는 일부분을 구비한 p형 영역(42)이다 P형 영역(42)의 주변은 표면(11)으로 연장되는 일부를 구비하는 P-형 영역(43)이다. P형 영역(42)와 전도도는 애노드 영역(18)의 전도도와 반도체 바디(16)의 전도도의 중간이고, p-형 영역(43)의 전도도는 p형 영역(42)의 전도도와 반도체 바디(16)의 전도도의 중간이다. 전극(28)은 영여기(18)과 접촉하게 만들얼지고, 유전체층(26)에 의해 애노드 영역(18) 중 노출된 부분이외의 다른 부분에서는 표면(11) 부분에서 분리된다.

n+형 전도도를 갖는 국부화된 게이트 영역(20)은 반도체 바디(16)에 포함되고, 표면(11)으로 연장되고 반도체 바디(16)의 벌크 부분에 의해 p형 영역에서 분리되는 부분을 구비한다. 전극(30)은 표면(11)에서 게이트 영역(20)과 접촉한다. 전극(30)은 유전체층(26)에 의해 게이트 영역(20)의 노출된 부분 이외의 다른 부분에서 는표(11) 면부분에서 분리된다. n+형 전도도를 갖는 국부화된 캐소드 영역(24)은 반도체 바디(16)에 포함되고, 반도체 바디(16)의 벌크부분에 의해 게이트 영역(20)에서 분리된다. 캐소드 영역(24)은 차례로 p형 영역(46)과 같은 보호환(guard ring)으로 둘러싸이는 p형 영역(22)으로 둘러싸이는 p+형 보호환 여역(40)으로 둘러싸인다. 점선으로 도해된 바와 같이, p형 영역(46)은 표면(11)과 공통인 부분을 제외하고는 P형 영여기(22)을 기본적으로 완전히 둘러싸도록 연장될 수 있다.

P-형 영역(46)은 반도체바디(16)의 벌크부분에 의해 게이트영역(20) 및 P-형영역(43)에서 분리된다. 전극(32)은 캐소드영역(24)가 접촉하고, 분리된 전극(50)은 P형 보호환영역(40)과 접촉한다.

이 두 전극은 게이트영역(20) 및 P-형 영역(43)의 각각의 노출부분 이외의 부분에서는 표면(11)의 부분에서 분리된다. n형 전도층(48)은 유전체층(14)과 반도체바디(16)사이에 실재한다. 양호한 실시예의 일부인 n형 전도층(48)은 이층이 임의의 충이므로 점선으로 도시된다. 게이트영역(20)은 에미터로 이용되고 캐소드영역(24)과 베이스로 작용하는 영역(46), (22), (40)을 구비한 가로방향 npn 트랜지스커의 콜렉터로 서로 작용한다.

반도체 바디(16a)는 P+형 보호환 영역(40a)이 보호환영역(40)에서는 구비되어 있는 분리된 전기접촉부를 구비하지 않는점을 제외하면 반도체몸체(16)내에 포함되는 영역과 매우 유사한 영역을 포함한다.

다이오드 스위치(GDS1)는 대표적으로 온상태(전도상태)에 있을때 애노드영역(18)과 캐소드영역(24)사이에서 저임피던스를 구비하는 스위치로서, 그리고 오프상태(비전도 상태)에 있을때 상기 두 영역 사이에서 고임피던스로서 작용한다. 애노드영역(18)과 캐소드영역(24)에 인가된 작동전위에 의하여 게이트영역(20)에 인가된 전위가 스위치의 상태를 결정한다.

게이트영역(20)의 전위가 애노드영역(18), 캐소드영역(24) 및 P형 영역(22)의 전위 근방이거나 그 이하일 경우 애노드영역(18)과 캐소드영역(24)사이가 전도상태로 될수 있다. 온상태에 있을동안 정공(hole)은 애노드영역(18)에서 반도체바디(16)에 주사되고 전자는 캐소드영역(24)에서 반도체바디(16)에 주사된다. 이와같은 것은 다이오드 스위치(GDS1)가 온상태로 작동할때 애노드영역(18)과 캐소드영역(24)사이의 저항이 비교적 낮도록 하기 위하여 반도체바디(16)의 저항을 효과적으로 낮춘다. 이러한 형태의 작동중 이중 캐리어 주사를 의미하며, 거기에 설명된 형태의 구조체는 페이팅된 다이오스 스위치(GDS)를 뜻한다. 보호환 영역(40) 및 P형 영역(22), (46)은 게이트 영역(20)과 캐소드 영역(24) 사이에 작동기간 동안 형성된 공핍층의 관통을 제한하도록 도우며 이러한 두 영역사이에 표면반전층이 형성되는 것을 금지하도록 돕는다. 또한, 상기의 보호환 영역(40) 및 P형 영역(22), (26)은 게이트 영역(20) 및 캐소드 영역(24)이 비교적 가깝게 간격지는 것을 용이하게 한다. 이와같이 비교적 좁게 간격지면 온 상태동안 애노드 영역(18)가 캐소드 영역(22)사이에 비교적 낮은 저항이 쉽게 형성된다.

기판(12)은 최대의 정의 전위레벨로 유지된다.

애노드 영역(18)과 캐소드 영역(4)사이의 전류는 게이트 영역(20)의 전위가 애노드 명역(18) 및 캐소드 영역(24)의 전위보다 충분히 더 큰 정의값을 가질경우 금지되거나 차단된다. 전류전도를 금지하거나 차단하는데 필요한 초과의 정의 전위량은 다이오드 스위치(GDS1)의 기하학적 구조 및 불순물농도(도핑)레벨의 함수이다.

이와같은 정의 게이트 전위는 게이트 영역(20)과 유전체층(14)부분사이에 반도체 바디(16)일부가 애노드 영역(18), 캐소드 영역(24) 및 P형 영역(22)의 전위보다 큰 정의 전위로 되게 한다. 이러한 정의 전위장벽은 애노드 영역(18)에서 캐소드 영역(24)으로 정공이 전도하는 것을 금지한다. 이러한 전위장벽은 게이트 영역(20)아래에서 유전체층(14)아래로 연장되는 반도체 바디(16)의 벌크 부분에서 유전체층(14)에 대하여 반도체 바디(16)를 핀치오프 한다. 이 전위장벽은 전자각 애노드영역(18)에 이를 수 있기 전에 캐소드 영역(24)에 방사된 전자를 정정하는 작용도 한다. 다이오드 스우치(GDS1), (GDS2)와 같은 게이팅 된 다이오드 스위치를 제어하기 위하여 본 발명에 따라서 제어회로가 제3도 및 제4도에 도해되어 설명된다.

온 상태는 게이트 전극(30)의 전위가 전기적으로 부동(floatrng)하도록 허용하고, 캐소드 영역(24)에 대하여 애노드 영역(18)을 순반향으로 바이어스하며, 베이스영역(46), (22), (40) 및 에미터(캐소드)영역(24)을 포함하는 에미터와 베이스간 접합을 순방향으로 바이어스하는 전극(50)에 전위를 인가함으로써 이루어질 수 있다. 일단 다이오드 스위치(GDS1)가 온 상태이면, 전극(50)의 전위가 전기적으로 부동하도록 허용될 경우 게이트 영역(20)의 전위가 애노드 영역(18)과 캐소드 영역(24)사이와 표면(11)에서 유전체층(14)의 상단까지의 반도체 몸체의 수직 횡단부부의 전위가 기본적으로 완전히 고갈시키고 이러한 횡단 부분의 전위로 하여금 애노드, 캐소드 및 영역(22), (40), (26)의 전위보다 커지게 만드는 레벨이하일 동안은 다이오드 스위치(GDS1)는 애노드 영역(18) 및 캐소드 영역(24)의 전위와 동일하거나 그 이상의 레벨인 게이트 영역(20)의 전위에 의해 온 상태로 유지될 수 있다.

이미 지적한 바와같이, 게이트 영역(20)은 게이팅 된 다이오드 스위치의 게이트 단자로 작용할뿐만 아니라 횡방향 npn 트랜지스터의 콜렉터로서도 작용하며, P형 영역(46), (22)은 베이스로 작용하고 캐소드 영역(24)는 에미터로 작용한다. 베이스 부분으로작용하는 P+형 보호환 영역(40)은 대표적으로 P+형 전도형이며, 따라서 P형 영역(22)과의 전기 접촉부로서 작용한다.

전극(50)은 P+형 보호환 영역(40)과 접촉하며, 따라서 npn 트랜지스터의 베이스가 제어되도록 허용한다.

전극(50)은 전극(32)에 대해 정의 전위로 유지되면 npn 트랜지스터는 온상태로 바이어스되고 게이트 영역(20)트랜지스터의 콜렉터)과 캐소드 영역(24)(트랜지스터 에미터)사이의 전위는 비교적 작다. 대표적으로 이 콜렉터와 에미터간 전압는 십분의 수 볼트에서 수볼트 사이에 있다. 따라서 게이트 영역(20)의 전위는 캐소드 영역(24)의 저뉘와 가까운 레벨로 다가간다. 게이트 영역(20)의 전위가 이와같이 다가가면 애노드 및 캐소드 영역에 인가된 적절한 작동전위에 의해 스위치(GDS)를 오프상태로 만들기에 불충분한 레벨로 게이트 전위가 효과적으로 감소한다. npn 트랜지스터를 순방향, 바이어스하기 위하여 전극(50)에 인각된 전위를 조절함으로써 다이오드 스위치(GDS1)를 온상태로 비교적 급속히 스위칭하는 것이 용이해진다.

반도체 바디(16a)는 보호환 영역(40a)이 전기적으로 접촉부를 구비하지 않는 점을 제외하면 기본적으로 바도체 바디(16)와 동일한 영역을 포함한다. 콜렉터로서 영역(20a)을, 베이스로서 영역(46a), (22a), (40a)을 캐소드로서 영역(24a)을 포함하는 npn 트랜지스터 베이스 전위에 대해서는 외부의 제어가 불가능하다.

다이오드 스위치(GDS1)의 규격은 다이오드 스위치(GDS2)보다 약간만 크다. 전극(50)에 의해 접촉되는 P+형 보호환 영역(40)의 부분은 대응하는 P+형 보호환 영역(0a)보다 다소 크며 따라서, P형 영역(22)은 영역(22a)보다 다소 크다.

전극(28), (32a)과 단자(X)와의 전기적 연결, 전극(30), (30a)고 단자(G)와의 전기적 연결 및 전극(32a), (28a)과 단자(Y)와의 전기적 연결은 다이오드 스위치(GCS1), (GDS2)를 함께 결합하며, 등가회로가 제3도에 도시되어 있는 쌍방향성 스위칭 소자를 형성한다.

제2도에는 주표면(11,100)을 구비한 반도체 지지부재(12,000)와, 벌크가 P형 전도도를 가지며 유전체층(14,000)에 의해 지지부재(12,000)에서 분리되는 단결정 반도체 바디(16,000)를 포함하는 구조체10,000)가 도해된다. P+형 전도도의 접촉영역(34,00)과 n+형 전도도의 접촉영역(35,000)은 지지부재인 기판(12,000)내에 실재하고, 모두 이 접촉영역에 결합된 전극(36,000)에 결합된다. 전극(36,000)은 이 전극이 접촉영역(34,000), (35,000)과 접촉하는 곳을 제외하고는 유전체층(26,000)에 의해 표면(11,000)의 전체 부분에서 전기적으로 분리된다.

지지부재(12,000)는 제1도의 반도체 바디(16)와 유사한 하나이상의 절연된 반도체 바디(도시 안됨)를 포함한다. 국부화 된 제1 및 제2의 분리된 P형 전도영역(18,000), (24,000)은 반도체 바디(16.000)에 포함되고, 각각 표면(11,000)의 일부를 형성하는 부분을 구비한다. P형 전도도를 갖춘 국부화된 영역(42,000)은 P+형 전도영역(18,000)을 둘러싼다. P형 전도도를 갖춘 국부화된 영역(22,000)은 P+형 전도영역(24,000)을 둘러싸고, 그 자체는 P-형 전도영역(46,000)으로 둘러싸인다. 비교적 낮은 고유저항을 갖는 반도체 영역은 P형이나 n형 전도도로 표시된다.

비교적 높은 고유저항을 갖는 반도체 영역은 P-형이나 n-형 전도도로 표시된다. 중간정도의 고유저항을 갖는 반도체 영역은 P형이나 n형 전도도로 표시된다.

국부화된 n+형 전도영역(20,000)은 반도체 바디(16)에 포함되고 P+형 전도영역(18,000)과 영역(24,000) 사이에 배치된다. 전극(28,000)은 영역(18,000), (20,000)에 결합된다. 분리된 전극(32,000)은 P+형 전도영역(24,000)에 결합된다. 전극(28,000), (32,000)은 각각의 전도영역과 접촉하는 곳을 제외하고는 유전체층(26,000)에 의해 표면(11,000)과 분리된다.

구조체(10,000)는 n+형 전도영역(20,000)의 밑면과 유전체층(14,000)의 상단 사이에 비교적 높은 저항 영역을 형성하도록 반도체 바디(16.000)를 핀치 오프하는 n+형 전도영역을 구비한 핀치 저항으로 작용한다. 구조체(10,000)는 P+형 전도영역(18,000)과 P+형 전도영역(24,000)사이의 전류의 흐름을 제한하는 작용을 한다. 영역(18,000)과 영역(24,000)사이의 전위차의 제1영역내에서 두 영역사이의 저항은 기본적으로 일정하고 전류는 전압과 함께 선형으로 증가한다.

일단 이 범위가 초과되면 전극(28,000)아래에 발생된 전계는 n+형 전도영역(20,000) 아래의 반도체 바디(16,000)부분을 효과적으로 더 핀치 오프하는 경향이 있다. 이러한 경향은 P+형 전도영역(18,000)과 P+형 전도영역(24,000) 사이의 저항을 증가시키고 따라서 이러한 영역을 가로지르는 전압이 증가함에 따라 한 영역에서 다른 영역으로의 전류의 흐름을 제한한다. 따라서, 구조체(10,000)는 저항으로와 전류 제한기로 작용한다.

제3도에는 출력단자(332)에 의해 한쌍의 고전압 스위칭 장치인 부하스위치(GDSL1), (GDSL2)의 게이트 단자에 결합하는 제어회로(310)(최대의 일점쇄선 사각형 내에 있음)를 포함하는 스위칭 시스템(300)이 도해된다. 부하스위치(GDSL1)의 애노드와 부하스위치(GDSL2)의 캐소드는 제1단자(YO)와 저항(R6)에 결합되고 부하스위치(GDSL1)의 캐소드와 부하스위치(GDSL2)의 애노드는 제2단자(XO)와 저항(R6)에 결합된다.

부하스위치(GDSL1), (GDSL2)의 조합은 저저항 선로를 경유하여 부하스위치(GDSL1)나 부하스위치(GDSL2)를 통해 단자(XO), (YO)를 선택적으로 결합하는 쌍방향성 스위치로 작용한다. 설명된 목적으로, 이러한 스위치는 제1도에 도해된 게이팅된 다이오드 스위치 구조체를 포함하는 것으로 추정된다. 제어회로(310)는 단자(332)에 필요한 전위를 공급이나 부하스위치(GDSL1), (GDSL2)를 제어하는데 필요한 전류 공급이나 하강능력을 제공하는 작용을 한다.

제어회로(310)는 고전압 스위치인 제어스위칭(GDSC), 제1전압 분기회로(310A)(이점 쇄선내에 도해됨) 및 제2전압 분기회로(310B)(다른 이점쇄선내에 도해됨)를 포함한다. 분기회로(310A)는 부하스위치(GDSL1), (GDSL2)를 온 상태로 유지하여, 이 스위치의 애노드 및 캐소드 단자의 전위가 전도상태를 유지하기에 충분할 경우 하나나 혹은 부하스위치를 통한 전도상태가 생길 수 있게 되거나 혹은, 부하 스위치를 오프상태로 유지함으로써 부하 스위치를 통한 전류전도를 공지할 수 있다. 분기회로(310B)는 부하 스위치(GDSL1), (GDSL2)를 오프상태로 되도록 도와서, 분기회로에 인가된 전 전위가 미리 선택된 한계내에 있는동안 이와같이 인가된 전위와는 무관하게 단자(XO)와 단자(YO)사이의 전류전도를 금하도록 돕는다.

제어회로(310)는 제1도에 도시된 다이오드 스위치(GDSL2)인 고전압 스위치(GDSC)와, 제2도에 도해된 구조체인 제1전류 제한기(CL1)와, npn트랜지스터(T₁), (T₆), (T₇), (T₈)와 pnp 트랜지스터(T₂), (T₃), (T₄), (T₅)와, 각각 광감지 베이스 영역(341), (345)을 구비한 포토트랜지스터(T9), (T10)와, 다이오드(D1)와, 저항(R1), (R2), (R3), (R4)과 커패시터(C1)를 포함한다.

제1입력단자(312)는 차례로 트랜지스터(T2), (T3)의 베이스와 단자(314)에 결합되는 저항(R1)에 결합된다.

pnp 트랜지스터(T2)의 에미터는 단자(316)와 저항(R2)에 결합되고 이 저항(R2)은 단자(318), 트랜지스터(T1)의 베이스, 트랜지스터(T4)의 베이스에 결합된다.

트랜지스터(T2)의 콜렉터는 트랜지스터(T1)의 베이스와 단자(320)에 결합된다. 트랜지스터(T1)의 콜렉터와 에미터는 각각 출력단자(332) 및 단자(XO)에 결합된다.

트랜지스터(T3)의 콜렉터는 트랜지스터(T6)의 콜렉터 고전압 스위치인 제어스위치(GDSC)의 게이트 및 단자(322)에 결합된다. 트랜지스터(T4), (T5)의 에미터는 제1전압원(V1)에 결합되는 단자(324)에 함게 결합된다.

트랜지스터(T4)의 콜렉터는 트랜지스터(T5)의 베이스, 제1전류제한기(CL1)의 한 단자 및 단자(326)에 결합된다. 양호한 실시예에서, 제한기(CL1)의 제2단자는 제어스위치(GDSC)의 캐소드와 단자(332)에 결합되지만 전력원(Vref)에 결합될 수 있다. 트랜지스터(T6)의 에미터는 제어스위치(GDSC)의 애노드, 다이오드(D1)의 캐소드 및 단자(330)에 결합된다. 다이오드(D1)의 애노드는 트랜지스터(T8)의 에미터와 단자(388)에 결합된다.

트랜지스터(T8)의 베이스는 트랜지스터(T10)의 에미터와 단잠(340)에 결합된다. 트랜지스터(T8), (T10)의 콜렉터는 함께 결합되어 트랜지스터(T7)의 에미터와 단자(372)에 결합된다. 트랜지스터(T7)의 베이스는 단자(344)와 트랜지스터(T9)의 에미터에 결합된다. 트랜지스터(T7), (T9)의 콜렉터는 저항(R4)의 한 단자와 단자(346)에 결합된다. 저항(R4)의 제2단자는 저항(R3) 및 커패시터(C1)의 제1단자와 단자(348)에 결합된다. 커패시터(C1)의 제2단자는 전위원(Vref)에 결합된 단자(352)에 결합된다. 저항(R3)의 제2단자는 전위원(V2)에 결합된 단자(350)에 결합된다. 트랜지스터(T9), (T10)의 베이스 영역은 감광성이다. 단자(XO)는 저항(R5)을 통하여 단자(354)에 결합되고, 단자(354)는 전위원(V3)결합된다. 단자(YO)는 저항(R6)을 통해 단자(356)에 결합되고, 단자(356)는 전원(V4)에 결합된다.

트랜지스터(T7), (T9)의 조합은 포트다링톤 쌍을 형성하고 트랜지스터(T8), (T9)의 조합은 제2다링톤쌍을 형성한다. 이러한 두 다링톤쌍은 함께 직렬로 연결된다. 빛이 트랜지스터(T9), (T10)의 감광베이스 영역(341), (345)에 입사되는 상태에서, 단자(346), (338)는 비교적 낮은 임피던스 선로를 통하여 함께 결합된다. 이러한 두 포토다링톤쌍의 직렬조합은 고전압 및 고전류 능력을 갖춘 스위치를 제공하는데 이용된다. 이와 같이하여 트랜지스터(T9), (T10)의 베이스에 입사광을 제거함으로써 제어회로(310)가 전위원( V2)으로부터 전기적으로 분리되게 허용한다. 다른 고전압 및 고전류 스위치가 포토다링톤쌍을 대신할 수 있다.

기본작동은 다음과 같다. 단자(XO), (TO)가 전류제한 저항(도해되지 않음)을 통해 각각 +200V와 -200V로 연결된다고 가정하면, 게이트 단자(332)의 전위가 +220V 근방이거나 그 이하의 전위레벨일 경우 부하스위치(GDSL2)를 통해 전류가 전도된다. V1=+320 V2=+285V, Vref=oV, V3=V4=-48V이고, 전류제한기(CL1)가 이 제한기를 통과하는 전류를 2μA 내지 14μA로 제한하는 상태에서, 단자(332)와 전류원에 필요한 전위를 단자(332)에 제공함으로써 제어회로(310)는 부하스위치(GDSL1), GDSL2)의 상태를 제어할 수 있다.

부하스위치(GDSL2)를 온상태(전도상태)로 고정하는 것이 바람직하다고 가정하면, 대표적으로 +315V(저레벨 혹은 논리 0레벨)의 레벨을 갖는 입력 전압신호는 입력단자(311)에 인가되고, 빛은 트랜지스터(T9), (T10)의 감광 베이스에 비추어진다.

트랜지스터(T2), (T3), (T4)의 에미터와 베이스간 접합은 순방향 바이어스되고, 트랜지스터(T1)의 베이스(단자(320)의 전위는 에미터(단자(XO)에 비해 충분히 큰 정의 전위에 이르러서 트랜지스터(T10)의 에미터와 베이스 집합을 순방향을 바이어스하며, 이로 인하여 트랜지스터(T1)가 전도상태로 되고 트랜지스터(T1)의 콜렉터(단자(332)전위가 단자(XO)의 전위근방의 값으로 끌어내려 진다. 이와같이 트랜지스터(T1)의 콜렉터의 전위가 끌어내려지면 부하스위치(GDSL2)의 게이트 및 애노드는 동일한 전위 근방에서 유지되고, 따라서 부하스위치(GDSL2)는 온 상태로 있으며 단자(XO)에서 단자(YO)로 전류를 전도한다. 트랜지스터(T3)가 온 상태로 바이어스 되어 전도상태로 되면 트랜지스터(T4)의 에미터와 베이스간 접합이 순방향 바이어스 되므로 트랜지스터(T4)가 온 상태로 바이어스 된다. 트랜지스터(T4)가 온 상태로 바이어스 되어 이 트랜지스터(T4)의 에미터와 콜렉터를 통해 전류가 전도되는 상태에서, 트랜지스터(T4)의 콜렉터와 에미터간 전위가 트랜지스터(T5)의 에미터와 베이스간 접합을 순방향 바이어스 하는데 필요한 전위보다 낮으므로 트랜지스터(T5)의 베이스(단자(326)에 나타나는 전위는 트랜지스터(T5)의 에미터와 버이스간 접합을 순방향 바이어스 하기에 불충분하다. 따라서 트랜지스터(T5)는 오프상태로 바이어스 되고 단자(328)는 전압원(V1)으로 부터 전기적으로 격리된다. 트랜지스터(T6)의 베이스 단자가 전기적으로 부동하기 때문에 트랜지스터(T6)는 오프상태로 바이어스 된다. 이때 단자(328), (330)는 전압원(V1)으로 부터 전기적으로 격리된다.

트랜지스터(T3)가 온상태로 바이어스 되므로 제어스위치(GDSC)의 게이트(단자(322)는 전압원(V1) 근방의 전위를 나타낸다. 애노드 단자(330)는 대략 전압원(V1)과 전압원(V2) 사이의 전위를 나타낸다. 애노드 단자(330)는 전위가 전압원(V1)의 전위근방일 동안 제어스위치(GDSC)는 애노드 단자(330)의 전위가 게이트단자(322)의 전위 아래로 약 20V로 떨어질때 까지 온 상태로 되어 전도된다. 이때 제어스위치(GDSC)는 오프상태로 되어 이 스위치를 통한 전류의 전도가 중단한다. 또한, 제어스위차(GDSC)가 오프상태이므로 단자(332)도 또한 전압원(V2)으로 부터 전기적으로 격리된다.

분기회로(310A)는 부하스위치(GDSL2)를 온 상태로 유지하는 작용을 하여 이 부하스위치를 통한 전류의 전도를 허용한다.

이제 부하스위치(GDSL2)를 오프상태(블로킹 상태)로 스위칭 하는것이 바람직하다고 가정하자, 입력단자(312)는 +320V의 레벨(하이레벨이나 논리 1레벨)로 고정된다. 입력단자가 논리 1레벨로 고정되면 트랜지스터(T2), (T3), (T4)가 차단된다 트랜지스터(T5)는 온 상태로 바이어스되어, 단자(328)의 전위가 상승하고 트랜지스터(T6)의 에미터와 베이스간 접합이 순방향 바이어스 되는 상태로 작동된다. 이와같이 작동하면 애노드 단자(330)의 전압은 전압원(V1)의 전압근방으로 되어 제어스위치(GDSC)가 온 상태로 스위치된다. 제어스위치(GDSC)가 온 상태로 스위치되면 단자(332)에서의 전위는 전압원(V1)의 전압에 가까운 레벨로 상승한다. 단자(332)상의 이 전위는 부하스위치)GDSL2)의 게이트에 충분히 큰 정의전류가 흐를경우 부하스위치(GDSL2)를 오프상태(블로킹 상태)로 만들기에 충분하다. 부하스위치(GDSL2)의 캐소드에 방사되고 게이트(단자(332)에서 제어된 소수 캐리어(예를들면, 저자)는 전압원(V1)에서 트랜지스터(T5), 트랜지스터(T6)의 에미터와 베이스간 접합 및 제어스위치(GDSC)를 통해 부하스위치(GDSL2)의 게이트로 흐르는 정의 전류흐름과 등가이다. 이 전류의 흐름은 상당한 량일 수도 있고, 결과적으로 부하스위치(GDSL2)를 오프상태로 스위치하기 위해서는 제어스위치(GDSC)와 같은 고전압 및 전류장치를 구비할 필요가 있다. 고전압 및 고전류 트랜지스터는 값이 비싸다.

트랜지스터(T5)는 비교적 낮은 전류처리 능력을 구비하도록 설계된다. 트랜지스터(T5)를 통한 전류의 흐름이 증가하기 시작할때 트랜지스터(T5)의 콜렉터와 에미터를 가로지르는 전압의 강하는 단자(328)의 전위가 전압원(V2)의 전위 근방으로 감소될 때까지 충분한 크기로 증가한다. 이때 트랜지스터(T5)는 이 트랜지스터를 통한 전류의 흐름을 더욱 제한한다. 이미 역방향 바이어스된 다이오드 (D1)는 순방향 바이어스 된다.

빛이트랜지스터(T9), (T10)의 감광 베이스(345), (341)에 입사되는 각각의 상태에서 정의 전류는 커패시터(C1) 및 전압원(V2)에서 단자(330)로 흐르고 제어 스위치(GDSC)를 통해 부하 스위치(GDSL2)의 게이트로 흐른다. 단자(330)의 전위는 전압원(V2)의 레벨 이하로 이 레벨 근방의 레벨로 강하한다.

저항(R3), (R4) 및 커패시터(C1)의 값과 전압원 V2의 전위는 트랜지스터(T5)에 의해 제공될 수 있는 전류보다 시리제로 더 큰 전류를 제공하도록 선택된다. 따라서, 부하 스위치(GDSL2)는 오프 상태로 스위치된다.

분기회로(310A)는 기본적으로 부하스위치(GDSL2)를 오프상태로 유지하는 작용을 하고 분기회로(310B)는 부하 스위치(GDSL2)를 오프상태로 스위치하는 작용을 하여, 이와같이 인가된 전위가 미리 선택된 한계내에 있는 동안 단자(X0), (Y0)에 인가된 전위와 무관하게 단자(X0)와 단자(Y0)사이의 전류 전도를 차단하는데 돕는다.

부하 스위치(GDSL2)가 오프 상태로 스우치 하지 못하면 커패시터(C1)는 방전된다. 이때 트랜지스터(T9), (510)에 입사된 빛은 제거되어, 커패시터(C1)가 재충전되도록 허용하고, 단자(312)는 +315V전압으로 되돌아간다. 이와 같이된 상태에서는 제어스위치(GDSC)가 오프 상태로 리세트되고, 부하스위치(GDSL2)가 계속 온상태 즉, 전도상태로 되도록 허용한다. 빛은 또 다시 트랜지스터(T9), (T10)의 감광 베이스상에 조명되고 단자(312)의 전위는 또 다시 +320로 상승된다. 제어스위치(GDSC)는 또 다시 온상태로 스위치되고, 부하 스위치(GDSL2)가 온 상태에서 오프 상태로 되게하는 또 다른 시도가 실행된다.

한 실시예에서, 저항(R1), (R2), (R3), (R4), (R5), (R6)은 대표적으로 각각 100Ω, 15Ω, 10Ω, 500Ω, 10⁶Ω 및 10⁶Ω이고 커패시터(C1)는 0.1μF이다.

기본적으로 단일 고전압 및 고전류 스위치로 작동하는 트랜지스터(T7), (T9), (T8), (T10)의 조합은 비교적 비싼 부품이다. 저항(R3), (R4), 커패시터(C1) 및 트랜지스터(T7), (T8), (T10)는 다수의 제어회로(310)사이에 공유될 수 있다.

단자(Y0)가 단자(X0)보다 더 큰 정의 전위이며 부하스위치(GDSL2)는 전도하지 않고, 부하 스위치(GDSL1)는 부하 스위치(GDSL2)에 대한 상기의 설명과 실제로 동일하게 영향을 받는다.

제4도에는 제어회로(410)(큰 일점 쇄선내에 포함됨) 두쌍의 쌍방향성 스위치(GDSL10), (GDSL20) 및 (GDSL3), (GDSL4), 저항(R50), (R60), (R7), (R8)을 포함하는 스위칭 시스템(40)이 도해된다.

제어회로(410)는 기본적으로 제1 전압 분기회로(410A)(이점 쇄선내에 도해됨)와 제2 전압 분기회로(410B)(다른 이점쇄선내에 도해됨)을 포함한다. 분기회로(410B)의 성분은 기본적으로 제3도의 분기회로(310B)의 성분과 동일하고, 기본적으로 동일한 방식으로 기능을 발휘한다. 분기회로(410B)의 성분은 게이팅된 다이오드 스위치(GDSL3)(GDSL4)를 포함하는 제2 쌍방향성 스위치를 용이하게 제어하기 위해 네개의 추가장치인 npn트랜지스터(T10A), pnp트랜지스터(T20A) 및 다이오드(D2)(D3)가 추가된 점을 제외하면 제1도의 분기회로(310A)와 기본적으로 동일하다. 분기회로(410B)의 출력단자(438)는 다이오드(D4), (D50, ...(Dn)의 애노드에 연결되는 것으로 도해된다. 이러한 각각의 다이오드는 기본적으로 분기회로(410A)와 동일하고 분기회로(410B)에 결합된 스위치(GDSL10), (GDSL20)와 스위치(GDSL3), (GDLS4)와 같은 분리된 쌍방향성 스위치쌍을 구비하는 분기회로를 나타낸다.

다이오드(D2), (D3)는 단자(X1), (X1)로 부터 단자(X00), (Y00)를 전기적으로 분리시키는 작용을 한다. 트랜지스터(T20A)는 트랜지스터(T20)가 트랜지스터(T10)를 제어하는 것과 동일한 방식으로 트랜지스터(T10)를 제어하는 작용을 한다. 제3도의 제어회로(310)의 성분과 기본적으로 동일한 제어 시스템(400)의 성분은 동일한 참조번호에 0을 부가하여 표시한다. 대응 단자는 제1참조 번호와 같은 4를 구비하는 반면에 제3도에서는 제1 참조번호가 3이다.

제어회로(400)는 기능 본위로 형성되었다. 4개의 전압 분기회로(410)와 한개의 공유된 분기회로(410)는 게이팅된 8쌍의 다이오드 스위치의 상태를 제어하는데 이용되었다. 각각의 게이팅된 다이오드 쌍은 이 다이오드쌍에는 보호환영역(40)에 결합된 전극이 없는 점을 제외하면 제1도의 반도체 구조체(10)와 유사하였다. 트랜지스터(T10), (T10A)와, 대응하는 6개의 다른 트랜지스터(도해되지 않음)는 분기된 트랜지스터이다. 제1 전압 분기회로(410A)와 8쌍의 게이팅된 다이오드 스위치로 이루어진 모든 회로는 성분중 유전체 절연을 이용하는 14mm²만큼의 영역을 갖는 단일 집적회로 칩 상에 형성된다. 스위칭 시스템(400)과 함께 이용되는 게이팅된 다이오드 스위치의 평균 턴 온(turn on)시간은 300μS이다. 턴오프(turnoff)시간은 50μS이다. 각각의 분기회로(410B)의 평균 전력 소모는 5mW이다.

본 명서서에 설명된 실시예는 본 발명의 일반적인 원리를 설명하기 위한 것이다. 본 발명의 정신에 어긋남이 없이 여러가지로 변형될 수 있다. 실시예로서, 제3도의 트랜지스터(T6) 및 제4도의 트랜지스터)T60)는 제거될 수 있다. 이러한 경우에, 제3도의 트랜지스터(T5)의 콜렉터는 제어스위치(GDSC)의 애노드에 직접 연결되고, 제4도의 트랜지스터(T50)의 콜렉터는 스위치(GDSCO)의 애노드에 직접 연결된다. 더 나아가, 게이팅된 다이오드 스위치와 같은 다른 거전압 및 고전류 스위치는 적절한 제어회로가 이 스위치를 제어하기 우해 제공된다면 포토 다링톤쌍을 대신할 수 있을 것이다. 더 나아가, 전력원의 극성과 크기 및 회로구조가 이 기술분야에 잘 알려져 있는 바와 같이 적절히 변형되면 접합 트랜지스터는 전계효과 트랜지스터와 교체될 수도 있다. 저항(R1), (R2), (R3), (R4), (R5), (R6)은 표준 집적회로 저항이나 핀치 저항일 수 있다. 더 나아가, 전류 제한기는 여러가지 다른 형태의 저항이나 접합형 전계 효과 트랜지스터일 수 있다.

더 나아가, 각각의 스위치중 하나 이사의 부하스위치(GDS)가 제1도의 다이오드스위치(GDS1)와 유사하면 게이트와 캐소드(애노드)의 전위가 서로 가까와지게 하는 트랜지스터 즉, 트랜지스터(T1), ((T10A),(T10)...는 부하스위치(GDS)의 일부이고 단자(320)((420), (420)...)는 부하 스위치 GDS의 전극(50)(혹은 이와 등가물)에 직접 연결된다. 제한기(CL1), (CL10)는 각각의 고전압 스위치(GDSC)의 캐소드에 연결되는 대신 전압원(V2), (V20)에 각각 연결된다. 다이오드(D2), (D3)는 제어 스위치(GDSC)의 애노드에 공통 연결된 애노드, 제어 스위치(GDSC)의 게이트에 공통 연결된 게이트 스위치(GDSL3), (GDSL4)의 게이트에 직접 연결된 캐소드를 구비한, 스위치(GDSCO0)와 같은 제2의 제어용 다이오드 스위치가 부가될 경우 제거될 수 있다. 이 경우 스위치(GDSC0)의 캐소드는 쌍방향성 스위치(GDSL10), (GDSL2)의 게이트에 직접 연결된다. 더 나아가, 트랜지트서(T5), (T50)는 비교적 높은 전류 특성을 구비하도록 설계될 수 있다.

부하 스위치(GDSL)는 부하스위치(GDSL)를 통한 전류의 흐름이 이미 선택된 한계내에 있는 동안 단자 제1 분기회로(310A), (410A)에 의해 오프상태로 스위칭될 수 있다. 이 전류의 흐름이 이러한 한계 이상이면 부하 스위치(GDSL)를 오프상태로 스위치하는데 제2분기 회로(310B), (410B)가 필요하다.

Claims (1)

1. 전류가 흐를수 있는 제1 및 제2 주 단자와 이 전류를 허용하거나 방해하는 제어단자를 갖는 부하스위치(GDSL2)의 온 오프를 제어하는 회로에 있어서, 상기 부하스위치와 동일한 형태의 제어스위치(GDSC)와, 부하스위치(GDSL2)의 제어 단자에 접속된 제어스위치의 제2 출력단자(332)와, 제1 (330) 및 제2 (332)단자사이의 도전을 제어하도록 제어스위치(GDSC)에 접속된 제1 분기회로(310A)와, 제어스위치(GDSC)에 접속된 제2 분기회로 (310B)를 구비하며; 제1 분기회로(310A)는 제1 전위원(V1)에 접속되도록 적용되고; 제1 출력단자(330)가 미리 선택된 전위레벨보다 훨씬 낮은 전위레벨이면 제2 분기회로(310B)가 제어스위치(GDSC)의 제1 출력단자(330)에 전류를 공급하도록 적용된 제2 전위원(V2)에 접속되도록 적용되며, 트랜지스터(T1)가 부하스위치(GDSL2)의 주 단자(X0)와 제어단자(332)에 접속되고, 이 트랜지스터(T1)는 부하스위치(GDSL2)의 제어단자가 상기 부하스위치의 좀더 빠른 턴온을 허용하도록 상기 주단자에 대하여 효율적으로 단락회로화 시키기 위해 선택적으로 적용되는 것을 특징으로 하는 고전압 고체 스위치용 제어회로.