KR850001845Y1 - 수직 톱니파 제어장치 - Google Patents

수직 톱니파 제어장치 Download PDF

Info

Publication number
KR850001845Y1
KR850001845Y1 KR2019830011120U KR830011120U KR850001845Y1 KR 850001845 Y1 KR850001845 Y1 KR 850001845Y1 KR 2019830011120 U KR2019830011120 U KR 2019830011120U KR 830011120 U KR830011120 U KR 830011120U KR 850001845 Y1 KR850001845 Y1 KR 850001845Y1
Authority
KR
South Korea
Prior art keywords
transistor
output
vertical
gate
divider
Prior art date
Application number
KR2019830011120U
Other languages
English (en)
Other versions
KR850005516U (ko
Inventor
김영석
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019830011120U priority Critical patent/KR850001845Y1/ko
Publication of KR850005516U publication Critical patent/KR850005516U/ko
Application granted granted Critical
Publication of KR850001845Y1 publication Critical patent/KR850001845Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

수직 톱니파 제어장치
제1도는 본 고안에 의한 수직 톱니파 제어장치의 회로도.
제2도는 제1도 장치의 설명에 필요한 파형도.
본 고안은 수직 톱니파 제어장치에 관한 것이며, 특히 특징상태하에서 주파수 분할방식의 수직 톱니파 발생기내에 트리거를 차단하기 위한 제어장치에 관한 것이다.
텔레비전 수상기내의 수직 톱니파 발생기는 발진 주파수 조정을 피하기 위하여 수평 발진주파수를 분할 하여서 수진 발진주파수를 얻어내는 주파수 분할방식의 디지탈 분주장치를 사용하는 종류가 있다.
이러한 종류의 장치에서 비데오 테이프 플레이어(VTR)의 작동을 정지화면 재생이나 고속화면 재생 등과 같은 특수재생으로 하였을 때에는 텔레비전 수신기 외부 입력신호의 수직 주파수가 내부의 수직주파수와 편차가 생기게되어 60(Hz)에 일치되지 않는 경우가 있는데 이때에는 고정주파수 분할회로의 작동이 동기가 맞지 않으므로 화면에흔들림이 발생된다.
따라서 본 고안의 목적은 상기된 바와같이 VTR의 특징 재생시에도 텔레비전 수상기의 화면이 흔들리지 않도록 주파수 분할기의 내부 트리거를 차단시키고 입력신호인 수직동기 신호만을 이용하여 트리거 되게 하는 제어장치를 제공하는 것이다.
이하 첨부된 도면을 참조하면서 본 고안을 더욱 상세히 설명하면 다음과 같다.
제1도에서는 본 고안에 의한 수직톱니파 제어장치의 회로도가 도시되어 있다. 2H발생기(1)는 수평주파 수의 2배주파수를 갖는 주파수의 발진회로이며, 2H 발생기(1)의 출력이 연결된 분주기(2)는 주파수 분할 회로로서 2H 발생기에서 입력된 신호를 주사신의 수로서 분할하여 수직 발진주파수를 얻도록 되어있고,내부에 자동적으로 주사선 수로 분할되도록 하는 개수용 내부 트리거 회로를 갖고 있으며 정상상태에서는 일정한 수직 주파수를 발생시킨다(예를듣자면, NTSC 방식에서는 2H=31468Hz이며, 이때 수직주파수는 2H의 525분할이 되어 59.94Hz가 된다).
또한 등기분리기(3)의 출력은 판별장치(4)내부의 AND 게이트(G1)의 입력 (a)에 연결되어 있으며, 외부에서 공급된 영상신호에서 동기 신호만을 유출하여서 이러한 수직 동기 신호출력이 분주기(2)에 인가되도록 하여 동기된 수직 톱니파 신호를 발생시킨다. 정상상태인 경우에 분주기(2)의 분주장치는 동기분리기(3)의 수직 동기 출력에만 동시되며 주파수 분할을 위한 트리기로서 작동되지 않는다.
판별장치(4)는 입력신호의 상태를 판별하기 위한 회로이며, 판별장치(4)는 미러(mirror)회로를 구성하는 트랜지스터(TR3,TR4), 차동증폭기를 구성하는 트랜지스터(TR1,TR5), 스위칭트랜지스터(TR5), 저항(R1,R3), 콘덴서(Cl,C2) 및 AND 게이트(Gl)으로 구성되어 있다. 판별장치(4)의 출력은 AND게이트(G1)의 출력이 되며 분주기(2)의 리세트 입력에 연결된다.
이제 제2도의 파형 a,b,c및 d를 참조하면서 판별장치(4)의 작동을 설명하겠다. 파형(a)은 정상 상태일때 동기분리기(3)에서 유출되는 출력 파형이다.
이러한 파형(a)은 저항(Rl)과 콘텐서(Cl)으로 구성된 적분회로에서 적분되어서 파형(b)이 되며, 파형(b)는 트랜지스터(TR1)의 베이스에 인가된다.
이때의 파형(b)의 전압(V)이 트랜지스터(TR2)의 베이스 바이어스 전압(Vl)보다 낮기 때문에 트랜지스터(TR1)는 도통되고(ON 상태)트랜지스터(TR2)는 차단된다(off 상태).
트랜지스터(TR2)가 차단된 상태이므로 트랜지스터(TR3)도 차단상태가 되며 밀러(mirror) 트랜지스터도 차단된다. 그러므로 트랜지스터(TR4)이 도통되어 있으므로 트랜지스터(TR1)의 에미터와 콜랙터를 통한 전류는 트랜지스터(TR1)의 베이스에 가해져서 트랜지스터(TR5)가 도통된다. 따라서 트랜지스터(TR5)의 에디터가 접지되어 있으므로 AND게이트(Gl)의 입력단자(b)는 논리 “0”의 상태가 된다. 결국 AND 게이트(b)의 입력단자(b)를 논리 “0”의 상태로 한다는 것은 AND 게이트(Gl)의 출력을 없이 하는 것이므로 분주기(2)의 외부트리거 리셀트 단자로 동기분리기(3)의 신호가 공급되지 못하게 하므로, 이때에는 분주기(2)의 출력은 2H 발생기(1)의 출력신호(2H 신호)를 주사선수로 분할한 수직 톱니파가 되는 것이다.
한편 VTR의 특정상태, 즉 정지화면 또는 고속화면 재생등과 같은 상태의 재생시에는 동기분리기(3)의 출력파형이 파형(c)가 되며, 이 파형(c)는 적분회로(Rl,C2)에서 적분되어 파형(d)가 되고, 이 파형(d)는 트랜지스터(TR1)의 베이스에 인가된다. 이때 파형(d)의 전압(V)가 트랜지스터(TR2)의 베이스에 가해지는 전압(Vl)보다 크게되므로 트랜지스터(TR1)는 차단상태가 되며 트랜지스터(TR2,TR3,TR4)는 도통이 된다.
따라서 트랜지스터(TR5)는 차단상태가 되므로 AND 게이트(G1)의 입력단자(b)에는 논리 “1”의 소정전압이 가해진다. 그러므로 AND 게이트(Gl)가 열리게 되어서 동기분리기(3)의 출력인 수직 동기 신호는 AND 게이트(Gl)을 통하여 분주기(2)의 리셀트 단자에 인가되며, 이 수직동기 신호에 의하여 수직 톱니파를 발생시키도록 하여 재생화면의 흔들림을 제거할 수 있는 것이다.
이상과 같이 본 고안에 따르면 외부의 특정상태 즉, VTR의 고속화면 재생, 정지화면 재생 등과 같은 특정상태에서의 수직 동기신호와 텔레비전 수상기 내부 수직동기 신호의 비동기에 의한 재생화면의 흔들림을 방지할 수 있는 것이다.

Claims (1)

  1. 분주기(2),2H 발생기(1), 동기분리기(3)으로 구성된 수직 톱니파 발생장치에 있어서, 상기 동기분리기(3)의 출력을 AND 게이트(G1)의 입력(a)에 연결함과 동시에 적분회로(R1,C1)에 연결하고, 직분회로의 출력을 트랜지스터(TR1,TR2)로 구성된 차동 증폭기의 트랜지스터(TR1)의 베이스에 연결하며, 트랜지스터(TR5,TR4)로 구성된 전류 밀러장치의 트랜지스터(TR4)와 트랜지스터(TR1)의 연결점을 트랜지스터(TR5)의 베이스에 외결함과 동시에 트랜지스터(TR5)의 출력을 상기 AND 게이트(G1)의 입력 (b)에 연결하되, AND 게이트(G1)의 출력을 상기 분주기(2)의 리셀트 단자에 연결하여된 수직 톱니파 재어장치.
KR2019830011120U 1983-12-26 1983-12-26 수직 톱니파 제어장치 KR850001845Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019830011120U KR850001845Y1 (ko) 1983-12-26 1983-12-26 수직 톱니파 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019830011120U KR850001845Y1 (ko) 1983-12-26 1983-12-26 수직 톱니파 제어장치

Publications (2)

Publication Number Publication Date
KR850005516U KR850005516U (ko) 1985-08-10
KR850001845Y1 true KR850001845Y1 (ko) 1985-08-28

Family

ID=70160814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019830011120U KR850001845Y1 (ko) 1983-12-26 1983-12-26 수직 톱니파 제어장치

Country Status (1)

Country Link
KR (1) KR850001845Y1 (ko)

Also Published As

Publication number Publication date
KR850005516U (ko) 1985-08-10

Similar Documents

Publication Publication Date Title
US5402488A (en) Method and apparatus for modifying a video signal
US3580991A (en) Automatic time correction circuit for color tv signals
US4942472A (en) Detection circuit for a video tape recorder signal
JPH04271685A (ja) 同期信号復元回路
US4531154A (en) Interface for a video display processor arranged to provide an overlay on a video display
KR0139947Y1 (ko) 캠코더의 문자신호 표시장치
KR850001845Y1 (ko) 수직 톱니파 제어장치
US4365270A (en) Dual standard vertical deflection system
US4992872A (en) Method of synchronizing the horizontal deflection of electron beams in television receivers
US4795949A (en) Deflection current correction circuit
CA1238975A (en) Television sync signal processing circuit
EP0024860B1 (en) Dual standard television vertical deflection system
US4766506A (en) Processing circuit for television sync signals produced from a recording medium for preforming a non-interlaced display
US3723647A (en) Apparatus for recording television images on film
US4849830A (en) Picture stabilizing circuit for generating a forced synchronizing signal
JPH0715623A (ja) ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置
GB2204461A (en) Synchronizing-signal separation circuit
KR880002750Y1 (ko) 발신진호 조절회로
KR930007502Y1 (ko) 캠코더의 수평동기 신호발생 장치
CA1166705A (en) Phase detector circuit
KR890004240Y1 (ko) 비데오 테이프 레코더용 백색잡음 제거장치
KR910006141Y1 (ko) Vtr의 영상신호 무신호시 멜로디 발생 장치
KR930008447Y1 (ko) 자화면의 색부 반송파신호 동기회로
KR940002196Y1 (ko) 휘도신호분리회로
KR910007190Y1 (ko) 문자표시 장치의 문자표시 안정회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940705

Year of fee payment: 10

EXPY Expiration of term