KR850001735Y1 - 쌍안정 멀티바이브레이타 회로 - Google Patents

쌍안정 멀티바이브레이타 회로 Download PDF

Info

Publication number
KR850001735Y1
KR850001735Y1 KR2019830010772U KR830010772U KR850001735Y1 KR 850001735 Y1 KR850001735 Y1 KR 850001735Y1 KR 2019830010772 U KR2019830010772 U KR 2019830010772U KR 830010772 U KR830010772 U KR 830010772U KR 850001735 Y1 KR850001735 Y1 KR 850001735Y1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
turned
capacitor
switch
Prior art date
Application number
KR2019830010772U
Other languages
English (en)
Other versions
KR850005500U (ko
Inventor
김범훈
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019830010772U priority Critical patent/KR850001735Y1/ko
Publication of KR850005500U publication Critical patent/KR850005500U/ko
Application granted granted Critical
Publication of KR850001735Y1 publication Critical patent/KR850001735Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

쌍안정 멀티바이브레이타 회로
제1도는 본 고안의 회로도.
제2도는 종래의 회로도.
* 도면의 주요부분에 대한 부호의 설명
Q1,Q2: 트랜지스터 R1~R8: 저항
D1~D3: 다이오드 C1,C2: 콘덴서
SW1: 스위치
본 고안은 쌍안정 멀티바이브레이타의 출력출이 오프(OFF)되었을 때는 출력트랜지스터도 오프되게 하고 입력스위치 온, 오프(ON,OFF)시의 채터링(chattering)에 의하여 오동작되는 것을 방지하였으며, 펄스발생회로와 부하 구동회로를 생략한 쌍안정 멀티바이브레이타 회로의 구성개량에 관한 것이다.
종래에 쌍안정 멀티바이브레이타는 입력에 연결된 스위치를 ON시키는 시간이 길어질때, 멀티바이브레이타가 동작하지 않게되는 것을 방지하기 위하여 별도의 펄스발생회로가 구성되어 있고, 출력에는 부하구동회로가 구성되어 있으므로 회로가 복잡하였으며, 또한 부하측에 공급되는 전원이 OFF되어도 멀티바이브레이타의 출력트랜지스터는 OFF되지 못하고 계속 ON되어 있으므로 전력소비가 많았으며, 입력신호의 길이가 일정해야 되기 때문에 스위치의 채터링에 의한 오동작이 발생하는 결점이 있었다.
본 고안은 이와같은 문제점을 해결하기 위하여 쌍안정 멀티바이브레이타 회로에서 엔피엔(NPN)트랜지스터와 피엔피(PNP)트랜지스터가 서로 한쪽이 ON되면 다른쪽도 ON상태로 래치(Latch)시키고, 한쪽이 OFF되면 다른쪽도 OFF상태로 래치되게 바이어스 저항과 콘덴서를 연결하고, 반전신호의 상호영향을 없애는 다이오드를 연결하여서 된 것이다.
따라서 본 고안은 펄스발생회로와 부하구동회로가 없어도 되므로 구성이 간단할뿐 아니라 스위치의 채터링에 의한 오동작을 방지하고 부하측에 공급되는 전원이 OFF되면 출력트랜지스터도 OFF되게 하여 전력을 소비하지 않토록 한 것이다.
본 고안의 구성을 설명하면, 제1도와 같이, 트랜지스터(Q1)의 에미터는 저항(R1,R3)과 전원(Vcc)에 연결되고, 베이스는 저항(R2)을 지나 콘덴서(C1)와 저항(R4)에 각각 연결되며, 콜렉터는 저항(R5,R6)을 통해 콘덴서(C2)의 양단에 접속되고, 트랜지스터(Q2)의 에미터는 접지되고 베이스는 저항(R8)을 지나 접지됨과 동시에 저항(R7)에 연결되며 콜렉터는 저항(R4)과 다이오드(D3)를 지나 콘덴서(C1)양단에 연결되고, 스위치(SW1)의 일단은 접지되고 타단은 다이오드(D1,D2)를 지나 콘덴서(C1,C2)에 각각 연결하여서 된 것이다.
미설명 부호,: 출력, ⓗ, ⓘ, ⓙ : 회로 각부의 전위점, Q3,Q4: 트랜지스터, D4,D5: 다이오드, C3,C4,C5: 콘덴서, R9~R16: 저항, SW2: 스위치이다.
본 고안의 작용효과는 별첨 제1도와 같이 전원(Vcc)이 가해진 최초의 상태에서는 트랜지스터(Q1)의 베이스에는 바이어스가 걸리지않아 트랜지스터(Q1)가 OFF상태이므로 트랜지스터(Q2)의 베이스에도 바이어스가 걸리지 않아 트랜지스터(Q2)도 OFF상태가 된다.
따라서 출력에는 저항(R1,R2,R4)을 통해 전원(Vcc)전압이 걸리므로 하이(H)레벨이 되고, 출력에는 전원(Vcc)전압이 걸리지 못하므로 로(L)레벨이 된다.
이때 콘덴서(C1,C2)는 전류가 전혀 충전되지 못한 상태이므로 콘덴서(C1,C2)양단전압은 0볼트이다.
스위치(SW1)를 ON시키면 ⓗ점의 전위는 0볼트가 되므로 콘덴서(C1)와 저항(R2)을 통하여 트랜지스터(Q1)의 베이스에 마이너스(-)전위가 인가되어 트랜지스터(Q1)가 ON된다.
따라서 트랜지스터(Q1)의 에미터에서 콜렉터로 전류가 흐르게 되고, 이 전류는 저항(R5,R7)을 통하여 트랜지스터(Q2)의 베이스 전류가 되므로 트랜지스터(Q2)도 ON된다.
그러므로 트랜지스터(Q2)의 콜렉터 전위는 접지되어 스위치(SW1)를 OFF하여도 트랜지스터(Q1)의 베이스전위는 마이너스로 계속유지되므로 트랜지스터(Q1)는 계속 ON되어 있게되며, 트랜지스터(Q1)가 ON되어 있으므로 트랜지스터(Q2)도 계속 ON되어 있게되는 것이다.
따라서 출력은 L레벨이 되고, 출력은 H레벨이 되며, 스위치(SW1)가 ON되었을 때는 콘덴서(C1)에는 전원(Vcc)에서 저항(R1,R2)를 거쳐 전하가 충전되고 스위치(SW1)가 OFF되면 콘덴서(C2)에는 전하가 트랜지스터(Q1)의 콜렉터에서 저항(R6)과 콘덴서(C2)를 통해 저항(R7)을 지나 트랜지스터(Q2)의 베이스를 통해 충전된다.
이데 콘덴서(C2)에 충전된 전압은 약가 될을 알수 있다.
이 상태로 트랜지스터(Q1,Q2)가 ON상태로 유지하고 있다가 스위치(SW1)가 다시 ON되면 ⓙ점의 전위가 0볼트가 되므로 ⓘ점의 전위는가 된다.
그러므로 트랜지스터(Q2)의 베이스에는 ⓘ점의 마이너스 전위가 가해져서 트랜지스터(Q2)의 에미터전위 보다 마이너스 전위가 되므로 트랜지스터(Q2)가 OFF되어 트랜지스터(Q1)의 베이스전위가 높아지게 된다.
따라서 트랜지스터(Q1)도 OFF되며, 스위치(SW1)가 OFF되어도 트랜지스터(Q1)가 OFF되어 있으므로 트랜지스터(Q2)도 OFF되고, 트랜지스터(Q2)가 OFF되어 있으므로 트랜지스터(Q1)는 OFF상태를 계속 유지하게 되어 트랜지스터(Q1,Q2)는 모두 OFF되어 있게 된다.
이때 출력은 다시 H레벨로 되고, 출력은 L레벨이 됨을 알수 있으며, 스위치(SW1)를 OFF시키면 콘덴서(C1)에 충전된 전하는 저항(R2,R1,R3)을 통해 0볼트까지 방전된다.
그리고 스위치(SW1)를 다시 ON시키면 상기의 동작을 반복하게 되는 것이며, 스위치(SW1)가 ON되어 있는 시간, 즉 입력되는 펄스신호의 폭과 관계없이 안정된 동작을 하게되는 것이다.
본 고안의 쌍안정 멀티바이브레이타는 출력에 부하를 직접 연결시켜도 스위치(SW1)를 ON,OFF시킬때마다 부하가 ON상태였으면 OFF되고 부하가 OFF상태였으면 ON되며, 부하가 OFF되어 있을때에는 트랜지스터(Q1,Q2)는 모두 OFF되어 출력의 전위가 L레벨일때이므로 전력소비가 전혀없다.
제2도는 종래의 쌍안정 멀티바이브레이타의 회로도로서 저항(R9,R10)과 콘덴서(C3)로 구성된 펄스발생 회로가 있어야 됨을 알수 있다.
왜냐하면, 펄스발생회로가 없으면 스위치(SW2)가 ON되어 있는 시간이 콘덴서(C4,C5)에 충전된 전하가 방전되는 시간보다 긴경우에는 트랜지스터(Q3,Q4)의 콜렉터전위가 다이오드(D4,D5)의 순방향 전압강하와 같아져서 동작될 수 없게되기 때문이다.
또한 입력되는 펄스신호의 폭이 긴경우, 즉 콘덴서(C3)에 충전되는 시간이 길경우에도 정상적으로 동작되지 않는 것이다.
그리고 트랜지스터(Q4)가 OFF될 경우에도 트랜지스터(Q4)의 콜렉터 전위는 저항(R13)과 저항(R14,R15)로 분압된 전압이 되기 때문에 출력에는 부하 구동회로로서 스위칭회로를 별도로 접속해야 되는 것이다.
또한 부하를 OFF시키려면 트랜지스터(Q4)가 ON되어 있어야 되므로 계속 전력을 소비하게 되었으며, 입력되는 펄스신호의 길이가 일정해야 되기 때문에 스위치(SW2)의 채터링에 의하여 오동작하게 되는 경우도 많았던 것이다.
이와같이 본 고안의 쌍안정 멀티바이브레이타는 구성도 간단하고 스위치의 채터링에 의한 오동작발생의 염려가 없게된 것이며, 또한 출력이 OFF되면 전혀 전력을 소비하지 않으므로 절전의 효과도 얻을 수 있게 된 것이다.

Claims (1)

  1. NPN 트랜지스터와 PNP 트랜지스터가 서로 ON,OFF상태를 래치(Latch)하게 된 것에 있어서, 트랜지스터(Q1)의 에미터는 저항(R1,R3)과 전원(Vcc)에 연결되고, 베이스는 저항(R2)을 지나 콘덴서(C1)와 저항(R4)에 각각 연결되며, 콘덴서는 저항(R5,R6)을 통해 콘덴서(C2)의 양단에 접속되고, 트랜지스터(Q2)의 에미터는 접지되고 베이스는 저항(R8)을 지나 접지됨과 동시에 저항(R7)에 연결되며, 콜렉터는 저항(R4)과 다이오드(D3)를 지나 콘덴서(C1) 양단에 연결되고, 스위치(SW1)의 일단은 접지되고 타단은 다이오드(D1,D2)를 지나 콘덴서(C1, C2)에 각각 연결하여서 된 쌍안정 멀티바이브레이타 회로.
KR2019830010772U 1983-12-17 1983-12-17 쌍안정 멀티바이브레이타 회로 KR850001735Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019830010772U KR850001735Y1 (ko) 1983-12-17 1983-12-17 쌍안정 멀티바이브레이타 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019830010772U KR850001735Y1 (ko) 1983-12-17 1983-12-17 쌍안정 멀티바이브레이타 회로

Publications (2)

Publication Number Publication Date
KR850005500U KR850005500U (ko) 1985-08-10
KR850001735Y1 true KR850001735Y1 (ko) 1985-08-16

Family

ID=70160533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019830010772U KR850001735Y1 (ko) 1983-12-17 1983-12-17 쌍안정 멀티바이브레이타 회로

Country Status (1)

Country Link
KR (1) KR850001735Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450580B1 (ko) * 2002-07-08 2004-10-06 (주)청건축사사무소 출입문용 키박스장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450580B1 (ko) * 2002-07-08 2004-10-06 (주)청건축사사무소 출입문용 키박스장치

Also Published As

Publication number Publication date
KR850005500U (ko) 1985-08-10

Similar Documents

Publication Publication Date Title
EP0685921B1 (en) Capacitive charge pump, Bicmos circuit for low supply voltage
US4438353A (en) I2 L Circuit with a variable injector current source
JPH0231530B2 (ko)
US4774450A (en) Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode
JPS6162321A (ja) 電池エネルギー節約回路
KR850001735Y1 (ko) 쌍안정 멀티바이브레이타 회로
US4584520A (en) Switchable current source circuitry having a current mirror and a switching transistor coupled in parallel
US4965696A (en) Voltage doubling driving circuit for controlling a field effect transistor having a source load
US4636659A (en) Sample and hold circuit
US5258667A (en) Logic circuit for controlling a supply on drive pulses to regulate an output level
KR930009152B1 (ko) Ecl논리회로
JP2547863B2 (ja) ソースカップルドｆｅｔロジック形出力回路
US4734656A (en) Merged integrated oscillator circuit
US3596146A (en) High efficiency multivibrator
US4453140A (en) Oscillator using charge-discharge characteristics of a transistor junction
US5059826A (en) Voltage threshold generator for use in diode load emitter coupled logic circuits
JP3297256B2 (ja) 高速スイッチング回路
KR940000251Y1 (ko) 3진 인버터 회로
KR930006692Y1 (ko) 쇼트키 다이오드를 이용한 스위칭 시간 단축회로
KR930010877B1 (ko) 저전력소모용 발진회로
KR940002451Y1 (ko) 절전용 전원회로
KR930004803Y1 (ko) 스위칭 레귤레이터 장치
KR930005167Y1 (ko) 모드제어논리 스위치 회로
KR930005386Y1 (ko) 바이폴라 ttl인버터회로
JPS6016054B2 (ja) リレ−駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19910701

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee