KR840001141B1

KR840001141B1 - Gain control circuit

Info

Publication number: KR840001141B1
Application number: KR1019800004656A
Authority: KR
Inventors: 겐조우 아기까리; 마사유끼 가다꾸라
Original assignee: 소니 가부시끼 가이샤; 이와마 가즈오
Priority date: 1980-12-06
Filing date: 1980-12-06
Publication date: 1984-08-09
Also published as: KR830004721A

Abstract

An automatic gain control circuit provides a short recovery time and produces only a small ripple voltage with regard to the low-frequenc input. The mechanism consists of a variable gain amplifier and a control circuit. The control circuit has two rectifiers, two condensers that are respectively charged by the output of the rectifiers; and two resistors, which discharge each of the condensers. The gain amplifier is controlled by the oupput of the condenser; the output is the voltage between the discharging resistors.

Description

Gain control circuit

제1도는 종래의 이득제어회로의 일예를 도시한 회로도.1 is a circuit diagram showing an example of a conventional gain control circuit.

제2도는 재생상태시에 출력신호의 변화를 도시한 타임챠트.2 is a time chart showing a change of an output signal in a reproducing state.

제3도는 본 발명의 제1실시예를 도시한 개략 구성도.3 is a schematic structural diagram showing a first embodiment of the present invention.

제4도는 제1실시예의 구체적 구성도의 예를 도시한 회로도.4 is a circuit diagram showing an example of a specific configuration diagram of the first embodiment.

제5도는 제3도의 검파회로의 구체적 구성예를 도시한 회로도.5 is a circuit diagram showing a specific configuration example of the detection circuit of FIG.

제6도는 a,b 및 c는 제3도의 회로작동을 설명하기 위한 타임챠트.6 is a time chart for explaining the circuit operation of FIG.

제7도는 제어전압의 구체적인 예를 도시한 타임챠트.7 is a time chart showing a concrete example of the control voltage.

제8도는 본 발명의 제2실시예의 요부를 도시한 회로도.8 is a circuit diagram showing the main parts of a second embodiment of the present invention.

본 발명은 AGC회로(자동이득제어회로) 및 압축기(壓縮기) 등에 이용되는 이득제어회로에 관한 것이며 특히 제어신호가 낮은주파수로서 리플이 작으며, 복귀시간 (recovery time)을 짧게 얻을 수 있는 이득제어회로에 관한 것이다.The present invention relates to a gain control circuit used in an AGC circuit (automatic gain control circuit), a compressor, and the like. In particular, the control signal has a low frequency, a low ripple, and a gain capable of shortly recovering time. It relates to a control circuit.

제1도는 종래의 이득제어회로로 10을 도시한 것이며 입력단자 1로부터의 입력신호는 가변이득증폭기 2를 통하여 출력단자 3에 인가된다. 이러한 가변이득증폭기 2의 제어단자 4에는 제어회로부 5로부터의 제어신호가 공급되어서 이러한 제어 신호에 응답하여 상기 증폭기 2의 이득을 제어하게 되는데, 큰 레벨 입력시에는 이득을 낮추고, 작은 레벨 입력시에는 이득을 높힌다. 이러한 제어회로부 5는 증폭기 2의 출력측으로부터의 출력신호의 일부를 검파회로 6으로서 검출하고, 2단의 CR회로를 통하여 제어단자 4에 인가한다. 이러한 2단의 CR회로는 검파회로 6의 출력과 접지 사이에 저항 7과 콘덴서 8을 병렬 접속하며, 이러한 콘덴서 8의 출력과 상기 제어단자 4에 사이에 다이오드 11과 저항 12를 병렬로 접속하고, 제어단자 4와 접지사이에 콘덴서 13을 접속하여 형성된다.1 shows a conventional gain control circuit 10, in which an input signal from input terminal 1 is applied to output terminal 3 through variable gain amplifier 2. FIG. The control terminal 4 of the variable gain amplifier 2 is supplied with a control signal from the control circuit unit 5 to control the gain of the amplifier 2 in response to the control signal. The gain is decreased at the large level input and at the small level input. Increase the gain The control circuit section 5 detects a part of the output signal from the output side of the amplifier 2 as the detection circuit 6 and applies it to the control terminal 4 via the CR circuit of the two stages. This two stage CR circuit connects the resistor 7 and the capacitor 8 in parallel between the output of the detection circuit 6 and the ground, and connects the diode 11 and the resistor 12 in parallel between the output of the capacitor 8 and the control terminal 4, It is formed by connecting a capacitor 13 between the control terminal 4 and the ground.

이러한 종래의 이득제어회로 10에 있어서는 입력신호가 큰 레벨에서 작은 레벨로 급격히 변화할 때 복귀상태의 동작을 생각해보면, 제각기 콘덴서 8 및 13에 전하가 충전되어 있는 상태에서, 검파회로 6으로부터의 출력이 낮아져서 제각기 콘덴서 8 및 13의 축적전하가 저항 7,12를 통하여 방전하게 된다. 즉, 콘덴서 8의 전하가 저항 7을 통하여 방전하고 그 다음에 콘덴서 13의 전하가 저항 12 및 저항 7을 통하여 방전한다. 그렇기 때문에, 콘덴서8의 전하가 어느 정도 방전을하면, 저항 12의 양단 전위차가 작아지므로, 저항 12를 통한 콘덴서 13의 방전전류는 극히 작게되며 콘덴서 13의 단자 전압, 즉 제어단자 4에로의 제어전압은 완만히 저하된다. 다음에 콘덴서 8의 전하가 어느 정도 방전된 후에는 콘덴서 13의 전하가 급격히 방전된다.In the conventional gain control circuit 10, when the input signal changes rapidly from a large level to a small level, considering the operation of the return state, the output from the detection circuit 6 in the state where the charges are charged in the capacitors 8 and 13, respectively. This lowers the accumulated charge of the capacitors 8 and 13, respectively, through the resistor 7,12. That is, the charge of the capacitor 8 is discharged through the resistor 7 and then the charge of the capacitor 13 is discharged through the resistor 12 and the resistor 7. Therefore, if the electric charge of the capacitor 8 discharges to some extent, the potential difference between the both ends of the resistor 12 decreases, so that the discharge current of the capacitor 13 through the resistor 12 is extremely small and the terminal voltage of the capacitor 13, that is, the control voltage to the control terminal 4, is reduced. Is slowly lowered. Next, after the charge of the capacitor 8 is discharged to some degree, the charge of the capacitor 13 is rapidly discharged.

그리고 제1도에 도시된 이득제어회로 10에 있어서는 입력신호의 레벨이 시각 t1에서 급격히 저하하고 출력단자 3에서의 출력신호는 제2도에 도시된 바와같은 시각 t1에서 일정시간이 경과된 시각 t2까지는 완만히 복귀하는데에 대하여, 시각 t2이후에서는 급속히 상기 제어전압이 낮아지므로 증폭기 2의 이득이 증가되어 출력신호는 급속히 복귀한다. 이에 대하여, 일단의 CR회로를 이용하는 경우에는, 제2도 점선에서 표시된 바와같이 지수 계수의 곡선에 따라서 출력레벨의 변화가 생긴다.In the gain control circuit 10 shown in FIG. 1, the level of the input signal is drastically reduced at time t1, and the output signal at the output terminal 3 is time t2 at which time has elapsed at time t1 as shown in FIG. Since the control voltage decreases rapidly after time t2, the gain of the amplifier 2 is increased and the output signal returns rapidly. In contrast, in the case of using a CR circuit, a change in output level occurs in accordance with the curve of the exponential coefficient, as indicated by the dotted line in FIG.

다음에 입력신호레벨이 급격히 상승하는 시각(attack)상태시에는 검파회로 6에서의 출력전압이 상승하므로 다이오드 11이 도통되어 콘덴서 13을 급속히 충전하고 빠른 시각 시간이 얻어진다.Next, when the input signal level rises sharply, the output voltage from the detection circuit 6 rises, so that the diode 11 is turned on to rapidly charge the capacitor 13, thereby obtaining a fast visual time.

그런데, 입력신호 레벨이 작은 상태에서의 시작 상태시에는 검파회로 6에서의 출력전압이 낮아지므로 다이오드 11을 도통시킬 수 있을 만큼의 전압이 얻어지지 아니하므로 이 경우에는 저항 12를 통하여 콘덴서 13을 충전하게 된다. 그러므로 제1도의 종래의 이득제어회로 10에 있어서는 입력신호가 작을 경우에, 예를들어 수백밀리조 정도로 늦어지고 출력신호의 오버슈트가 될 수 없어 용도가 제한되어져 버리는 결점이 있다.However, in the start state when the input signal level is small, the output voltage of the detection circuit 6 decreases, so that a voltage sufficient to conduct the diode 11 is not obtained. In this case, the capacitor 13 is charged through the resistor 12. Done. Therefore, in the conventional gain control circuit 10 of FIG. 1, when the input signal is small, it is delayed by, for example, several hundred milliseconds, and the output signal cannot be overshooted.

본 발명은 이러한 종래의 결점을 제거하기 위한 것에 관한 것이며, 재생시간을 100밀리초 정도로서 즉, 빠른시작 시간(예를들어 수백마이크로초 정도)을 얻을 수 있음과 동시에, 입력신호가 낮은 레벨의 경우에서 정상적인 작동을 행할 수 있도록 제어회로를 포함한 이득제어회로를 제공하는 목적을 갖고 있다.The present invention is directed to eliminating this conventional drawback, and provides a playback time of about 100 milliseconds, i.e. a fast start time (e.g., several hundred microseconds), and a low level of input signal. The purpose of the present invention is to provide a gain control circuit including a control circuit so as to perform normal operation.

이하, 본 발명에 의한 실시예를 첨부된 도면을 참조하면서 상세히 설명하겠다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 제1실시예를 도시한 것이며, 이득제어회로 20의 입력단자 1과 출력단자 3의 사이에 가변이득증폭기 2가 삽입접속되어 있다. 이것의 가변이득 증폭기 2는 예를들어 VCA(전압제어형 증폭기)를 사용한 것으로서, 구체적회로는 여러 가지의 것이 공지되어 있으므로 설명을 생략하겠다.3 shows a first embodiment of the present invention, in which a variable gain amplifier 2 is inserted between an input terminal 1 and an output terminal 3 of a gain control circuit 20. As shown in FIG. The variable gain amplifier 2 uses, for example, a VCA (voltage controlled amplifier), and various circuits are known, and thus description thereof will be omitted.

이러한 가변이득증폭기 2의 제어단자 4에는, 제어회로부 15에서의 출력신호가 인가되어지며, 이러한 제어신호에 응답하여 변이득증폭기 2의 이득을 제어한다. 또한 이러한 이득제어회로 20을 예를들어 AGC회로(자동 이득제어회로) 및 압축기로서 이용하는 경우에는, 제어회로부 15를 출력단자 3에서의 출력신호 중 일부를 정류 평활하여 제어전압 VC를 제어단자 4에 인가함과 동시에, 상기 가변이득증폭기 2에서는 그 이득 G가 예를들어 G=k/Vc, 그리고 G=ke-V의 관계식이 적용되어지므로 큰 레밸입력시에는 이득 G가 작아지고, 작은 레벨입력시에는 이득 G를 높혀서 자동이득제어 및 신호압축 등의 작동을 행하게 된다.The output signal from the control circuit section 15 is applied to the control terminal 4 of the variable gain amplifier 2, and the gain of the variable gain amplifier 2 is controlled in response to the control signal. When the gain control circuit 20 is used as, for example, an AGC circuit (automatic gain control circuit) and a compressor, the control circuit section 15 is rectified and smoothed out of a part of the output signal at the output terminal 3 to control voltage VC to the control terminal 4. In addition, in the variable gain amplifier 2, the gain G is applied, for example, G = k / Vc and G = ke-V, so that the gain G becomes small at the large level input, and the small level input. In this case, the gain G is increased to perform automatic gain control and signal compression.

다음에 제어회로부 15에 있어서는 이득제어회로 20의 출력단자 3에서의 출력신호를 제1의 검파회로 21 및 제2의 검파회로 22로서 제각기 검출한다. 제1의 검파회로 21에서의 출력은, 저항 27을 통하여 상기 제어단자 4에 인가된다. 이러한 저항 27과 제어단자 4사이는 제 1의 덴콘서 23을 통하여 접지되며, 제1의 콘덴서 23은 상기 제1의 검파회로 21에서의 출력에 의하여 충전된다. 이러한 콘덴서 23에 축적된 전하는 제1의 저항 25를 통하여 방전된다. 제2의 검파회로 22의 출력단자는 제2의 콘덴서 24와 제2의 저항 22의 병렬접속을 통하여 접지되며, 제2콘덴서 24는 제2의 검파회로 22에서의 출력에 의하여 충전되고, 제2의 저항 26을 통하여 방전된다. 또한 상기 제1의 저항 25의 타단은 제2의 콘덴서 24의 출력단(비접지단)에 접속되어지며, 제2의 콘덴서 24의 출력저압이 제1의 저항 25의 타단에 인가되어진다. 검파회로 22에 과도적으로 큰 전류를 흐르게 되는 경우에는, 제1의 검파회로 21의 출력에 접속된 저항 27과 같은 저항을 22의 출력에 접속하는 것이 좋다.Next, the control circuit unit 15 detects the output signal from the output terminal 3 of the gain control circuit 20 as the first detection circuit 21 and the second detection circuit 22, respectively. The output from the first detection circuit 21 is applied to the control terminal 4 via the resistor 27. The resistor 27 and the control terminal 4 are grounded through the first capacitor 23, and the first capacitor 23 is charged by the output from the first detection circuit 21. Charges accumulated in the capacitor 23 are discharged through the first resistor 25. The output terminal of the second detection circuit 22 is grounded through the parallel connection of the second capacitor 24 and the second resistor 22, and the second capacitor 24 is charged by the output from the second detection circuit 22, Discharge through resistor 26. The other end of the first resistor 25 is connected to the output terminal (non-ground terminal) of the second capacitor 24, and the output low pressure of the second capacitor 24 is applied to the other end of the first resistor 25. When an excessively large current flows through the detection circuit 22, it is preferable to connect a resistor, such as the resistor 27 connected to the output of the first detection circuit 21, to the output of 22.

또한, 검파회로 21,22에서는 능동형의 검파회로를 사용하기에 호적하며, 예를들어 제4도에 도시되어 있는 바와 같이 연산증폭기 33의 출력측에 다이오드 34를 삽입 접속하여, 이러한 다이오드 34에서의 출력을 연산 증폭기 33의 부극성 입력단자에 궤환(부궤환)하도록 한 구성의 검파회로 31,32를 이용할 수 있다. 그리고 제2의 검파회로 32의 출력과 제1의 저항과 사이에는 완층증폭기 35를 삽입 접속한다.In addition, it is suitable to use an active detection circuit in the detection circuits 21 and 22. For example, as shown in FIG. 4, a diode 34 is inserted into the output side of the operational amplifier 33 so that the output from such a diode 34 is achieved. Can be used as detection circuits 31 and 32 configured to feedback (negative feedback) to the negative input terminal of the operational amplifier 33. A slow amplifier 35 is inserted between the output of the second detection circuit 32 and the first resistor.

또한, 제5도는 전파정류형의 검파회로 41의 일예를 도시하였고, 검파회로 41의 입력단자 42에서의 교류의 정극성 부분을 연산증폭기 43 및 다이오드 44에 의하여 정극성 전압으로서 취출하며, 상기 교류의 부극성 부분을 인버터 45로서 반전하여 연산증폭기 46 및 다이오드 47을 통하여 정극성 전압으로서 취출하고, 이것을 검파회로 41의 출력단자 48에 인가한다. 그러므로 검파회로 41을 상기 검파회로 21,22로서 사용할 수 있다.5 shows an example of the full-wave rectifying detection circuit 41, and extracts the positive portion of the alternating current at the input terminal 42 of the detection circuit 41 as the positive voltage by the operational amplifier 43 and the diode 44. The negative portion of is inverted as an inverter 45, taken out as a positive voltage through the operational amplifier 46 and the diode 47, and applied to the output terminal 48 of the detection circuit 41. Therefore, the detection circuit 41 can be used as the detection circuits 21 and 22.

이러한 구성을갖는 이득제어회로 20에 있어서 입력신호의 레벨이 낮아질 경우에 이득을 증가시키도록 한 복귀상태시의 작동을 설명하겠다. 여기에 서제각기의 콘덴서 23,24에 축적된 전하를 방전시키는데 있어서 우선, 제2으 콘덴서 24의 전하가 저항 26을 통하여 방전된 후에 제1의 콘덴서 23의전하가 저항 25를 통하여 방전하도록 한다. 그러므로, 콘덴서 24의단자전압이 저항 25의 접지측의 단자에 인가되므로 저항 25의 양단자 사이 전압이 낮아지면 콘덴서 23에서의 방전전류는 극히 작게되어, 제어단자 4의 제어전압은 완만히 하강하는 한편, 콘덴서 24의 전하가 어느정도 방전되면, 저항 25의 양단자 사이 전압이 높아져서 콘덴서 23에서의 방전전류가 많이 흐르게 되어 상기 전압은 급속히 하강한다.In the gain control circuit 20 having such a configuration, the operation in the return state to increase the gain when the level of the input signal is lowered will be explained. Here, in discharging the charges accumulated in the capacitors 23 and 24 of the respective capacitors, first, the charge of the second capacitor 24 is discharged through the resistor 26, and then the charge of the first capacitor 23 is discharged through the resistor 25. Therefore, since the terminal voltage of the capacitor 24 is applied to the terminal on the ground side of the resistor 25, when the voltage between both terminals of the resistor 25 decreases, the discharge current in the capacitor 23 becomes extremely small, while the control voltage of the control terminal 4 falls gently. When the electric charge of the capacitor 24 is discharged to some extent, the voltage between both terminals of the resistor 25 increases, so that a large amount of discharge current flows in the capacitor 23 and the voltage drops rapidly.

그러므로, 예를들어 제3도의 제각기 검파회로 21,23에 제5도의 전파정류회로 41을 이용한다면, 이러한 검파회로 21,22에서의 출력은 제6도 a,b의 점선으로 제각기 표시된 바와 같이, 그리고 제1, 제2의 콘덴서 23,24의 단자전압은 예를들어 제6도 a,b에서 실선으로 제각기 표시되어 진다. 또한, 제3도의 저항 25의 양단자 사이에 인가되는 전압은 제6도 a의 전압에서 제6도 b의 전압차이에서 인용되어, 제6도 c에 의하여 표시된다. 또한 예를들어 제1의 콘덴서 23과 제1의 저항 25로 형성되는 RC병렬회로의 시정수를 100밀리초, 제2의 콘덴서 24와 제2의 저항 26으로 구성된 RC병렬회로의 시정수를 20밀리초로 하면, 반송 파주파수가 100Hz의 토은 버스트(tone bust) 신호를 제어회로부 15에 공급하여 취출된 제어전압을 제7도에서 실선으로 도시한다. 제7도 점선은 제2의 검파회로 22이하의 회로부가 없고, 저항 25를 직접 접지하여 얻어진 제어전압을 참고로서 도시한 것이다.Thus, for example, using the full wave rectifier circuit 41 of FIG. 5 in the detection circuits 21 and 23 of FIG. 3, the outputs of these detection circuits 21 and 22 are respectively indicated by the dotted lines in FIG. The terminal voltages of the first and second capacitors 23 and 24 are respectively indicated by solid lines, for example, in FIGS. Further, the voltage applied between both terminals of the resistor 25 in FIG. 3 is cited in the voltage difference in FIG. 6B from the voltage in FIG. 6A, and is represented by FIG. For example, the time constant of the RC parallel circuit formed of the first capacitor 23 and the first resistor 25 is 100 milliseconds, and the time constant of the RC parallel circuit composed of the second capacitor 24 and the second resistor 26 is 20. In milliseconds, a control voltage extracted by supplying a tone bust signal having a carrier frequency of 100 Hz to the control circuit section 15 is shown by the solid line in FIG. FIG. 7 is a reference diagram showing a control voltage obtained by directly grounding the resistor 25 without the circuit portion of the second detection circuit 22 or less.

여기에서, 100Hz정도의 저주파수의 신호가 입력되는 경우에, 본 실시예에서는 리플(ripple)이 극히 작아지므로, 파형왜곡 등이 없는 안정된 이득제어를 행하여 복귀시간은 1단의 CR회로를 이용한 경우와 거의 유사하게, 예를들어 100밀리초 정도로 짧아지게 된다.In this case, when a low frequency signal of about 100 Hz is input, the ripple becomes extremely small in this embodiment, so that stable gain control without waveform distortion or the like is performed, and the return time is the same as the case of using a single stage CR circuit. Almost similarly, it will be as short as 100 milliseconds, for example.

다음에 시작상태시에는 제각기 검파회로 21,22가 콘덴서 23,24를 제각기 급속히 충전하도록, 시작시간은 저항 27과 콘덴서 23의 시정수에 의하여 거의 결정되며, 예를들어 300 내지 500마이크로초로서 극히 짧게 하기가 용이하게 가능하다. 또한 시작상태시에는 제1의 검파회로 21측의 CR회로의 작동을 결정하므로서, 작은 레밸신호의 경우에도 종래의 제1단의 CR회로와 같이 정상의 작동을 행하게된다.The start time is then largely determined by the time constants of resistor 27 and capacitor 23, so that each detector 21,22 rapidly charges capacitors 23, 24, respectively, in the start state, for example 300 to 500 microseconds. It is easily possible to shorten it. In the start state, the operation of the CR circuit on the 21st side of the first detection circuit is determined, so that even in the case of a small level signal, the normal operation is performed as in the conventional CR circuit of the first stage.

제4도의 완충증폭기 35는 제2의 콘덴서 24의 출력전압이 낮아질 때, 제1의 콘덴서 23에서 저항 25를 통하여 흐르는 방전전류가 제2의 콘덴서 24에 흘러 들어가는 것을 방지하여 재생시간이 불필요하게 길게되는 것을 방지한다.The buffer amplifier 35 of FIG. 4 prevents the discharge current flowing through the resistor 25 in the first capacitor 23 from flowing into the second capacitor 24 when the output voltage of the second capacitor 24 decreases, thereby unnecessarily lengthening the regeneration time. Prevent it.

다음에, 본 발명의 제2의 실시예의 중요부분을 제8도에 도시한다. 제8도에 있어서는, 이득제어회로의 제어회로부 55만을 취출하여 표시하며, 다른 부분은 예를들어 제3도에 있어서의 구성과 같다. 이런 제어회로부 55에 있어서, 제1검파회로 61과 제2검파회로 62를 완충증폭기 68을 통하여 직렬로 접속하고, 제1의 검파회로 61의 출력단과 접지사이에는 제1의 콘덴서 63과 제1의 저항 65의 병렬회로를 접속하며, 제2의 검파회로 62의 출력단과 접지 사이에서 제2의 콘덴서 64를 접지시킨다. 또한 제2의 콘덴서 64에서의 방전전류를 흐르도록 제2의 검파회로 62와 병렬로 제2의 저항 66이 접속된다.Next, an important part of the second embodiment of the present invention is shown in FIG. In Fig. 8, only the control circuit section 55 of the gain control circuit is taken out and displayed, and other parts are the same as those in Fig. 3, for example. In this control circuit section 55, the first detection circuit 61 and the second detection circuit 62 are connected in series via a buffer amplifier 68, and between the output terminal of the first detection circuit 61 and ground, the first capacitor 63 and the first detection circuit 61 are connected. The parallel circuit of resistor 65 is connected and the second capacitor 64 is grounded between the output terminal of the second detection circuit 62 and ground. In addition, the second resistor 66 is connected in parallel with the second detection circuit 62 so as to flow the discharge current in the second capacitor 64.

제2의 실시예에 있어서 제1의 콘덴서 63은, 제1의 검파회로 61에서의 출력에 의하여 충전되며, 제1의 저항 65를 통하여 방전되고, 제2의 콘덴서 64는 제2의 검파회로 62에서의 출력에 의하여 충전되며, 제2의 저항 66를 통하여 방전된다. 그런데, 제2의 저항 66의 일단이 제2의 콘덴서 64의 출력측에 접속되고 타단은 완충증폭기 68을 통하여 제1의 콘덴서 63의 출력단에 접속되어 있으므로, 콘덴서 63,64의 출력단들 사이 전압이 제2의 저항 66에 인가된다. 그러므로 복귀상태에는 상기 제1의 실시예와 동일하게 어느 시각을 경계로하여 완만한 전압강하와 급격한 전압강하를 순차 발생하며, 저주파수의 신호에 대하여는 왜곡이 작고, 복귀시간이 짧아진다. 또한 시작상태시에는, 능동형의 검파회로 61,62에 의하여 제각기 콘덴서 63,64가 제각기 급속히 충전되어지므로, 대단히 짧은 시작시간을 얻을 수 있게 된다.In the second embodiment, the first capacitor 63 is charged by the output from the first detection circuit 61, discharged through the first resistor 65, and the second capacitor 64 is the second detection circuit 62. It is charged by the output at and discharged through the second resistor 66. However, since one end of the second resistor 66 is connected to the output side of the second capacitor 64 and the other end is connected to the output terminal of the first capacitor 63 through the buffer amplifier 68, the voltage between the output terminals of the capacitors 63 and 64 is zero. 2 is applied to the resistance 66. Therefore, in the returning state, as in the first embodiment, gentle voltage drop and sudden voltage drop are sequentially generated at any time boundary, and the low frequency signal has low distortion and the return time is short. In the start state, the capacitors 63 and 64 are rapidly charged by the active detection circuits 61 and 62, so that a very short start time can be obtained.

또한 제1의 검파회로 61의 출력과, 제1의 콘덴서 63 및 제1의 저항 65로서 형성된 RC병렬회로의 사이에는 시작시간 결정용의 저항 67을 삽입 접속하므로서, 저항 67와 제2콘덴서 63에 의하여 시작시의 시정수가 결정된다. 또한 완충증폭기 68은 복귀시에 콘덴서 64의 방전전류가 콘덴서 63에 흘러들어가는 것을 방지하기 위한 것이다.A resistor 67 for determining the start time is inserted between the output of the first detection circuit 61 and the RC parallel circuit formed as the first capacitor 63 and the first resistor 65, thereby connecting the resistor 67 and the second capacitor 63. The time constant at the start is determined by. In addition, the buffer amplifier 68 is for preventing the discharge current of the capacitor 64 from flowing into the capacitor 63 upon return.

이상의 설명에서 명백히 알 수 있는 바와같이, 본 발명에 의한 이득제어회에 의하면, 2개의 검파회로들과, 이러한 검파회로에서의 출력에 의하여 제각기 충전되는 2개의 콘덴서와, 이러한 콘덴서들의 충전전하를 제각기 방전하기 위한 2개의 저항을 갖으며, 이러한 2개의 저항들 중 한쪽은 상기 2개의 콘덴서의 제각기 출력단 사이에 접속되며, 이러한 콘덴서들의 제각기 출력단 사이의 전압이 상기 한쪽의 저항에 인가되도록 하기 위한 제어회로부를 구비하여 이루어지는 것을 특징으로 하고 있다.As apparent from the above description, according to the gain control circuit according to the present invention, two detection circuits, two capacitors each charged by the output from the detection circuit, and the charge charges of these capacitors are respectively Two resistors for discharging, one of the two resistors being connected between the respective output terminals of the two capacitors, and a control circuit section for causing a voltage between the respective output terminals of the capacitors to be applied to the one resistor It is characterized by comprising a.

따라서, 종래기술에 의한 시작시간이 늦어져서, 입력레밸 범위으 제한을 받는다는 결점이 제거되며, 또한 저주파수의 입력신호에 의힌 리플이 작아지고, 복귀시간을 100밀리초 정도로 짧게 할 수 있는 이득제어 회로가 제공된다.Therefore, a gain control circuit that can eliminate the drawback that the start time according to the prior art is limited by the input level range is reduced, the ripple caused by the low frequency input signal is reduced, and the return time can be shortened to about 100 milliseconds. Is provided.

Claims

As described herein and illustrated in the figures, the variable gain amplifier includes a control circuit portion for controlling the gain of the variable gain amplifier, the control circuit portion being provided by two detection circuits and outputs from the detection circuits, respectively. Two capacitors to be charged and two resistors respectively discharging the charging charges of the capacitors, and are connected to respective output terminals of the two capacitors to convert the voltage between the respective output terminals of the capacitors to the one resistor. And applying one of the resistors as a discharge resistor and applying the output of the capacitor as the control voltage to the variable gain amplifier.