KR830002733B1 - Digital Control Process - Google Patents
Digital Control Process Download PDFInfo
- Publication number
- KR830002733B1 KR830002733B1 KR1019800005010A KR800005010A KR830002733B1 KR 830002733 B1 KR830002733 B1 KR 830002733B1 KR 1019800005010 A KR1019800005010 A KR 1019800005010A KR 800005010 A KR800005010 A KR 800005010A KR 830002733 B1 KR830002733 B1 KR 830002733B1
- Authority
- KR
- South Korea
- Prior art keywords
- control
- digital
- output
- input
- control system
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
내용 없음.No content.
Description
제1도는 측정모우드 주기와 제어모우드 주기간의 관계를 보인 설명도.1 is an explanatory diagram showing a relationship between a measurement mode period and a control mode period.
제2도는 본 발명에 의한 실시예의 블록선도.2 is a block diagram of an embodiment according to the present invention.
제3도는 본 발명의 제어시스템에 의한 측정모우드 주기동안의 동작에 대한 원리도.3 is a principle diagram of the operation during the measurement mode period by the control system of the present invention.
제4도는 본 발명의 제어시스템에 의한 제어모우드 주기 동안의 동작에 대한 원리도.4 is a principle diagram of an operation during a control mode cycle by the control system of the present invention.
제5도는 테이블 메모리로서 기능하는 ROM이 제어시스템의 입력측에 마련되는 제2 실시예에 대한 블록선도.5 is a block diagram of a second embodiment in which a ROM serving as a table memory is provided on an input side of a control system.
제6도는 제2실시예의 제어모우드 주기 동안의 동작에 대한 원리도.6 is a principle diagram for the operation during the control mode period of the second embodiment.
제7도는 본 발명의 게 3실시예에 대한 블록선도.7 is a block diagram of a third embodiment of the present invention.
제8도는 본 발정에 의한 제어시스템의 측정모우드 주기동안 ROM의 쓰기 및 기억과정을 보인 플로우 차트.8 is a flowchart showing a process of writing and storing a ROM during the measurement mode cycle of the control system according to the present estrus.
제9도는 제 2도.제3도,제5도,제7도에 도시한 제어회로에 대한 부분블록선도.9 is a partial block diagram of the control circuit shown in FIG. 2, FIG. 3, FIG. 5, and FIG.
제10도는 본 발명에 의한 제어회로의 동작에 대한 타이밍도.10 is a timing diagram for the operation of the control circuit according to the present invention.
원색의 사진이나 그림으로부터 양질의 인쇄영상을 재생시키는 일은 색의분리에 좌우된다. 색의 분리한 원색의 그림이 청, 녹 및 적색필터를 통과하여 각기 시안(cyan)색, 머젠터(magent)색, 황색 및 혹색분리를 행하는 일종의 처리공정이다. 인쇄영상의 재생을 위해서는 마스킹(masking), 즉 원색과 인쇄잉크식간의 차이를 조정하는 공정도 또한 수행된다. 종래의 방법인 광학카메라에 의한 색분리의 경우에는, 스캔너(scanner)가 원색의 가장밝은 영역과 어두운 영역을 전기적인 신호로 변환시켜 색의 분리와 마스킹을 행하는 한편 색의 명암을 조정함과 아울러 확대도 조정한다. 원래의 영상이 레이저나 백열전등등과 같은 광원으로부터 나온 광량을 변조시킴으로써 기록되지만, 이러한 광량의 변조특성은 일반적으로 비선형적이다.Reproduction of high quality printed images from primary color photographs or pictures depends on color separation. The picture of the primary color separated through the blue, green, and red filters is a kind of treatment process that separates cyan, magent, yellow, and deep color, respectively. In order to reproduce the printed image, a process of masking, that is, adjusting a difference between the primary colors and the printing ink type is also performed. In the case of color separation by an optical camera, which is a conventional method, a scanner converts the lightest and darkest areas of the primary colors into electrical signals to separate and mask colors, and to adjust the contrast of colors. Also adjust the magnification. Although the original image is recorded by modulating the amount of light from a light source such as a laser or an incandescent lamp, the modulation characteristic of this amount of light is generally nonlinear.
마찮가지로 레이저에 대해서도, 시간에 따른 광량의 변화는 불가피하다.Similarly, even with a laser, the amount of light changes with time is inevitable.
지금까지는 연속동작하는 아날로그 궤환제어시스템을 사용해왔다. 그러나 이 시스템은 아날로그 시스템에 내재된 온도드리프트(drift)와 같은 결점을 갖게되어, 시간지연이 광원의 변조특성에 좌우되기 때문에 고속기록시 제어가 불가능하며, 비 선형 특성을 고정하는데 어려움이 있었다.Until now, the analog feedback control system operated continuously was used. However, this system has the same drawbacks as temperature drift inherent in analog systems, which makes it impossible to control high-speed proxying because the time delay depends on the modulation characteristics of the light source.
본 발명의 주 목적은 변조기의 비선형 특성의 선형배열을 가능케하며, 온도트리프트 등과 같은 시간에 따른 변동에 기인한 다른 페단을 해소시켜주는 디지탈 제어처리공정을 마련해 주는데 있다.The main object of the present invention is to provide a digital control process that enables linear alignment of the nonlinear characteristics of the modulator and eliminates other pedans caused by fluctuations over time, such as temperature trips.
본 발명의 또 다른 목적은 전체 제어시스템의 입 ·출력 특성을 자유로이 소정의 특성으로 만듬으로써, 비선형 특성의 선형 배열외에, 제어기능을 일반화시켜주는 디지탈 제어처리공정을 마련하는데 있다.It is still another object of the present invention to provide a digital control processing step for generalizing a control function in addition to a linear arrangement of nonlinear characteristics by freely making input / output characteristics of the entire control system into predetermined characteristics.
장비의 동작을 선형화시키기 위해서 드리프트 등과 같은 제어대상의 시간에 따른 변동을 고정해야할 필요가 있을때, 제어대상의 출력치와 설정치(제어시스템에 대한 입력치)를 그 대상의 특정에 관여치않고 동일한 레벨로 제어할 수 있으면 편리할 것이다.In order to linearize the operation of the equipment, it is necessary to fix the change over time of the control object such as drift, so that the output value and the set value (input to the control system) of the control object are the same level without being concerned with the specification of the object. It would be convenient if you could control it with
본 발명의 요점은 역함수 테이블 메모리로서 RAM을 사용하는데 있으며, 전체제어시스템의 입력 및 출력은 장비의 동작시 측정시간에 따라 블랭킹(blanking)시간을 취하여 그 기간동안 제어대상의 입-출력특성을 측정하고, 이 측정입력은 RAM의 데이타로서 써넣어 기억하고 측정출력은 RAM의 어드레스로서 써넣어 기억하며 아울러 측정모드기간에 뒤따르는 제어모드 기간동안을 역함수 테이블 메모리로서 사용함으로써 동일한 레벨로 유지된다. 이 측정모우드 주기 및 제어모우드주기의 사이클을 제어할 대상에 알맞게 설정해 놓으면, 특성 드리프트 등과 같은 대상의 시간에 따른 변동이 고정될 수 있다. 본 발명에 의한 제어시스템의 입력측에 소정의 함수로서 기능하는 테이블 메모리를 만련 함으로써, 입-출력 특성이 어떤 소정의 톡성으로 될 수 있으며 따라서 제어기능이 일반화 된다.The main point of the present invention is to use RAM as the inverse function table memory, and the input and output of the whole control system take the blanking time according to the measurement time during the operation of the equipment and measure the input-output characteristics of the control object during the period. This measurement input is written and stored as data of RAM, and the measurement output is written and stored as address of RAM and maintained at the same level by using the control mode period following the measurement mode period as the inverse function table memory. When the cycles of the measurement mode cycle and the control mode cycle are set appropriately for the object to be controlled, variations in the object's time such as characteristic drift can be fixed. By satisfying the table memory functioning as a predetermined function on the input side of the control system according to the present invention, the input-output characteristic can be any predetermined talk and thus the control function is generalized.
상술한 바와 같은 본 발명의 디지탈 제어시스뎀에 의해 마련된 역함수 테이블 메모리에 의한 제어에 있어서는 블랭킹 시간동안에 대상의 고정데이터가 결정되므로 안정된 특성이 얻어지고 고속의 동작이 가능하며, 게다가 변조특성이 소정의 특성으로 변화될 수 있는 잇점이 있다.In the control by the inverse function table memory provided by the digital control system of the present invention as described above, since the fixed data of the object is determined during the blanking time, stable characteristics are obtained and high-speed operation is possible, and furthermore, modulation characteristics are predetermined. There is an advantage that can be changed to characteristics.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 제1도,제2도를 보면,(101)(103)는 각각 측정모우드 주기 동안(M)에 는 B접전 을 선택하고 제어모우드주기(S)동안에는 A점 을 선택한다. RAM(102)은 제어회로(107)를 통해 데이타(β)와 어드레스(α)를 한쌍으로 읽어 내고 써 넣는다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. 1 and 2, 101 and 103 select the B contact during the measurement mode period (M) and the A point during the control mode period (S), respectively. The
D/A 변환기(104)는 디지탈신호(α)에 의해 구동되고, 제어대상(105)는 아날로그신호(χ)에 의해 구동된다. A/D변환기(106)는 제어대상(105)의 아날로그 출력(Y)를 디지탈출력(y)로 변환시킨다.The D /
본 발명에 의한 제어시스템은 측정모우드 주기(M) 및 제어모우드 주기(S)동안에 제어동작을 수행할 수 있게끔 구성된다. 이와갈은 2종류의 모우드 주기동안의 제어원리 및 동작에 대해 설명을 하면 다음과 같다.The control system according to the present invention is configured to perform a control operation during the measurement mode period M and the control mode period S. Igagal describes the control principle and operation during two kinds of mode cycles as follows.
측정 모우드주기(M)Measurement Mode Period (M)
측정모우드주기(M)동안에 셀럭터(101)(103)은 각각 제2도에 표시한 B결점을 선택하므로, 그 회로구성은 제3도와 같이 표시할 수 있다. 제어회로(107)에서 출력된 디지탈 측정입력(χ)이 D/A변환기(104)에 인가 된 다음 아날로그신호(χ)로서 제어될 대상(105)에 인가되어 아날로그 출력(Y)을 발생시키며, 이어서 이아날로그 출력(Y)은 A/D 변환기(106)에 의해 디지탈신호(y)로 변환되어 제어회로(107)로 전달된다. 제어 될 대상의 입출력 특성에 따라서, 디지탈 측정입력(χ)과 A/D변환기(106)에 의해 변환된 제어대상(105)의 디지탈 출력(y)과의 관계는 다음의 방정식(1)으로 표시할 수 있다.During the measurement mode period M, the
y=f(χ) ‥‥‥(1)y = f (χ) ‥‥‥ (1)
이제제어회로(107)를 통과한 입력(χ)은 데이터(β)로서 RAM(102)의 어드레스(α)에 써 넣어진다. 어드레스(α)가 출력신호(y)와 동일하면, RAM(102)의 어드레스(α) 와 데이터(β)사이에 다음의 관계식이 성립된다.The input? Passed through the
a=f(β) ‥‥‥(2)a = f (β) ‥‥‥ (2)
따라서, 데이터(β)를 테이블 메모리로서 RAM(102)의 어드레스(α)로 호출하게 되면, 다음의 식이 나온다.Therefore, when the data β is called as the table memory at the address α of the
β=f-1(α) ‥‥‥(3)β = f- 1 (α) ‥‥‥ (3)
결론적으로 다음과 같은 역함수를 얻게된다.In conclusion, we get the following inverse function:
χ=f-1(y) ‥‥‥(4)χ = f -1 (y) ‥‥‥ (4)
이 역함수의 연산 및 측정모우드 주기(M)동안의 제회회로(107)동작을 설명하면 다음과 같다.The operation of the
제3도에서, 제어될 대상에 대한 입력(χ)은 D/A변환기(104)를 통한 디지탈 측정입력(χ)으로 주어지고, 이 대상(105)의 출력(Y)은 A/D변환기(106)를 통해 디지탈신호(y)로서 제어회로(107)에 인가된다. 따라서 디지탈 측정입력(χ)및 디지탈신호(y)는 둘다 어떤 정수로서 표시된다. 디지탈 측정입력(χ)의 값이In FIG. 3, the input χ to the object to be controlled is given to the digital measurement input χ through the D /
χ=χzχ1,χ2‥‥‥‥χN(5)χ = χ z χ 1 , χ 2 ‥‥‥‥ χ N (5)
(χn+1= χn+1)(χ n + 1 = χ n + 1 )
이고. 디지탈 측정입력치(χ)각각에 대한 디지탈신호치(y)가ego. The digital signal value (y) for each digital measurement input value (χ)
y=y0,y1,y2,‥‥‥‥yN(6)y = y 0 , y 1 , y 2 , ‥‥‥‥ y N (6)
이면, 제9도에 도시한 제어회로(107)의 동작은 다음과 같이 진행된다.On the other hand, the operation of the
1) χ의 값, 예를들어 χ0가 χ-카운터(115)에 세트되어, D/A 변환기(104)를 통해 제어될 대상(105)에 인가되면, y의 값, 예를들어 y0=f(χ0) A/D변환기(106)에 의해 얻어져서 y레지스터(112)에 세트된다. 이러한 동작은 제5도에 표시하였는데, 측정모우드의 시작은(21)이고, 출력(χ)를 준 후에 신호(y)를 얻는 단계는(22)이다.1) If the value of χ, for example χ 0, is set in the χ-
2) 데이터 χ0는 β레지스터(114)에 써넣어지고, 그 값은β로 취해진다. β는 제8도에서 β=χ(23)이다.2) The data χ 0 is written into the
3) y레지스터(112)로 부터 값y가 α카운터(113)에 써 넣어지고, 그 값은 a즉 제8도의 a=y(24)로서 취해진다.3) The value y is written from the
4) a카운터(113)를 a에서 a+c로 계수시킴으로써, β의 값은 RAM(102)의 a에서 a+c까지의 어드레스에 써넣어진다(여기서, c는 정수인 상수).4) By counting a
이것은 제8도에서 i=(25), a>amaχ(량, amaχ는 RAM 어드레스의 최대치)(26), 예(27), 아니오(28), 테이블 메모리에 어드레스(a) 및 데이터(β)로서 써넣음(29), i=i+1(30), a=a+1(31), i=c(32),예(33) 및 아니오(34)과 같이 각 단계로 표시된다.This is shown in FIG. 8 by i = (25), a> a maχ (amount, a maχ is the maximum value of RAM address) 26, yes (27), no (28), address a and data ( denoted at each step as written (29), i = i + 1 (30), a = a + 1 (31), i = c (32), yes (33) and no (34). .
5) χ값이(χ+1)로 변하여 상기 1)의 동작으로 되돌아간다. 이것은 제8도에서 χ=χ+1(35),χ>χN(36) 및 아니오(37) 단계로 표시된다.5) The χ value changes to (χ + 1), returning to the operation of 1) above. This is indicated by the steps χ = χ + 1 (35), χ> χ N (36) and no (37) in FIG.
6) χ값이 최종치 χN을 초과할 때. RAM(102)에 써넣는 동작이 정지된다. 이것은 제8도에서 아니오(38) 및 측정모우드 중단(39)의 단계로 표시된다.6) When the χ value exceeds the final value χ N. The operation to write to the
상기 동작 4)에 있어서, χ가 χ+1로 1씩 증가될 때 값(y)는 yn에서 yn+1로 반드시 1씩 증가되지 않으므로, 동일한 데이타가 어떤 어드레스에 써 넣어지지 않는 것을 방지하기 위해서 하나 이상의 어드레스에 써 넣어진다.In the above operation 4), preventing χ is the value (y) when a incremented by one to χ + 1 is not increased necessarily by 1 to y n + 1 from the y n, the same data does not written into any address To be written to one or more addresses.
(c)는 제어시스템에 알맞게 설정된다. 어드레스가 계수 완료한 후 RAM(102)의 기억용량이 초과하게되면 전해 써 넣기 동작이 행해지지 않는다. 상술한 처리공정은 제8도에서 플로우차트로 도시된다.(c) is set appropriately for the control system. If the storage capacity of the
제2도,제3도의 제어회로(107)에 대한 블록선도는 제9도에 표시한 바와같다.The block diagrams for the
제어 모우드주기(S)Control Mode Cycle (S)
제어모우드주기(S)동안에 선택기(101)(103)는 제2도의 회로에서 A접점을 선택하므로, 그 구성은 제4도와같이 도시된다. RAM(102)의 어드레스는 이 제어시스템에 대한 디지탈입력(ω(오메가)ω 의해 얻어지고 이 데이터는 출력(χ)로서 주어지고 아나로그출력(χ)는 D,A변환기(104)에서 주어져서 제어대상(105)에 인가되며, 따라서 출력(Y)가 얻어지며, 디지탈 출력(y)은 A/D 변환기(106)에 의해 주어진다. 따라서, 상술한 방정식(3), 즉 β=f-1(a)로 부터다음의 방정식을 얻을수 있다.During the control mode period S, the
χ=f-1 (ω)χ = f-1 (ω)
상술한 방정식(1)으로 부터, 제어시스템에 대한 입력(ω)과 제어된 대상(105)의 디지탈 출력(y)간의 관계식은 다음의 식으로 된다.From the above equation (1), the relational expression between the input ω for the control system and the digital output y of the controlled
y=f(χ)y = f (χ)
따라서,therefore,
y=f{f-1(ω)}, y=ωy = f {f -1 (ω)}, y = ω
그러므로, 제어시스뎀에 대한 입력(ω)은 모든 경우에 있어서 제어될 대상(105)의 디지탈출력(y)과 동일한 레벨을 유지한다.Therefore, the input ω to the control system keeps the same level as the digital output y of the
상술한 설명에서 알 수 있는 바와 같이, 본 발명에 의한 제어시스템의 특징은 제어될 대상(105)의 입출력특성에 관계없이 모든 경우에 있어서 대상(105)의 디지탈출력(y)이 이 제어시스템의 입력(ω)과 동일 하게 유지되는 동작에 있다.As can be seen from the above description, the characteristics of the control system according to the present invention are determined by the input of the
제어회로(107)Control circuit (107)
제9도를 보면 클럭펄스 발생회로(110)로부터의 클럭펄스는 타이밍회로(111)에 송출된다. 또한, 이 회로(111)로 부터, 동작펄스가 χ-카운터(115), a-카운터(113), A/D 변환기(106), y-레지스터(l12), β-레지스터(114) 및 RAM(102)로 인가된다. 이것에 대한 타이밍도는 제10도에 표시되어 있는데, 여기에서는 측정모우드(40), χ-카운터(41), A/D 변환기 시작펄스(42), y-레지스터(43), β레지스터(44), a카운터(45), 그리고 메모리 쓰기펄스(46)가 각각 동작되고 있다. a카운터(45)에 있어서. 각각의 주기(47)는 y0, y0+1,…y0+c; y1,y1+1…y1+c; yN,yN+1…yN+c를 표시한다. 다시말하여, 계수치가 매주기(P)마다 1씩 증가하도륵 펄스가 χ-카운터에 인가된다. 펄스발생으로부터 A초가 지난후에, A/D 변환회로의 동작 펄스가 인가되고, 동작펄스로부터 B초가 지난후에는 쓰기펄스가 y-레지스터(l12) 및 β-레지스터(114)에 인가된다. 이때 A+B=P인 타이밍으로써 동작이 이루어지면, 입력신호(χ)가 출력신호(y)로부터 주기(P) 만큼 지연되므로, 쓰기동작 및 측정이 동시에 수행된다. RAM(102)에 써 넣는 동작은 주기(P)내의 펄스에 의해 이주어진다. 주기(c') 동안에는 어드레스(α)값이 최대용량을 초과하기 때문에 아무런 쓰기동작도 이루어 지지 않는다.9, clock pulses from the clock
상술한 바와같이, 본 발명에 의한 제어시스템의 특징은, 측정모우드 동안에 입출력 특성을 측정하고, 그 데이터를 RAM에 기억시키며, 제어모우드 동안에 역함수 테이블 메모리로 RAM을 활용함으로써, 비선형 입출력특성을 지닌 제어대상이 선형배열을 통해 고속제어를 받게 된다는 점이다.As mentioned above, the characteristics of the control system according to the present invention are determined during the measurement mode. By measuring output characteristics, storing the data in RAM, and utilizing RAM as the inverse table memory during the control mode, The control object with the output characteristics is subjected to high speed control through the linear arrangement.
제5도, 제6도에 표시한 제2실시예의 설명을 하면 다음과 같다. 이들 도면에서 테이블 메모리로서 기능하는 ROM은 제어시스템의 입력측에 마련되어 있다. ROM(108)에서, 소정의 향수를 갖는 데이터가 써 넣어진다. 따라서, 이것을 테이블 메모리로서 활용함에 어떤 소정의 함수를 자유롭게 세트시킬 수가 있다. 즉 ROM(108)은 입력(10)에 대응하여 자유롭게 세트된 함수값g(ω)를 준다.The second embodiment shown in FIG. 5 and FIG. 6 is described as follows. In these figures, a ROM serving as a table memory is provided on the input side of the control system. In the
측정모우드 주기(M)동안에 선택기(101)(103)는 B접접을 선택하므로, 이 실시에의 제어원리 및 동작은 제1실시예에서 설명한 것과 동일하며, 이때 회로구성을 제3도에 도시한 것처럼 된다. 제어모우드 주기(S)동안에는, 셀렉터(101)(103)이 접점을 선택하게 되어, 결국 회로구성은 제6도에 도시한것 처럼 된다. 이 제어시스템의 디지탈 입력(ω)은 소정의 함수로서 세트된 ROM(108)의 출력g(ω) g(ω)로서 주어진다. 출력에 의해, RAM(102)의 어드레스가 지정되고. 그 데이터가 출력(χ)로서 주어진다. 데이터(χ)는 D/A 변환기(104)에 의해 아날로그 출력(χ)으로서 제어대상(105)에 인가되어, 출력(Y)가 발생, A/D변환기(106)에 의해 디지탈출력(y)으로 변환된다. 방정식(3), 즉 β=f-1(a)로 부터 다음의 방정식을 얻을 수 있다.Since the
χ= f-1(g(ω))χ = f -1 (g (ω))
방정식(1)에서 y=f(χ)이므로, 제어시스템의 디지탈입력(ω)과 제어대상(105)의 디지탈 출력과의 관계는 다음과 같이 표시 된다.Since y = f (χ) in equation (1), the relationship between the digital input of the control system ω and the digital output of the
y=f-1{f-1(g(ω))}=g(ω)y = f -1 {f -1 (g (ω))} = g (ω)
따라서, 제어시스템에의 디지탈 입력(ω)과 제어대상(105)의 디지탈출력은, 임의의 함수로서 작용하는 테이블메모리 ROM(108)에 의해, 소정의 특정관계로 세트될 수 있다.Therefore, the digital input? To the control system and the digital output of the
상술한 바와갈이, 본 발명의 제어시스템에 의해 제어대상의 입출력 특성에 관계 없이 전체 제어시스템의 입출력 특성을 소정의 특성으로 자유로이 만드는 것이 가능해 진다.As described above, the entry of the control target by the control system of the present invention. Input of the whole control system regardless of the output characteristics It is possible to freely make the output characteristic a predetermined characteristic.
ROM을 교체하게되면, 전체제어시스템의 입출력특성을 다른 특성으로 자유로이 변화시키는 것도 가능 하다.When the ROM is replaced, the entire control system It is also possible to freely change the output characteristics to other characteristics.
제7도에 도시한 바와 같은 본 발명에 의한 제어시스템에 의해 제어시스템에 대한 제어대상출력의 궤환 회로에 증폭기를 마련함으로써, 제어시스템의 입출력을 비례관계로 유지시키는 것이 가능하다. 따라서, 본 발명에 의한 제어기능은 보다 일반화되고 또 유용하게 된다.By providing the amplifier in the feedback circuit of the control target output to the control system by the control system according to the present invention as shown in FIG. It is possible to keep the output proportional. Therefore, the control function according to the present invention becomes more general and useful.
Claims (1)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55133442A JPS5757304A (en) | 1980-09-24 | 1980-09-24 | Digital control system using reversed function table memory |
JP133442 | 1980-09-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR830002733B1 true KR830002733B1 (en) | 1983-12-09 |
Family
ID=15104863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019800005010A KR830002733B1 (en) | 1980-09-24 | 1980-12-29 | Digital Control Process |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5757304A (en) |
KR (1) | KR830002733B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61248103A (en) * | 1985-04-26 | 1986-11-05 | Sumitomo Heavy Ind Ltd | Controlling circuit for non-linear compensation |
JPH0383201U (en) * | 1989-12-11 | 1991-08-23 |
-
1980
- 1980-09-24 JP JP55133442A patent/JPS5757304A/en active Granted
- 1980-12-29 KR KR1019800005010A patent/KR830002733B1/en active
Also Published As
Publication number | Publication date |
---|---|
JPS6116081B2 (en) | 1986-04-28 |
JPS5757304A (en) | 1982-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910020589A (en) | Color image processing equipment | |
EP0033944B1 (en) | Device for the electronic scanning of recording objects | |
GB2041691A (en) | Colour previewer in textile decorative or packaging printing | |
US4626903A (en) | Method for point-by-point and line-by-line exposing of color images using two correction stages | |
JPH0212069B2 (en) | ||
GB1523361A (en) | Exposure control apparatus for photographic printers | |
JPS574780A (en) | Multilevel image printer | |
JPS6158068B2 (en) | ||
US4827434A (en) | Method for time modulation in vector film recorders | |
KR830002733B1 (en) | Digital Control Process | |
US2976348A (en) | Electronic previewer for simulating image produced by photochemical processing | |
US4395752A (en) | Digital control process with inverse function table memory | |
US4375918A (en) | Color correction apparatus for a duplicate camera | |
US4233564A (en) | Apparatus for changing the scale of a logarithmic signal | |
US5699451A (en) | Correction of color defects during printing of photographs | |
GB907978A (en) | Apparatus and method for the compression of color images | |
US4652929A (en) | Method of and apparatus for making video images | |
US4849775A (en) | Color thermal printer printing system | |
US2969709A (en) | Electronic negative-positive conversion and correction of gradation curves of color extractions | |
JPS59194566A (en) | Picture recorder | |
KR920005770B1 (en) | Device for producing separation film for print reprodution | |
US2961483A (en) | Printing timer | |
US4219014A (en) | Light source device for endoscope which controls the voltage across a single light source for performing both illumination and photography | |
US2987571A (en) | Color printing | |
JPS5816289Y2 (en) | Image signal processing circuit |