Claims (2)
베이스네 입력신호가 인가된 제1트랜지스터와 이 제1트랜지스터의 출력을 베이스 입력으로 하고 또한 상기 제1트랜지스터와 역(逆) 도전형의 제2트랜지스터와 더욱기 이들 제1 및 제2트랜지스터에 일정비의 전류를 공급하는 수단과로 구성되는 제1의 증폭기와, 베이스에 상기 입력신호가 인가되고 상기 제1트랜제스터와 역도전형인 제3트랜지스터와 이 제3트랜지스터의 출력을 베이스 입력으로 하며 또한 상기 제3트랜지스터와 역도전형의 제4트랜지스터와 더욱이 이들 제3 및 제4트랜지스터에 일정비의 전류를 공급하는 수단과로 구성되는 제2의 증폭기와를 포함하고, 상기 제1 및 제3트랜지스터 또는 제2 및 제4트랜지스터에 각각 흐르는 전류에 기초하여 소정부하를 구동하도록 한 것을 특징으로 하는 풋쉬폴형 증폭회로.The first transistor to which the base four input signal is applied and the output of the first transistor are used as the base input. Also, the first transistor and the second transistor of the reverse conductivity type, and furthermore, work on the first and second transistors. A first amplifier composed of a means for supplying maintenance current, a third transistor in which the input signal is applied to the base, and the first transistor and the third transistor, which are inversely conductive, and the output of the third transistor are used as the base input. And a second amplifier comprising a third transistor and a fourth transistor of reverse conductivity type, and further means for supplying a constant ratio of current to the third and fourth transistors, and the first and third transistors, or A push-pole amplifying circuit characterized in that a predetermined load is driven based on a current flowing through the second and fourth transistors, respectively.
상기 제1 및 제3의 트랜지스터는 에밋터폴로우어 구성이며, 이 에밋터 폴로우어 출력을 각각 제2 및 제4트랜지스터의 베이스 입력으로 하여 이루어지는 것을 특징으로 하는, 특허청구의 범위 제1항 기재의 풋수폴형 증폭회로.The first and third transistors have an emitter follower configuration, and the emitter follower outputs are formed as the base inputs of the second and fourth transistors, respectively. Footfall type amplification circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: Disclosure is based on the original application.