KR830001934B1 - Push-pull amplifier circuit - Google Patents

Push-pull amplifier circuit Download PDF

Info

Publication number
KR830001934B1
KR830001934B1 KR1019800000798A KR800000798A KR830001934B1 KR 830001934 B1 KR830001934 B1 KR 830001934B1 KR 1019800000798 A KR1019800000798 A KR 1019800000798A KR 800000798 A KR800000798 A KR 800000798A KR 830001934 B1 KR830001934 B1 KR 830001934B1
Authority
KR
South Korea
Prior art keywords
transistor
transistors
base
push
amplifier
Prior art date
Application number
KR1019800000798A
Other languages
Korean (ko)
Other versions
KR830002452A (en
Inventor
아끼오 오자와
스스무 스에요시
게이시 사이또오
기꾸오 이시가와
기요미 야쓰하시
사또시 이시이
마사미찌 유미노
Original Assignee
파이오니아 가부시끼가이샤
이시즈까 요오조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시끼가이샤, 이시즈까 요오조오 filed Critical 파이오니아 가부시끼가이샤
Priority to KR1019800000798A priority Critical patent/KR830001934B1/en
Publication of KR830002452A publication Critical patent/KR830002452A/en
Application granted granted Critical
Publication of KR830001934B1 publication Critical patent/KR830001934B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26Push-pull amplifiers; Phase-splitters therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

푸쉬풀(push-pull)형 증폭회로Push-pull amplifier circuit

제1도는 본 발명의 원리를 설명하는 회로도.1 is a circuit diagram illustrating the principles of the present invention.

제2도는 본 발명의 1실시예를 나타내는 회로도.2 is a circuit diagram showing one embodiment of the present invention.

제3도는 본 발명의 다른 실시예를 나타내는 회로도.3 is a circuit diagram showing another embodiment of the present invention.

본 발명은 증폭회로에 관하여 특히 바이포울러 트랜지스터(bipolar transistor)를 사용한 푸쉬풀형의 증폭회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifying circuit, in particular, to a push-pull amplifying circuit using a bipolar transistor.

증폭회로는 증폭출력에 있어서의 왜곡(歪)을 최소로 하는 것이 필요한데, 그 때문에 부귀환(負歸還)을 보태주어 왜곡을 억압하는 방법이 널리 관용되고 있다.Since the amplification circuit needs to minimize the distortion in the amplification output, a method of suppressing the distortion by adding negative feedback is widely accepted.

그렇지만, 부귀환을 보태주면 증폭도의 저감은 피할 수 없으며, 그러므로 소망의 증폭도를 얻기 위하여서는 많은 증폭소자나 증폭회로가 필요로 될 뿐 아니라, 증폭회로 전체의 안정도가 나빠져 발진을 나타내는 위험성도 존재한다.However, the reduction of amplification degree cannot be avoided by adding negative feedback. Therefore, in order to obtain a desired amplification degree, not only many amplification elements or amplification circuits are required, but also the stability of the whole amplification circuit deteriorates and there is a risk of showing oscillation. .

특히, 증폭소자인 트랜지스터에 있어서는 그 베이스에 미터간의 입출력 특성이 비(非)직선성을 나타내기 때문에, 이 비 직선성을 개선하도록 대전류를 흐르게 하거나, 부귀환을 보태주던가 하고 있지만, 어느것이든 바람직한 것은 아니며, 특히 부귀환에 의한 해결법은 상술의 결점을 그대로 가지는 것으로 된다.Particularly, in the transistor which is an amplifying element, since the input / output characteristics between meters are nonlinear in the base, a large current is flowed or a negative feedback is added to improve this nonlinearity. In particular, the solution by negative feedback will have the above drawbacks.

본 발명의 목적은 부귀환을 보태주는 일 없이 증폭용 트랜지스터의 비직선 왜곡을 개선하는 것이 가능한 푸쉬풀형의 트랜지스터 증폭회로를 제공하는 것이다.An object of the present invention is to provide a push-pull transistor amplifier circuit capable of improving nonlinear distortion of an amplifying transistor without adding negative feedback.

본 발명의 푸쉬풀형 증폭회로는, 베이스에 입력신호가 인가된 제1트랜지스터와 이 제1트랜지스터의 출력을 베이스 입력으로 하여 제1트랜지스터와 역(逆) 도전형의 제2트랜지스터와 이들 트랜지스터에 일정비(比)의 전류를 공급하는 수단과로 구성되는 1개의 증폭기와, 이 증폭기의 각 트랜지스터와 콤플리멘터리(complementary)한 도전형을 가지는 상도대칭형(相補對稱型)의 동일 구성의 타(他)의 증폭기와를 설치하여, 양증폭기의 초단 트랜지스터의 베이스를 동일 입력신호로써 구동하도록 하고 입력측 또는 출력측 트랜지스터에 각각 흐르는 전류에 따라서 소정부하를 푸쉬풀 구동하도록 한 것을 특징으로 하고 있다.The push-pull amplification circuit of the present invention comprises a first transistor to which an input signal is applied to a base, an output of the first transistor as a base input, and a second transistor of reverse conductivity type to the first transistor and these transistors. One amplifier composed of a means for supplying a maintenance current and a phase-symmetric type having the same conductivity type as that of each of the amplifiers and a transistor complementary to each transistor of the amplifier. I) an amplifier is provided so that the base of the first transistor of both amplifiers is driven by the same input signal, and the predetermined load is driven in accordance with the current flowing through the input or output transistors, respectively.

이하 본발명을 도면을 사용하여 설명한다.Hereinafter, the present invention will be described with reference to the drawings.

제1도는 본 발명의 원리를 설명하는 회로도이며, 제1의 증폭기(1)와, 이 증폭기와 상보대칭인 제2의 증폭기(2)와로 되어있다. 제1의 증폭기(1)는 에미터 플로워(emitter fllower) 구성의 PNP 트랜지스터(Q1)의 에미터 출력을 베이스입력으로 하는 NPN 트랜지스터(Q2)를 가지며, 이 트랜지스터(Q2)의 에미터는 에미터 저항(R1)을 거쳐서 부(負) 전원(-B3)으로 접속된다.FIG. 1 is a circuit diagram for explaining the principle of the present invention, and includes a first amplifier 1 and a second amplifier 2 that is complementary to this amplifier. The first amplifier 1 has an NPN transistor Q 2 having the emitter output of the PNP transistor Q 1 having an emitter fllower configuration as a base input, and the emitter of this transistor Q 2 is It is connected to the negative power supply (-B 3 ) via the emitter resistor R 1 .

입력 트랜지스터(Q1)의 펄렉터는 부전원(-B2)에 직결된다. 그리고 양 트랜지스터(Q1, Q2)로 각각 일정비(比)의 전류(I1)과 (I2)를 공급하도록 예를들면 커런트 미러회로(current millor circuit)가 설치되어 있다.The perlator of the input transistor Q 1 is directly connected to the negative power supply (-B 2 ). For example, a current mirror circuit is provided to supply a constant ratio of currents I 1 and I 2 to both transistors Q 1 and Q 2 , respectively.

이 미러회로는 도면과 같이 서로 베이스가 공통 접속된 PNP 트랜지스터(Q3, Q4)와 각 에미터 저항(R2, R3)으로 이루어지며, 트랜지스터(Q4)는 다이오드 접속되어 있다. 저항(R2, R3)의 선정에 의하여 트랜지스터(Q1, Q2)로의 공급전류비(I1/I2)를 1/α(α는 일정)되는 소망의 치로 설정할 수 있다. 그리고 본예에 있어서는 트랜지스터(Q4)의 에미터 저항(R2)의 양단전압을 출력(VOUT1)으로 하고 있다.The mirror circuit is made up of PNP transistors (Q 3, Q 4) and each of the emitter resistors (R 2, R 3) each have a base commonly connected as shown in the figure, the transistor (Q 4) is connected to the diode. By selecting the resistors R 2 and R 3 , the supply current ratio I 1 / I 2 to the transistors Q 1 and Q 2 can be set to a desired value of 1 / α (α is constant). In this example, the voltage across the emitter resistor R 2 of the transistor Q 4 is defined as the output V OUT1 .

제1의 증폭기와 콤플리멘터리한 제2의 증폭기는 트랜지스터(Q5내지 Q8)의 각각의 트랜지스터(Q1내지 Q4)의 각가에 대하여 상보형의 소자로 되어 있으며, 각 소자의 접속구성은 증폭기(1)와 전혀 동등이다 그리고 트랜지스터(Q7, Q8)와 에미터 저항(R5, R6)과에 의하여 전류공급수단으로서의 커런트 미러회로(4)가 구성되어 트랜지스터(Q5, Q6)로의 전류(I3, I4)의 비가 똑같이 일정하게 설정하여 있다.The second amplifier, which is complementary to the first amplifier, is a complementary element to each of the transistors Q 1 to Q 4 of the transistors Q 5 to Q 8 . is completely equal to the amplifier (1) and the transistors (Q 7, Q 8) and the emitter resistance by (R 5, R 6) and a current mirror circuit (4) as a current supply means comprises a transistor (Q 5, The ratio of the currents I 3 , I 4 to Q 6 ) is equally set.

그러한 구성에 있어서, 제1의 증폭기(1)에 관하여 고찰한다.In such a configuration, the first amplifier 1 is considered.

트랜지스터(Q1, Q2)의 베이스에비터간 전압을 VBE1, VBE2로 하면 차식이 성립한다.If the voltage between the base actuators of the transistors Q 1 and Q 2 is V BE1 and V BE2 , the difference is established.

I2=(VIN+VBE1-VBE2+B3)R1…………………………………………………………(1)I 2 = (V IN + V BE1 -V BE2 + B 3 ) R 1 . … … … … … … … … … … … … … … … … … … … … … (One)

여기에서, 일반적으로 트랜지스터의 콜렉터 전류(IC)와 VBE와의 관계는 차식으로 표시된다.Here, in general, the relationship between the collector current (IC) of the transistor and V BE is represented by the following equation.

Figure kpo00001
Figure kpo00001

여기에 q는 전자전하(電子電荷), k는 볼쯔만 정수(Boltzmann), T는 절대온도, Is는 베이스·에미터 간역방향포화 전류이다. 그런고로 (1)식중의 (VBE1-VBE2)는 (2)식으로 부터 차식으로 된다.Where q is the electron charge, k is the Boltzmann constant, T is the absolute temperature, and Is is the base-emitter reverse saturation current. Therefore, (V BE1 -V BE2 ) in (1) becomes the following equation from (2).

Figure kpo00002
Figure kpo00002

여기에 T1은 Q1의 베이스·에미터 접합부온도, T2는 Q2의 베이스·에미터 접합 부온도이다. 또 Is는 트랜지스터 고유의 정수이므로 Is2=βIsl이라고 놓을 수 있으며(β는 일정), 또한 Is는 극소이며 콜렉터 전류를 충분히 흐르게 하여 두면 Ic/IS》 1이 성립하므로 차식이 얻어진다.T 1 is the base-emitter junction temperature of Q 1 , and T 2 is the base-emitter junction temperature of Q 2 . Since Is is a transistor-specific integer, Is 2 = beta Isl (β is constant). Also, Is is very small, and if sufficient collector current is allowed to flow, Ic / IS >> 1 is established, so the following equation is obtained.

Figure kpo00003
Figure kpo00003

(4)식에 있어서 트랜지스터의 정선(junction)온도를 일정으로 하면In formula (4), if the junction temperature of the transistor is constant

Figure kpo00004
Figure kpo00004

로 되면, 이 (5)식은 일정이 되므로 이것을 r이라고 놓으면 (1)식은 다음과 같이 된다.When (5) becomes constant, let R be the following formula (1).

I2=(VIN+B3+r)/R1……………………………………………………………………(6)I 2 = (V IN + B 3 + r) / R 1 ... … … … … … … … … … … … … … … … … … … … … … … … … … (6)

그런고로 출력 VOUT1은 차식으로 표시된다.Therefore, output V OUT1 is displayed in the following way.

Figure kpo00005
Figure kpo00005

제2의 증폭기(2)에 관하여서도 동일하게 하식이 성립한다.The following formula holds similarly with respect to the second amplifier 2.

Figure kpo00006
Figure kpo00006

여기에서, R1=R4, R2=R5로 하여 이들 양 증폭기의 출력 VOUT1, VOUT2를 적당한 방법으로 합성하고 부하를 푸쉬풀 구동하도록 하면 푸쉬풀 증폭회로 전체의 이득은 각 증폭기 단체(單體)의 이득

Figure kpo00007
의 2배로 되며 또한 트랜지스터의 VBE에 전혀 무관계가 되어 왜곡이 역압되는 것이 된다. 더우기 푸쉬풀 구성에 있어서는 주지와 같이 우수차 고조파왜곡(偶敎次高調波歪曲)이 저감되므로 보다 한층의 왜곡개선이 가능하게 된다. 즉, 각 증폭기 단체(單體)구성에서는, (7) 또는 (8)식에 나타내는 바와 같이 VBE에 무관계로 되어 있으나, 실제에는 트랜지스터의 특성상에 분산이나 베이스 전류의 상이(相異) 등에 의하여 아직 완전히 왜곡의 역압은 꾀할 수 없지만, 본예와 같이 푸쉬풀 구성으로 하는 것에 의하여 보다 완전히 왜곡의 저감이 가능하게 된다.Here, if R 1 = R 4 , R 2 = R 5 , the outputs V OUT1 and V OUT2 of these two amplifiers are synthesized in an appropriate manner, and the load is push-pull driven, so that the gain of the entire push-pull amplification circuit is obtained. The benefits of
Figure kpo00007
It is doubled, and has no relation to the V BE of the transistor, so that the distortion is reversed. In addition, in the push-pull configuration, the even-order harmonic distortion is reduced, as is well known, so that further distortion improvement is possible. That is, in each amplifier unit structure, as shown in (7) or (8), it is irrelevant to V BE , but in practice, due to dispersion or difference in base current due to transistor characteristics, etc. The back pressure of the distortion is not yet fully achieved, but by the push-pull configuration as in the present example, the distortion can be reduced more completely.

출력의 취출(取出) 방법으로서는 트랜지스터(Q2, Q6)에 흐르는 전류의 변화를 취출하면 되므로, 도시의 예에 한하지 않고 트랜지스터(Q2, Q6)의 콜렉터와 전류 공급수단(3, 4)과의 사이에 저항을 삽입하여 이들 저항의 양단 전압을 출력으로서 사용할 수도 있다. 또 증폭도를 필요로 하지 않으면 에미터 저항(R1, R4)의 양단전압을 출력으로서 사용할 수도 있다. 또한, 트랜지스터(Q2, Q6)에 흐르는 전류는 커런트 미러회로에 의하여 트랜지스터(Q1, Q5)에도 동일비로 흐르기 때문에, 각각의 트랜지스터(Q1, Q5)의 콜렉터 또는 에미터에 저항을 삽입하여, 그들의 양단전압을 출력으로서 사용할 수도 있다.As a method of taking out the output, a change in the current flowing through the transistors Q 2 and Q 6 may be taken out. Therefore, the collector and the current supply means 3 of the transistors Q 2 and Q 6 are not limited to the example shown in the drawing. The resistors may be inserted between 4) and the voltages across the resistors may be used as outputs. If the amplification degree is not required, the voltage across the emitter resistors R 1 and R 4 may be used as the output. In addition, since the current flowing through the transistors Q 2 and Q 6 flows in the same ratios to the transistors Q 1 and Q 5 by the current mirror circuit, the resistors to the collectors or emitters of the respective transistors Q 1 and Q 5 are resisted. It is also possible to insert these and use both voltages as the output.

제2도는 제1도의 회로의 각 증폭기(1, 2)의 출력을 서로 합성하여 부하(도시하지 않음)를 푸쉬풀 구동하는 회로예를 포시하는 도이다. 증폭기(1)의 커런트 미러회로(3)의 트랜지스터(Q4)의 베이스에 공통접속된 베이스를 가지는 NPN 트랜지스터(Q9)를 설치하고, 이 트랜지스터의 에미터는 저항(R7)을 거쳐서 정(正) 전원에 접속되며, 그 콜렉터는 기준 바이어스(bias) 발생원(E1)과 저항(R9)을 거쳐서 접지된다. 다른 쪽의 커런트 미러회로(4)의 트랜지스터(Q8)의 베이스에 공통 접속된 베이스를 가지는 NPN 트랜지스터(Q10)를 설치하고, 이 트랜지스터의 에미터는 저항(R8)을 거쳐서 부(負)전원에 접속되며, 그 콜렉터는 기준 바이어스 발생원(E2)과 저항(R9)을 거쳐서 접지된다. 그리고, 이들 트랜지스터(Q9및 Q10)의 콜렉터 출력을 출력푸쉬풀 구동 트랜지스터(Q11및 Q12)의 베이스 구동신호로 한다.FIG. 2 shows an example of a circuit for pushing-load driving a load (not shown) by combining the outputs of the amplifiers 1 and 2 of the circuit of FIG. An NPN transistor Q 9 having a base commonly connected to the base of the transistor Q 4 of the current mirror circuit 3 of the amplifier 1 is provided, and the emitter of this transistor is positively passed through the resistor R 7 . It is connected to a positive power source, and the collector is grounded through a reference bias generation source E 1 and a resistor R 9 . An NPN transistor Q 10 having a base connected in common to the base of the transistor Q 8 of the other current mirror circuit 4 is provided, and the emitter of this transistor is negative through the resistor R 8 . It is connected to a power supply, and the collector is grounded via a reference bias generation source E 2 and a resistor R 9 . The collector outputs of these transistors Q 9 and Q 10 are used as base drive signals of the output push-pull driving transistors Q 11 and Q 12 .

NPN 트랜지스터(Q11)과 PNP 트랜지스터(Q12)의 에미터는 서로 에미터 저항(R10, R11)을 거쳐서 출력점에 있어서 공통 접속되어 소정부하를 푸쉬풀 구동하는 것이다.The emitters of the NPN transistor Q 11 and the PNP transistor Q 12 are commonly connected at the output point to each other via emitter resistors R 10 and R 11 to push-pull a predetermined load.

여기에서, 트랜지스터(Q9)와 (Q4)와에 흐르는 전류의 비를 일정의 Iα로 정하면, 본예에 있어서도 (1)식 이성립하고 또한 커런트 미러 회로(1)의 공통 베이스 라인의 전압(VB)은 차식으로 된다.Herein, if the ratio of the currents flowing through the transistors Q 9 and Q 4 is set to a constant Iα, the voltage of the common base line of the current mirror circuit 1 is also satisfied in formula (1). V B ) becomes the following equation.

VB=+B1-VBE4-I2R2……………………………………(9)V B = + B 1 -V BE4 -I 2 R 2 . … … … … … … … … … … … … … (9)

(1)식을 사용하여 (9)식을 정리하면 차식이 얻어진다.By using equation (1) and summarizing equation (9), the following equation is obtained.

VB=+B1-VBE4-

Figure kpo00008
(VIN+VBE1-VBE2+B3)……………………(10)V B = + B 1 -V BE4-
Figure kpo00008
(V IN + V BE1 -V BE2 + B 3 ). … … … … … … … 10

또한, 트랜지스터(Q9)로부터 저항(R9)으로의 공급전류 (I3)는 차식으로 표시된다.In addition, the supply current I 3 from the transistor Q 9 to the resistor R 9 is represented by the following equation.

I3=(+B1-VBE9-VB) /R7……………………………………(11)I 3 = (+ B 1 -V BE9 -V B ) / R 7 . … … … … … … … … … … … … … (11)

그러므로 트랜지스터(Q11)의 베이스 전압(V1)은 차식이 된다.Therefore, the base voltage V 1 of the transistor Q 11 becomes a difference.

V1=I3,R9+E1=

Figure kpo00009
(+B1-VBE9-VB)+E1…………………………(22)V 1 = I 3 , R 9 + E 1 =
Figure kpo00009
(+ B 1 -V BE9 -V B ) + E 1 ... … … … … … … … … … (22)

이것에 (10)식을 대입하면 차식이 된다.Substituting this into (10) yields the following equation.

Figure kpo00010
………(13)
Figure kpo00010
… … … (13)

(13)식에 있어서 (VBE1-VBE2)는 (5)식 부터 일정치 γ이며, 또(VBE4-VBE9)은 동일하게 차식으로 표시된다.In formula (13), (V BE1 -V BE2 ) is a constant value γ from (5), and (V BE4 -V BE9 ) is represented by the same formula .

Figure kpo00011
……………………………………(14)
Figure kpo00011
… … … … … … … … … … … … … … (14)

여기에 β'는 트랜지스터 (Q9)과 (Q4)의 Is비이다.Β 'is the Is ratio of the transistors Q 9 and Q 4 .

이식도 일정치이므로 이것을 γ라고 하면 (13)식은 차식이 된다.Since the transplantation is also a constant value, let γ be the following equation.

Figure kpo00012
………………………(15)
Figure kpo00012
… … … … … … … … … (15)

또 제2의 증폭기(2)의 트랜지스터(Q12)의 베이스 전압(V2)에 관하여도 동일하게 하식이 성립한다.In addition, the following equation holds for the base voltage V 2 of the transistor Q 12 of the second amplifier 2.

Figure kpo00013
………………………(16)
Figure kpo00013
… … … … … … … … … (16)

여기에서 바이어스 전압(E1과 E2)을 각각 트랜지스터(Q11)의 VBE12과 저항(R11)의 전압과의 화(和) 및 트랜지스터 (Q12)의 VBE12와 저항 (R11) 전압과의 화(和)에 같도록 선정하는 것에 의하여 (15), (16)식의 E1및 E2가 각각 소거되어 푸쉬풀 출력전압(VOUT)이 얻어지게 된다. 이 출력전압(VOUT)도 증폭 트랜지스터의 VBE에 관계하지 않고 왜곡이 저감된다.This bias voltage (E 1 and E 2) of each transistor (Q 11) of the V BE12 and resistance (R 11) Chemistry of the voltage (和) and a transistor (Q 12) of the V BE12 and a resistor (R 11) in the By selecting so as to be equal to the voltage, E 1 and E 2 of the formulas (15) and (16) are erased, respectively, to obtain the push-pull output voltage V OUT . This output voltage V OUT also reduces distortion regardless of V BE of the amplifying transistor.

여기에서, R1=R4, R2=R5, R7=R8라고 하면 회로의 이득은 (15), (16)식으로 부터 명백히 단일 구성의 2배로 되는 것을 알 수 있다. 그리고 출력전압(VOUT)의 오프셋트(off set)전압도 영(零)볼트로 되어 편리하게 된다.If R 1 = R 4 , R 2 = R 5 , and R 7 = R 8 , it can be seen that the gain of the circuit is obviously doubled from a single configuration from equations (15) and (16). The offset voltage of the output voltage V OUT also becomes zero volts, which is convenient.

제3도는 본 발명의 다른 실시예를 표시하는 회로되이며, 제1도와 동등 부분은 동일부호로써 표시되어 있다. 본예에 있어서는 입력단의 트랜지스터(Q1, Q5)의 각 베이스에 베이스 바이어스 전원(E3) 및 (E4) 더우기는 입력 저항(R12)을 각각 설치하여, 이는 양 트랜지스터의 콜렉터를 공통으로 함과 더불어 출력 트랜지스터(Q2, Q6)의 에미터 저항(R1, R4)에 공통 속하여 이 공통접속점을 푸쉬풀 출력단으로 한 것이며 제2도에 히바여 회로전원의 삭감을 하면서 출력전압(VOUT)의 오프셋트를 영 볼트로 하는 구성이다.3 is a circuit diagram showing another embodiment of the present invention, in which parts equivalent to those of FIG. 1 are denoted by the same reference numerals. In this example, the base bias power supplies E 3 and E 4 are provided at the respective bases of the transistors Q 1 and Q 5 at the input stages, respectively, and the input resistors R 12 are respectively provided, which makes the collectors of both transistors common. In addition, the common connection point is the push-pull output stage, which is common to the emitter resistors R 1 and R 4 of the output transistors Q 2 and Q 6 . The offset of (V OUT ) is set to zero volts.

또한, 커런트 미러회로(3), (4)에 있어서 부가된 PNP 트랜지스터(Q13)과 NPN 트랜지스터(Q14)와는 커런트 미러 출력의 정도(精度) 향상을 꾀하여 각 트랜지스터(Q1, Q2, Q7, Q8)로의 공급전류의 비를 정확히 정으로 하여 각 트랜지스터의 VBE의 왜곡의 제거를 보다 완전하게 하기 위한 것이다.Further, the current mirror circuit 3, counsel the additional degree (精度) improvement of the PNP transistor (Q 13) and NPN transistor (Q 14) different from the current mirror output in (4) of each transistor (Q 1, Q 2, The ratio of the supply current to Q 7 and Q 8 ) is set to be exactly positive, so that the distortion of V BE of each transistor can be more completely eliminated.

본 실시예에 있어서는 증폭이득은 간단히 에미터 플로워로 인하여 "1"이지만, B급 푸쉬풀로서 사용한 경우에 있어서 VBE의 왜곡에 의한 비직선성이 전혀 없으므로 크로스오우버(cross over)의 왜곡이 생기지 않는 이점이 있다.In this embodiment, the amplification gain is simply "1" due to the emitter follower. However, when used as a B-class push-pull, there is no nonlinearity caused by the distortion of V BE . There is an advantage that does not occur.

이상과 같이 본 발명에 의하면 트랜지스터의 베이스, 에미터간 전압에 의한 왜곡이 저감될 수 있음과 동시에, 우수차 고조파 왜곡도 없앨 수 있으므로 일반의 푸쉬풀 회로에 비하여 현저한 왜곡의 억압이 가능하게 되는 것이다.As described above, according to the present invention, distortion due to the voltage between the base and the emitter of the transistor can be reduced and even-order harmonic distortion can be eliminated, so that a significant distortion can be suppressed as compared with a general push-pull circuit.

더우기, 상기의 각 실시예에 있어서는 각 트랜지스터로의 전류공급을 위하여 커런트 미러회로를 사용하였지만, 이것에 한정되는 것은 아니며 커런트 미러회로와 동등기능을 가지는 회로 구성을 사용할 수 있다.Moreover, in each of the above embodiments, although a current mirror circuit is used for supplying current to each transistor, a circuit configuration having a function equivalent to that of the current mirror circuit can be used.

Claims (1)

베이스에 입력신호가 인가된 제1트렌지스터와 제1트랜지스터의 출력을 베이스 입력으로 하고 상기 1트랜제지스터와 역(逆) 도전형의 제2트랜지스터 및 상기 제1및 제2트랜지스터에 일정비의 전류를 공급하는 수단과로 구성되는 제1의 증폭기와, 베이스에 상기 입력신호가 인가되고 상기 제1트랜지스터와 역도 전형인 제3트랜지스터와 이 제3트랜지스터의 출력을 베이스 입력으로 하며 상기 제3트랜지스터와 역도전형의 제4트랜지스터 및 상기 제3 및 제4트랜지스터에 일정비의 전류를 공급하는 수단과로 구성되는 제2의 증폭기와를 포함하며, 상기 제1및 제3트랜지스터 또는 제2 및 제4트랜지스터에 각각 흐르는 전류에 따는서 소정부하를 구동하도록 한 것을 특징으로 하는 푸쉬풀형 증폭회로.The output of the first transistor and the first transistor to which the input signal is applied to the base is used as the base input, and the second transistor of the reverse conduction type and the first transistor and the first and second transistors have a constant ratio of current to the first transistor. A first amplifier comprising a first transistor, a third transistor having an input signal applied to a base, and having a reverse inversion with the first transistor, and an output of the third transistor as a base input; And a second amplifier comprising a fourth transistor of a reverse conductivity type and a means for supplying a constant ratio of current to the third and fourth transistors, wherein the first and third transistors or the second and fourth transistors are included. A push-pull amplification circuit, characterized in that for driving a predetermined load in accordance with the current flowing through each.
KR1019800000798A 1980-02-27 1980-02-27 Push-pull amplifier circuit KR830001934B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019800000798A KR830001934B1 (en) 1980-02-27 1980-02-27 Push-pull amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019800000798A KR830001934B1 (en) 1980-02-27 1980-02-27 Push-pull amplifier circuit

Publications (2)

Publication Number Publication Date
KR830002452A KR830002452A (en) 1983-05-28
KR830001934B1 true KR830001934B1 (en) 1983-09-23

Family

ID=19215687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019800000798A KR830001934B1 (en) 1980-02-27 1980-02-27 Push-pull amplifier circuit

Country Status (1)

Country Link
KR (1) KR830001934B1 (en)

Also Published As

Publication number Publication date
KR830002452A (en) 1983-05-28

Similar Documents

Publication Publication Date Title
US4456887A (en) Differential amplifier
JPS6119170B2 (en)
US4961046A (en) Voltage-to-current converter
US5774019A (en) Low distortion differential amplifier circuit
JPH0362323B2 (en)
KR890004671B1 (en) Emitter follower type sepp circuit
EP0481630B1 (en) High efficiency cross-coupled folded cascode circuit
US4451800A (en) Input bias adjustment circuit for amplifier
JP3162732B2 (en) Amplifier circuit
KR930001292B1 (en) Push-pull amplifier
KR890004771B1 (en) Differential amplication
KR830001934B1 (en) Push-pull amplifier circuit
US4345215A (en) Audio frequency power amplifier circuit
US4553107A (en) Current mirror circuit having stabilized output current
US6246290B1 (en) High gain, current driven, high frequency amplifier
JPH04369105A (en) Amplifier
JPS5845842B2 (en) transistor amplifier circuit
JP3153569B2 (en) Voltage-current converter
US6392489B1 (en) Precise integrated current mirrors
KR840001120B1 (en) Amplifier
KR840001334Y1 (en) Phase shifting circuit
KR830001616B1 (en) amplifier
US5525924A (en) Log conversion circuit
KR830001483Y1 (en) amplifier
US4356455A (en) Amplifier