KR830001956B1 - 트랜지스터 - Google Patents

Abstract

내용 없음.

Description

트랜지스터

제1도 내지 제8도는 본 발명에 의한 트랜지스터의 일부의 구조를 나타낸 평면도 및 단면도.

제9도는 본 발명에 의한 트랜지스터의 칩의 일예를 나타낸 평면도.

본 발명은 트랜지스터에 관한 것이며, 특히 트랜지스터 유닛을 복수개 병열접속하고, 각 트랜지스터 유닛의에 미터회로에 안정화 저항을 삽입한 고출력 트랜지스터의 구조에 관한 것이다.

하나의 반도체기판에 복수개로 형성된 소신호 트랜지스터 유닛을 병열로 접속하고, 고주파, 고출력화를 꾀한 트랜지스터로서, 종래 오우버레이형 트랜지스터, 링에미터형 트랜지스터 등이 개발되어서 실용화되고 있다.

이들의 트랜지스터에 있어서는, 반도체기판에 격리시켜 형성된 하나하나의 트랜지스터 유닛 사이를 접속하는 베이스(인출)전극, 에미터(인출)전극은, 그 반도체기판상에 형성되는 2산화실리콘(SiO₂)막 등의 절연피막상에, 각 트랜지스터 유닛 위에 예를들면 절치상(

齒狀)으로 연재(延在)하여 배설된다.

따라서 그 절연피막에 핀호올 혹은 결손이 있을 경우에는, 베이스-에미터 사이의 단락을 일으키기 쉽다. 대전력을 취급하므로 그 전극의 폭 혹은 개수를 증가시키면, 당연히 단락을 일으킬 가능성이 많다.

이러한 베이스-에미터 사이의 단락은 해당 트랜지스터의 제조의 회수율(가공의 경우 원료의 분량이 줄지않고 남는 비율) 및 신뢰성을 저하시킨다. 한편, 이들 트랜지스터를 구성하는데 있어서 반도체기판에 형성된 하나하나의 트랜지스터 유닛은, 그 제조공정 등으로 해서 반드시 전기적 특성이 일치하고 있다고는 할 수 없고, 그 트랜지스터를 동작시켰을 때, 각 트랜지스터 유닛의 특성이 갖추어지지 않으므로서, 특정의 트랜지스터 유닛에 과대한 부하가 걸리며 2차 파괴를 일으키고 만다. 따라서 이런 종류의 트랜지스터에 있어서는 각 트랜지스터 유닛의 에미터 회로에 안정화 저항을 삽입하고, 이 안정화 저항에 의 한 부귀한 작용으로서 각 트랜지스터 유닛에 걸리는 부하의 균일화를 꾀하고 있다.

그 안정화 저항의 삽입수단으로서, 종래 여러가지의 제안이 나오고 있다.

그 하나는, 저항체 재료로서, 니크롬(Ni-Cr) 등의 금속 혹은 가결정 반도체 물질을 안정화 저항으로서 사용하는 것이다. 이들의 저항체 재료를 각 에미터 영역상을 덮는 절연피막에 설치된 전극창(電極窓)내에 피착적층하고, 그 일단에 적극배선을 접속하거나, 혹은 그 각 에미터 영역상을 덮는 절연피막에 설치된 전극창 내에서 그 절연피막상에 연재된 전극배선의 도중에 그 절연막상에 있어서 저항체 재료를 삽입접속한다.

또 다른 방법은, 베이스 영역내에, 각 에미터 영역과 동시 혹은 그 각 에미터 영역과는 다른 공정으로서 그 에미터 영역과 동일한 도전형을 가지고 형성된 확산영역을 안정화 저항으로서 사용하는 것이다. 그 확산 저항 영역을 그 일단이 에미터 영역으로 접하도록 형성하고 타단에 전극배선을 접속하거나, 혹은 그 확산저항 영역을 이것에 대응하는 에미터 영역에서 격리시켜 형성하고 그 일단과 에미터 영역과를 전극배선에 의해서 접속하고 타단을 전극배선에 의해서 도출한다.

그런데 이와같은 종래의 일반적인 방법에 있어서는 그 제조공정의 증가를 초래하고, 충분한 전기적 특성이 얻어지지 않으며 더 나아가서는 보다 높은 집적도를 얻을 수가 없는 등의 결점을 가지고 있었다.

예를들면 전기한 금속 혹은 다결정 반도체 물질을 저항체 재료로 할 경우에는, 이들의 저항체 재료를 피착하고 이를 소망으로 하는 패턴으로 형성하는 공정이 필요한 것이며, 제조공정의 증가를 면하지 못한다. 또 고출력화를 위하여 에미터수를 증가시킬려고 하면 그 저항체 재료의 패터닝이 곤란해지며 고집적화를 꾀할 수가 없고, 반도체 소자치수(칩 사이즈)의 대형화를 초래하고 만다.

더 나아가서는, 저항치와 전류용량과를 만족시키는 재료의 선택이 어렵다는데서 실용화의 영역에는 도달하지 못하고 있다.

또 전기한 베이스 영역내에 에미터 영역과 동일한 도전형 불순물을 확산 도입한 확산영역을 저항으로 하는 경우에는, 트랜지스터의 동작중 그 확산저항 영역에서 베이스 영역으로의 캐리어의 주입이 일어나며, 그 트랜지스터의 전류증폭율(hfe)가 감소한다고 하는 현상이 발생하고 만다. 더우기 에미터 영역과 그 확산저항 영역과를 다른 확산공정으로 형성하려고 하면 당연히 제조공정의 증가를 초래하고 만다.

본 발명은 이들의 종래의 구조를 갖는 트랜지스터의 결점을 제거하고, 충분히 높은 제조회수율을 가지고 심현할 수가 있는 트랜지스터를 제공하려는 것이다.

또 본 발명은, 보다 뛰어난 고주판특성, 대전력특성을 얻을 수자는 트랜지스터를 제공코저 하려는 것이다.

이를 위하여 본 발명에 의하면, 1도전형을 갖는 콜렉터상에 반대도전형을 갖는 베이스영역이 형성되며, 그 베이스 영역내에 1도전형을 갖는 에미터 영역이 형성되어 이루어진 트랜지스터에 있어서, 전기한 에미터 영역이 그 에미터 영역내에 선택적으로 배설된 반대도전형 영역에 의해서 복수개로 분리되어 이루어진 것을 특징으로 하는 트랜스터가 제공된다.

다음에 본 발명을 실시예에 의거하여 상세히 설명하겠다.

제1도에 본 발명에 의한 트랜지스터의 제1의 실시예를 나타내며, 도면에 있어서, 제1(b)도는 제1(a)도의 X-X'단면이고제1(c)도는 제1(a)도의 Y-Y'단면을 나타낸 것이다.

도면중, (11)은 예를들면 N⁺형 반도체 기판상에 N형 에미터키설층이 형성되어 구성된 콜렉터영역, (12)는 그 콜렉터영역(11)의 표면에 형성된 P형 베이스영역(13)은 그 베이스영역(12)내에 형성된 N⁺형 스트라이프 모양(절치상) 에미터영역, (14)는 그 에미터영역(13)내에 형성된 P⁺형 분리영역, (15)는 에미터영역(13)에 따라 베이스영역(12)에 설치된 P⁺베이스콘택트영역이다.

또 (16-a), (16-b)는 에미터 스트라이프에 따라 전기한 에미터영역(13) 위에 연재된 에미터 인출전극, (17-a)는 베이스 콘택트영역(15) 위에 배설된 베이스 인출전극이다.

그리고, (18)은 반도체 기판표면을 덮는 절연피막으로서, (19-a), (19-b), (19-c)……는 그 절연피막(18)에 형성된 에미터 인출전극 접속창(接續窓), (20-a), (20-b), (20-c), (20-d)……는 마찬가지로 그 절연피막(18)에 형성된 베이스 인출전극 접속창이다. 그리고 (21)은 콜렉터 전극이다.

이와같은 본 발명에 의한 트랜지스터에 있어서 특징으로 하는 바는, 1개의 스트라이프 모양의 에미터영역(13)의 그 안에 그 에미터 스트라이프 방향으로 직교(直交)하는 방향으로 선택적으로 배설된 분리영역(14)에 의해서 평면형상이 각각 구형상을 갖는 복수개의 작은 에미터영역(활성 에미터영역, 트랜지스터 유닛) (13-a), (13-b)……로 분리되어서 이루어진 점에 있다. 그 분리영역(14)는 스트라이프 모양의 에미터영역(13)을 완전히 가로지르거나 또는 완전히 깊이 방향으로 꿰뚫고 나가서 베이스영역(12)와 접하므로서 그 스트라이프 모양의 에미터영역(13)을 작은 에미터영역으로 분리하는 것은 야니며, 그 스트라이프 모양의 에미터영역(13)내에 섬모양(島狀)으로 배성되며, 그 분리영역(14)의 에미터 스트라이프 방향으로 따르는 측면 및 (1) 또는 하면에 있어서 에미터영역의 단면적을 감소시키고 여기에서 생긴 저항에 의해서 그 스트라이프 모양의 에미터영역(13)을 작은 에미터영역(13)을 작은 에미터영역(13-a), (13-b)……로 분리한다.

분리된 각 작은 에미터영역(13-a), (13-b)……는, 근접한 베이스 콘택트영역(15)에 가까운 에미터-베이스 접합부에 있어서 각각 동작한다. 즉, 작은 에미터영역, 이것에 접하는 베이스영역 및 그 베이스영역 밑의 콜렉터영역으로 된 트랜지스터 유닛이 구성된다. 따라서 1개의 스트라이프 모양의 에미터영역(13)은 그 에미터 스트라이프에 따라 뻗는 에미터 인출전극에 의해서 병열접속된 복수개의 작은 에미터영역(트랜지스터 유닛)으로 구성되는 것이며, 그리고 그 스트라이프 모양의 영역이 복수개 병열접속되므로서, 본 발명에 의한 트랜지스터는 전기한 종래의 트랜지스터와 같은 고주파, 고출력용에 알맞는 구조로 된다.

이와같은 구조에 있어서는, 스트라이프 모양의 에미터영역(13)위에 배설 연재(延在)되며, 인출전극 접속창을 거쳐서 각 작은 에미터영역을 병열접속하는 에미터 인출전극(16)은, 그 작은 에미터영역을 병열접속할 때에 베이스영역상에 배설되는 일이 없고 그 작은 에미터영역 상호간을 병열접속한다. 따라서 이때, 절연피막에 핀호올 등이 존재하고, 에미터 인출전극(16)이 분리영역(14)에 접속되더라도, 그 분리영역(14)는 에미터영역에 의하여 베이스영역에서 절연분리되고 있으며 전기적으로 부유(浮遊)(플로우링) 상태로 되고 있는 것이기 때문에, 그 분리영역(14)와 에미터영역과의 단락(短絡)으로 멎게되고, 에미터영역과 베이스영역과의 단락에는 이르지 않는다. 따라서 그 에미터 인출전극 밑의 절연피막에 있어서의 핀호올 등에 의한 제조회수율의 저하, 신뢰성의 저하를 초래할 우려는 없다.

더우기 에미터 인출전극은, 1개의 스트라이프 모양의 에미터영역의 거의 전체폭에 걸쳐서 형성할 수 있으며, 유효단면을 증대시킬 수 있다. 그 스트라이프 모양의 에미터영역에 형성되는 트랜지스터 유닛의 수를 증대시켜 대전력화를 꾀할 경우에는 대단히 유효하다.

그리고, 전기한 분리영역(14)는, 후술하는 바와같이 안정화 저항영역 또는 베이스 콘택트영역과 동시에 확산 등에 의해서 형성할 수 있으므로, 공정의 증가는 초래하지 않는다.

제2도 및 제3도는, 전기한 제1도에 나타낸 트랜지스터 구성에 있어서 특히 스트라이프 모양의 에미터영역내에 배설되는 분리영역의 다른 구성을 나타낸 것이다.

제2도에 나타낸 실시예에 있어서는, 스트라이프 모양의 에미터영역(13)이, 그 스트라이프 방향으로 직각인 방향으로 배설된 분리영역(14-1) 및 그 스트라이프의 대략 중심선상에 있으며 그 스트라이프 방향과 평행인 방향으로 배설된 분리영역(14-II)에 의해서 각각 구형상을 갖는 복수개의 작은 에미터영역(13-a), (13-b),……로 분리된다. 분리된 작은 에미터영역의 제각기에는, 그 표면을 덮는 절연피막에 에미터 인출전극 접속창(19-a), (19-b),……가 배설된다.

그리고 영역(15)는 전술한 바와같이 P⁺형 베이스 콘택트영역이다.

제3도에 나타낸 실시예에 있어서는, 스트라이프 모양의 에미터영역(13)이, 그 스트라이프 방향의 직각인 방향으로, 또한 적어도 2개로 분리하여 배설된 분리영역(14-III)에 의해서 복수개의 작은 에미터영역(13-a), (13-b),……로 분리된다. 분리된 작은 영역의 제각기에는, 그 표면을 덮는 절연피막에 에미터 인출전극 접속창(19-a), (19-b),가 배설된다.

이와같은 구성으로 하면, 스트라이프 모양의 에미터영역(13)에 있어서, 작은 에미터영역(13a), (13b),…… 제각기는, 분리영역(14-III)의 에미터 스트라이프 방향으로 따르는 측면 또는 하면에서 저항을 거쳐 상호간에 분리된다.

또 여기서 영역(15)는 에미터영역(13)에 따라서 베이스영역에 설치된 P⁺형 베이스 콘택트영역을 나타낸 것이다.

제4도 및 제5도는, 전기한 제1도 내지 제3도에 나타낸 본 발명에 의한 트랜지스터에 있어서 스트라이프 모양의 에미터영역에 형성된 작은 에미터영역의 각각 및 에미터 인출전극과의 사이에 안정화 저항을 삽입하는 구성을 나타낸 것으로서, 그 제4도 및 제5도에 있어서는, 분리영역의 삽입구조를 전기한 제1도에 나타낸 구조를 가지고 설명하면 다음과 같다.

우선 제4도에 나타낸 실시예에 있어서, 스트라이프 모양의 에미터영역(13)의 스트라이프 방향의 중심선상에 에미터 인출전극(16)이 배설되며, 또한 각 작은 에미터영역상의 그 에미터 인출전극(16)의 양쪽에 있어서 그 에미터 인출전극(16)에 평행으로 금속배선층(41)이 배설된다. 그 금속배선층(41)은 절연피막에 설치된 접속창(42-a), (42-b)를 거쳐서 작은 에미터영역(예를들면 (13-a)에 접속되며, 그 금속배선층(41)과 에미터 인출전극(16)과의 사이는 도면에 나타낸 바와같이 예르들면 P⁺형(즉 에미터영역과는 반대의 도전형을 갖는다) 안정화 저항영역(43)에 의해서 상호 접속된다.

그 안정화 저항영역(43)과 에미터 인출전극(16)과는 접속창(44), 거쳐서 접속되며, 그 안정화 저항영역(43)과 금속배선층(41)과는 접속창(42-C)를 거쳐서 접속된다. 이와같은 구조에 있어서는, 에미터전류는 2개의 금속배선체(41)의 양단에서 안정화 저항, 에미터 인출전극 흐르기 때문에, 하나의 작은 에미터영역의, 적어도 베이스 콘택트영역(15)에 가까운 에미터-베이스 접합부는 균등하게 동작한다.

이와같이 에미터 인출전극(16)과 작은 에미터영역과의 사이에 안정화 저항을 삽입하는 구조에 있어서 그 안정화 저항을 전술한 바와같이 에미터영역과는 반대의 도전형을 갖는 불순물 도입영역에 의해서 형성하면, 이러한 구조의, 전기한 제2도에 나타낸 구조를 갖는 에미터영역으로의 적용은 분리영역(14-II)의 존재에 의해서 실현이 곤란하다.

따라서, 제2도에 나타낸 구조에 있어서는, 에미터 인출전극 및 금속배선층이 배설된 절연피막상에 있어서 그 에미터 인출전극과 금속배선층과의 사이에, 예를들면 다결정 반도체층 혹은 니크롬 등의 금속층으로서된 안정화 저항, 교락상(橋絡狀)으로 삽입접속하면 된다.

또, 제1도 및 제3도에 나타낸 구조에 있어서도, 안정화 저항을 그 다결정 반도체 혹은 금속으로 구성할 수 있음은 물론이다.

또 제5도에 나타낸 실시예에 있어서는, 스트라이프 모양의 에미터영역(13)의 스트라이프 방향의 중심선상에 있어서 각 작은 에미터영역상에 금속배선층(51)이 배설되며, 또한 그 금속배선층(51)의 양측에 있어서 스트라이프 방향으로 에미터 인출전극(16'), (16")이 배설된다. 전기한 금속배선층(51)은, 절연피막에 설치된 접속창(52-a), (52-b)를 거쳐서 작은 에미터영역(예를들면 (13-a)에 접속되며, 그 금속배선층(51)과에미터 인출전극(16'), (16")과의 사이는 도면에 나타낸 바와같이 P⁺형 안정화 저항영역(53)에 의해서 상호접속된다. 그 안정화 저항영역(53)과 에미터 인출전극(16'),16")과는 접속창(54-a), (54-b)를 거쳐서 접속되며, 그 안정화 저항영역(53)과 금속배선층(51)과는 접속창(52-C)를 거쳐서 접속된다. 이와같은 구조에 있어서 에미터전류는, 작은 에미터영역의 대략 중앙에 배설된 금속배선체의 양단에서 안정화 저항, 에미터 인출전극으로 흐르기 때문에, 하나의 작은 에미터영역의, 적어도 베이스 콘택트영역(15)에 가까운 에미터-베이스 접합부는 균등하게 동작한다. 그리고 그 에미터 인출전극은 하나의 작은 에미터영역당 2개씩 병열로 배설되므로서, 유효단면적을 증대시킬 수 있으므로, 그 작은 에미터영역을 복수개 병여로 접속하여 대전력화를 꾀하는 경우에 대단히 유효하다.

이와같은 제5도에 나타낸 실시예에 있어서도 안정화 저항을, 전술한 바와같이 다결정 반도체층 혹은 니크롬 등의 금속층으로 구성할 수 있다. 또 그 제5도에 나타낸 실시예에 있어서는, 각 작은 에미터영역으로 흐르는 전류량이 작은 값이 되도록 설계될 경우에는, 2개의 에미터 인출전극중 한쪽 및 이에 접속되는 안정화 저항을 생략하여도 된다.

이상, 실시예를 가지고 상세하게 설명한 바와같이, 본 발명에 의하면 스트라이프 모양의 에미터영역을 그 에미터영역 안으로의 반대도전형영역의 배설에 의해서 작은 에미터영역(트랜지스터 유닛)으로 분리되고, 또한 그 에미터영역상에 배설되는 에미터 인출전극에 의해서 그 작은 에미터영역을 직접으로 혹은 안정화저항을 개재시켜 병열접속하므로서, 고주파, 대전력을 취급할 수 있는 트랜지스터가 구성된다이와같은 구성에 있어서는, 전술한 바와같이 적어도 에미터 인출전극은, 스트라이프 모양의 에미터영역상에 배설되어 분리된 작은 에미터영역을 병열접속한다. 이때 분리영역은 에미터영역 안에 잇고 부유상태로 되어 있기 때문에, 절연피막에 핀호올 등이 존재하더라도, 에미터-베이스같의 단락을 일으키지 않으며, 제조회수율이 저하나, 신뢰성의 저하를 초래하는 일은 없다.

제6도에 본 발명에 의한 트랜지스터의 또 다른 실시예를 나타내면 다음과 같다. 도면에 있어서, 제6(b)도는 제6(a)도의 X-X'단면, 제6(c)도는 제6(a)도의 Y-Y'단면을 표시한 것이다.

도면에 있어서, (61)은 예를들면 N⁺형 반도체 기판상에 N형 에피텍셜층이 형성되어 구성된 콜렉터영역, (62)는 그 콜렉터영역(61)의 표면에 형성된 P형 베이스영역, (63)은 베이스여역(62)내에 형성된 N⁺형 에미터영역, (64)는 그 에미터영역(63) 내에 형성된 P⁺형 안정화 저항영역, (65)에미터영역 (63)에 따라서 베이스영역에 설치된 P⁺형 베이스 콘택트영역이다.

또 (66)은 전기한 안정화 저항영역(64)와 에미터영역(63)과를 접속하는 전극금속층, (67-a), (67-b)는 에미터 인출전극(68-a), (98-b)는 베이스 인출전극이다.

그리고, (69)는 반도체기판 표면을 덮는 절연피막으로서, (70-a), (70-b) 및 (70-c)는 그 절연피막(69)에 형성된 전극금속충(66)의 안정화 저항영역(64) 및 에미터영역(63)에의 접속창, (71-a), (71-b)는 마찬가지로 그 절연피막(69)에 형성된 에미터 인출전극 접속창, (72-a), (72-b),……는 마찬가지로 절연피막에 형성된 베이스 인출전극 접속창이다. 그리고 (69)은 콜렉터 전극이다.

이와같은 본 발명의 실시예에 있어서의 트랜지스터에 있어서, 특징으로 하는 곳은, 한개의 스트라이프 모양의 에미터영역(73)이, 그 안에 그 에미터 스트라이프 방향과 직교하는 방향으로 선택적으로 배설된 안정화 저항을 구성하는 P⁺형 영역(64)에 의해서 평면형성이 구형(矩形)을 갖는 복수개의 작은 에미터영역(트랜지스터 유닛)(63-a), (63-b),……로 분리되어서 이루어진 점에 있다. 즉 본 실시예에 있어서는, 전기한 실시예에 있어서 개별적으로 설치하고 있던 분리영역과 안정화 저항영역과를 일체화하고, 안정화저항영역(64)에 의해서 스트라이프 모양의 에미터영역(63)을 복수개로 분리한다.

따라서, 그 안정화영역(64)는, 그 스트라이프 모양의 에미터영역(63) 내에 섬모양으로 배설되며, 그 안정화 저항영역(64)의 에미터 스트라이프 방향으로 따라는 측면 및 하면에 있어서 에미터영역의 단면적을 감소시키고 여기에서 생긴 저항의 증대에 의해서 그 스트라이프 모양의 에미터영역(63)을 작은 에미터영역으로 분리한다.

분리된 작은 에미터영억은, 근접한 베이스 콘택트영역(65)에 가까운 에미터-베이스 접합부에 있어서 각각 동작한다.

따라서, 1개의 스트라이프 모양의 에미터영역(63)은 에미터 인출전극 및 저항에 의해서 병열 접속된 복수개의 작은 에미터영역(트랜지스터 유닛)으로 구성되는 것이며, 그리고 그 스트라이프 모양의 에미터영역이 복수개 병열 접속되므로서, 본 실시예에 있어서의 트랜지스터는 전기한 실시예와 같이 고주파, 고출력용에 잘 맞는 구조로 된다.

이와같은 구조에 있어서도, 에미터 인출전극(67)은 작은 에미터영역을 병열 접속할 때에 베이스영역상에 배설되는 일이 없고 그 작은 에미터영역 상호간을 병열접속한다.

따라서 이때, 절연피막에 핀호올 등이 존재하여 에미터 인출전극(67)이 안정화 저항영역(64)에 접속되더라도, 그 안정화 저항영역(64)는 에미터영역에 의하여 베이스 영역에서 절연분리되어 있으며 전기적으로 부유상태로 되어 있는 것이기 때문에 그 안정화 저항영역(64)와 에미터영역과의 단락에 멈추게 되고, 에미터영역과 베이스영역과의 단락에는 이르지 않는다. 따라서 그 에미터 인출전극 밑의 절연피막에 있어서의 핀호올 등에 의한 제조회수율의 저하, 신뢰성의 저하를 초래할 우려는 없다.

그리고 전기한 안정화 저항영역(64)는, 베이스 콘택트영역과 동시에 확산 등에 의해서 형성할 수 있으므로 공정의 증가는 초래하지 않는다. 더우기 본 실시예 구조에 있어서는 안정화 저항영역이 분리영역을 겸하기 때문에, 적어도 전기한 제4도 및 제5도에 나타낸 실시예 구조에 비교하여, 트랜지스터 유닛의 집적도를 높일 수 있다.

그리고 제6도에 나타낸 트랜지스터 구조에 있어서는, 금속전극층(66)과 에미터 인출전극(67)을 제4도에 나타낸 바와같이, 안정화 저항영역의 중앙부에 접속되는 에미터 인출전극과, 그 안정화 저항영역의 양단에 접속되는 전극금속층을 가지고 구성하여도 된다.

또 이상과 같은 본 발명 실시예에 있어서는, 스트라이프 모양의 에미터영역 내에 있어서 작은 에미터영역을 획정(劃定)하기 위하여, 선택적으로 분리영역 및 혹은 안정화 저항영역을 배설했지만, 본 발명사상은 다음과 같은 구성에 대해서도 적용할 수 있다.

즉, 상술한 바와같은 스트라이프 모양의 에미터영역을 복수개 전기적으로 병열접속해서 구성되는 트랜지스터에 있어서는, 그 병열접속 수단의 하나로서 그 스트라이프 모양의 에미터영역의 일단을, 그 에미터영역과 동일한 도전형 영역에 의해서 일체화하고, 이러한 영역상에 외부도출용 리이드신 접속부, 소위 본딩패드를 배설하는 일이 많다.

이는, 본딩패드 밑에 위치하는 절연피막에 핀호올 등이 존재하거나, 혹은 리이드신 접속시 크래크(crack)를 생기게 하거나 하여, 에미터전극이 그 절연피막 밑의 베이스영역과 단락하는 것을 방지하기 때문이다.

그러나, 이러한 본딩패트 밑으로의 에미터영역과 동일한 도전형 영역의 그 에미터영역과 일체화된 설치는 그 본딩패드 밑의 영역에 있어서의 기생 트랜지스터의 발생을 초래케 하고 해당 트랜지스터의 파괴내압의 저하 등을 초래하고 만다.

그래서 제7도에 나타낸 에미터영역 패턴과 같이, 적어도 본딩패드 밀의 영역(101)과 이에 일체화된 각 스트라이프 모양의 에미터영역(102)와의 절점 근방에 그 에미터영역과는 반대의 도전형을 갖는 분리영역(103)을 배설하면, 각 스트라이프 모양의 에미터영역(102)는 독립해서 동작하며, 본딩패드 밑의 영역(101')은 전기적으로 불활성으로 되어서 기생 트랜지스터 동작이 억제, 방지된다.

그리고 제7(b)도에 나타낸 바와 같이, 그 반대도전형 분리영역(103)을, 본댕패드 밑의 영역(101)과 스트라이프 모양의 에미터영역의 절점근방에서 본딩패드 밑의 영역(101)의 대략 전역에 걸쳐서 형성하면 그 본딩패드 밑의 영역(101)상에 절연피막을 사이에 두고 본딩패드가 형성될 때, 그 절연피막에 존재하는 핀호올 크래크 등에 의거한 기생 트랜지스터의 발생 혹은 에미터전극과 베이스영역과의 사이의 단락 등이 더 확실하게 방지된다.

이러한 본딩패드 밑의 영역과 스트라이프 모양의 에미터영역과의 절점으로의 분리영역의 배설은, 전기한 제1도 내지 제6도에 나타낸 본 발명의 실시예에 적용할 수 있음은 물론이다.

다시 본 발명의 다른 실시예에 있어서는, 전기한 스트라이프 모양의 에미터영역과 이것을 복수개로 병열접속하는 본딩패드 밑의 영역과의 사이를 분리하는 분리영역으로서 상술한 바와같은 안정화 저항영역을 적용할 수 있다. 이와같은 구성으로 하면 각 스트라이프 모양의 에미터영역의 분리와 안정화저항의 삽입을 동시에 행할 수 있다.

제8도에 이러한 트랜지스터 구조를 나타내겠다. 도면에 있어서 제8(b)도는 제8(a)도의 X-X'단면이다.

도면중 (111)은 예를들면 N⁺형 반도체 기판상에 N형 에피텍셜층에 형성되어 구성한 콜렉터영역, (112)는 그 콜렉터영역상에 형성된형 P베 이스영역, (113)은 그 베이스영역(112) 내에 형성된 N⁺형 스트라이프 모양의 에미터영역, (113')은 그 에미터영역(113)을 병열접속하는 N⁺형 본딩패드 밑의 영역, (114)는 P⁺형 안정화 저항영역, (115)는 P⁺형 베이스 콘택트영역이다.

또 (116)은 에미터전극, (117)은 본딩패드마저도 구성하는 에미터 인출전극, (118)은 베이스인출전극이다

그리고 (119)는 반도체 기판표면을 덮는 절연피막으로서, (120)은 그 절연피막(119)에 형성된 에미터 전극접속창, (121)은 마찬가지로 그 절연피막(119)에 형성된 에미터전극(116)의 안정화 저항영역(114)에의 접속창, (122)은 마찬가지로 그 절연피막(119)에 형성된 에미터 인출전극 접속창, (123)은 마찬가지로 절연피막(119)에 형성된 베이스 인출전극 접속창이다. 그리고 (124)는 콜렉터 전극이다.

이와같은 구조에 있어서는, 각 스트라이프 모양의 에미터영역(113)은, 안정화저항을 거쳐서 에미터 인출전극에 접속되며, 또한 본딩패드 밑의 영역(113')과는 분리된다.

따라서, 해당 트랜지스터에 있어서는, 각 스트라이프 모양의 에미터영역(113)은 각각 독립으로 또한 전류의 집중을 초래함이 없이 동작할 수 있으며, 또한 본딩패드(117) 밑의 영역(113')은 전기적으로 불활성이 되어서, 해당 트랜지스터는 전류증폭율의 저하를 초래하는 일없이 동작할 수 있다.

제9도에, 전기한 본 발명에 관한 제6도에 나타낸 트랜지스터 유닛을 수용한 트랜지스터의평면도를 나타내며,

도면에 있어서, (151)은 트랜지스터 개편(個片)(칩), (152)는 트랜지스터 유닛이다.

또 (153)은 에미터 인출전극, (154)는 에미터 전극단자패드, (155)는 베이스 인출전극, (156)은 베이스 적극단자패드, (157)은 전극금속층이다.

여기서 전기한 안정화 저항영역에 관해서는, 도시하는 것을 생략한다.

그리고, 이상과 같은 각 실시예에 있어서는, 베이스 콘택트영역을 스트라이프 모양의 에미터영역의 전체길이에 따르는 긴 자모양의 것으로 하여 나타냈는데, 이는 섬모야 등과 같은 것으로 되어도 좋다는 것은 물론이며, 베이스 인출전극 접속창도 그 베이스 콘택트영역의 전체길이에 걸쳐서 형성되어도 좋다.

이와같은 트랜지스터 유닛의 구성을 갖는 트랜지스터를 형성하자면 다음과 같은 수단을 취할 수 있다.

즉 N⁺형 반도체 기체상에 N형층이 형성되어 이뤄진 영역은, 통상적인 것처럼 N⁺형 반도체 기판상에 N형층을 에피텍셜 성장시키거나, 혹은 N형 반도체 기판의 양면에서 도우너 불순물을 고농도로 도입하여 N⁺형층을 형성하고 한쪽의 면의 N⁺형층을 제거하므로서 형성할 수 있다.

또, P형 베이스영역은, 예를들면 붕소(B) 등의 억셉터 불순물을 통상적으로 전면확산법 혹은 선택확산법에 의하여 형성할 수 있다. 이때 해당 트랜지스터가, 고전압을 취급하는 것이라면, 베이스-콜렉터(BC) 접합이 반도체 개편(個片)(칩)의 측면에 나타나는 소위 메사형 구조로 하고, 비교적 저전압을 취급하는 것이라면 그 BC접합이 콜렉터영역 표면에 끝나는 소위 플레이너형 구조로 하면 된다.

또 베이스-콘택트영역은, 전기한 베이스영역 내에 그 베이스영역과 같이 억셉터 불순물을 그 베이스영역보다도 고농도로 또한 선택적으로 확산도입하여 형성할 수 있다.

또 N⁺형 에미터영역은, 전기한 베이스영역 내로 예를들면, 비소(AS), 인(P) 등의 도우너 불순물을 고농도로 또한 선택적으로 확산도입하여 형성할 수 있다.

동 P⁺형 분리영역, P⁺형 안정화 저항영역은, 전기한 에미터영역 내로 억셉터 불순물을 고농도로 또한 선택적으로 확산도입하여 형성할 수 있다.

이때 전기한 베이스-콘택트영역의 확산깊이는 엄밀한 값이 요구되지 않으므로, 깊이가 규정되는 그 분리 영역 및 안정화 저항영역의 확산형성과 동시에 그 베아스-콘택트영역을 형성하여도 좋다.

또 표면 절연피막은, 열산화법 혹은 기상성장법에 의해서 형성되는 2산화실리콘(SiO₂)를 사용할 수 있으며 다시 질화실리콘(Si₃N₄)과 인실리케이트유리(PSG) 등과 조합할 수도 있다.

그리고, 에미터 인출전극, 베이스 인출전극, 베이스 인출전극 및 전극금속층은, 예를들면 알루미늄(Al)의 증착 및 포로 에칭에 의해서 형성할 수 있으며, 전기한 각 영역으로의 전기적 접속은 전기한 절연피막에 포토, 에칭 등에 의하여 형성된 전극창을 개재시켜 이뤄진다.

이와같은 트랜지스터 제조수단에 있어서, 전기한 에미터영역 내에 분리영역, 안정화 저항영역을 형성하려고 할 때, 그 에미터영역이 얕을 경우에는, 소위 "압출효과"에 의해서 그 에미터영역이 필요없는 깊이를 가지고 형성되어 버리며, 에미터-베이스내압, 에미터-콜렉터내압이 저하하고, 다시 충분한 전류증폭율을 얻기가 곤란해질 경우가 있다. 이와같은 "압출효과"의 영향을 감소시키는 수단으로서,

(1) 분리영역, 안정화 저항영억 형성부분 바로 밑의 베이스영역을 미리 선택적으로 깊게 형성하고, 에미터영역의 압출된 후의 베이스폭(깊이)를 충분히 확보한다.

(2) 분리영역, 안정화 저항영역 형성부분의 에미터영역을 소망으로 하는 마스크 등을 개재시켜 미리 선택적으로 저불순물농도로서 또한 얕게 형성하고, 분리영역, 안정화 저항영역 형성시의 압출분을 상쇄, 보상한다.

(3) 베이스영역 형성후, 분리영역, 안정화 저항영역 형성부분의 반도체 기판이 돌출하도록 메사모양의 에칭을 행하고, 그렇게한 다음에 미터확산을 행하여서 그 돌출부 밑에는 주위의 평탄한 부분에 동시 형성된 에미터영역보다도 얕은 에미터영역을 형성하고, 다시 그 돌출부에 분리영역, 안정화저항을 형성할 때의 압출분을 상쇄, 보상한다.

이상으로, 상세하게 설명한 바와같이, 본 발명에 있어서는, 1도전형을 갖는 콜렉터상에 반대도전형을 갖는 베이스영역이 형성되며, 그 베이스영역내에 1도전형을 갖는 에미터영역이 형성되어 이뤼지는 트랜지스터에 있어서, 그 에미터영역상에 배설 연재되며, 인출전극 접속차을 개재시켜, 분리된 작은 에미터영역을 병열접속하는 에미터 인출전극은, 그 작은 에미터영역을 병열접속할 때에 베이스영역상에 배설됨이 없이 그 작은 에미터영역 상호간을 병열접속한다. 따라서 이때, 절연피막에 핀호올 등이 존재하고, 에미터 인출전극이 분리영역에 접속되더라도, 그 분리영역은 에미터영역에 의하여 베이스영역에서 절연분리되고 있으며 전기적으로 부유(플로우링 : floating)상태로 되어 있는 것이므로, 그 분리영역과 에미터영역과의 단락으로 멈추게 되며, 에미터영역과 베이스영역과의 단락에 이르지 않는다. 따라서 그 에미터 인출전극 밑의 절연피막에 있어서의 핀호올 등에 의한 제조회수율의 저하, 신뢰성의 저하를 초래할 우려는 없다.

더우기 그 에미터 인출전극은 1개의 에미터영역의 대개 전체폭에 걸쳐서 형성할 수 있고, 유효단면을 증대시킬 수 있으므로, 그 스트라이프 모양의 에미터영역에 형성되는 트랜지스터 유닛의 수를 증대시켜 대전력화를 꾀할 경우에 대단히 유효하다.

그리고, 전기한 분리영역은, 안정화 저항영역 및 베이스-콘택트영역과 동시에 확산 등에 의해서 형성할 수 있으므로, 공정의 증가는 초래하지 않는다.

이상으로서 설명한 바와같아, 본 발명에 의하면 각 트랜지스터의 분리구성 밑 그 트랜스터 유닛에 있어서의 안정화 저항영역의 형성구조, 에미터 인출전극의 도출구조, 더 나아가서는 베이스-콘택트 등을 개선하므로서, 적은 제조공정을 가지고, 제조회수율을 저하시킴이 없이 뛰어난 전기적 특성을 갖는 트랜지스터를 제공할 수 있다.

그리고 이상과 같은 실시예에 있어서는, NPN형 트랜지스터를 예로 들어서 설명했으나, 본 발명은 PNP형 트랜지스터에도 적용할 수 있음은 물론이다.

더우기 안정화 저항영역은, 전기한 실시예와 가티 매어짐(

)을 갖는 형상에 한하지 않으며, 소망으로 하는 저항치를 얻을 수 있다면, 그 매어짐 등을 갖지 않더라도 된다는 것은 물론이다.

Claims (1)

1도전형을 갖는 콜렉터(11)상에 반대도전형을 갖는 베이스영역(12)이 형성되며, 그 베이스영역(12) 내에 1도전형을 갖는 에미터영역(13)이 형성되어 이뤄진 트랜지스터에 있어서, 전기한 에미터영역(13)이 그 에미터영역(13) 내에 선택적으로 배설된 반대도전영역(14)에 의해서 복수개로 분리되어 이뤄지는 것을 특징으로 하는 트랜지스터.

Images