KR830001766Y1 - Full electronic analog display clock - Google Patents

Full electronic analog display clock Download PDF

Info

Publication number
KR830001766Y1
KR830001766Y1 KR2019830006008U KR830006008U KR830001766Y1 KR 830001766 Y1 KR830001766 Y1 KR 830001766Y1 KR 2019830006008 U KR2019830006008 U KR 2019830006008U KR 830006008 U KR830006008 U KR 830006008U KR 830001766 Y1 KR830001766 Y1 KR 830001766Y1
Authority
KR
South Korea
Prior art keywords
display
hand
terminal
output
segment
Prior art date
Application number
KR2019830006008U
Other languages
Korean (ko)
Inventor
마사노리 후지다
Original Assignee
가부시기 가이샤 세이고오샤
모가미 쯔도무
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019800002173A external-priority patent/KR830003094A/en
Application filed by 가부시기 가이샤 세이고오샤, 모가미 쯔도무 filed Critical 가부시기 가이샤 세이고오샤
Priority to KR2019830006008U priority Critical patent/KR830001766Y1/en
Application granted granted Critical
Publication of KR830001766Y1 publication Critical patent/KR830001766Y1/en

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C9/00Electrically-actuated devices for setting the time-indicating means
    • G04C9/08Electrically-actuated devices for setting the time-indicating means by electric drive
    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C17/00Indicating the time optically by electric means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

내용 없음.No content.

Description

전 전자식 아날로그 표시시계Full electronic analog display clock

제1도는 종래에 단침표시 및 장침표시가 중복된 표시예를 나타내는 정면도.1 is a front view showing a display example in which a short hand display and a long hand display are conventionally duplicated.

제2도는 본 고안의 표시장치의 한 예를 나타내는 정면도.2 is a front view showing an example of a display device of the present invention.

제3도는 본 고안의 회로구성의 한 예를 나타내는 블록도.3 is a block diagram showing an example of a circuit configuration of the present invention.

제4도는 제3도의 요부를 상세히 나타내는 논리(論理) 회로도.4 is a logic circuit diagram showing details of the main part of FIG.

제5도 및 제6도는 각각 본 고안에 의한 표시예를 나타내는 정면도이다.5 and 6 are front views each showing a display example according to the present invention.

본 고안은 액정(液晶)등을 사용한 전 전자식 아날로그 표시시계에 관한 것이다.The present invention relates to an all-electronic analog display clock using liquid crystal lamps.

예를 들면 액정을 사용해서 아날로그 표시를 하는 시계에 있어서는 단침표시용 세그멘트는 장침표시용 세그멘트의 일부를 서로 공용하고 있어, 장침과 단침이 같은 굵기로 표시된다. 그래서 1시간에 한번 장침표시와 단침표시가 중복되었을때, 예를 들면 제1도에서 보는 바와 같이 1시 5분을 표시했을때 단침표시가 보이지 않고 장침만이 표시되어 고장이 난것처럼 착각을 일으키는 기이한 인상을 나타냈다.For example, in a watch that displays an analog display using liquid crystals, the short hand segment is shared with a part of the long hand display segment so that the long hand and the short hand are displayed in the same thickness. So, if the hour hand and hour hand display overlaps once an hour, for example, when 1: 5 is displayed as shown in Fig. 1, the hour hand sign is not displayed and only the long hand is displayed, causing a mistake It made a strange impression.

그래서 본 고안은 장침표시와 단침표시가 중복했을때, 일시적으로 단침표시의 위치를 어긋나게 해서 상기 종래의 결점을 제거하도록 한 것이다.Therefore, the present invention is to remove the above-mentioned defects by temporarily shifting the position of the short hand mark when the long hand mark and the short hand mark overlap.

이하 본 고안의 한 실시예를 도면을 따라 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

제2도는 시각의 표시장치를 나타낸 것으로서, 2장의 유리기판 및 그 사이에 끼운 액정으로 구성된다.2 shows a visual display device, and is composed of two glass substrates and a liquid crystal sandwiched therebetween.

한편 유리기판에는 링 모양의 공통전극(C1), (C2)가 형성되고, 다른쪽의 유리기판에는 60개의 세그멘트전극(S0)…(S59)를 방사상으로 형성한다. 세그멘트전극(S0)…(S59), 공통전극(C2) 및 그 사이에 개재하는 액정에 의해 제1의 표시세그멘트를 구성하고, 세그멘트전극(S0)…(S59), 공통전극(C1) 및 그 사이에 개재된 액정에 의해 제2의 표시세그멘트를 구성한다. 공통전극(C1), (C2) 및 세그멘트전극(S0)…(S59)로부터는 각각 독립적으로 리이드지(紙)(도시생략)를 도출하고 있다.On the other hand, ring-shaped common electrodes C 1 and C 2 are formed on the glass substrate, and 60 segment electrodes S 0 ... (S 59 ) is formed radially. Segment electrode S 0 . (S 59 ), the first display segment is formed by the common electrode C 2 and the liquid crystal interposed therebetween, and the segment electrode S 0 . ( S59 ), the second display segment is constituted by the common electrode C 1 and the liquid crystal interposed therebetween. Common electrode C 1 , C 2 and segment electrode S 0 . A lead paper (not shown) is derived independently from S 59 .

제3도에서 CT1은 단자(a)로부터의 클럭펄스를 받아서 분(分)을 계시(計時)하는 계시회로, CT2는 시를 표시하기 위한 60진의 개시회로이고, 계시회로 CT1으로부터의 12분마다의 출력을 받는 것이다.In FIG. 3, CT 1 is a clock circuit which receives the clock pulse from the terminal a and counts the minute, CT 2 is a 60-degree start circuit for displaying the hour, and from the clock circuit CT 1 You get an output every 12 minutes.

(D1),(D2)는 데코우더이고, 데코우더(D1)의 출력단자(P0)…(P59)로부터는 1분마다 차례로 장침표시용의 제1 및 제2의 표시세그멘트의 선택출력이 발행하여, 데코우더(D2)의 출력단자(90)…(959)로부터는 12분마다 차례로 단침표시용의 제1의 표시세그멘트의 선택출력이 발생한다. B는 후에 설명하는 제어회로이고, 장침표시와 단침표시가 중복했을때 인접하는 다음의 제1표시세그멘트의 선택출력이 발생한다.(D 1 ) and (D 2 ) are decoders, and output terminals P 0 ... Of the decoder D 1 . From P 59 , the selective output of the first and second display segments for long hand display is issued one by one every minute, and the output terminal 9 0 ... Of the decoder D 2 . From (9 59 ), the selective output of the first display segment for short hand display is generated every 12 minutes. B is a control circuit described later, and when the long hand display and the short hand display overlap, the selective output of the next adjacent first display segment occurs.

DR은 아날로그 스위치 등으로 구성되는 구동회로로서 장침표시용, 단침표시용 및 비표시용의 3종류의 제어신호를 선택적으로 세그멘트전극(S0)…(S59)에 공급한다. 한편 공통전극(C1),(C2)에는 각각 다른 제어신호를 공급하고 있고, 이것과 구동회로 DR로부터의 상기 각 제어신호로 의해 제1 및 제2의 표시 세그멘트를 선택적으로 구동해서 장침표시 및 단침표시를 한다.The DR is a driving circuit composed of an analog switch, etc., and selectively selects three kinds of control signals for long hand display, short hand display, and non-display segment electrode S 0 . Supply to (S 59 ). On the other hand, different control signals are supplied to the common electrodes C 1 and C 2 , and the first and second display segments are selectively driven by the control signals from the driving circuit DR. And minute hand markings.

또 구동회로 DR의 구성 및 상기 각 제어신호의 파형은 이미 공지의 사실이므로 생략한다.In addition, since the structure of the drive circuit DR and the waveform of each said control signal are already known facts, it abbreviate | omits.

제4도는 제어회로 B의 일부를 상세히 나타낸 것으로, (G1)…(G8)은 게이트 회로이다.4 shows a part of the control circuit B in detail, (G 1 ). (G 8 ) is the gate circuit.

다음에 동작에 대해서 설명한다.Next, the operation will be described.

우선, 장침표시에 대해서 설명한다.First, the long hand display will be described.

매시(每時) 0…59분에 각각 데코우터(D1)의 단자(P0)…(P59)에서 출력이 발행하여 그것에 의해 구동회로 DR의 단자(t0)…(t59)에서 장침표시용의 제어신호가 발생하여 세그멘트전극(S0)…(S59)에 공급된다.Hourly 0... At 59 minutes each terminal P 0 of the decorator D 1 . An output is issued at P 59 , whereby the terminal t 0 of the driving circuit DR. At t 59 , the control signal for the long hand display is generated and the segment electrode S 0 . S 59 is supplied.

따라서 0…59분에 대응한 제1 및 제2의 표시세그멘트가 차례로 표시되어 장침표시가 1분마다 앞으로 나간다.Thus 0... The first and second display segments corresponding to 59 minutes are displayed in sequence, and the long hand display advances every minute.

한편 구동회로 DR는 제어회로 B의 단자(r0)…(r59)로부터의 출력에 의해 각각 출력단자(t0)…(t59)에서 단침표시용의 제어신호가 발생하여 세그멘트전극(s0)…(s59)에 공급되어 단침표시가 행해진다.On the other hand, the driving circuit DR is connected to the terminal r 0 . (r 59), each output terminal (t 0) by the output from ... (t 59 ), a control signal for short-hand display is generated and the segment electrode s 0 . supplied to s 59 , the short hand indication is performed.

여기에서 단침표시와 장침표시가 중복되지 않기 위하여 단자(P0) 및 단자(r0),…, 단자(P59) 및 단자(r59)에서 동시에 출력이 공급되지 않도록 제어회로 B를 구성하고 있다. 그 동작에 대해서 설명한다.In this case, the terminal (P 0 ), terminal (r 0 ),... The control circuit B is configured so that an output is not simultaneously supplied from the terminal P 59 and the terminal r 59 . The operation will be described.

단침표시와 장침표시가 중복하는 시각은, 12시00분, 1시 5분, 2시 10분, 3시 16분, 4시 21분, 5시 27분, 6시 32분, 7시 38분, 8시 43분, 9시 49분, 10시 54분 및 11시 59분의 12회 존재한다.The time when the hour hand display and the hour hand display overlap is 12:00, 1: 5, 2:10, 3:16, 4:21, 5:27, 6:32, 7:38 12 times, 8:43, 9:49, 10:54, and 11:59.

우선 1시 5분이 되면, 데코우터(D1)의 단자(P5) 및 데코우터(D2)의 단자(95)에서 출력이 발생한다.First, when 1: 5, an output is generated at the terminal P 5 of the decorator D 1 and the terminal 9 5 of the decorator D 2 .

그 때문에 제4도의 게이트회로(G4)의 출력이 금지되는 동시에 게이트회로(G5)의 단자(r6)에 출력이 발생한다. 그것에 의해 구동회로 DR의 단자(t3)로부터는 단자(P5)로부터의 상기 출력에 의해 장침표시용의 제어신호가 발생하여 단자(t6)에서부터는 단침표시용의 제어신호가 발생한다.That is due to occur, the output to the terminal (r 6) of the fourth-degree at the same time, the gate circuit gates the output of the circuit (G 4) inhibition (G 5). As a result, a control signal for long hand display is generated from the terminal t 3 of the drive circuit DR by the output from the terminal P 5 , and a control signal for short hand display is generated from the terminal t 6 .

따라서 제5도와 같이 장침표시와 단침표시가 어긋나서 극히 자연스러운 1시 5분의 표시가 이루어진다.Therefore, as shown in FIG. 5, the long hand display and the short hand display are shifted, thereby making an extremely natural 1: 5 display.

그리고 1시 6분이 도면 단자(P6) 및 단자(95)에서 출력이 발생하므로 제4도의 게이트회로(G3)의 출력이 "0"가 되어 게이트회로(G4)의 단자(r5)로부터 출력이 발생함과 동시에 게이트회로(G6)로부터의 출력이 정지한다. 따라서 제6도와 같이해서 1시 6분이 표시된다.1: 6, since the output occurs at the drawing terminal P 6 and the terminal 9 5 , the output of the gate circuit G 3 of FIG. 4 becomes "0", so that the terminal r 5 of the gate circuit G 4 is generated. At the same time, the output from the gate circuit G 6 is stopped. Therefore, 1: 6 is displayed as in FIG.

이것과 동일한 방법으로 상기의 단침표시 및 장침표시가 중복하는 시각에는 일시적으로 단침이 하나 앞서서 표시가 되는 것이다.In the same way as this, the hour hand display and the long hand display overlap with each other.

그러나 12시 00분에 있어서는 단침표시의 위치를 어긋나게 하면 도리어 부자연스러워지기 때문에 이 경우는 장침표시만을 한다. 즉, 12시 00분에 단자(P0) 및 단자(90)로부터 출력이 발생하면 제4도의 게이트회로(G1)의 출력이 "1"이 되어서 게이트회로(G2)의 출력이 금지되어 단자(P0)로부터의 출력에 의해 장침표시만이 행해진다.However, at 12: 00, when the position of the short hand display is shifted, it becomes unnatural. In this case, only the long hand display is performed. That is, when the output is generated from the terminal P 0 and the terminal 9 0 at 12:00, the output of the gate circuit G 1 of FIG. 4 becomes "1" and the output of the gate circuit G 2 is prohibited. Therefore, only the long hand display is performed by the output from the terminal P 0 .

상기 이외의 시각에 있어서는 데코우더(D2)의 단자(90)…(959)에서 출력은 각각 제어회로 B의 단자(r0)…(r59)에 그대로 발생하여 통상의 단침표시가 행해진다.At times other than the above, the terminals 9 0 of the decoder D 2 . In (9 59 ), the outputs of the control circuit B terminal (r 0 )... It occurs as is at (r 59 ) and normal short-hand display is performed.

그런데 상기의 실시예에서는 단침표시를 하나 앞세움으로써 장치표시와의 중복을 피하도록 했으나, 특히 7시 38분 이후의 중복하는 시각에는 단침표시를 하나 늦추어도 좋다.By the way, in the above-described embodiment, overlapping of the device display is avoided by setting the one-hand display one step ahead. In particular, the one-hand display may be delayed by one at a time overlapping after 7:38.

또, 표시장치의 전극의 형상, 리이드선의 배선방법 등은 상기에 한정되지 아니함은 물론이다.The shape of the electrode of the display device, the wiring method of the lead wire, and the like are not limited to the above.

이상과 같이 본 고안에 의하면 단침표시와 장침표시가 중복할 때에는 일시적으로 단침표시의 위치를 어긋나게 했기 때문에 언제나 보기 쉬운 시각표시를 할 수 있다.As described above, according to the present invention, when the hour hand display and the long hand display overlap each other, the position of the hour hand display is temporarily shifted, so that the time display that is easy to see is always possible.

Claims (1)

방사상으로 배열한 복수의 제1의 표시세그멘트(a)와, 제1의 표시세그멘트의 각각에 대응해서 그 방사방향으로 배열한 제2의 표시세그멘트(b)와, 제1의 표시세그멘트를 선택하여 단침표시를 하도록 하는 동시에 동일 방사방향에 있는 제1의 표시세그멘트 및 제2의 표시세그멘트를 선택해서 장침표시를 하게 하는 구동회로(DR)를 갖는 전 전자식 아날로그 표시 시계에 있어서, 단침표시 및 장침표시가 중복했을때 이 제1의 표시세그멘트에 인접한 최소한 2개의 제1의 표시세그멘트를 선택하여 단침표시를 하는 제어회로(B)를 구비한 것을 특징으로 하는 전 전자식 아날로그 표시 시계.A plurality of first display segments a arranged in a radial manner, a second display segment b arranged in a radial direction corresponding to each of the first display segments, and a first display segment In an all-electric analog display clock having a driving circuit DR for selecting the first display segment and the second display segment in the same radial direction and displaying the long hand in the same radial direction. And a control circuit (B) for selecting at least two first display segments adjacent to the first display segment and displaying a single hand when the overlaps are provided.
KR2019830006008U 1980-05-31 1983-07-08 Full electronic analog display clock KR830001766Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019830006008U KR830001766Y1 (en) 1980-05-31 1983-07-08 Full electronic analog display clock

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019800002173A KR830003094A (en) 1980-05-31 1980-05-31 Full electronic analog display clock
KR2019830006008U KR830001766Y1 (en) 1980-05-31 1983-07-08 Full electronic analog display clock

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019800002173A Division KR830003094A (en) 1980-05-31 1980-05-31 Full electronic analog display clock

Publications (1)

Publication Number Publication Date
KR830001766Y1 true KR830001766Y1 (en) 1983-09-16

Family

ID=26626843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019830006008U KR830001766Y1 (en) 1980-05-31 1983-07-08 Full electronic analog display clock

Country Status (1)

Country Link
KR (1) KR830001766Y1 (en)

Similar Documents

Publication Publication Date Title
CA1064265A (en) Digital liquid crystal electronic timepiece
US4007583A (en) Electronic timepiece
US3953964A (en) Single switch arrangement for adjusting the time being displayed by a timepiece
GB1370489A (en) Display devices
US3959963A (en) Solid-state display for time-piece
GB2052111A (en) Electronic timer
US4255806A (en) Display means for chronometers with electro-optical elements
US4121415A (en) Hybrid horological display using time modulation
US4597674A (en) Multiplex digital clock
US4459034A (en) Time display apparatus
US3982387A (en) Solid state electronic timepiece
KR830001766Y1 (en) Full electronic analog display clock
US4312055A (en) Electronic timepiece circuits
US4362398A (en) Multiplexed LCD analog timepiece
US4310909A (en) Analog electronic timepiece
US4081953A (en) Hybrid horological display using space modulation
DE2834387C3 (en) Electro-optical time display device
GB1511401A (en) Electronic timepieces
DE2908764A1 (en) WATCH WITH ANALOG LIQUID CRYSTAL DISPLAY
US4258431A (en) Electronic timepiece having an analog display device and a digital display device
US4355381A (en) Electronic timepiece with electro-optic display
USRE31225E (en) Single switch arrangement for adjusting the time being displayed by a timepiece
US4254486A (en) Display panel for electronic timepiece
JPS5837034Y2 (en) electronic clock
JPS54126497A (en) Dap-type liquid crystal display device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19910625

Year of fee payment: 9

EXPY Expiration of term