KR830000964B1

KR830000964B1 - Broadcast receiver tuning circuit

Info

Publication number: KR830000964B1
Application number: KR1019800001254A
Authority: KR
Inventors: 크란크 오토; 뵈링 윌프리트
Original assignee: 리센리아 파텐트 베르 발퉁즈 게셀샤프트 미트 베쉬렝크터 하프퉁; 볼프강 레위더; 빌리볼츠
Priority date: 1980-03-26
Filing date: 1980-03-26
Publication date: 1983-05-14

Abstract

내용 없음.No content.

Description

Broadcast receiver tuning circuit

제 1 도는 본 발명의 바람직한 구체형에 따른 동조회로의 블록다이어 그램.1 is a block diagram of a tuning circuit according to a preferred embodiment of the present invention.

제 2 도는 제 1 도 구체형의 일부의 회로 다이어 그램.2 is a circuit diagram of a portion of the FIG. 1 embodiment.

제 3 도는 제 2 도 회로부분의 또 다른 구체형의 회로 다이어 그램.3 is a circuit diagram of another embodiment of the circuit portion of FIG.

제 4 도는 제 3 도 회로의 실제 구성 형태의 회로 다이어 그램.4 is a circuit diagram of the actual configuration of the circuit of FIG.

미국특허 제898867호와 부합하는 독일특허 제2703861호 및 제2720170호에서 발표된 바와같은 류의 많은 기존의 동조 시스템은 계수기(counter)를 포함하고 있고, 그 계수 상태는 수신기가 동조될 수파수, 즉 동조 주파수를 결정하며 계수 펄스에 의해 위 아래로 변화될 수 있다. 계수기 스테이지의 내용이 따라서 동조과정을 제어한다.Many existing tuning systems of the same kind as disclosed in German patents 28603861 and 2720170, in accordance with US Pat. No. 8,8867, include a counter, the counting state of which the receiver is to be tuned, That is, it determines the tuning frequency and can be changed up and down by the count pulse. The contents of the counter stage thus control the tuning process.

그러한 동조회로는, 각 계수 펄스가 계수기를 한 계수 스텝씩 진행시키므로 동조될 주파수가 조금씩 변한다는 특징을 지니고 있다. 동조회로내의 타이밍 장치가 동조 주파수의 변화율을 제한하는데 쓰일 수 있어서, 동조시스템의 스텝씩 셋팅이 예를 들자면 저주파수 영역에서 바람직스럽지 못하게 발생하는 것을 막아준다. 타이밍 장치는 또한 회로가 어떤 계수상태에 의해 주어진 동조 주파수를 넘어가지 않게 한다.Such a tuning circuit is characterized in that the frequency to be tuned changes little by little as each count pulse advances the counter by one count step. The timing device in the tuning circuit can be used to limit the rate of change of the tuning frequency, thereby preventing the stepping of the tuning system from undesirably occurring in the low frequency region, for example. The timing device also prevents the circuit from exceeding the tuning frequency given by some counting state.

타이밍 장치는 동조회로에 어떤 관성(inertia)을 부여하는데 그것이 필요한 것이지만 앞서 언급된 결함을 피하기 위한 것이다. 이 관성의 결과로 동조회로는 모든 경우에 계수 상태의 빠른 변화를 따라갈 수가 없다. 그러나 특히 라디오 수신의 경우에는, 셋트된 동조대역내에서 멀리 떨어져 있는 두 값 사이에 동조 주파수를 빨리 변화시킬 수 있을 것이 요구되고 있다.The timing device is necessary for imparting some inertia to the tuning circuit but is intended to avoid the above mentioned faults. As a result of this inertia, the tuning circuit cannot keep up with the fast change of counting state in all cases. However, especially in the case of radio reception, it is required to be able to quickly change the tuning frequency between two distant values in the set tuning band.

본 발명의 목적은, 시간 지연이 거의 없이 계수 상태내의 어떠한 변화라도 따라갈 수 있는 동조회로를 제공하되, 종래 기술의 회로에서 이미 피할 수 있었던 어떠한 결함도 다시 생기지 않도록 하려는 것이다. 이것과 그리고 또 다른 목적들이, 본 발명에 따라 원하는 방송주파수에 수신기를 동조시키기 위한 동조회로에서 이루어졌는데 이 동조회로는, 이 회로가 동조되어야 할 주파수 값 변화의 크기를 표시하는 계수펄스윈(source)과, 계수 펄스를 받아서 회로가 동조될 반송주파수를 나타내는 계수상태를 취하기 위해 연결된 계수기와 동조 동작을 하는 동안 회로가 동조될 주파수의 변화율을 결정짓는 값을 가진 동조신호를 만들어 내기 위한 동조 장치와, 펄스 주파수를 나타내는 제어 신호를 끌어내기 위해 계수 펄스 원에 연결된 장치로 구성된 타이밍 장치와, 계수 펄스 주파수가 증가함에 따라 회로가 동조될 주파수의 변화율도 증가하도록 제어신호에 따라 동조신호를 변화시키기 위해 연결된 장치들을 포함하고 있다.It is an object of the present invention to provide a tuning circuit that can follow any change in the counting state with little time delay, while avoiding the reoccurrence of any defects that have already been avoided in prior art circuits. This and other objects have been achieved in a tuning circuit for tuning a receiver to a desired broadcast frequency in accordance with the present invention, which is a coefficient pulse win that indicates the magnitude of the frequency value change that this circuit should be tuned to. And a tuning device for generating a tuning signal having a value that determines the rate of change of the frequency to which the circuit is to be tuned during a tuning operation with a counter connected to receive a count pulse and indicate a carrier frequency at which the circuit is to be tuned. A timing device comprising a device connected to the counting pulse source to derive a control signal indicative of the pulse frequency, and to change the tuning signal according to the control signal so that the rate of change of the frequency at which the circuit is to be tuned increases as the counting pulse frequency increases. Contains connected devices.

본 발명은 낮은 클럭펄스 주파수의 조정하에 계수기의 위치가 변화했을 경우에만 수신기의 저주파 영역의 간섭(interference)을 억압하기 위해 긴 시정수가 요구되는 것을 실현하는데 상당히 기초하고 있다. 간섭은 즉 셋트된 동조 주파수의 급격한 변화는, 특히 동조회로가 계수기 내용의 변화를 바로 따라가서 동조주파수에 도달할 수 있다면, 예를들면 계수기가 다음 클럭펄스를 받기전에 일어날 것이다. 이 실현을 이용하면 본 발명에 따른 동조회로는 계수기의 계수주파수에 따라 조절 가능한 타이밍 장치를 제공한다.The present invention is largely based on realizing that long time constants are required to suppress interference in the low frequency region of the receiver only when the counter's position changes under the adjustment of the low clock pulse frequency. Interference, i.e. a sudden change in the set tuning frequency, will occur, for example, before the counter receives the next clock pulse, especially if the tuning circuit can immediately follow the change in the counter content and reach the tuning frequency. With this realization, the tuning circuit according to the present invention provides a timing device that is adjustable in accordance with the counting frequency of the counter.

도면을 참조로 본 발명의 바람직한 구체형을 상술하면 다음과 같다.Preferred embodiments of the present invention with reference to the drawings as follows.

제 1 도는 믹서(mixer) 또는 발진기(3)을 포함하는 슈퍼헤테로다인 수신기를 위한 동조 회로의 일부를 보여준다. 발진기(3)의 출력(4)에서의 출력신호는 수신기의 믹서단으로 들어간다(본 도면에는 자세히 표시되지 않았음). 발진기(3)은 회로블록(1), (2), (6)과 커패시터(7)을 포함하고 있는 제어회로의 일부이다. 블록(1)은 입력 계수기로서, 그 계수상태는 수동 바퀴(8)에 의해 나오는 계수 클럭펄스(9)의 인가에 의해 변화될 수 있다. 계수기(1)이 바퀴(8)의 회전 방향에 따라 위 또는 아래로 계수하도록 전환될 수 있는 회로는 잘 알려져 있다. 그러한 것들중 적합한 것으로는, 예를들면 앞에서 언급했던 독일 특허 제2703861호에 발표된 것이 있다. 들어오는 클럭펄스(9)의 주파수는 바퀴(8)의 회전속도에 따라 변한다.1 shows part of a tuning circuit for a superheterodyne receiver comprising a mixer or oscillator 3. The output signal at the output 4 of the oscillator 3 enters the mixer stage of the receiver (not shown in detail in this figure). The oscillator 3 is part of a control circuit comprising circuit blocks 1, 2, 6 and a capacitor 7. The block 1 is an input counter, the counting state of which can be changed by the application of the counting clock pulse 9 emitted by the manual wheel 8. It is well known that the counter 1 can be switched to count up or down depending on the direction of rotation of the wheel 8. Suitable ones are, for example, those disclosed in the aforementioned German patent no. The frequency of the incoming clock pulse 9 changes with the rotational speed of the wheels 8.

계수기(1)의 내용은 회로장치(2)로 들어가는데 그것은 계수기(1)의 현재 계수상태가 발진기(3)의 현재 출력주파수와 부합하는가를 감시한다. 회로(2)는 발진기(3)으로부터 나오는 출력의 어떤 주파수 값이 각 계수 상태에 따르도록 설계되어 있다. 예를들면, 계수기는 마이크로 프로세서를 포함하도록 구성된 회로일 수도 있다.The contents of the counter 1 enter the circuit arrangement 2, which monitors whether the current counting state of the counter 1 matches the current output frequency of the oscillator 3. The circuit 2 is designed such that any frequency value of the output from the oscillator 3 depends on each counting state. For example, the counter may be circuitry configured to include a microprocessor.

회로장치(2)에 대해서는 여러가지의 기존 구성 형태가 사용될 수 있다. 예로써, 미국 특허 제4110695호의 회로장치(2)는, 발진기(3)의 주파수 값이 주파수 계수회로에서 결정되고 다음에 주파수 계수회로의 내용은 입력 계수기(1)의 내용과 비교되도록 설계되었다. 비교의 결과에 따라, 회로(2)의 출력(10)에서 제어신호가 나가서, 비교된 값과의 결합을 다시 이루기 위해 발진기(3)의 주파수가 어느 방향으로 변화해야 할 것인가를 지시한다. 회로(2)로부터 나오는 제어신호는 제어입력(5)을 통해 발진기(3)으로 들어간다.Various conventional configurations can be used for the circuit device 2. By way of example, the circuit arrangement 2 of US Pat. No. 41,10695 is designed such that the frequency value of the oscillator 3 is determined in the frequency counter circuit and then the contents of the frequency counter circuit are compared with the contents of the input counter 1. As a result of the comparison, a control signal exits at the output 10 of the circuit 2, indicating in which direction the frequency of the oscillator 3 should change in order to recombine with the compared value. The control signal from the circuit 2 enters the oscillator 3 via the control input 5.

그러나 회로(2)는 또한 예를들면, 회로가 PLL 방식으로 동작하도록 설계될 수도 있다. 그때 회로(2)는 위상 비교기를 포함하게 되는데, 그것의 한 입력은 프로그래머블 디바이더(programmabler divider)를 통해서 발진기(3)의 출력신호를 받아들이고, 다른쪽 입력은 기준신호를 받아들인다. 이런 경우에는, 계수기(1)의 출력이 프로그래머블 디바이더의 분할비율을 제어하기 위해 연결되어야 한다. 발진기(3)에 대한 제어신호는 위상 비교기의 출력신호가 된다.However, circuit 2 may also be designed such that, for example, the circuit operates in a PLL manner. The circuit 2 then comprises a phase comparator whose one input receives the output signal of the oscillator 3 via a programmable divider and the other input receives a reference signal. In this case, the output of the counter 1 must be connected to control the division ratio of the programmable divider. The control signal for the oscillator 3 becomes the output signal of the phase comparator.

만약 회로(2)로 들어가는 입력신호가 주파수차를 표시한다면 회로(2)의 출력(10)에서 나오는 출력 신호는 차의 방향에 따라 셋팅장치(6)을 통해 커패시터(7)을 충전 또는 방전시킨다. 셋팅장치(6)에 의해 결정된 충전 전류와 커패시터(7)의 용량은 시정수를 미리 결정하고, 그 시정수로써 발진기(3)의 출력 주파수 그러니까 결국 동조회로가 동조될 주파수가 변화될 수 있다.If the input signal entering the circuit 2 indicates a frequency difference, the output signal from the output 10 of the circuit 2 charges or discharges the capacitor 7 through the setting device 6 according to the direction of the difference. . The charging current determined by the setting device 6 and the capacity of the capacitor 7 determine the time constant in advance, and as the time constant, the output frequency of the oscillator 3, so that the frequency at which the tuning circuit will be tuned can be changed.

동조회로가 계수기(1)의 계수 상태를 빠른 변화를 따라갈 수 있게 하기 위해 동조회로의 타이밍 장치는 조정가능하게 설계되었다. 커패시터(7)을 위한 충전전류의 레벨을 결정하는 셋팅장치(6)은 입력(11)에 의해 셋트될 수 있다. 그 입력(11)은 제어신호를 받아들이는데 그 제어신호는 계수기(1)의 입력으로 들어오는 클럭펄스(9)의 주파수를 따라 올라가며 조정하는 동안 장치(6)에 의해 생긴 충전 전류의 크기와 부합하는 것이다.The timing device of the tuning circuit is designed to be adjustable so that the tuning circuit can follow the fast change of the counting state of the counter 1. The setting device 6 which determines the level of charging current for the capacitor 7 can be set by the input 11. The input 11 accepts a control signal which rises along the frequency of the clock pulse 9 coming into the input of the counter 1 to match the magnitude of the charging current generated by the device 6 during adjustment. will be.

셋팅장치(6)의 입력(11)을 위한 제어신호는 회로(12)에서 연속적인 클럭펄스(9)로부터 얻어진다. 계수펄수(9)의 모든 클럭펄스 주파수에서의 동조속도에 대한 한계는, 발진기의 주파수가 가능한 한 안정하게 변화할 수 있을 정도로 낮다. 이것이 수신기의 저주파 영역에서의 간섭(interference)을 피하게 한다. 만약 새로운 주파수로 셋트시키는 동안 제어 회로가 주파수를 원하는 값 이상으로 넘어서게 한다면 그것은 특히 귀찮은 일일 것이다.The control signal for the input 11 of the setting device 6 is obtained from the continuous clock pulse 9 in the circuit 12. The limit on the tuning speed at all clock pulse frequencies of the count pulse number 9 is low enough that the frequency of the oscillator can be changed as stably as possible. This avoids interference in the low frequency region of the receiver. It would be particularly annoying if the control circuit caused the frequency to exceed the desired value while setting to the new frequency.

제 2 도는 제 1 도의 회로장치(12)의 한 바람직한 구체형을 보여준다. 커패시터(7)을 위한 충전전류는 셋팅장치를 구성하는 차동 전류증폭기(13)에 의해 공급된다. 전류증폭기(13)에 의해 공급되는 전류의 방향은 전류증폭기(13)의 입력(14)와 (15)를 통해 회로(2)에 의해 제어된다. 전류의 크기는 증폭기(13)의 바이어스 입력에 공급되는 신호에 의해 결정된다. 입력(14)와 (15)에 존재하는 신호의 형태에 따라, 셋트전는 한류 방향이나 다른 방향으로 흐르기도 하고 또는 전류가 흐르지 않기도 한다. 그러한 전환가능하고 제어가능한 전류 증폭기는 예를들면 RCA회로 type CS 3080과 같은 IC의 형태로 잘 알려져 있다. 캐패시터(7) 양단의 전압은 분리증폭기(16)를 통해서 제 1 도의 발진기(3)의 제어입력에 연결된 출력단자(17)로 들어가게 되어 있다.2 shows one preferred embodiment of the circuit arrangement 12 of FIG. The charging current for the capacitor 7 is supplied by the differential current amplifier 13 constituting the setting device. The direction of the current supplied by the current amplifier 13 is controlled by the circuit 2 via inputs 14 and 15 of the current amplifier 13. The magnitude of the current is determined by the signal supplied to the bias input of the amplifier 13. Depending on the shape of the signal present at the inputs 14 and 15, the set current may flow in the current-limiting direction or in another direction, or no current may flow. Such switchable and controllable current amplifiers are well known in the form of ICs, for example RCA circuit type CS 3080. The voltage across the capacitor 7 enters the output terminal 17 connected to the control input of the oscillator 3 of FIG. 1 through the separation amplifier 16.

저항(18)이 증폭기(13)의 바이어스 제어 입력과 보조전압 U_H가 있는 회로의 지점사이에 연결되어 있는데, U_H는 충전전류에 대해 최소값 αI를 주며 여기서 α는 증폭기(13)의 전류이득인자이고 I₁은 저항(18)을 통과하는 전류이다.The resistor 18 is connected between the bias control input of the amplifier 13 and the point of the circuit with the auxiliary voltage U _H , where U _H gives the minimum value αI for the charging current, where α is the current gain of the amplifier 13. Factor and I ₁ is the current through resistor 18.

두번째 전류 I₂는 증폭기(13)의 바이어스 제어입력으로 들어간다. 이 전류 I₂는 커패시터(20)으로부터 얻어진다. 커패시터(20)은 저항(21)과 전자적 스위치(22)를 통하여 보조전압 U_H의 전원으로부터 공급받는다. 이러한 목적을 위하여 펄스전압(9)가 단안정 멀리바이브레이터로 동작하는 회로(23)에 공급된다. 회로(23)에서 일정한 펄스폭을 가진 펄스가 만들어진다. 전자스위치(22)는 회로(23)으로부터 나오는 출력 펄스에 의해 구동된다.The second current I ₂ enters the bias control input of the amplifier 13. This current I ₂ is obtained from the capacitor 20. The capacitor 20 is supplied from the power supply of the auxiliary voltage U _H through the resistor 21 and the electronic switch 22. For this purpose, a pulse voltage 9 is supplied to the circuit 23 operating as a monostable mulberry vibrator. In circuit 23 a pulse with a constant pulse width is produced. The electronic switch 22 is driven by an output pulse from the circuit 23.

커패시터(20)의 총 충전시간은 클럭펄스(9)의 주파수에 비례하여 변하므로, 커패시터(20) 양단의 전압은 클럭펄스(9)의 주파수에 본질적으로 비례한다. 증폭기(13)의 출력에서 충전전류 α, I₂로 나타나는 전류성분 I₂는 따라서, 충전전류가 클럭펄스(9)의 주파스 증가에 따라 증가하도록 클럭펄스(9)의 주파수에 직접적으로 종속되어 있다. 이렇게, 증폭기(13)과 커패시터(7)로 구성된 타이밍 장치에 의해 미리 정해진 동조회로 주파수의 변화율은, 들어오는 클럭펄스(9)의 주파수 변화에 따라 변화한다. 동조회로의 시간 동작은 따라서 각 경우 클럭펄스(9)의 주파수에 적합하다.Since the total charge time of the capacitor 20 changes in proportion to the frequency of the clock pulse 9, the voltage across the capacitor 20 is essentially proportional to the frequency of the clock pulse 9. At the output of the amplifier 13 current component I ₂ appears as a charge current α, I ₂ is therefore directly dependent on the frequency of the clock pulse (9) the charge current to increase in accordance with the primary fasteners increase of the clock pulse (9) have. In this way, the rate of change of the tuning circuit frequency predetermined by the timing device composed of the amplifier 13 and the capacitor 7 changes in accordance with the frequency change of the incoming clock pulse 9. The time operation of the tuning circuit is therefore suitable for the frequency of clock pulse 9 in each case.

제 3 도의 회로는 제 2 도 회로의 변형이다. 같은 회로부품은 같은 숫자로 표시되어 있다. 보조전압 U_H는 고정된 값을 가지지 않고, 제 1 도의 발진기(3)에 동조전압을 만들어주는 증폭기(16)의 출력에 생기는 동조전압 U로부터 끌어내진 것이다. 저항(24)와 (25)를 포함하는 분압기가 전압 U와 U_H사이의 바람직한 관계를 성립시켜준다. 이렇게 하여 동조회로의 동조속도는 전 동조 영역에 걸쳐 본질적으로 일정하도록 되었고, 제 1 도의 슈퍼헤테로다인 발진기(3)의 동조 속도의 비선형성이 보상되었다. 미국의 특허된 출원번호 제892868호에 상응하는 독일 특허 제2718472호는, 동조 전압에 따라 동조회로의 타이밍 장치의 충전전류를 제어하는 것에 대해 발표했다.The circuit of FIG. 3 is a variant of the circuit of FIG. The same circuit components are marked with the same numerals. The auxiliary voltage U _H does not have a fixed value and is derived from the tuning voltage U generated at the output of the amplifier 16 which makes the tuning voltage to the oscillator 3 of FIG. 1. A voltage divider comprising resistors 24 and 25 establishes a desirable relationship between voltages U and U _H. In this way, the tuning speed of the tuning circuit was essentially constant over the entire tuning area, and the nonlinearity of the tuning speed of the superheterodyne oscillator 3 of FIG. 1 was compensated. German Patent No. 2718472, corresponding to US Patent Application No. 892868, discloses controlling the charging current of a timing device of a tuning circuit in accordance with the tuning voltage.

제 3 도의 회로에서 커패시터(20) 양단의 전압은, 동조전압에 종속적인 보조전압 U_H와 클럭펄스(9)의 주파수의 곱에 따라 좌우된다. 이 이중 종속성은 간단한 방법으로, 동조회로 변화율에 대한 클럭펄스(9)의 주파수의 영향이 또한 전체 동조 영역에 걸쳐 본질적으로 선형이 되도록 보장해 준다.In the circuit of FIG. 3, the voltage across the capacitor 20 depends on the product of the auxiliary voltage U _H dependent on the tuning voltage and the frequency of the clock pulse 9. This double dependency ensures that, in a simple way, the influence of the frequency of the clock pulse 9 on the tuning circuit change rate is also essentially linear over the entire tuning region.

제 4 도는 제 3 도의 회로에 회로(23)과 전자 스위치(22)의 특정한 구체형이 설치된 것을 보여준다. 펄스신호(9)는 커패시터(26)과 저항(27)을 포함하고 있는 미분기에서 미분되고, 미분된 신호는 연산증폭기(op, Amp) (29)의 부논인버팅(non inverting)입력에 공급되는데 그 연산증폭기에서 그것이 일정한 폭의 펄스로 증폭된다. 펄스전압(9)의 레벨이 증폭기(29)의 인버팅(inverting)입력에 존재하는 양(＋) 전압 U₁보다 크다면, 회로가 결함없이 동작한다.4 shows a particular embodiment of circuit 23 and electronic switch 22 installed in the circuit of FIG. The pulse signal 9 is differentiated from the differentiator comprising the capacitor 26 and the resistor 27, and the differentiated signal is supplied to the non-inverting input of the op amp Amp 29. In the op amp it is amplified by a pulse of constant width. If the level of the pulse voltage 9 is greater than the positive voltage U ₁ present at the inverting input of the amplifier 29, the circuit operates without defects.

만일 증폭기(29)의 출력에 아무런 펄스도 존재하지 않는다면 출력이 접지 전위로 연결되어 있어서 양(＋)의 보조전압 U_H때문에 다이오드(30)이 전도된다. 그러나, 다이오드(31)는 차단상태이다.If no pulse is present at the output of the amplifier 29, the output is connected to ground potential so that the diode 30 is conducting because of the positive auxiliary voltage U _H. However, the diode 31 is in a blocking state.

증폭기(29)의 출력에 펄스가 존재하는 경우에는, 다이오드(30)이 차단되고, 보조전압 U_H때문에 충전전류가 저항(21) 및 이제 전도상태인 다이오드(31)을 통해서 커패시터(20)으로 흐른다. 그렇지 않는 경우에는 회로가 제 3 도에 보인 회로와 마찬가지로 동작한다.If there is a pulse at the output of the amplifier 29, the diode 30 is cut off and the charging current is transferred to the capacitor 20 through the resistor 21 and the diode 31 which is now conducting due to the auxiliary voltage U _H. Flow. Otherwise, the circuit operates similarly to the circuit shown in FIG.

본 발명에 관한 위의 설명은 여러가지로 일부 수정될 수 있으며, 변형과 개작물 및 동일물을 첨부된 청구범위의 등가한 의미와 범위로 간주되어야 할 것이라는 것을 알 수 있을 것이다.It will be appreciated that the above description of the invention may be variously modified in various ways, and that modifications, adaptations, and equivalents should be considered as equivalent equivalents and scope of the appended claims.

Claims

A coefficient pulse win indicating the magnitude of the change in frequency value to which the circuit is to be tuned; The circuit is tuned as the counting pulse frequency increases with a timing device consisting of a tuning device for producing a tuning signal having a value that determines the value, and a device connected to the aforementioned counting pulse source to derive a control signal indicating a pulse frequency. A broadcast receiver tuning circuit comprising: a connected device for changing a tuning signal according to a control signal so that the rate of change of frequency increases.