KR820002498Y1 - 제어장치(制御裝置) - Google Patents

Abstract

내용 없음.

Description

제어장치(制御裝置)

제1도는 본 고안에 관련한 제어장치의 구성도.

제2도는 제1도의 싸이리스터의 제어회로를 더욱 상세하게 나타낸 구성도.

제3도는 싸이리스터의 과도시에 발생하는 부극성(負極性) 스파이크 전압의 개략 파형을 나타낸 도면.

제4도는 제어회로를 모노리틱(monolithic) 직접회로로 구성한 때의 개략을 나타낸 단면도.

제5도는 제어회로가 부극성 스파이크에 의해 방해를 받는 것을 설명하기 위한 회로도.

제6도는 본 고안의 원리를 설명하는 신호 파형도.

제7도는 본 고안에 의한 제어장치의 1실시예의 회로도.

제8도는 본 고안에 의한 제어장치의 다른 실시예를 나타낸 회로도.

제9도는 본 고안에 의한 제어장치의 또 다른 실시예를 나타낸 회로도.

제10도는 제9도의 동작설명용 파형도이다.

본 고안은 싸이리스터 소자의 ON, OFF에 의해 부하에의 교류전원 전압의 공급을 제어하는 제어장치에 관한 것이다.

제1도는 이러한 종류의 제어장치의 기본적 구성을 나타낸 도면으로써, 1은 교류전원, 2는 모우터 등의 부하장치, 3은 부하장치(2)에의 교류전원(1)의 공급을 ON, OFF하는 교류 싸이리스터, 4는 전원, 5는 집적회로(IC)에 의해 구성된 싸이리스터 제어회로, 6은 콘덴서, 7은 저항기이다.

이와 같은 구성에 있어서, 싸이리스터 제어회로(5)는 전원(4)에 의해 구동되며, 각종 감지기(senser)의 출력 및 미리 설정된 설정출력에 의해 제어목적에 맞쳐 제어신호를 발생시켜 교류 싸이리스터(3)의 제어단자(게이트단자)(G)에 공급한다.

그에 의해 교류 싸이리스터(3)를 ON, OFF하여 그 ON, OFF에 따라 부하장치(2)에서 교류전원(1)의 공급을 ON, OFF 제어한다. 그래서 제어회로(5)를 집적회로(IC) 수단에 의해 실현하는 경우에는 교류 싸이리스터(3)의 게이트단자(G)에 제어신호를 공급하는 회로는 제2도에 1예를 나타낸 바와 같은 회로 구성으로 이루어진다.

도면에서 50은 제어회로(5)의 출력단(段)의 드라이버 트랜지스터로써 싸이리스터(3)의 게이트회로와 병렬로 접속되어 있다.

그리고 전원(40)으로부터 전류 제한저항(41)에서 결정되는 전류를 드라이버 트랜지스터(50)나 싸이리스터(3)의 어느 일방에 흐르도록 하고 있다. 즉, 드라이버 트랜지스터(50)가 ON이면 전원(40)으로부터 저항(41)을 통과한 전류는 모두 드라이버 트랜지스터(50)의 측으로 흐르게 되고 싸이리스터(3)의 게이트 단자(G)에는 흐르지 않는다. 따라서 싸이리스터(3)는 OFF된다. 드라이버 트랜지스터(50)가 OFF되면 상기의 전류는 게이트단자(G) 회로를 흘러 싸이리스터(3)를 ON한다.

즉, 드라이버 트랜지스터(50)의 ON, OFF에 의해 싸이리스터(3)를 ON, OFF 제어한다. 그리고 다이오우드(30)는 상기의 동작을 확실하게 하기 위한 것이다.

싸이리스터(3)는 상기와 같이 ON, OFF되어 부하장치(2)에의 교류전원(1)으로부터의 전력공급을 제어하지만, 부하장치(2)가 모우터 등의 유도성 부하인 경우에는 ON, OFF시에 일어나는 과도현상에 의해 싸이리스터(3)를 파괴하는 수가 있다.

이 때문에 제1도, 제2도에서 나타낸 바와 같은 콘덴서(6)와 저항기(7)의 직렬회로를 싸이리스터(3)의 애노우드(A)와 캐소우드(K)간에 접속한다. 콘덴서(6)와 저항(6)은 통칭 서어지 킬러(surge killer)라고 칭하며 싸이리스터의 ON, OFF 과도시에 발생하는 서어지 전압으로부터 소자를 보호하기 위하여 사용된다.

드라이버 트랜지스터(50)는 제어장치의 목적에 맞추어 ON, OFF되며, 이것은 교류전원(1)의 극성(極性)이나 위상(位相)과는 통상 무관계하다. 따라서 교류전원(1)의 상태와 드라이버 트랜지스터(50)의 ON, OFF에는 정하여진 관계는 없으므로 ON, OFF에 따르는 과도현상도 ON, OFF의 동작에 따라 다르다.

그러나 싸이리스터(3)의 애노우드단자(A)가 부(負), 캐소우드단자(K)가 정(正)과 같은 교류전원(1)의 전원 위상시에 드라이버 트랜지스터(50)를 OFF하여 싸이리스터(3)를 터언 온 시키면 서어지 킬러의 콘덴서(6)에 충전되어 있던 전하(電荷)에 의해 드라이버 트랜지스터(50)의 콜랙터 단자(C)가 에미터 단자(E)에 대하여 부(負)가 되는 방향의 스파이크 전압이 발생한다.

제3도는 싸이리스터(3)의 게이트단자(G)와 캐소우드단자(K) 사이에서 발생하는 스파이크 전압(e_GK)의 개략 파형을 나타낸다.

도시된 바와 같이 부(負)의 펄스가 드라이버 트랜지스터(50)의 콜랙터 단자(C)에 가해진다. 그러므로 제어회로(5)를 모노리틱 집적회로(IC)로 실현하는 경우에는 드라이버 트랜지스터(50)도 다른 트랜지스터(51) 등과 함께 제4도에 소자의 단면 약도를 나타낸 바와 같은 형으로 만들어진다. 여기서 드라이버 트랜지스터(50)의 콜랙터 단자(C)에 제3도와 같이 부(負)의 스파이크 전압(e_GK)이 가해지면 콜랙터 단자(C)는 에미터 단자(E)에 대하여 부의 전위가 되지만 기판(P-Sub)은 그라운드(GND)와 접속되어 있으므로 콜랙터 단자(C)는 기판에 대하여도 부전위가 된다. 그렇지만 기판과 콜랙터의 접함은 제4도의 약도로써 이해될 수 있듯이 콜랙터가 부전위일 때 순방향(順方向)으로 바이어스 된다. 이 때문에 기판에서 콜랙터로 향하는 순방향 전류가 흘러 이것에 따르는 캐리어가 기판내에도 주입된다. 이 캐리어는 기판내를 확산하여 가까이 만들어져 있는 다른 영역에도 침입한다.

제4도의 경우에서는 트랜지스터(50)에서 래터럴(lateral)(pnp) 트랜지스터(51)에 캐리어가 흘러 트랜지스터(51)의 베이스 단자(B)의 전위를 트랜지스터(50)의 콜랙터 단자(C)의 진위에 추수시키는 방향으로 움직인다. 이 결과 트랜지스터(51)의 콜랙터 단자(C)의 전위도 이에 추수하여 부전위가 된다. 이 때문에 정상적인 동작은 보증되지 않는다.

상기의 영향을 회로도적으로 나타내면 제5도와 같이 된다. 50은 영향을 부여하는 npn형 트랜지스터이고, 51은 영향을 받은 pnp형 트랜지스터이다. 트랜지스터(50)의 콜랙터단자(C)가 부전위가 되는 것에 의해 트랜지스터(51)의 콜랙터단자(C)를 부전위로 하려고 하면 이것에 의해 정상적인 동작이 되지 않는 것이 명확하다. 그리고 52 및 53은 npn형 트랜지스터를 나타낸다.

이상의 설명에서는 싸이리스터(3)의 트리거(trigger) 방법을 겡트 단자(G)에서 캐소우드 단자(K)로 향하여 전류를 유입하는 형(프러스 트리거)으로 했지만 반대의 형식(마이너스 트리거)이라도 기본적으로는 변하지 않는다.

본 고안의 목적은 부하에의 교류전원의 소정 전압 극성에 의해 발생하는 스파이크 전압에 의해 싸이리스터의 제어회로가 오동작하는 것을 방지할 수 있는 제어장치를 제공하는데 있다.

이와 같은 목적을 달성하기 위하여 본 고안에서는 교류전원의 신호위상이 싸이리스터 소자의 애노우드측이 정, 캐소우드측이 부되도록 위상관계에 있는 것을 검출하는 수단을 갖추어 이 검출수단의 출력에 따라 싸이리스터 소자를 제어하도록 한 것을 특징으로 한다.

제6도는 본 고안의 동작 원리를 설명하기 위한 신호 파형도이다.

상술한 바와 같이 싸이리스터 회로에서의 역극성 스파이크는 싸이리스터 소자의 게이트 트리거 타이밍과 교류 전원의 전압위상과의 상대관계에 의해 발생하므로 싸이리스터 제어회로측에서 스파이크가 발생하지 않는 전원 전압 위상에서 싸이리스터 소자가 터언 온 되도록 제어하면 된다. 그 때문에 본 고안에서는 싸이리스터 소자의 트리거를 전원 전압 위상과 동기시켜 싸이리스터 소자의 애노우드 단자가 캐소우드 단자에 대하여 정의 극성으로 된 시점에서 싸이리스터 소자를 터온 온 시키도록 하고 있다.

즉, 제6a도에 나타낸 교류 전원의 전압 파형을 반파정류(半波整流)하여 제6b도에 나타낸 파형을 얻는다. 이것은 소정의 전압임계치(v_TH)와 비교하여 임계치(v_TH)를 초과한때 출력을 발생시켜 제6c도와 같이 δ(δ 〉₀) 되는 위상을 갖는 신호를 얻는다. 그리고 이 신호를 사용하여 싸이리스터 소자의 트리거 신호를 규제하면, 예를 들면 싸이리스터 소자는 제6d도의 타이밍으로 터언 온 하여 이때 싸이리스터 소자의 애노우드 단자 및 캐소우드 단자 사이에 가해지는 교류 전원 전압의 위상은 애노우드 단자측이 정, 캐소우드 단자측이 부가 되는 관계로 확정되므로 역극성 스파이크 전압이 발생하지 않는다.

그리고 제6c도의 신호에서는 트리거 타이밍으로서 어느 정도의 폭을 가지고 있지만 제6e도와 같이 제6c도의 신호의 상승부분의 좁은 폭의 신호를 트리거 타이밍으로서 사용하도록 하여도 좋다.

제7도는 본 고안에 의한 제어장치의 1실시예의 주요부의 구성을 나타내는 것으로, 전원(4)과 싸이리스터 제어회로(5) 부분의 구성을 나타내고 있다. 전원(4)에 있어서, 42는 2차측을 중점 접지한 트랜스, 43~45는 다이오우드, 46은 콘덴서, 47은 직류전원 전압의 출력선, 48은 반파 정류 전압의 출력선이다.

또한 싸이리스터 제어회로(5)에 있어서, 50′는 제2도의 트랜지스터(50)를 포함하는 드라이버회로, 54는 플립플롭, 55는 AND 게이트, 56는 역치회로, 47 및 58은 입력신호선을 나타낸다.

그 외의 부호는 제1도 및 제2도와 같은 부호의 것에 대응하고 있다.

이와 같은 구성에 있어서 교류전원(1)에서의 교류전압을 트랜스(42)를 통과한 후 다이오우드(44),(45), 콘덴서(46)에 의해 정류 평활하여 직류 전압으로 변환하여 출력선(47)에 의해 싸이리스터 제어회로(5)에 인가하기 위한 전원 전전압으로서 사용하는 한편, 저항(41), 다이오드(30)에 의해 싸이리스터(3)의 게이트단자(G)에 인가하여 싸이리스터(3)의 트리거 전원으로서 사용한다.

그와 동시에 교류전원(1)의 전압의 일방의 극성을 트랜스(42)의 2차측의 일단에 접속된 다이오우드(43)로 반파 정류하여 출력선(48)에 송출시켜 그것을 싸이리스터 제어회로(5) 내의 역치회로(56)에 보내 트리거 타이밍 신호를 얻는다. 예를 들면 교류전원(1)의 전압이 제6a도와 같은 파형의 것이었다고 하면 다이오우드(43)에서의 정류출력은 제6b도와 같이 되어 결과적으로 역치회로(56)에서는 제6c도 또는 (e)와 같은 트리거 타이밍 신호가 얻어진다. AND 게이트(55)에서는 역치회로(56)의 출력과 입력선(57)의 입력신호와의 논리적(論理積)을 취하여 그 출력으로 플립플롭(54)을 세트한다. 즉, 입력신호를 트리거 타이밍 신호로 동기화하여 그 타이밍으로 플립플롭(54)을 세트하고 있다. 그리고 이 플립플롭(54)은 입려신호선(58)에서의 신호로 리세트하고 있다. 따라서 이 플립플롭(54)의 Q단자 출력으로 드라이버 회로(50′)를 구동하는 것에 의해 플립플롭(54)의 세트시에 싸이리스터(3)를 터언 온 할 수 있다. 그리고 드라이버 회로(50′)의 드라이버 트랜지스터(50)(제2도로 나타낸)는 플립플롭(54)의 Q단자 출력에 의해 OFF되도록 되어 있다.

제8도는 본 고안에 의한 제어장치의 그 외의 실시예의 주요부의 구성을 나타낸 것으로 제7도의 실시예를 더욱 개량한 것이다.

상술한 바와 같이 제7도의 회로에서는 교류 전원의 전압위상에 따라 싸이리스터의 터언 온 을 제어하고 있기 때문에 교류전원 전압에 의한 스파이크 전압의 발생은 방지할 수 있지만, 교류전원 전압 이외의 서어지 전압이 싸이리스터의 터언 온 시에 싸이리스터에 인가되면 그 전압에 의해 서어지 전압에 따라 스파이크 전압이 발생될 염려가 있다.

그래서 제8도의 실시예에서는 스파이크 전압이 발생하여도 그것을 싸이리스터 제어회로에 입력하는 것을 방지한다든가, 또는 그것을 크램프하기 위하여 다이오우드(31) 및 (32)를 접속한 것에 특징이 있다.

즉, 싸이리스터(3)의 게이트 단자(G)와 그라운드간에 다이오우드(31)를 접속하는 것에 의해 싸이리스터(3)의 캐소우드 단자(K)가 정, 게이트 단자(G)가 부의 극성이 되도록 발생하는 스파이크 전압을 바이패스 시켜 싸이리스터 제어회로(5) 측으로 스파이크 전압이 전달하지 않도록 작용시킴과 동시에 싸이리스터 제어회로(5)의 드라이버 회로(50′)의 출력과 저항(41)과 다이오우드(30)의 결합점간에 다이오우드(32)를 접속하는 것에 의해 발생한 스파이크 전압이 싸이리스터 제어회로(5)에 입력되는 것을 완전하게 방지할 수 있다.

그리고, 도면과 같이 다이오우드(31) 및 (32)를 양방으로 설치하는 대신에 일방만을 설치하도록 하여도 좋다.

이 경우 다이오우드(31)만을 사용한 경우에는 싸이리스터 전류가 과대하면 바이패스 되지않고 싸이리스터 제어회로 측에도 스파이크 전류의 일부가 흘러 오동작을 완전하게 방지할 수 없는 경우가 있기 때문에 다이오우드(32)를 사용한 경우가 보다 완전하게 스파이크 전압을 저지할 수 있다.

제9도는 본 고안에 이한 제어장치의 또 다른 실시예의 주요부의 구성을 나타낸 것으로 제7도의 싸이리스터 제어회로(5)의 부분을 드라이버회로(50′), 플립플롭(54), 역치회로(56), 신호선(48),(58), 카운터(60)로 구성한 예이다.

제10도는 제9도의 회로동작을 설명하기 위한 신호 파형도로 (a)는 교류전원 전압의 파형, (b)는 역치회로(56)의 출력파형, (c)는 카운터(60)의 출력 파형을 나타낸다.

이와 같은 구성에 있어서 제7도의 교류전원(1)에서의 교류전압(제10a도)을 정류기(43)로 반파 정류한 출력을 신호선(48)을 통하여 역치회로(56)에 입력하고 그 역치회로(56)로부터 제10b도에 나타낸 바와 같은 신호를 얻어 그것을 클록 입력으로서 카운터(60)에 가한다. 제10a도에 나타낸 전원 전압의 위상에 대하여 제10b도에 나타낸 신호는 어느 정해진 위상을 가진 신호이기 때문에 이 신호를 클록 입력으로서 동작하는 카운터(60)는 제10c도에 나타낸 각 파형과 같이 그 상승위상은 입력클록 위상과 일치하고 있다. 따라서 이 카운터(60)(단수의 임의) 출력이나, 카운터(60)에서의 몇 개의 출력으로 제어(논리처리)된 신호에 의해 플립플롭(54)을 세트하여 싸이리스터(3)를 터언 온 제어하면 싸이리스터(3)의 터온 온 위상은 클록의 위상, 따라서 전원의 위상과 정확하게 동기화하여 싸이리스터의 터온 온의 과도현상을 매회 정확하게 일치시켜 부극성 스파이크를 발생시키지 않는 위상에 고정화할 수 있다.

이상 설명한 바와 같이 본 고안에 의하면 교류 싸이리스터의 ON, OFF 과도현상에 의한 영향을 방지할 수 있고 싸이리스터 제어회로를 모노리틱 집적회로로 구성하여도 아무런 동작이나 신뢰성면에서도 문제가 발생하지 않도록 할 수 있다. 또한 전원의 위상과 제어회로의 위상을 특정한 관계로 고정화하기 위한 수단 이외에 새로운 부품이나 소자를 필요로 하지 않고, 실용상의 효과는 다대하다.

그리고 상술한 실시예에서는 싸이리스터 소자로서 트라이액을 사용한 예에 관하여 기술했지만 SCR 등 기타의 싸이리스터 소자를 사용한 경우에도 본 고안은 적용할 수 있다.

또 싸이리스터 소자와 병열로 접속된 서어지 킬러용의 콘덴서, 저항을 사용하지 않은 경우에도 상술한 바와 같이 스파이크 전압의 문제가 있고, 따라서 이들의 병렬 접속회로가 없는 경우에도 본 고안은 적용할 수 있다.

Claims (1)

1. 교류전원 신호를 발생하는 교류전원(1)과, 부하(2)와, 그 부하(2)에의 교류전원(1) 신호의 공급을 ON, OFF 제어하는 교류 싸이리스터(3) 소자와, 싸이리스터(3) 소자의 게이트단자(G)에 입력하는 제어신호를 발생하는 공통 기판상에 복수의 트랜지스터를 배열한 IC회로로 이루어지는 제어회로(5) 등을 가진 제어장치에 있어서, 상기한 제어회로(5)가 교류전원 신호의 위상을 검출하는 제1의 회로와, 입력신호를 공급하는 제2의 회로와, 이 제2의 회로의 입력신호를 제1의 회로의 검출신호에 의해 동기화하는 제3의 회로와, 이 제3의 회로에 의해 얻어진 신호에 대응하는 신호를 싸이리스터(3) 소자의 게이트 단자(G)에 제어신호로서 공급하는 제4의 회로로 구성된 것을 특징으로 하는 제어장치.