KR820002262B1 - 핀쿳숀 비틀림 보정회로 - Google Patents

Abstract

내용 없음.

Description

핀쿳숀 비틀림 보정회로

제1도는 본 발명을 설명하기 위한 접속도.

제2도 내지 제5도는 그 설명을 위한 도면.

제6도는 본 발명의 한 예의 접속도.

제7도 및 제8도는 그 설명을 위한 도면.

제9도는 다른 예의 접속도.

본 발명은 텔레비젼 수상기의 좌우의 핀쿳숀 비틀림 보정회로에 있어서, 특히 그 보정이 적절하게 행하여지도록 하는 것이다.

좌우의 핀쿳션 비틀림 보정회로로서 제1도에서 도시하는 것과 같은 것이 있다. 즉 궤환트랜스(1)의 입력코일(1A)과 접지와의 사이에 스윗칭용의 트랜지스터(2)의 콜렉터·에미터 사이와 댐퍼용 다이오드(3)와 공진용콘덴서(4)가 병렬로 접속됨과 동시에 수평 편향코일(5)과 S자 보정용 콘덴서(6)와 코일(11)이 직렬로 접속된다. 또 코일(11)에 큰 용량의 콘덴서(12)와, 사이리스터(13)의 애노드·캐소드 사이와의 직렬회로가 병렬 접속됨과 동시에 사이리스터(13)에 다이오드(14)가 병렬 접속된다.

그리고 트랜지스터(2)의 베이스에 수평발진회로(16)에서 수평 펄스가 공급된다. 다시금 트랜스(1)의 궤환코일(1C)에 얻어지는 수평 궤환펄스 Ph가 위상변조회로(17)에 공급됨과 동시에 수직편향회로(18)에서 수직파라보라전압 Vp가 변조회로(17)에 변조입력으로서 공급되고 그 변조출력이 사이리스터(13)의 게이트에 공급된다.

또 트랜스(1)의 고압코일(1B)에 다이오드(7)가 접속되어 직류고압 Hv가 취출되고 이 고압 Hv가 수상관(도시않음)에 공급된다.

다시금 코일(1B)의 어스측에 저항기(8) 및 콘덴서(9)가 접속되어 ABL 전압이 취출된다.

이와 같은 구성에 있어서 간단하게 하기 위하여 콘덴서(6)와 코일(11)과의 접속점이 접지되어 있다고 하면 이것은 일반의 수평 편향 회로와 같으므로 다음과 같은 동작이 행해진다.

즉 발진회로(16)로부터의 수평펄스에 의하여 기간 T₁에는 제2a도에 도시한 바와 같이 트랜지스터(2)가 온이 되므로 그 콜렉터의 전압 Vf는 제2b도에 도시한 것과 같이 0이다. 그러나 이 기간 T₁이 되면 콘덴서(6)에 충전되어 있던 전압이 콘덴서(6)→편향코일(5)→트랜지스터(2)→콘덴서(6)의 라인을 통하여 방전하고 편향코일(5)에는 제2d도에 실선으로 표시한 바와 같이 전류 Id가 역방향으로 접차로 크게 흐른다. 또 이때 전류 Id가 코일(5)를 흐르므로서 코일(5)에 전자에네르기가 축적되어 간다.

그리고 기간 T₂가 되면 트랜지스터(2)가 오프가 되므로 기간 T₁에 코일(5)에 축적된 에네르기에 의하여 코일(5)→콘덴서(4)→콘덴서(6)→코일(5)의 라인에 전류 Id가 흐름과 동시에 이 전류 Id는 점차로 감소하여 간다. 또 이 전류 Id에 의하여 콘덴서(4)는 충전되어 전압 Vf는 상승하여 간다.

그리고 기간 T₃이 되면 코일(5)에 축적되어 있던 에네르기는 0가 되므로 Id=0로 되지만 이번에는 콘덴서(4)에 충전되어 있던 전압 Vf가 콘덴서(4)→코일(5)→콘덴서(6)→콘덴서(4)의 라인을 통하여 방전하고 전압 Vf가 저하하여 감과 동시에 전류 Id가 증가하여 간다.

그리고 기간 T₄가 되면 기간 T₃에 전류 Id가 코일(5)를 흐르므로서 축적된 에네르기에 의하여 코일(5)→콘덴서(6)→다이오드(3)→코일(5)의 라인에 전류 Id가 흐른다.

따라서 기간 T₁내지 T₄의 동작을 하나의 싸이클로 하여 편향 코일(5)에는 제2d도에 실선으로 표시한 바와 같은 톱니형상 파전류 Id가 흐르므로 여기에 의하여 수평 편향이 행해진다.

그리고 이 경우 제1도의 회로에는 소자(11), (14)가 접속되어 있으므로 다음과 같이 하여 핀쿳숀 비틀림이 보정된다.

즉 제2c도에 파선으로 표시한 바와 같이 전압 Vg가 기간 T₃의 비교적 늦은 시점에 입상할 경우에는 기간 T₃의 대부분의 기간에 사이리스터(13)이 오프이므로 이 기간 T₃에 있어서의 콘덴서(4)의 방전전류로에 비교적 임피단스가 큰 코일(11)이 직렬 접속하게 되고 따라서 그 방전 전류는 작아지므로 수평편향전류 Id는 제2d도에 파선으로 표시한 바와 같이 진폭(레벨)이 작아진다.

또 제2c도에 도시한 바와 같이 전압 Vg가 기간 T₃의 비교적 빠른 시점에 입상할 경우에는 기간 T₃의 대부분의 기간은 사이리스터(13)가 온이므로, 이 기간 T₃에 있어서의 콘덴서(4)의 방전 전류로에는 비교적 임피단스가 작은 콘덴서(12)가 접속될 뿐이고, 따라서 이 방전 전류는 커지므로 수평 편향 전류 Id는 제2d도에 실선으로 표시한 바와 같이 진폭이 커진다. 따라서 전압 Vg의 입상의 위상을 변화시키면 여기에 따라 수평 편향 전류 Id의 진폭이 변화하게 된다.

한편 변조회로(17)에 있어서는 수평 궤환펄스 Ph에서 여기에 동기한 톱니형상전파전압 Vh가 형성되고 이 전압 Vh가 수직파라보라전압 Vp에 중첩되어 제3a도에 도시한 바와 같이 전압 Vp와 Vh와의 중첩전압 Va가 형성됨과 동시에 이 전압 Va가 레벨 Vs로 스라이스 된다.

따라서 화면의 상 및 하에서는 제3b도의 좌측에도 표시한 바와 같이 스라이스 레벨 Vs에 대하여 전압 Vh가 낮아지므로 제3c도, 제3d도의 좌측에 표시한 바와 같이 입상의 위상이 늦은 전압 Vg가 얻어지고 또 화면의 중앙에는 제3도의 우측에도 표시한 바와 같이 스라이스 레벨에 대하여 전압 Vh가 높아지므로 제3c도, 제3d도의 우측에 표시한 바와 같이 전압 Vg의 입상의 위상은 빨라진다.

따라서 화면의 상 및 하에서는 수평편향전류 Id의 진폭이 작아지고 화면의 중앙에서는 전류 Id의 진폭이 커지므로 화면의 좌우의 핀쿳숀 비틀림이 보정된다.

그런데 이와 같은 핀쿳숀 비틀림 보정회로로서는 펄스 Ph 및 파라보라전압 Vp에서 제3도에서 설명한 바와 같이 전압 Vg를 얻은 것으로서는 핀쿳숀의 비틀림 보정을 적절하게 행할 수가 없다.

즉 제4c도, 제4d도에 도시한 바와 같이 전압 Vg는 궤환 펄스 전압 Vf의 후반의 기간 T₃에 입상하지 않으면 안되지만 제4a도에 도시한 바와 같이 펄스 전압 Vf와 수평 귀환 펄스 Ph와는 동상이고 또 펄스 Ph와 여기서부터 형성되는 톱니형상파전압 Vh와는 제4b도에 도시한 바와 같은 위상관계에 있다.

따라서 전압 Vg를 기간 T₃에 입상하게 하려면 스라이스 레벨 Vs를 높이하여 전압 Vh를 극대치(極大値) 부근에서 스라이스 하여야만 한다.

그러나 전압 Vh는 일반적을 콘덴서의 충방전에 의하여 형성되므로 레벨의 중심 부근에서는 직선성이 좋으나 극대치 부근에서는 직선성이 불량하게 되어 버린다.

따라서 극대치 부근에서 스라이스하여 전압 Vg를 얻은 것으로서는 전압 Vg의 입상의 위상 변화의 직선성이 불량해지고 적절한 핀쿳숀 비틀림을 보정할 수 없게 된다.

이것을 피하기 위하여서는 스라이스레벨을 낮게 하고 기간 T₃의 시작부근에서 스라이스를 행하면 되지만 그와 같이 하면 전압 Vg의 입상의 위상이 진행하고 전압 Vg의 극대치부근에서 전압 Vg가 입상하도록 되어 버린다.

그런데 화면이 비교적 어둡고 트랜스(1)의 부하전류가 비교적 작은 경우에는 궤환 펄스 전압 Vf는 제5도에서 굵은 선으로 표시한 바와 같이 반싸이클의 정현파상이지만 화면이 비교적 밝고 트랜스(1)의 부하전류가 비교적 큰 경우에는 트랜스(1)의 공진주파수의 변화등에 의하여 펄스 전압 Vf는 제5도에 세선으로 표시한 바와 같이 파형이 비틀어져 버린다.

따라서 제5도에 도시한 바와 같이 기간 T₃의 시작부근에서 전압 Vg가 입상할 경우에는 고입상시점에 있어서의 전압 Vf의 레벨이 화면의 휘도에 따라 대폭적으로 변하므로 화면의 휘도에 의하여 핀쿳션 비틀림 보정의 보정량이 변화하여 버린다.

본 발명은 이들 문제점을 일소하고저 한 것이다.

이하 그 일예에 대하여 설명한다.

제6도에 있어서 수직편향회로(18)에 수직편향코일(21), 적분용(積分用)콘덴서(22) 및 궤환용저항기(23)가 접속되고 편향코일(21)에 수직편향전류가 공급됨과 동시에 이때 콘덴서(22)와 저항기(23)와의 접속점에 수직 톱니형상 전파 Vv가 취출되고 이 전압 Vv가 편향회로(18)에 궤환된다.

그리고 트랜지스터(31), (32)에 의하여 자동앰프(30)가 구성됨과 동시에 코일(21)과 콘덴서(22)와의 접속점이 저항기(34), (35)를 통하여 트랜지스터(32)의 베이스에 접속됨과 동시에 콘덴서(22)와 저항기(23)의 접속점이 저항기(37), (39)을 통하여 트랜지스터(31)의 베이스에 접속된다. 또 저항기(34), (35)의 접속점이 다이오드(39)를 통하여 저항기(38)에 접속된다.

또 전원단자(41)와 접지와의 사이에 저항기(42), (43) 및 콘덴서(44), (45)가 직렬 접속됨과 동시에 콘덴서(44)와 (45)와의 접속점이 트랜지스터(32)의 베이스(44)에 접속되고, 저항기(42), (43)의 접속점과 접지와의 사이에 트랜지스터(46)의 콜렉터·에미터 사이가 접속된다.

또 궤환트랜스(1)의 코일(1C)의 지연회로 (50)을 통하여 트랜지스터(46)의 베이스에 접속된다. 또 트랜스(1)의 코일(1B)과 저항기(8) 및 콘덴서(9)와의 접속점이 필터(52)를 통하고 다시금 저항기(53)를 통하여 저항기(43)와 콘덴서(44)와의 접속점에서 접속됨과 동시에 저항기(54)를 통하여 트랜지스터(31)의 베이스에 접속된다.

또 트랜지스터(32)의 콜렉터가 에미터 접지의 트랜지스터(61)을 통하여 사이리스터(13)의 게이트에 접속된다.

이와 같은 구성에 의하면 편향코일(21)과 콘덴서(22)와의 접속점에 수직 파라보라전압 Vp가 얻어지고 이 전압 Vp가 저항기(34), (35)를 통하여 트랜지스터(32)의 베이스에 공급된다.

또 트랜스(1)의 코일(1C)에는 제7a도에 도시한 바와 같이 수평 궤한 펄스 Ph가 얻어지고 이것이 지연회로(50)에 공급되어 제7b도에 도시한 바와 같이 소정기간만 지연된 지연 펄스 Pd로 되어서, 이 펄스 Pd가 트랜지스터(46)에 공급되고, 따라서 트랜지스터(46)는 제7c도에 도시한 바와 같이 펄스 Pd마다 오프로 되게 된다.

그리고 트랜지스터(46)이 오프의 기간에는 주로 전원단자(41)→저항기(42)→저항기(43)→콘덴서(44)→콘덴서(45) 접지의 라인을 통하여 콘덴서(45)는 충전되고 또 트랜지스터(46) 이온의 기간에는 주로 콘덴서(45)→콘덴서(44)→저항기(43)→트랜지스터(46)→콘덴서(45)의 라인을 통하여 콘덴서(45)는 방전한다. 따라서 콘덴서(45)에는 제7d도에 도시한 바와 같이 펄스 Pd에 동기한 톱니형상파전압 Vh가 얻어진다.

그리고 이 전압 Vh가 트랜지스터(32)의 베이스에 공급되므로 트랜지스터(32)에는 수직파라보전압 Vp와 수평 톱니형상파전압 Vh와의 중처전압 Va(제3a도)가 공급되므로서 그 콜렉터에는 위상변조전압 Vg(제3c도)가 얻어진다.

이 경우 콘덴서(22)는 궤환용 저항기(23)가 접속되어 있으므로 파라보전압 Vp에는 수직톱니형상파전압의 성분이 함유되고 있으나 저항기(23)에 얻어지는 수직톱니형상파전압 Vv가 저항기(37),(38)을 통하여 트랜지스터(31)에 공급되므로 파라보전압 Vp에 함유되고 있는 수직톱니형상파전압의 성분은 상쇄된다.

또 이때 파라보라전압 Vp의 일부가 다이오드(39)에 의하여 스라이스되어 트랜지스터(32)에 공급되고 파라보라전압 Vp의 파형이 보정된다.

그리고 트랜지스터(32)에 얻어진 전압 Vg가 트랜지스터(61)를 통하여 사이리스터(13)의 게이트에 공급되므로 수평방향의 핀쿳숀 비틀림이 보정된다.

그리고 특히 본 발명에 의하면 제7도에 도시한 바와 같이 수평 궤환 펄스 Ph가 지연되어 펄스 Pd로 되고 이 펄스 Pd에 동기하여 톱니형상파전압 Vh가 형성되므로 전압 Vg를 기간 T₃의 중앙 부근에서 입상시킬 경우에도 스라이스 레벨 Vs는 전압 Vh의 중심레벨 부근이 된다. 그리고 이 부근에서는 전압 Vh의 직선성이 좋으므로 전압 Vg의 위상변화의 직선성이 좋아지고, 따라서 적절한 핀쿳숀비틀림 보정이 된다.

또 톱니형상파전압 Vh가 지연하고 있으므로 제8도에 도시한 바와 같이 화면이 밝을 때의 전압 Vf와 어두움 때의 전압 Vf와의 교점 P를 중심으로 하고 그 전후의 시점 t₁, t₂(t₁₁, t₁₂)에 전압 Vg를 입상시킬 수가 있고, 따라서 휘도 변화에 의하여 전압 Vf의 파형이 변화하여도 전압 Vf의 파형의 변화가 적은 부분으로 전압 Vg를 입상시키게 되므로, 휘도 변화에 의한 핀쿳숀의 비틀림 보정량의 변동을 적게 할 수가 있다. 더우기 이 경우 화면의 휘도에 대응하여 전압 Vh의 진폭이 변화되어서 화면의 휘도가 변화하여도 적절한 핀 쿳숀 보정량으로 된다.

즉 저항기 (42), (43)을 통하여 콘덴서(45)의 충전전류가 흐를때 그 충전전류의 일부는 저항기(53)을 통하여 분류한다. 그러나 화면이 비교적 어두운 경우에는 ABL 전압 Vy가 부(負)의 비교적 작은 전압이 되어 필터(52)의 출력단의 전위는 부의 비교적 작은 전위가 되므로 저항기(53)에 흐르는 분류전류는 작고 따라서 콘덴서(45)의 충전전류는 크므로 콘덴서(45)에서 얻어지는 수평톱니형상파전압 Vh의 진폭은 커진다. 따라서 제3도에서 설명한 바와 같이 또 제8도에 굵은 실선 및 파선으로 표시한 바와 같은 관계로 전압 Vg가 얻어진다.

또 화면이 비교적 밝은 경우에는 ABL 전압 Vy가 부의 비교적 큰 전압이 되어서, 필터(52)의 출력단의 전위는 부의 비교적 큰 전위가 되므로, 저항기 (53)을 흐르는 분류전류는 커지고, 따라서 콘덴서(45)에의 충전전류가 작아지므로 콘덴서(45)에 얻어지는 수평톱니형상파전압 Vh의 진폭은 제8도에 가느다란 실선 및 파선으로 표시한 바와 같이 작아진다. 따라서 화면의 중앙에서는 전압 Vg의 입상의 위상이 시점 t₁₁까지 진행하고, 화면이 밝은 경우의 시점 t₁₁에서의 전압 Vf의 레벨은, 어두은 경우의 시점 t₁에서의 전압 Vf의 레벨이 동일하게(혹은 약간 크게) 되므로, 편향 전류 Id의 진폭도 동일해진다.

또 화면의 상 및 하에서는 전압 Vf의 입상의 위상이 시점 t₁₂까지 늦어지고 화면이 어두운 경으의 시점 t₁₂에 있어서의 전압 Vf의 레벨에 동일하게(혹은 약간 크게) 되므로 편향전류 Id의 진폭도 동일해진다.

따라서 화면의 휘도가 변화하여도 적절한 양의 핀쿳숀 비틀림 보정이 행해진다.

또 화면의 휘도의 변화에 따라 고압 HV가 변화하면 수평 편향폭이 변화하지만 ABL 전압 Vy가 필터 (52) 및 저항기(54)를 통하여 트랜지스터(31)에 공급되고 여기에 의하여 레벨 Vs가 변하므로 편향전류 Id의 진폭이 변화하여 고압변동에 의한 수평 편향폭의 변화가 보정된다.

이렇게 하여 본 발명에 의하면 항상 적절한 핀쿳숀 비틀림을 보정할 수가 있다.

또 제9도에 도시한 바와 같은 보정회로에도 전혀 동일하게 적용된다.

Claims (1)

1. 수평편향코일과 이 수평편향코일과 직렬인 S자 보정콘덴서와, 이 콘덴서와 직렬인 코일과 이들 직렬회로와 병렬로 접속한 트랜지스터, 공진용 콘덴서 및 댐퍼 다이오드의 병렬회로를 가지며, 상기 트랜지스터의 코렉터는 트랜지스터를 거쳐서 직류전원에 접속되고 이 에밋터는 접지되며 이 베이스는 수평발진회로로부터의 신호가 공급되어 이 트랜지스터가 스윗칭되어 상기 수평편향요크에 수평편향전류를 공급하고 상기 코일과 병렬로 스윗칭소자를 수평귀선기간내에 도통하는 위상변조회로를 설치하며 이 회로의 출력신호의 위상을 수직주기의 파라보라파로 변조해서 좌우핀쿳숀 비틀림의 보정을 행하는 회로에 있어서, 상기 위상변조회로(17)는 수평귀선펄스의 위상을 늦게 하는 지연회로 (50)과, 이 지연된 수평귀선 펄스를 톱니 모양파로 변환하는 변환회로 (42) 내지 (46)과, 이 출력과 수직 파라보라파 전압을 비교하는 차동 증폭기(30)을 가지며, 이 증폭기의 출력을 상기 스윗칭소자의 제어단자에 공급하도록 한 핀쿳숀 비틀림의 보정회로.

Images