KR820002215B1 - 플라이 백 트랜스 포머 - Google Patents

Abstract

내용 없음.

Description

플라이 백 트랜스 포머

제1도는 본 발명에 따른 다층권선 플라이백 트랜스의 외형을 보인 투시도.

제2도는 다층권선 플라이백 트랜스포머의 회로도.

제3도는 제2도에서 보인 바와 같은 2차권선에서 얻어진 출력펄스의 파형과 다이오드의 캐소우드 전압을 보인 도식도.

제4도는 표유(漂遊) 커패시터를 보인 제5도 회로부분 회로도.

제5도는 표유 커패시터와 내층 커패시터를 추가하여 제2도의 회로도에서 보인 바와 같은 다층권선 플라이백 트랜스 포머 등가회로도.

제6도는 본 발명의 다층권선 플라이백 트랜스포머의 한 실시예를 보인 부분 사시도.

제7도 및 제8도는 다이오드의 항복현상과정 분석을 위한 제5도의 부분 등가회로도.

제9도는 각 두 인접 2차권선 사이의 각 에노우드 측 내층캐패시터의 용량과 각 다이오드에 인가된 역방향전압 사이의 관계를 보인 그래프.

제10도는 본 발명 다층권선 플라이백 트랜스포머의 한 실시예의 윤곽을 보인 단면도.

본 발명은 고전압정류기에 관한 것으로, 특히 미국특허 제3,381,204호에 발표된 소위 다층권선 플라이백 트랜스포머 개량에 관한 것이다.

일반적으로 플라이백 트랜스포머 텔레비젼 수상기나 오실로 스코프와 같은 고전압회로에 사용되는 장치로 알려져 있다. 이러한 플라이백 트랜스포머의 일례로서 하나의 1차권선과 수개의 2차권선으로 구성된 동조 플라이백 트랜스포머가 있다. 이들 2차권선은 하나의 동일한 보빈에 감겨있는데 각 두 인접 2차권선은 하나의 다이오드로 직렬연결된다. 이러한 동조 플라이백 트랜스 포머에 있어서는 입력펄스로서 수평출력 펄스 또는 플라이백 펄스가 1차권선에 인가된 2차권선 사이의 분포용량이 충분히 작기 때문에 1차권선에 인가된 기본파의 기수열 고조파, 예를들어 제3고조파와 같은 고조파가 동조되고 발생되며, 이에 의하여 2차권선이 출력측에서 고압이 발생된다. 비록 이러한 동조 플라이백 트랜스포머가 7내지 28KV의 범위의 고압을 발생하는데는 효과적 이긴 하지만 고압조정이 안정치 못하였다. 만약 고압조정이 불안정하다면, 예를들어, 텔레비젼 수상기에 있어서는 재생된 화상에열화현상이 일어나게 된다.

상기 언급한 결점을 제거하거나 안정된 고압조정이 이루어 질 수 있도록 플라이백 트랜스포머로 다층권선 플라이백 트랜스포머가 제안되었다. 미국특허 제3,381,204호 또는 영국특허 제1,090,995호의 다층권선 플라이백 트랜스포머는 절연재료로 되어 있고 동심원상으로 배열된 다수의 원통형 보빈들과, 최심부의 보빈에 삽입되어 있는 자심과, 최심부의 보빈의 외주연에 감겨있는 1차권선과, 나머지 보빈들 사이에 배열되도록 상응보빈의 같은 권선방향의 층에 감겨진 다수의 2차권선과, 최외측 보빈에 배열되어있고 각각 이층의 각 인접 2차권선 사이에 직렬로 연결하고 있는 다수의 다이오드로 구성한다. 이러한 다층권 선플라이백 트랜스 포머에 있어서는 2차권선들이 동조 플라이백 트랜스포머의 2차 권선에 비하여 서로 너무 인접되게 배열되었으므로 각 두 인접권선 사이의 표유 커패시터는 동조 플라이백 트랜스포머에서의 표유커패시터 보다 용량이 충분히 크다. 따라서, 비록 동조 플라이백트랜스포머에 비하여 고전압발생이 효과적이 아닐지 모르나, 다층권선 플라이백 트랜스포머는 이미 언급한 바와같이 발생된 고전압의 조절면에서는 우수하다. 결과적으로 다층권선 플라이백 트랜스포머는 동조 플라이백 트랜스포머보다 텔레비젼 수상기, 오실로스코프 또는 다른 고압 발생 회로에서의 사용이 보다 적합하다.

이와 같이 비록 이러한 다층권선 플라이백 트랜스포머가 텔레비젼수상기나 고압발생 회로에는 적합하다 하겠으나, 만약 2차권선의 출력측에서 회로단락이 일어나가나 또는 만약 수상관내에서 방전이 이어난다면 결함이 나타나게 되고, 다이오드에는 높은 역전압이 걸리어 하나 또는 그 이상의 다이오드가 항복현상이 일어날 가능성이 있다. 이러한 결함은 비록 지금까지의 다층권선 플라이백트랜스포머에 아직까지는 너무 많은 다이오드가 요구된다는 경비상승의 문제점을 안고 있으나 높은 역방향 전압에 충분히 견딜 수 있는 다이오드를 이용함으로서 해결할 수 있다.

본 발명의 목적은 2차권선의 출력단자 사이에 단락이 일어나는 경우에도 어떠한 항복현상이 일어나지 않는 다이오드를 이용할 수 있는 다층권선 플라이백 트랜스포머를 제공하는 데 있다.

본 발명의 한 실시예에 의하면 플라이백 트랜스포머는 절연재료로 되어있고 동심원상으로 배열된 다수의 원통형 보빈들과; 보빈들중의 최심부의 것에 삽입되어 있는 자심과; 최심부의 보빈의 외주연의 층에 감겨 있는 1차권선과; 1차권선에 연결된 1쌍의 입력단자와; 나머지 보빈들 사이에 배열되도록 상응보빈의 같은 권선방향의 층에 감겨진 다수의 2차권선과; 2차권선들중의 최내측과 최외측에 각각 연결된 1쌍의 출력단자와; 최외측 보빈에 연결 배열되어있고 각각 음극과 양극을 가지고 있으며, 한 다이오드가 최오측 2차권선과 한 출력단자와 사이에 연결되어있고, 나머지 다이오드들이 순방향으로 각 인접 2차권선을 사이에 각각 연결하고 그리하여 한쌍의 출력단자 사이에 직렬로 다수의 2차군선을 연결하고 있는 다수의 다이오드들과; 각각이 최외측 2차권선의 한끝에 연결된 한 다이오드의 음극과, 양극이 최외측 2차권선의 다른끝에 연결된 나머지 다이오드들중의 하나의 음극사이에 형성된 커패시터로 구성되고 있다.

본 발명의 다른 실시예에 의하면, 플라이백 트랜스포머는 절연재료로 되어있고 동심원상으로 배열된 다수의 원통형 보빈들과; 보빈들중의 최심부의 것에 삽입되어있는 자심과; 최심부의 보빈의 외주연의 층에 감겨있는 1차권선과; 1차권선에 연결된 1쌍의 입력단자와; 나머지 보빈들 사이에 배열되도록 상응보빈의 같은 권선방향의 층에 감겨진 다수의 2차권선과; 2차권선들중의 최내측과 최외측에 각각 연결된 1쌍의 출력단자와; 각각이 최외측 보빈에 배열되고 있고 각각 음극과 양극을 가지고 있으며, 한다이오드가 최외측 2차권선과 한 출력단자와 사이에 연결되어 있고, 나머지 다이오드들이 순방향으로 각 인접 2차권선들 사이에 각각 연결되어 그리하여 한쌍의 출력단자사이에 직렬로 다수의 2차권선을 연결하고 있는 다수의 다이오드들로 구성되어 있는데, 상기 다이오드들중의 하나가 나머지 다이오드들과 비교하여 높은 역방향 내압을 가지는 최외측 2차권선과 인접하여 내부에 있는 2차권선과 최외측 2차권선 사이에 연결하여 있다.

본 발명의 또 다른 실시예에 의하면, 플라이백 트랜스포머는 절연재료로 되어있고 동심원상으로 배열된 다수의 원통형 보빈들과, 보빈들중의 최심부의 것에 삽입되어 있는 자심과, 최내측 보빈의 외주연의 층에 감겨 있는 1차권선과, 1차권선에 연결된 1쌍의 입력단자와, 나머지 보빈들 사이에 배열되도록 사응보빈의 같은 권선방향의 층에 감겨진 다수의 2차권선과, 2차권선들중의 최내측과 최외측에, 각각 연결된 1쌍의 출력단자와, 각각이 최외측 보빈에 배열되어 있고 각각 음극과 양극을 가지고 있으며 한 다이오드가 최외측 2차선과 한 출력단자와의 사이에 연결되어있고 나머지 다이오드들이 순방향으로 각 인접 2차권선들 사이에 각각 연결되어 한쌍의 출력단자 사이에 직렬로 다수의 2차권선을 연결하고 있는 다수의 다이오드들로 구성되어 있는데, 여기에서 내부 커패시터들이 인접 2차권선 사이에 형성되고, 내부 커패시터들이 다이오드 캐소우드에 연결된 인접 2차권선의 한쪽끝 사이에 분포된 에노우드측 내부 캐패시터와 다이오드의 캐소우드 또는 접지된 출력단자의 하나에 연결된 인접 2차권선의 다른쪽끝사이에 분포된 캐소우드측 내부캐패시터로 구성되며, 각 애노우드측 내부 캐패시터의 용량은 각 캐소우드측 내부 캐패시터의 용량보다 낮다.

본 발명을 첨부도면에 의하여 보다 상세히 설명하면 다음과 같다.

제1도에서는 본 발명의 한 실시예에 따른 다층권선 플라이백트랜스포머를 보인 것으로, 이것은 도시한 바와 같이 6개의 보빈(2, 4, 6, 10, 12)로 이루어졌고 절연재료로 되어있는 다수의 원통형보빈과, 하나의 1차 권선(16), 그리고 4개의 차권선(22), (28), (32), (36)으로 보인 다수의 2차권선을 포함한 주 2차권선을 포함한 주 2차권선(21)로 구성된다. 이 보빈들은 동심원상으로 배열되고 자심(14)가 최내측에 위치하는 제1보빈(2) 내에 삽입된다. 자심(14)는 자기회로를 형성하도록 제1보빈(2)의 외측에 자기부재에 연결된다.(도시하지 않았음) 1차권선(16)은 단일층의 형태로 제1보빈(2)의 외주연에 치밀하게 권취된다. 입력단자(18), (20)은 각각 1차권선(16)의 양측단에 연결된다. 1차권선(16)의 외주연에는 제2보빈(4)이 배열되고, 이 제2보빈(4)의 외주연에는 제1, 제2차권선(22)가 단일층의 형태로 치밀하게 권취된다. 제1의 2차권선(22)의 한쪽끝은 접지되는 한 출력단자에 연결되는 반면에 타측단은 최외측 보빈(12)상에 배열된 제1 다이오드(26)의 애노우드에 연결된다. 제1의 2차권선(22)의 외주연상에 배열된 제3보빈(6)의 외주연에는 그 일측단이 제1 다이오드(26)의 캐소우드에 연결된 제1의 2차권선(22)와 동일방향으로 단일층의 형태로 제2의 2차권선(28)이 치밀하게 권취된다. 제2의 2차권선(28)의 타측단은 제1 다이오드(26)과 같이 최외측 보빈(12)상에 배치된 제2다이오드(30)의 애노우드에 연결된다. 또한 제2의 2차권선(28)의 외주연에 배설된 제4보빈(8)의 외주연에는 그 일측단이 제2다이오드(30)의 캐소우드에 연결된 제1 및 제2의 2차권선(22), (28)과 동일한 방향으로 단일층 형태로 제3의 2차권선(32)가 치밀하게 권취된다.

제3의 2차권선(32)의 타측단은 제1 및 제2 다이오드(26), (30)과 같이 최외측 보빈(12) 상에 배치된 다이오드(34)이 애노우드에 연결된다. 또한, 제3의 2차권선(32)의 외주연상에 배열된 제5보빈(10)의 외주연측에는 그 일측단이 제3 다이오드(34)의 캐소우드에 연결된 제1, 제2 및 제3의 2차권선(22, 28, 32)과 동일방향으로 제4의 2차권선(36)이 단일층의 형태로 치밀하게 권취된다. 최외측 보빈(12)는 제4의 2차권선(36)의 외주연상에 배치되고, 그 타측단이 보빈(12)상에 배치된 제4다이오드(38)의 애노우드에 연결된다. 제4 다이오드(38)의 캐소우드는 수상관의애노우드에 연결될 출력단자(40)에 연결된다. 다이오드의 다른 적당한 캐소우드에 연결될 출력단자(40)에 연결된다. 다이오드의 다른 적당한 캐소우드에 연결되는 다른 단자(42)는 수상관의 접속전극에 연결되어 수 킬로볼트의 직류전압을 공급하기 위한 단자이다. 또한 1차권선(16)과는 독립적으로 권취된 3차권선에 연결된 단자(44), (46)은 1차권선(16)에 인가하는 전압을 탐지하기 위한 것이다.

제1도에서 보인 바와 같이 본 발명의 다층권선 트랜스포머의 이러한 실시예에서는 대략 15P^F용량을 가지는 커패시터(48)이 제4의 2차권선(36)과 제4다이오드(38)의 직렬회로에, 즉, 제4의 2차권선(36)의 일측단과 출력단자(40)에 연결된다. 커패시터의 이러한 연결에 의하여, 다이오드(26), (30), (34), (38)에 높은 역방향 전압이 갑작스럽게 인가 되는 것이 방지된다. 이러한 구성은 다중권선 플라이백 트랜스의 원리와 다이오드 파괴원인을 설명함으로서 보다 명백해질 것이다.

제1도의 다중권선 플라이백 트랜스포머는 커패시터(48)가 편의상 생략된 제2도의회로도에서 보인 바와 같이 설명된다. 이 회로에서 보인 바와 같이, 다중권선 플라이백 트랜스포머는 2차권선(22), (28), (32), (36)을 구성하도록 다이오드(26), (30), (34)로 분리된 주 2차권선(21)로 구성된다. 2차권선(22), 928), (32), (36)은 다이오드(26), (30), (34), (38)를 통하여 상호 직렬로 연결된다. 실제로는 각 2차권선 등은 독립적으로 트랜스포머로서의 기능을 발휘한다.

입력펄스(50)와 같은 플라이백 펄스 또는 수평 출력펄스가 1차권선(16)에 치가될 때에 출력펄스(52)는 제3도에서 보인 바와 같이 제1의 2차권선(22)에서 발생된다. 제4도에서 보인 바와 같이 이 출력펄스(52)는 제1다이오드(26)과, 제1 다이오드(26)의 캐소우드와 접지사이의 표유 커패시터(54)에 의하여 평활되며 E₁레벨에서의 직류전압은 제1다이오드(26)의 캐소우드에서 나타난다. 게다가 표유 커패시터(56)가 제1다이오드(26)의 애노우드와 접지사이에 형성되고 다이오드(26)의 애노우드 상직류전압은 사실상 제로(Zero)로 되는 것이다. 또한 입력펄스(50)가 1차권선(16)가 제3도에서 보인 바와같이 제2의 2차권선(28)에서 발생된다. 출력펄스(60)는 직류전압 E₁에 중첩되고 제2 다이오드(30)와, 제2 다이오드(30)의 캐소우드와 어스사이의 표유 커패시터(62)에 의하여 평활된다. 표유 커패시터(54)는 역방향 출력펄스(58)의 원인이 되며, 제2 다이오드(30)의 애노우드에서 직류전압은 실제로 E₁이 된다. 제1다이오드(26)에 전압이 반위(反位)되게 인가된 역방향출력펄스(58)는 제2 다이오드(30)의 캐소우드에서 나타나는 전압 E₁에 아무 영향도 주지않는다. 또한 제2 다이오드(30)과 어스 사이에는 표유 커패시터(64)가 형성된다.

또한 입력펄스(50)에 해당하는 출력펄스(66), (68)가 각각 제3 및 제4의 2차권선(32), (36)에서 발생되고, E₃와 E₄의 직류전압이 각각 다이오드(34), (38)에서 나타난다. 결과적으로 높은 직류전압E₄(E_H)가 2차권선의 출력단자(40)에 나타나는 것이다. 만약 2차권선(22), (28), (32), (36)에서 발생된 직류전압이 동일하다면 이들은 E_H/4가 될 것이다. E_H/4의 이러한 직류전압은 4개의 2차권선(22), (28), (32), (36)에서 중첩되므로 높은 직류전위 E_H가 출력단자(40)에서 나타날 것이다.

다층권선 플라이백 트랜스포머의 승압원리가 상기 설명으로부터 명백해진 반면에, 다층권선 플라이백 트랜스포머에서 특기할 사항은 비교적 큰 내부 용량이 2차권선(22), 28), (32), (36)의 각인접 두 2차권선 사이에 형성되는 것이다. 제5도는 이러한 내부 커패시터를 포함한 등가회로를 보이고 있다. 제5도에서는 제1도 및 제2도에서 보인 바와 같이 동일부분에는 동일부호로 표시하였다. 부호(66), (70)은 각각 제3 및 제4 다이오드(34), (38)의 각 캐소우드와 어스사이의 표유 커패시터를 나타내는 반면에 부호(68), (72)는 제3 및 제4 다이오드(34), (38)의 각 애노우드와 어스사이의 표유 커패시터를 각각 나타낸다. 또한 캐소우드측 내부 커패시터(74)와 애노우드를 내부커패시터(76)는 제1 및 제2의 2차권선(22), (28)사이에 형성되고 캐소우드측 내부 커패시터(78)와 애노우드 측 내부 커패시터(80)가 제2 및 제3의 2차권선(28), (32)사이에 형성된다. 또한 캐소우드 및 애노우드측 내부 커패시터(82), (84)가 제3 및 제4의 2차권선(32), (36)사이에 형성된다. 이들 내부 커패시터는 2차권선의 배열사이에 분포된다. 캐소우드측 내부 커패시터는 각 다이오드의 캐소우드 또는 어스에 연결된 각쌍의 2차권선의 일측단으로부터 보여진 것이다. 반면에 애노우드측 내부 커패시터는 각 다이오드의 애노우드에 연결된 각쌍의 2차권선의 타측단으로 부터 보여진것이다. 비록 출력단자(40)가 수상관의 애노우드에 연결디ㅗ나 수상관의 경우 스위치(86)는 설명의 간명을 우해 출력단자(40)에 연결되었다. 이는 만약 수상관이 관내방전(管內放電)을 일으키거나 만약 출력단자(40)가 단락되는 경우, 하나 또는 그 이상의 다이오드가 왕복현상이 일어나기 때문에 상기한 바와 같이 연결된 것이다. 제2도의 경우와 마찬가지로 제5도에서는 커패시터(48)는 편의상 도시하지 않았다. 즉, 제5도와 2도는 각각 종래 기술의 다층권선 플라이백 트랜스포머의등가회로와 회로도인 것이다.

이점에 관하여 발명자는 제5도의 등가회로에서 다음과 같은 점에 특별한 주의를 기울였다. 즉, 발명자는 제3 및 제4 다이오드(34), (38)의 각 캐소우드 사이에 내부 커패시터가 형성되지 않는다는 점에 주목하였다. 입력펄스가 1차권선(16)에 인가되고 고압이 2차권선의 출력단자(40)에 연속적으로 인가되려하는 반면에, 스위치(86)가 개량된 상태에서 표유 커패시터(54), (59), 62), (64), (66), (68), (70), (72)와 내부 커패시터(74), (76), (78), (80), (82), (84)는 설정된 전압으로 충전된다. 스우치(86)이 폐쇄될 때에, 즉 어떤 이유에서 수상관내에 방전이 일어날 때에 이들 커패시터상에 충전된 전하는 방전되기 시작한다. 이러한 방전중에 표유 커패시터(56), (64), (68), (72)와 내부 커패시터(76), (80), (84)에 충전된 충전전하는 신속히 다이오드(38)를 통하여 방전된다. 따라서, 다이오드(26), (30), (34)의 애노우드와 2차권선(22), (28), (32)의 타측단 사이의 각 점(89), (90), (92)에서의 전위는 점진적으로 떨어진다. 반면에, 표유 커패시터(54), (62), (66)과 내부 커패시터(74), (78), (82)의 충전 전하는 제4의 2차권선(36)과 다이오드(38)를 통하여 방전되므로 이러한 방전은 비교적 느리게 일어나는 것이다. 결과적으로 다이오드(26), (30), (34)의 캐소우드와 2차권선(28), (32), (36)의 일측단 사이의 각 점(94), (96), (98)에서의 전위는 결코 점진적으로 떨어지지 않는다. 내부 커패시터(74), (78), (82)가 직렬로 형성되므로 점(98)에서의 전위 다음으로 최고도에 이른다. 따라서 가장 높은 역전압이 다이오드(34)에 인가되고, 보다 낮은 역전압이 다이오드(30)에 인가되며, 다음으로 더 낮은 역전압이 다이오드(26)에 인가된다.

이와 같이 다이오드는 다이오드의 애노우드와 캐소우드 상의 커패시터를 위한 방전로 사이의 전위차, 즉, 다이오드의 애노우드와 캐소우드측의 직류전위 차이에 으하여 파괴될 것이다. 그러므로 본 발명의 이 실시예에서는 커패시터(48)이 제1도에서 보인 바와 같이 다이오드의 캐소우드 측상에 부가적인 방전로를 형성하도록 다이오드(34), (38) 사이에 연결된다. 다이오드(34), (38)의 캐소우드 사이에 커패시터(48)를 연결함으로서, 캐소우드측 커패시터(54), (62), (66), (74), (78), (82)에서의 충전은 커패시터(56), (64), (68), (72), (76), (80), (84)에서와 마찬가지로 신속히 방전된다. 따라서 다이오드(34), (30), (26)에는 그와 같은 높은 역방향 전압이 인가되지 않아 파괴되지 않을 것이다.

이들 커패시터의 측정된 용량치는 다음과 같다. 표유 커패시터(54) 55P^F, 커패시터(62) 36P^F, 커패시터(66) 32P^F, 커패시터(56) 34P^F, 커패시터(64) 6P^F, 커패시터(68) 8P^F, 커패시터(72) 9P^F, 표유 커패시터(70)는 이커패시터가 수상관에 연결되었을 때에 설정된 용량치를 가진다. 내부 커패시터(74), (76), (78), (80), (82), (84)의 용량치는 실제로 15P^F로 모두 동일하다. 2차권선의 인덕턴스와 저항치는 각각 200m^H와 1KΩ이다. 따라서 커패시터(48)의 용량은 각 내부 커패시터와 동일한 15P^F로 설정하는 것이 적합하다.

커패시터(48)을 위하여 절대적으로 커패시터 소자를 필요로하지 않고, 제6도로서 보인 수정실시예에서와 같이 도전성 금속판(100), (102)이 그 대신에 최외측 보빈(12)에 구성된다. 이 금속판(100), (102)은 최외측 보빈(12)의 표면에 형성된 요구(104), (106)에 삽입되고, 그 가장자리 표면이 각각 제4 및 제3 다이오드(38), (34)에 연결된 리드선(108), (110)에 연결된다. 따라서 커패시터가 금속판(100), (102) 사이에 형성된다. 이러한 커패시터의 용량은 다만 내부 커패시터의 용량 정도이면 된다. 이러한 한쌍의 금속판(100), (102)을 이용한 본 실시예는 제1도에서 보인 바와 같은 커패시터 소자가 허용된 경우에 비하여 경비가 감소되는 잇점이 있다.

다층권선 플라이백 트랜스포머의 다른 실시예에 의하면, 제3 다이오드(34)는 보다 높은 역전압에 견딜수 있도록 되어있다. 이와 같이 가장 높은 역전압이 가장높은 전압측으로부터 두 번째로 연결된, 즉 최외측 2차권선과 이에 인접한 2차권선 사이에 연결된 다이오드에 인가될 수 있는 것은 이후 설명되는 바와 같이 다이오드 항복현상원인의 상세한 설명과 역전압이 다이오드에 인가되는 경우의 이론적 분석결과로부터 이해할 수 있게 될 것이다.

여기에서 다이오드의 역방향 내전압이 이론적 분석결과에 따라서 값 Vα, Vβ 및 Vγ 보다 높게 선택된다. 제2 다이오드의 역방향 내내전압을 위하여 이는 제3 다이오드(34)보다 레벨이 낮게 선택되나 제1 다이오드(26) 보다는 높게 선택된다. 이러한 관계는 만약 각 2차권선 및 다이오드의 수효가증가 된다면 그이상이 유지된다. 즉, 이는 고전압측의 출력단자로부터 두 번째로 연결된 다이오드의 역방향 내전압이 가장 높고 어스측 출력단자(24)에 가깝게 연결된 다이오드는 낮은 역방향 내전압을 가질 필요성이 있는 것이다.

제5도, 제7도 및 제8도에서, 이는 역전압이 다이오드에 가하여 진 경우의 이론적인 분석의 결과를 설명하고 있다.

스위치(86)가 폐쇄되었을 때에, 즉 수상관내에서의 관내방전이 없을 때에 출력단자(40)로 부터의 직류고전압의 레벨은 E_H이고, 2차권선, 다이오드, 그리고 다이오드의 각 캐소우드의 어스 사이의 표유 커패시터로 조합되는 평활회로에 의하여 승압된 전압은 제2도, 제3도 및 제4도에서 언급한 바와 같이 실제로 동일하다.

따라서 제1다이오드(26)의 직류 캐소우드 전위나 점(94)에서의 직류 전위의 레벨은 E_H/4이고, 제2다이오드(30)의 직류 캐소우드 전위나 점(96)에서의 전류전위는 2E_H/4, 그리고 제3다이오드(34)의 직류캐소우드 전위나 점(98)에서의 직류전위는 3E_H/4이다. 또한 제7도에서 보인 바와 같이, 제1다이오드(26)의 애노우드 또는 점(88)의 직류전위는 레벨 V_D=0, 제2 다이오드(30)의 애노우드 또는 점(92)의 직류전위는 2E_H/4, 그리고 제4 다이오드 (38)의 애노우드 또는 점(93)의 직류전위는 3E_H/4이다.

제7도에서는 다이오드(26), (30), (34), (38)와, 2차권선(22), (28), (32), (38)과, 캐소우드측 내부 커패시터(74), (78), (82) 및 표유 커패시터(54), (62), (66), (70)는 생략되고 편의상 전압원(112), (114), (116), (118)으로 대치되었다. 또한 커패시터(72)는 역전압이 다이오드에 인가되는 경우 분석과정에서 고려할 필요가 있으므로 생략되었다.

따라서 커패시터(72)의 전하는 스위치(86)가 폐쇄될 때에 즉시 커패시터(72)를 통하여 전압이 제로(Zero)로 하강하도록 방전될 것이다. 만약 애노우드측 내부 커패시터(76), (80), (84)에 인가된 전압이 각각 V_A, V_B및 V_C인 경우 다음식이 얻어진다.

여기에서 C_A, C_B와 CC는 각각 애노우드 측 내부 커패시터 (76), (80), (84)의 용량을 나타내며, Q_A, Q_B와 Q_C는 각각 애노우드 측 내부 커패시터 (76), (80), (84)의 전하량을 나타낸다. 또한 C_E와 C_F는 제2 및 제3다이오드의 애노우드와 어스 사이에 각각 연결된 표유 커패시터의 커패시스턴(정전용량)을 나타낸다. 등식 (1)-(5)는 제1 다이오드(26)의 애노우드와 어스사이의 표유 커패시터(56)에 관하여는 동일하지 않다. 그 이유는 표유 커패시터(56)를 지나는 전압이 항상 제로이고 표유커패시터(56)는 스위치(86)가 폐쇄된 동안에는 충전되지 않기 때문이다.

결과적으로, 스위치(86)가 폐쇄되었을 때에, 즉 수상관의 관내방전이 일어나지 않을 때에 제8도에서 보인 바와 같이 다음 등식이 성립된다. 전압원(112), (114), (116), (118)은 스위치(86)가 폐쇄되어 있으므로 제8도에서는 도시하지 않았다. 다음 등식은 스위치(86)가 폐쇄된 후 즉시 주어진 것이다. (t=0)

여기에서 C_D는 제1다이오드 (26)과 어스 사이의 표유 커패시터 (56)의 정전용량이고, Q_G, Q_H, Q_I, Q_J, Q_K, Q_L은 각각 커패시터 (76), (80), (84), (56), (64), (68)의 전하량이고 V_G, VH, VI, VJ는 스위치 (86)폐쇄 즉시 커패시터 (76), (80), (84), (56)에 인가된 전압이다.

다음 등식은 전하보존에 따라 설정된 것이다.

등식 (1)-(15)를 다시 정리하여 다음식을 얻었다.

상기 언급된 가정

와 부가적인 가정 C_A=C_B=C_C=C_I을 등식(12)의 각 변에 대입하여 다음과 같은식을 얻었다.

등식(13)으로부터

따라서, 제1 다이오드(26)의 애노우드 전위 또는 점(88)에서의 전위 E₅는,

제2다이오드(30)의 애노우드 전위 또는 점(90)에서의 전위 E₆은

그리고 제3다이오드(34)의 애노우드 전위 또는 점(92)에서의 전위 E₇은

이다.

더우기 스위치 (86)이 폐쇄되는 순간 제1다이오드 (26)의 캐소우드 전위 또는 점(94)에서의 전위 E1은

이고, 제2다이오드(30)의 캐소우드 전위 또는 점(96)에서의 전위 E₂는

이며, 제4다이오드 (32)의 캐소우드 전위 또는 점(98)에서의 전위 E3은

이며, 제4다이오드(38)의 캐소우드 전위 또는 출력단자(40)에서의 전위 E4는 E4=0이다.

따라서 다이오드 (26), (30), (34), (38)에 인가된 역전압은 다음과 같이 주어진다. 즉 제1다이오드(26)에 인가된 역전압 Vα는

제2다이오드(30)에 인가된 역전압 Vβ는

그리고 제3 다이오드 (32)에 인가된 역전압 Vγ는

Vα, Vβ 및 Vγ 모두가 제로(Zero)이상이므로 역전압은 제1, 제2, 제3 다이오드(26), (30), (34)에 인가된다. Vα＜Vβ＜Vγ이므로 제1다이오드(26)에 인가된 역전압이 가장 낮으며, 제3다이오드에 인가된 역전압이 가장 높다. 따라서 본 발명의 다른 실시예에서는 제1, 제2 및 제3다이오드(26), (30), (34)의 역방향 내전압을 각각 Vα, Vβ 및 Vγ이상으로 일정하므로서 다이오드 항복현상이 방지된다.

제9도는 각각 주어진 등식(20), (21), (22)와 같이 다이오드에 인가된 역전압 Vα, Vβ 및 Vγ와 애노우드측 내부 커패시터(76), (80), (84)의 정전용량 C_I(C_I=C_A, C_B, C_C)사이의 관계를 설명한 그래프이다. 곡선 Iα, Iβ 및 Iγ는 제1 제2 및 제3다이오드(26), (30), (32)의 역전압 Vα, Vβ, Vγ와 내부 커패시터(76), (80), (84)의 정전용량 C_I사이의 관계를 보인 것으로, 여기에서 직류 고출력전위 E_H는 39KV이다. 또한 곡선 Ⅱα, Ⅱβ, Ⅱγ는 역전압 Vα, Vβ 및 Vγ와 정전용량 C₁사이의 관계를 각각 보인것으로, 여기서 직류출력전위 EH는 36.5KV이다. 반면에 곡선 Ⅲα, Ⅲβ, Ⅲγ도 같은 관계를 보인것으로 여기에서 직류출력전위 E_H는 34KV이다.

이와 같이 제9도로부터 내부 커패시터(76), (80), (84)의 정전 용량 C_I은 보다 작으며 역전압 Vα, V, Vβγ는 보다 낮은 것임을 알수 있다.

본 발명의 다층권선 플라스틱 트랜스포머에서는 제9도에서 보인 그래프의 결과로 알수 있는 바와 같이 애노우드측 내부 커패시터(76), (80), (84)를 줄이기 위한 수단이 제공되는 것이다. 제10도에서 보인 바와 같이 본 발명의 다중권선 플라이백 트랜스 포머의 다른 실시예에 있어서는 각 두 인접한 2차권선이 그 권선단부가 다르게 권선길이가 상이하게된다. 즉 제1 및 제3의 2차권선(22), (23)의 길이가 L1일때에 제2 및 제4의 2차권선 (28), (36)의 길이는 L2(L2＞L1)이다. 인접 2차권선의 길이를 변화시킴으로서, 예를들어 길이(L2-L1)인 제2의 2차권선 (28)의 잔여부분(28A)과 이에 인접한 제1의 2차권선 (16) 사이의 거리는 다른 부분에 비하여 크다. 따라서 애노우드측 내부 커패시터(76)의 정전용량 C_A는 작게된다. 또한 다른 내부 커패시터(80), (84)의 정전용량 C_B, C_C도 작게된다. 이와 같이 다이오드(34), (30), (26), 특히 다이오드(34)의 항복현상 가능성은 바람직하게 줄어드는 것이다.

Claims (1)

1. 절연재료로 되어 있고 동심원상으로 배열된 다수의 원통형 보빈들과; 보빈들중의 최심부의 것에 삽입되어있는 자심과; 최심부의 보빈의 외주연의 층에 감겨있는 1차권선과; 1차권선에 연결된 1쌍의 입력단자와 나머지 보빈들 사이에 배열되도록 상응보빈의 같은 권선방향의 층에 감겨진 다수의 2차권선과; 2차권선들중의 최내측과 최외측에 각각 연결된 1쌍의 출력단자와; 최외측 보빈에 베열되어 있고 각각 음극과 양극을 가지고 있으며, 한다이오드가 최외측 2차권선과 한 출력단자와 사이에 연결되어 있고, 나머지 다이오드들이 순방향으로 각 인접 2차권선을 사이에 각각 연결되어 그리하여 한쌍의 출력단자 사이에 직렬로 다수의 2차권선을 연결하고 있는 다수의 다이오드들과; 각각이 최외측 2차권선의 한끝에 연결된 한 다이오드의 음극과, 양극이 최외측 2차권선의 다른끝에 연결된 나머지 다이오드들중의 하나의 음극사이에 형성된 커패시터로 구성된 플라이백 트랜스포머.

Images