KR820001828Y1

KR820001828Y1 - 지락검출장치(地絡檢出裝置)

Info

Publication number: KR820001828Y1
Application number: KR7901534U
Authority: KR
Inventors: 유끼오 미야자기; 미쓰구 다께다
Original assignee: 신도우 사다까즈; 미쯔비시 덴끼 가부시기가이샤
Priority date: 1979-03-17
Filing date: 1979-03-17
Publication date: 1982-08-30

Abstract

내용 없음.

Description

지락검출장치(地絡檢出裝置)

제1도는 종래의 지락검출장치를 나타내는 회로도.

제2도는 종래의 파형정형회로(波形整形回路)의 일례를 나타내는 회로도.

제3도는 제2도의 파형정형회로를 사용한 지락검출장치의 회로도.

제4도는 제3도의 동작상의 결점을 나타내는 파형도.

제5도, 제6도는 본원 고안에 사용하는 파형정형회로의 일실시예를 나타내는 회로도.

제7도는 제6도의 파형정형회로를 사용한 본원 고안의 일실시예를 나타내는 회로도.

본원 고안은 누전차단기에 쓰이는 지락검출장치에 관한 것이다.

종래, 지락검출장치는 기계적 요소에 의하여 구성되어 있었지만, 그 특성이 나쁘므로 수년전부터 전자화가 추진되고 있다. 전자화에 의해서 지락전류를 전압으로 변환하는 영상변류기(零相變流器)가 소형화하고 생산원가적으로 메리트도 커졌다. 제1도에 어떤 종류의 지락검출장치의 전자회로구성을 나타낸다. 제1도에 있어서 (1)은 전로(電路), (2)는 차단기, (3)은 영상변류기, (4)는 증폭기, (5)는 시연회로(時延回路), (6)평활용(平滑用) 콘덴서, (11)은 정류용 다이오우드, (12)는 교류전원이다. 이 회로에 있어서 영상정류기(3)의 출력 E₁,E₂는 증폭기(4)로 증폭되고 시연회로(5)를 통해서 인가되며, E₄가 소정의 레벨, 즉 파형정형회로(6)의 온전압에 도달하면 E₅에 전위가 발생해서 다이리스터(7)를 구동하고 차단코일(8)을 구동해서 전로를 차단한다. 제2도는 시연회로(5)와 파형정형회로(6)의 구체적인 예를 나타내는 것이며 시연회로(5)는 정전류원(定電流源)(13)으로 콘덴서(15)를 충전, 정전류원(14)으로 콘덴서(15)를 방전하는 회로이다. 파형정형회로(6)로서 (16)이 NPN트랜지스터, (17),(18)이 PNP트랜지스터이고, (19),(20),(21)은 저항기, E₅는 출력단자, E₆,E₇은 전원이고 전원 E₇이 가장 낮은 전위이다. 제2도의 회로구성에 있어서 PNP트랜지스터(16) 및 PNP 트랜지스터(17)로 다이리스터를 구성하고 PNP트랜지스터(18)로 중폭해서 출력 E₅에 고전위를 발생한다. 즉, 입력 E₄에 NPN트랜지스터(16)의 베이스·에미터 온전압(약 0.6V) 이상의 전위가 걸리면 NPN트랜지스터(16)가 온상태로 되어, PNP트랜지스터(17)의 베이스전류를 인장(引張)하여, PNP트랜지스터(17)로 그 전류가 h_FE배되어서 NPN트랜지스터 (16)의 베이스전류로 된다. 즉, NPN 트랜지스터(16), PNP 트랜지스터(17)로 정귀환에 걸려 다이리스터와 같은 동작을 한다. 제2도의 파형정형회로를 제1도의 파형정형회로로서 사용한 예를 제5도에 나타낸다. 제3도에 있어서 지금, 지락이 일어나고 있지 않을때, 파형정형회로(6')에는 전류가 흐르지 않으며, 그때, 차동증폭기(4), 시연회로(5)를 구동할 수 있는 전압으로 전원 E₆이되도록 저항기(9)의 저항치를 선정한다. 지락이 일어나면 영상변류기(3)의 출력 E₁,E₂에 전위가 발생하고 출력 E₁,E₂는 차동증폭기(4)로 증폭되어 차동증폭기(4)의 출력 E₃이 시연회로(5)로 지연된다. 시연회로(5)의 출력이 어떤 소정의 전위(약 0.6V)에 도달하면, 파형정회로(6')가 동작하고 그 출력 임피이던스가 낮기 때문에 (제2도의 저항기(20)의 저항치가 출력임피이던스로 되어 그 값을 적게 하여 둔다) 전원 E₆의 전압은 하강하고 차동증폭기(4), 시연회로(5)에 흐르고 있었던 전류가 감소되어 그만큼의 전류가 대충 다이리스터(7)의 게이트전류로 된다. 여기서, 파형정형회로(6')는 전원 E₆이약 V_BE+V_sat(V_BE는 베이스·에미터 사이 순방향전압, V_sat는 콜렉터·에미터 사이 포화전압이며, 로 1.6V된다)가 될 때까지 출력 E₅에 전압을 발생한다. 그런데, 이회로에서 매우 커다란 문제점이 있다. 그것은 E₅의 전위가 "H"를 유지할 수가 없으며 다이리스터(7)에 게이트전류를 계속해서 흐르게 할 수 없는 것이다. 즉 E₅의 전위가 저전위로 되어도, 출력단자 E₅에서 다이리스터(7)가 필요한 게이트전류를 흘러보내는데는 저항기(20)의 저항치를 적게할 필요가 있다. 그런데, 저항기(20)의 저항치를 적게 하면, 전원 E₆이 고전위일때, 출력단자 E₅로부터 많은 전류가 흘러 E₆의 전위가 파형정형회로(6')가 출력단자 E₅에 "H"를 유지하는 최저전압보다 하강해 버려서, 파형정형회로(6')가 오프한다. 파형정형회로(6')가 오프하면 전원 E₆에서 전원 E₇을 본 임피이던스가 상승하기 때문에 E₆의 전위가 상승하고 다시 파형정형회로(6')가 온한다. 즉, 출력단자 E₅의 전위는 제4도에 나타낸 바와 같은 펄스파형으로 되고 다이리스터(7)에 게이트전류를 계속 흘러 보낼 수가 없으며, 다이리스터(7)를 안정되게 구동할 수 없다. 그 때문에 지락검출장치는 안정되게 동작하지 않는 결점이 있다.

본원 고안은 상기한 점을 감안하여 이루어진 것으로, 지락검출장치의 파형정형회로에 정전류회로를 갖추고, 다이리스터를 안정하게 구동할 수 있는 지락검출장치를 제공하는 것이다.

다음에, 본원 고안에 대해서 제5도에 나타낸 일실시예에 의거하여 상세하게 설명한다. 제5도는 제2도의 항기(20)를 정전류원(22)으로 바꾸어 놓은 것이다. 제5도에 있어서 E₄에 NPN트랜지스터(18)의 베이스에미터 온전압(약 0.6V) 이상의 전위가 걸리고 PNP트랜지스터(16)가 온하면 정전류원(22)에서 결정되는 전류가 출력단자 E₅에서 다이리스터(7)에 게이트전류로서 흐르며, 그 전류치는 전원 E₆의 전위에 영향을 주지 않는다. 제6도에 트랜지스터와 저항으로 정전류원을 구성했을 경우의 일실시예를 나타낸다. 제6도에 있어서 (13)∼(19),(21)은 제2도에 나타낸 것에 해당한다. NPN트랜지스터(24),(25) 및 저항(26)으로 정전류원(22)을 구성한다. 입력 E₄에 NPN트랜지스터(16)의 베이스·에미터 온전류(약 0.6V) 이상의 전압이 걸리면 NPN트랜지스터(16)가 온상태로 되고, PNP트랜지스터(17)의 베이스전류를 인장하여 PNP트랜지스터(17)로 그 전류가 hFE배되어서, NPN트랜지스터(16)의 베이스전류로 된다. 이때 다이오우드(23)와 PNP트랜지스터(18)는 커렌트 미러(Carrrent mirroy)회로로 되어 있으며, 통상 다이오우드(23)에 흐르는 전류와 PNP트랜지스터(18)에 흐르는 전류는 같아지며 그 전류는 NPN트랜지스터(24)에서 증폭되어, 저항기(26)에 흐른다. 저항기(26)에서 흐르는 전류치가 커져서 저항기(26)에서의 전압강하가 NPN트랜지스터(25)의 V_BE은 전압(약 0.6V)이 되면, NPN트랜지스터(25)가 온에 들어가, NPN트랜지스터(24)의 베이스전류를 인장하기 때문에 NPN트랜지스터(24)의 에미터에 흐르는 전류가 감소되도록 작용한다. 즉, NPN트랜지스터(25)가 NPN트랜지스터(24)에 부귀환(負歸還)을 걸어서 저항기(26)를 흐르는 전류가 정전류가 되도록 작용한다. 저항기(26)에 흐르는 정전류의 전류치는 다음 식으로 부여된다.

여기서 I_R26은 저항기(26)를 흐르는 전류,

V_BE(NPN(25))는 NPN 트랜지스터(25)의 베이스·에미터 사이 온전압,

R₂₆은 저항기 (26)의 저항치

따라서 저항기(26)를 흐르는 전류치는 전원 R₂₆의 전위에 관계없이 일정하게 되고 상기한 불편은 생기지 않는다. 제6도의 파형정형회로를 제1도의 파형정형회로에 사용한 예를 제7에도 나타낸다. 제7도에 있어서 지락이 생기지 않았을 때 파형정형회로(6')에는 전류가 흐르지 않고 그때 차동증폭기(4), 시연회로(5)를 구동할 수 있는 전압으로 전원 E₆이 되도록 저항기(9)의 저항치를 선정한다. 지락이 일어나면 영상빈류기(3)의 출력 F₁,F₂에 전위가 발생하고 그 출력 E₁,E₂는 차동증폭기(4)로 증폭되어 그 출력 E₃이 시연회로(5)로 지연되어, 시연회로(5)의 출력이 어떤 소정의 전위(약 0.6V)에 도달하면 파형정형회로(6')가 동작하고 정전류회로(22')로 결정되는 전류가 출력단자 E₅로부터 흐르기 시작하여 전원 E₆의 전압은 하강하며 차동증폭기(4), 시연회로(5)에 흐르고 있던 전류가 감소된다. 여기서 파형정형회로의 출력이 정전류로 되어 있기 때문에, 출력단자 E₅로부터 흘러나가는 전류와 차동증폭기(4) 및 시연회로(5)에 흐르는 전류의 합계가 파형정형회로가 작동하지 않을때에 차동증폭기(4)와 시연회로(5)에 흐르고 있던 전류가 같아지도록 전원 E₆의 전위가 결정되지만, 게이트전류로서는 정전류회로(22')로 결정된 전류가 흐르므로 다이리스터(7)는 안정되게 동작한다.

정전류회로(22')의 구성으로서는 온도 특성이 양호해진다. 즉, 다이리스터는 온도가 하강하면 터언온하기가 어려워지므로 저온이 될수록 큰 게이트전류를 필요로 하지만, 정전류회로(22')는 저온이 될 수록 V_BE가 커지고 저항치는 적어진다. 따라서 그 정전류회로의 출력전류는 증가하고 큰 게이트전류로서 다이리스터에 공급할 수 있다.

그 때문에 온도특성이 좋은 스위칭작용을 할 수가 있다.

이상 설명한 바와 같이 본원 고안은 지락검출장치에 있어서 파형정형회로의 동작시에 증폭기 및 시연회로의 전류를 감소시키며 이 감소분을 다이리스터의 게이트전류로서 공급하는 정전류회로를 파형정형회로에 구성했으므로 다이리스터의 게이트전류를 전원전압의 영향없이 안정하게 얻을 수가 있고 안정되게 동작되는 지락검출장치를 얻을 수가 있는 것이다.

Claims

피검출전류에 응한 신호를 증폭하는 증폭기(4)와, 이 증폭기(4)의 출력신호를 지연시키는 시연회로(5)와, 이 시연회로(5)의 출력을 받는 파형정형회로(6) 및 이 파형정형회로(6)의 출력에 의해 게이트전류가 공급되는 게이트극 부착 스위칭 소자를 구비하고, 상기 스위칭소자가 온했을 때 차단기(2)를 동작시키는 지락검출장치에 있어서, 상기 파형정형회로(6)는 그 동작시에 상기 증폭기 (4) 및 시연회로(5)의 동작 전류를 감소시키며, 이 감소된 전류분을 상기 스위칭소자의 게이트전류로서 정전류로 공급하는 정전류원을 포함하여 이루어진 것을 특징으로 하는 지락검출장치.