KR810001900B1 - Vertical deflection output circuitry for television receiver - Google Patents
Vertical deflection output circuitry for television receiver Download PDFInfo
- Publication number
- KR810001900B1 KR810001900B1 KR7402600A KR740002600A KR810001900B1 KR 810001900 B1 KR810001900 B1 KR 810001900B1 KR 7402600 A KR7402600 A KR 7402600A KR 740002600 A KR740002600 A KR 740002600A KR 810001900 B1 KR810001900 B1 KR 810001900B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- circuit
- transistor
- power supply
- vertical deflection
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
Description
제1도는 본 발명에 의한 수직편향(垂直偏向)출력회로의 일실시예의 기본회로도.1 is a basic circuit diagram of one embodiment of a vertical deflection output circuit according to the present invention.
제2도는 제1도의 동작을 설명하기 위한 주요점(主要點)에 있어서의 전압 또는 전류를 표시한 파형도.FIG. 2 is a waveform diagram showing a voltage or current at main points for explaining the operation of FIG.
제3도는 본 발명에 의한 구체적인 수직편향 출력회로의 일실시예를 표시한 회로도.3 is a circuit diagram showing an embodiment of a specific vertical deflection output circuit according to the present invention.
본 발명은 텔레비젼 수신기에 있어서 전원직렬 푸시플 회로를 사용한 수직편향 출력회로의 효율을 개선하기 위한 회로에 관한 것이다.The present invention relates to a circuit for improving the efficiency of a vertical deflection output circuit using a power supply series pushple circuit in a television receiver.
종래의 전원직렬푸시플 회로를 사용한 수직편향 출력회로에 있어서는, 그 전력 효율을 높이기 위해, 2개의 트랜지스터가 직렬접속된 전원 직렬푸시플 회로의 양단에 가해지는 전압을 스위치에 의해서 주사(走査) 기간중은 낮게, 귀선(歸線)기간중에는 높게 되도록 절환하고 있었다.In a vertical deflection output circuit using a conventional power supply serial push circuit, in order to increase the power efficiency, the voltage applied to both ends of the power supply series push circuit of which two transistors are connected in series is scanned by a switch. The middle was switching low, and high during the return period.
이러한 수직편향 출력회로는 예를 들면, 여진(勵振)트랜지스터에 의해서 주사기간에 시기간에 교호로 도통(道通)되고 서로 극성(極性)이 다른 출력트랜지스터가 직렬 접속되어 주사기간의 후반에 도통하는 출력트랜지스터와 병렬로 수직편향 코일과 결합콘덴서로 되는 직렬회로가 접속되어, 이들 출력트랜지스터의 직렬회로의 양단에는 다이오우드를 개재하여 제1의 전원이 접속됨과 동시에 제1의 전원전압보다 전압이 높은 제2의 전원이 주사기간은 닫히게 되고 귀선기간은 열리게 되는 스위치를 개재하여 접속된다.Such a vertical deflection output circuit is electrically connected between the syringes in a timely manner by means of an excitation transistor, and output transistors having different polarities from each other in series are connected in the latter half of the syringes. A series deflection coil and a series circuit serving as a coupling capacitor are connected in parallel with the output transistors, and both ends of the series circuits of the output transistors are connected to a first power source via a diode and have a voltage higher than the first power supply voltage. The second power source is connected via a switch in which the syringe barrel is closed and the return period is opened.
이러한 종래의 수직편향 출력회로는 상기 스위치에 의해 높은 전압이 귀선기간에만 가해지게하고 주사기간에는 전원전압이 낮은 제1의 전원에 의해 구동되므로, 스위치를 사용하지 않고 항상 전압이 높은 쪽인 제2의 전원으로 구동되고 있는 수직편향 출력회로와 비교하면 주사기간에 있어서의 전력효율이 개선된다. 그러나, 이와 같이 단순히 수직편향 출력회로를 구동하기 위한 전원전압을 절환하는 것만으로는, 귀선기간에 주사기간의 전반(前半)에 도통하는 출력트랜지스터가 도통한다.In this conventional vertical deflection output circuit, a high voltage is applied only by the switch only during the return period and is driven by a first power source having a low power supply voltage between the syringes. Therefore, a second power supply that is always higher in voltage without using a switch is used. Compared with the vertically deflected output circuit driven by the power supply, the power efficiency between the syringes is improved. However, by simply switching the power supply voltage for driving the vertical deflection output circuit in this manner, the output transistor conducting to the first half of the syringes during the retrace period is turned on.
즉, 귀선기간의 처음의 기간에는, 이 출력트랜지스터는 역(逆) 트랜지스터로서 동작하고, 통상과는 역방향의 콜렉터 전류가 흐르고 귀선기간의 나머지 기간에는 통상의 방향의 콜렉터 전류가 흐르므로, 귀선기간에 있어서 이 출력 트랜지스터에 의해 전력이 헛되게 소비된다.That is, in the first period of the retrace period, the output transistor operates as a reverse transistor, and the collector current in the reverse direction flows in the opposite direction to the normal one, and the collector current in the normal direction flows in the rest of the retrace period. In this output transistor, power is consumed in vain.
또, 이 종래 회로에서는 출력트랜지스터의 내압은 양 쪽이 모두 높은편의 전압까지 필요하고, 더욱이, 한편의 출력트랜지스터를 역트랜지스터로서 동작시키지 않으면 안되므로, 수직편향 출력회로의 집적화(集積化)가 방해된다.In this conventional circuit, the breakdown voltage of the output transistor is required to both the voltage of the higher side, and furthermore, since one output transistor must be operated as a reverse transistor, integration of the vertical deflection output circuit is hindered. .
본 발명의 목적은 귀선기간중의 출력트랜지스터에 의한 전력소비를 종래의 회로보다 적게하고, 전력효율을 더욱 개선한 수직편향 출력 회로를 제공하는 것이다.It is an object of the present invention to provide a vertical deflection output circuit which reduces power consumption by an output transistor during the retrace period, and further improves power efficiency.
상기 목적을 달성하기 위해서 본 발명에 의한 수직편향 출력회로에서는, 주사기간의 전반(前半)에 도통하는 출력트랜지스터와 직렬로 다이오우드를 삽입하여 이 출력트랜지스터가 역트랜지스터로서 동작하지 않게하고, 다시 주사기간에 수직편향 출력회로에 전력을 공급하는 제1의 전원보다 전압이 높은 제2의 전원을 주사기간은 닫히게 하고 귀선기간은 열리게하는 스위치를 개재하여 주사기간의 후반(後半)에 도통하는 출력트랜지스터와 병렬로 접속하고, 귀선기간에는 양쪽의 출력트랜지스터를 닫히도록하고 있다.In order to achieve the above object, in the vertical deflection output circuit according to the present invention, a diode is inserted in series with an output transistor conducting to the first half between syringes so that the output transistor does not operate as a reverse transistor, and then again between syringes. An output transistor conducting to the second half of the syringe via a switch that closes the syringe barrel and opens the return period, the second power having a higher voltage than the first power supplying the vertical deflection output circuit. It is connected in parallel and both output transistors are closed during the return period.
다음에 본 발명을 실시예에 따라 제1도, 제2도, 제3도에 의거 설명한다.Next, the present invention will be described with reference to FIGS. 1, 2, and 3 according to an embodiment.
제1도에 있어서, (1)는 여진트랜지스터, (2),(3)은 서로 극성이 다른 출력트랜지스터, (4)는 제1의 전원전압 E'B가 공급되는 단자, (5)는 결합콘덴서, (6)은 편향코일, (7)은 주사기간은 닫히게 하고 귀선기간에는 열리게 되는 기능을 가진 스위치. (8)은 전압이 제1의 전원전압 E'B보다 높은 제2의 전원전압 E"B가 공급되는 단자, (9)는 출력트랜지스터(2)가 역 트랜지스터로서 동작하지 않게하기 위한 다이오우드, (10)은 콘덴서, (11)(12)(13)(14)는 저항이다. 이 기본회로도에서는, 저항(11)(12)(13)는 단자(4)와 여진트랜지스터(1)의 콜렉터 사이에 직렬로 접속되어 있고, 저항(14)은 여진트랜지스터(1)의 에미터 어스사이에 접속되어서 주사기간에 출력트랜지스터(2)(3)를 교호(交互)로 도통시키는 여진회로를 구성하고 있다. 출력 트랜지스터(2)의 베이스는 저항(12)과 저항(13)과의 접속점에 접속되어, 출력트랜지스터(2)의 콜렉터는 다이오우드(9)를 개재하여 단자(4)에 접속되고, 출력트랜지스터(2)의 에미터는 출력트랜지스터(3)의 에미터에 접속된다.In Fig. 1, (1) is an excitation transistor, (2) and (3) are output transistors having different polarities from each other, (4) is a terminal to which the first power supply voltage E'B is supplied, and (5) is a coupling. Condenser, (6) deflection coil, (7) the syringe closes the door and opens during the return period. (8) is a terminal to which the second power supply voltage E'B is supplied whose voltage is higher than the first power supply voltage E'B, (9) is a diode for preventing the output transistor 2 from operating as a reverse transistor, ( 10 is a capacitor, and 11, 12, 13, and 14 are resistors. In this basic circuit diagram, the
출력트랜지스터(3)의 베이스는 여진트랜지스터(1)의 콜렉터에 접속되어, 그 콜렉터는 어스 된다.The base of the output transistor 3 is connected to the collector of the excitation transistor 1, and the collector is grounded.
출력트랜지스터(2),(3)와의 접속점 n과 저항(11),(12)과의 접속점 사이에 콘덴서(10)가 접속되고, 접속점 n과 단자(4) 사이에 콘덴서(5)와 편향코일(6)이 직렬로 접속되어, 접속점 n과 단자(8)사이에 스위치(7)가 설치된다.The
또한, 다이오우드(9)는 출력트랜지스터(2)의 콜렉터 측에 부착되어 있지만, 출력트랜지스터(2)의 에미터와 접속점 n사이에 설치하여도 좋다.The
주사기간에는 수직편향 출력회로는 제1의 전원전압에 의해서 구동되어, 여진트랜지스터(1)의 입력전압에 의해, 주사기간의 전반은 출력트랜지스터(2)가 열리고, 주사기간의 후반은 출력트랜지스터(3)가 열리며, 편향코일(6)에는 제2b도에 표시한 전류가 흐른다. 콘덴서(5)는 주사기간의 후반에 출력트랜지스터(3)를 통하여 충전되어, 주사기간의 전반에 출력트랜지스터(2)를 통하여 방전한다. 접속점 n에는 제2a도에 표 시한 바와 같은 전압이 발생한다. 귀선기간은 편향코일(6)에 흐르는 전류를 주사기간 종료시의 전류에서 주사기간 개시시의 전류까지 변화시키는 기간이다. 이 귀선기간을 짧게하기 위해, 종래에는 귀선기간에 단자(4)에 공급하는 전압을, 전압이 주사기간에 수직편향 출력회로를 구동시키는 제1의 전원전압보다 높은 제2의 전원에서 얻고 있다.Between the syringes, the vertical deflection output circuit is driven by the first power supply voltage, by the input voltage of the excitation transistor 1, the first half of the syringe opens the output transistor 2, and the second half between the syringes the output transistor 3 ) Is opened, and the current shown in Fig. 2b flows through the deflection coil 6. The condenser 5 is charged through the output transistor 3 in the second half of the syringe, and discharges through the output transistor 2 in the first half of the syringe. At the connection point n, a voltage as shown in FIG. 2A is generated. The return period is a period in which the current flowing through the deflection coil 6 is changed from the current at the end of the syringe to the current at the start of the syringe. In order to shorten this return period, conventionally, the voltage supplied to the
이와 같이 단순히 단자(4)에 공급하는 전압을 절환하는것 만으로는, 제2c도에 표시한 귀선기간에 편향코일(6)에 흐르는 전류는 출력트랜지스터(2)를 통하여 흐르게 된다. 그러므로, 귀선기간에 출력트랜지스터(2)에 의해 불필요하게 전력이 소비된다.By simply switching the voltage supplied to the
제1도에 표시한 수직편향 출력회로에서는 이 전류소비를 제거하기 위해서 출력트랜지스터(2)와 직렬로 다이오우드(9)를 접속하고, 귀선기간에 접속점 n에 스위치(7)를 통하여 제2의 전원전압을 공급하고 있다.In the vertical deflection output circuit shown in FIG. 1, in order to eliminate this current consumption, the
그러므로, 제2c도에 표시한것과 같은 편향코일(6)에 흐르는 전류는 귀선기간 종료시에 편향코일(6)에 발생하는 역기(逆起)전력 혹은 제2의 전원전압과 제1의 전원전압 및 차전압(差電壓)에 의해서 출력트랜지스터(2)를 통하여서는 흐르지 않고, 스위치(7)를 통하여 흐른다.Therefore, the current flowing through the deflection coil 6 as shown in FIG. 2C is generated by the counter-air power generated by the deflection coil 6 at the end of the return period or the second power supply voltage and the first power supply voltage and The differential voltage does not flow through the output transistor 2 but flows through the
따라서, 귀선기간에 출력트랜지스터속에 있어서의 전력소비가 제거되어, 수직편향 출력회로의 전력효율을 높일 수가 있다.Therefore, power consumption in the output transistor is eliminated during the retrace period, and the power efficiency of the vertical deflection output circuit can be increased.
또, 출력트랜지스터(2)의 내압(耐壓)은, 종래 회로와 같이 높은 쪽인 제2의 전원전압 E"까지 필요하지 않고, 낮은 쪽인 제2의 전원전압 E'까지이면 좋다.In addition, the breakdown voltage of the output transistor 2 does not need to be higher than the second power supply voltage E 'which is higher as in the conventional circuit, but may be up to the second power supply voltage E' which is lower.
또한, 출력트랜지스터(2)를 종래 회로와 같이 역트랜지스터로서 동작시킬 필요가 없으므로, 수직편향출력회로의 설계가 용이하게 된다.In addition, since the output transistor 2 does not need to be operated as a reverse transistor as in the conventional circuit, the design of the vertical deflection output circuit is facilitated.
더욱이, 출력트랜지스터(2)(3)는 반드시 극성(極性)이 다르지 않아도, 여진회로에 의해서 고호로 도통하고, 전원직렬푸시플 회로를 구성할 수 있는 것이면, 동극성(同極性)이라조 좋은 것은 명확하다. 제3도는 본 발명의 구체적인 일시시예를 표시한 회로도이다.Moreover, even if the output transistors 2 and 3 are not necessarily different in polarity, they are electrically connected to each other by an excitation circuit and can form a power supply serial push circuit. Is clear. 3 is a circuit diagram showing a specific temporary example of the present invention.
제3도에 있어서 편향코일(6)에 흐르는 전류는 저항(15)에 의해 여진트랜지스터(1)를 제어하는 트랜지스터(16)에 귀환되고 있다. 또, 주사기간의 전반에서 후반으로 변할때에 편향코일의 연속성을 유지하기 위하여 출력트랜지스터(2)(3)를 동시에 도통시키기 위한 저항(13)은, 온도보상을 위해 배리스터(17)에 치환(置換)되어 있다. 주사기간에 닫히고, 귀선기간에 열리는 스위치(7)는 트랜지스터(18)(19), 다이오우드(20), 저항(21)(22)으로 구성되고, 트랜지스터(18)의 에미터는 단자(8)에 접속되고, 콜렉터는 접속점 n에 접속되며, 베이스는 저항(20)을 개재하여 트랜지스터(19)의 콜렉터에 접속된다. 트랜지스터(19)의 에미터는 단자(4)에 접속되고, 베이스는 저항(21)을 개재하여 접속점 n에 접속된다.In FIG. 3, the current flowing through the deflection coil 6 is fed back to the
다이오우드(20)는 단자(8)와 접속점 n사이에 접속된다.The
주사기간이 종료되면 편향코일(6)의 역기(逆起)전력에 의해 접속점 n의 전위가 상승하는 것에 의해 트랜지스터(19)가 열리고, 트랜지스터(18)가 열린다.When the interval between the syringes is completed, the transistor 19 is opened and the
따라서 스위치(7)는 열린다.The
다이오우드(20)는 이 때의 접속점 n의 전위를 제2의 전위전압 E"B에 고정시킨다.The
편향코일(6)에 제2의 전원에서 공급되는 전류가 주사기간의 개시시의 전류로 되면 트랜지스터(16)가 열리고, 이에 의해 여진트랜지스터(1)가 열리며 출력트랜지스터(2)가 열려서 접속점 n의 전위가 하강하므로 트랜지스터(19)(18)는 닫히고, 스위치(7)는 닫힌다. 이상 설명한 바와 같이, 본 실시예에 의하면, 귀선기간에 있어서 출력트랜지스터(2)(3)는 닫혀있으므로, 이 기간에서의 수직편향 출력회로의 전력소비가 경감되어, 수직편향 출력회로의 전력효율이 향상한다.When the current supplied from the second power source to the deflection coil 6 becomes the current at the start of the syringe, the
또, 출력트랜지스터(2)는 낮은 쪽의 제1의 전원전압 E'의 내압이 있으면 좋고, 또는, 출력트랜지스터(2)를 역트랜지스터로서 동작시키지 않아도 좋으므로, 수직편향 출력회로의 집적화(集積化)가 가능하게 된다.In addition, the output transistor 2 only needs to have a breakdown voltage of the lower first power supply voltage E ', or the output transistor 2 does not have to be operated as a reverse transistor, thereby integrating a vertical deflection output circuit. ) Becomes possible.
다시, 스위치(7)와 콘덴서(5)와의 접속점과 출력트랜지스터(2)(3)의 접속점 n 사이에 주사기간은 열리고, 귀선기간은 닫히는 스위치를 부착하면 출력트랜지스터(2)(3)의 내압을 제2의 전원전압에서 그것보다도 낮은 제1의 전원전압까지 저하할 수 있으므로 수직편향 출력회로의 집적화에 매우 유리하게 된다.Again, when the switch is opened between the connection point of the
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR7402600A KR810001900B1 (en) | 1974-05-30 | 1974-05-30 | Vertical deflection output circuitry for television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR7402600A KR810001900B1 (en) | 1974-05-30 | 1974-05-30 | Vertical deflection output circuitry for television receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
KR810001900B1 true KR810001900B1 (en) | 1981-11-20 |
Family
ID=19200136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR7402600A KR810001900B1 (en) | 1974-05-30 | 1974-05-30 | Vertical deflection output circuitry for television receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR810001900B1 (en) |
-
1974
- 1974-05-30 KR KR7402600A patent/KR810001900B1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930007794B1 (en) | Circuit arrangement operable for mos fet connected to source | |
US5552731A (en) | Integrated control circuit with a level shifter for switching an electronic switch | |
US3979641A (en) | Vertical deflection output circuitry for television receiver | |
KR920009031B1 (en) | Driver circuit | |
US5237212A (en) | Level converting circuit | |
US4808845A (en) | High voltage pulse generating semiconductor circuit with improved driving arrangement | |
EP0039945B1 (en) | I2l logic circuit | |
KR850006235A (en) | Latch circuit | |
US3725681A (en) | Stabilized multivibrator circuit | |
US5381044A (en) | Bootstrap circuit for driving a power MOS transistor | |
US3673438A (en) | Mos integrated circuit driver system | |
KR810001900B1 (en) | Vertical deflection output circuitry for television receiver | |
US4906904A (en) | Cathode ray tube deflection circuit with solid state switch | |
US3551689A (en) | Alternating current driven load circuit | |
US4890043A (en) | Arrangement for generating a sawtooth current | |
KR20010113939A (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
CA1283478C (en) | Vertical deflection current generator | |
CN111564144A (en) | Power supply switching control circuit and display device | |
US3978372A (en) | Vertical deflection output circuit | |
US5616971A (en) | Power switching circuit | |
US4884012A (en) | Vertical deflection current generator | |
KR800000997Y1 (en) | Vertical deflection circuit | |
SU416894A1 (en) | ||
KR790001139Y1 (en) | Switching circuit | |
SU1309301A1 (en) | Method of matching levels of transistor-transistor logic and emitter-coupled logic |