KR810000917B1 - 전력 · 직류신호 변환기 - Google Patents

Abstract

내용 없음.

Description

전력·직류신호 변환기

제1도는 본 발명의 변환기의 원리적 접속도.

제2도는 본 발명의 변환기의 일실시예를 표시한 구체적인 회로도.

제3도는 제2도의 변환기의 동작을 설명하기 위한 파형도.

제4도 내지 제6도는 각각 본 발명의 변환기의 실시예를 표시한 회로도.

본 발명은, 전력을 이에 대응된 직류신호로 변환하도록 한 전력·직류신호 변환기에 관한 것이다.

본 발명의 전력·직류신호 변환기는, 펄스폭 변조방식을 사용한 시분할 증배기를 사용해서 전력라인에 있어서의 전압과 전류를 곱셈하여, 그 결과의 평균치를 구하으므로서, 전력을 이에 대응된 직류신호로 변환하도록 한 것으로, 회로구성을 IC화하고, 그위에 소형, 경량, 저가격의 전력·직류신호 변환기를 얻는 것을 목적으로 하는 것이다.

제1도는 본 발명의 전력·직류신호 변환기의 원리를 표시한 블록도이다.

제1도에 있어서, PL이 그 변환기로, 부하 LO가 접속된 전력라인의 전압 V가 부여됨과 동시에, 전력라인의 전류 A가 변류기 CT를 통해서 부여되는 입력회로 IP와 펄스폭 변조기 PWM 및 스케이팅 증폭기 SAA도 이루어진 것으로, 변환기 PL의 출력은 지시계 M에 의해서 지시된다.

또한, RE는 전압 V를 받아서, 이것을 직류의 전압 ±VC의 전압을 얻는 정류회로이다.

제2도는, 본 발명에 관한 전력변환기중의 단상의 전력을 이에 대응된 직류신호로 변환하는 실시예에의 회로도이다.

제2도에 있어서, P₁, P₂는 제1도에 표시한 전력라인의 전압 V가 부여되는 단자, IS, IL은 전력라인의 전류 A가 부여되는 단자, RE는 ±VC의 전압을 얻는 정류회로이다.

또한, 이 정류회로는 별도로 전원트랜스를 설치하고, 이 전원트랜스로부터 얻도록 하여도 된다.

PWM은 펄스폭 변조기로, 적분기(積分器) IG와 비교기 COM로 구성되어 있다.

적분기 IG는 증폭기 Ai과 입력저항 Ri 및 귀환콘덴서 Ci로 이루어 졌으며, 또 비교기 COM은 입력저항 RC₁과 귀환저항 RC₂및 C-MOS(콤프레멘탈리 MOM)의 낸드게이트 NG₁과 낸드게이트 NG₂로 이루어지는 것이다.

낸드게이트 NG₁에는 상기 정류회로 RE로 얻은 ±VC 볼트의 전압이 전원으로서 부여되어 있다.

이 비교기는 귀환저항 RC₂의 작용에 의해서 자기이력(hysteresis) 특성을 갖는 것이다.

전력라인에 있어서의 전압 V가 인가되는 단자 P₁은 적분기 IG의 입력저항 Ri에 접속되고, IG의 출력단을 비교기 COM의 입력저항 RC₁에 접속되어 있다.

RF는 귀환저항이고, 적분기 IG의 가산입력단과 비교기 COM의 출력판 사이에 접속되어 있다.

CT는 변류기, IP는 입력회로, SA는 스케이링증폭기, M은 가동코일형 지시계기, AS는 애널로그 스위치이다.

변류기 CT의 1차측은 전력라인의 전류 A가 부여되는 단자 IS, IL에 접속되고, 2차측은 입력회로 IP의 입력단에 접속되며, IP의 출력단은 애널로그 스위치 AS, 스케이링증폭기 SA를 통하여 지시계 M에 접속되어 있다.

G₁, G₂, G₃, G₄는 각각 한쌍의 다이오우드가 서로 역방향으로 병렬접속된 회로이고, G₁, G₂는 인펄스입력에 대하여 적분기 IG, 입력회로 IP의 각 증폭기의 입력을 보호하고, G₃은 입력인펄스에 대하여 애널로그 스위치 AS를 보호하며, 또, G₄는 지시계 Ms을 보호한다.

애널로그 스위치 AS는 비교기 COM을 구성하는 낸드케이트 NG₂의 출력신호e₂에 의해서 그 도통이 제어되고, e₂가 ＂1＂인때 도통하고, ＂0＂인때 차단상태로 되는 것이다.

이와 같은 구성의 변환기의 동작을 설명하면 다음과 같이 된다. 지금 펄스폭 변조기 PWM을 구성하는 적분기 IG의 출력단, 비교기 COM을 구성하는 낸드게이트 NG₁의 입력단, NG₂의 출력단의 전위를 도시와 같이 각각 e₀, e₁, e₂의 파형은 제3a,b,c도에 표시한 바와 같이 된다.

e₂는 c도에 표시되는 바와 같이 ±Es로 표시되는 구형파전압이 되고, 이 구형파전압은 저항 RF을 지나서 적분기 IG₁의 임력단에 귀환된다.

즉, 적분기 IG는 피측정전압 V에 따라서 저항 Ri를 흐르는 전류 iV와 귀환전압 ±Es에 따라서 귀환저항 RF를 흐르는 전류를 가산 적분한다.

정상적인 동작상태에 있어서는 과변조가 되지않게 livl＜lifl로 선택되어 있으므로, 적분기 IG가 iV와-if를 적분하고 있는 기간, IG의 출력전압 e₀는 제3a도의 T₁기간에 표시함과 같이 일정한 경사로 증가한다.

그리고, 이 T₁의 기간중 전압 e₁은 저항 Rc₁과 Rc₂의 비로 정해지는 경사로 제3b도로 표시함과 같이 상승하고, 그 전압이 낸드게이트 NG₁의 최소전압 Vs에 도달되면 낸드게이트 NG₂위 출력전압 e2가 ＂1＂의 레벨이 되어서 급격히 상승한다.

적분기 1G의 출력전압 e₀의 상승은 Rc1, Rc2, Vc, Vs를 정해지는 값에서 정지한다.

그리고, 그후, 적분기 IG는 iV와 정(正)의 귀환전압 +Es에 따른 전류 +if를 가산 적분한다.

이때문에, 적분기 IG의 출력 e₀는 3a도의 T₂기간에서 표시함과 같이 T1의 기간보다 급격한 경사로 하강한다.

적분기 IG의 출력전압 e0가 부(負)의 방향으로 항하기 시작하면 전압 e1도 내리고, 그 값이 Vs가 되면 e1을 급격히 하강한다. 이와 같은 제3b도에 표시한 파형의 전압 e1이 낸드게이트 NG₁에 가해지므로, 낸드게이트 NG₂의 출력단의 전압 e2는 제3c도와 같이 ±Es로 표시되는 구형파 전압이 된다.

이와 같이, 적분기 IG의 입력단에는 T₁의 기간 입력전압 V와 귀환전압 -Es와의 합이 주어지고, 또 T₂의 기간에는 입력전압 V와 귀환전압 +Es와의 합이 주어진다.

즉, 적분기 IG는 그것에 주어지는 전압의 합이 0 이 되도록 구동된다.

이 때문에,

T₁+=T₂로 하면,

의 식이 성립된다. 따라서,

로 되고, 비교기 COM의 출력펄스 e₂의 펄스폭은 전력라인에서 입력되는 전압 V의 크기에 비례해서 변조되게 된다.

한편, 단자 1S, 1L에서 주어지는 전력라인의 전류 A는 변류기 CT에 위해 소정의 값으로 변환되고, 입력회로 IP를 거쳐 에널로그 스위치 AS에 부여된다.

애널로그 스위치 AS는 펄스폭 변조기 PWM을 구성하는 비교기 COM의 출력 e₂에 의해서 그 도통이 제어되는 것이므로, 애널로그스위치 AS의 입력측에 공급되는 전류는 펄스폭 변조기의 출력신호의 의해서 단속(斷續)되고, 스케이링 증폭기 SA의 출력측에는 다음식(3)으로 표시되는 전압 E₀가 꺼내진다.

(2)식과 (3)식에서

로 된다.

(4)식에 있어서, Es는 일정하므로, Eo는 V와 I의 곱, 즉, 전력라인에 있어서의 전력 W에 대응된 전압이 된다.

이 전압 Eo는 스케이링 증폭기 SA로 스케이링 됨과 동시에 그 평균치가 취해지고, 이 평균치전류 Im은 지시계 M으로 지시된다. 지시계 M의 지시치는 전력 W이다.

스케이링 증폭기 SA는 정격전력을 설정하기 위한 스케이링 및 증폭을 행한다.

스케이링 증폭기 SA의 귀환저항 R₂는 가변저항으로 되어 있으며, 스케이링은 그 가변저항 R₂의 값을 바꾸고, 즉 증폭도를 바꾸는 것에 의해 행하여진다.

이와 같이 본 발명의 전력·직류신호 변환기는 IC에 의해 구성할 수가 있으므로, 소형, 경량, 저가격의 변환기가 얻어지는 것은 물론이지만, 그외에 ①, 선택하는 부품이 없어 고정밀도의 것이 된다. ②, 배선공수와 조정공수가 적게 되는 등의 이점이 있다.

또한 본 발명에 있어서는, 상기한 바와 같이 스케이링 증폭기 SA를 설치하고 그 스케이링 저항 R₂를 조정하므로서, 각종의 정격을 스톡 생산할 수 있는 이점에 있다.

또, 각 증폭기에 다이오우드로 구성된 보호회로를 설치하였으므로, 입력인펄스에 강한 변화기를 얻을수 있는 특징이 있다.

제4도 3상 3선식의 전력·직류신호 변환기의 실시예를 표시한 회로도이다.

P₁, P₂, P₃은 3상의 전력라인에 있어서의 전압단자, 1S, 1L, 3S, 3L은 각각 전류단자이다.

PWM₁, PWM₂는 각각 제1도에서 설명한 펄스폭 변환기와 동일구성의 펄스폭 변조기로, PWM₂의 입력단은 전압단자 P₁에 접속되고, PWM₂의 입력단은 전압단자 P₃에 접속되어 있다.

IP₁, IP₂는 각각 입력회로이고, IP₁은 변류기 CT₁를 통과하여 전류단자 1S, 1L에 접속되고, IP₂의 입력단은 변류기 CT₂를 통과하여 전류단자 3S,3L에 접속되어 있다.

AS₁, AS₂는 각각 애널로그 스위치이고, AS₁에는 전류단자 1S, 1L에서 주어지는 전류 A₁이, AS₂에는 전류단자 3S, 3L에서 주어지는 전류 A₃이 각각 공급되어 있다.

애널로그 스위치 AS₁, AS₂은 각각 펄스폭 변조기 PWM₁, PWM₂의 출력에 의해서 단속(斷續)되며, 스케이링 증폭기 SA의 출력단에는 제4식으로 표시한 전력을 가산한 전압 Eow, 즉

가 얻어진다.

이 3상 3선식의 전력에 대응된 전압 Eow은 지시계기 M에 의해서 지시된다.

제5도는 본 발명에 관한 3상 3선식의 두효전력을 이에 대응된 직류신호로 변환하는 실시예를 표시한 도면이다.

이 제5도의 회로에 있어서, 단자 P₂를 저항 RP를 통하여 공통으로 접속해서 의사중성점을 만들었을 경우, V₃=V₃₁-V₂₃, V₁=V₁₂-V₃₁로 되고, 완전 평형전압에서는 V₃은 V₁₂에 대하여 π/2위상이 앞서고, V₁은 V₂₃에 대하여 π/2위상이 앞선다.

따라서, V₁을 전력라인에 있어서의 제1상의 전류 A₁과 곱셈하고, V₃을 제3상의 전류 A₃과 곱셈하면, 스케이링 증폭기 SA의 출력단에는 3상 3선식에 있어서의 무효전력(VAR)에 대응된 직류신호 Eoa가 얻어진다.

이 직류전압은 지시계 M으로 지시된다.

전압과 전류의 곱셈은 펄스폭 변조기PWM₁, PWM₂에 의해서 행하여진다.

펄스폭 변조기 PWM₁, PWM₂의 구성은 제2도에서 설명한 펄스폭 변조기 PWM과 동일구성이므로, 그 재성명은 생략한다.

제6도는 3상 4선식의 전력기에 관한 본 발명의 실시예에 관한 구체적인 회로도이다.

제6도에 있어서 Po는 중성점이다.

펄스폭 변조기 PWM₁에는 단자 P₁, P₂에서 인가되는 전압 V₁, V₂가 가해지고, PWM₂에는 단자 P₂와 P₃에 인가하는 전압 V₂와 V₃이 가해진다.

펄스폭 변조기 PWM₁은 V₁, V₂와 전류단자 1L, 1S, 2S, 2L에 공급되는 전류 A₁, A₂를 곱셈하고, 또 펄스폭 변조기 PWM₂는 V₂, V₃과 전류단자 2S, 2L, 3S, 3L에 공급되는 전류 A₂, A₃과를 곱셈한다.

이 곱셈결과는 스케이링 증폭기 SA에 의해서 평균화되고, 그 출력전압 Eot는 지시계 M에 의해서 지시된다.

펄스폭 변조기 PWM₁, PWM₂의 곱셈원리는 제2도에서 설명한 경우와 똑같다.

이와 같은 제4도 내지 제6도의 변환기는 제2도의 단상전력·직류신호 변환기에서 설명한 바와 마찬가지인 작용효과를 가진 3상 3선식의 전력, 3상 3선식 무효전력 및 3상 4선식의 전력을 각각 이에 대응된 직류신호로 변환할 수 있는 변환기를 얻을 수가 있다.

Claims (1)

1. 그 입력단에 다이오우드로 구성된 보호회로(G₁)를 가진 적분기(1G)와 자기이력 특성을 가진 비교기(COM)로 이루어진 펄스폭 변조기(PWM)와, 그 귀환회로에 가변저항기(R₂)를 가진 증폭기로 된 스케이링 증폭기(SA)를 구비하고, 전력라인에 있어서의 전압(V)과 변류기(CT)에 의해서 꺼내어지는 전력라인에 있어서의 전류(A)를 상기 펄스폭 변조기(PWM)로 곱셈하고, 그 곱셈결과를 스케이링 증폭기(SA)를 통하여 꺼낼 수 있도록 한 전력·직류신호 변환기.

Images