KR810000726B1 - 반도체 장치의 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 제조방법

제1도는 본 발명의 배경이 되는 반도체소자의 단면도.

제2도는 제1도의 반도체소자의 전압-전류 특성도.

제3도 내지 제5도는 본 발명의 1실시예의 각 공정을 설명하기 위한 반도체소자의 단면도.

제6도는 본 발명에 의한 반도체소자의 전압-전류 특성도.

본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 에피택셜(epitaxial) 공정의 채용에 의한 반도체장치의 특성의 개량에 관한 것이다.

본 발명의 전형적인 선행기술은 제1도에 표시하는 바와 같이 N형 실리콘 기판의 표면에 SiO₂막을 형성하고, 이 SiO₂막을 포토엣칭(photoetching) 공정에 의하여 일부 제거하여 창(W)을 만들고, 이 창(W)에서 노출한 N형 시리콘 기판의 표면에 예컨대 알루미늄을 놓고 합금확산하여 N형 시리콘 기판내에 P형의 알루미늄 합금층을 형성함과 아울러 N형 시리콘 기판과 P형의 알루미늄 합금층과의 사이에 PN접합을 형성한 제너 다이오드(zener diode)이다.

이 종류의 제너 다이오드에 있어서 N형 시리콘 기판에 정(풀러스) 전위 P형의 알루미늄 합금층에 부(마이너스) 전위의 전압을 부여한 경우, PN 접합에 대하여 역 바이어스 상태로 되므로 원리적으로는 제2도의 점선(a)로서 표시하는 바와 같이 제너 전압 Vz까지는 역방향 뉴설 전류가 대략 일정한 적은 값을 표시하며 제너전압 Vz로서 PN접합의 에너지 밴드(energy band)가 현저하게 경사지며 충만대(充滿帶)의 전자가 양자학적인 터널(tunnel) 효과에 의하여 금지대(禁止帶)를 빠져나가서 전도체에 달하여 제너 항복(降伏)을 이르키기 때문에 급격하게 전류가 증대하는 특성을 표시한다.

그러나 제1도에 표시하는 바와 같이 PN접합면이 외부로 노출하고 있는 경우, 접합면의 외기에 접촉하는 표면 부근은 먼지나 불순물이 부착하거나 아우트·디퓨젼 (out-diffusion) 등에 의하여 특성이 불안정하다.

그 때문에 내부의 PN 접합으로서 일어나는 제너 항복보다도 먼저보다 낮은 전압으로서 접합부의 표면부가 항복이 생겨서 제2도의 실선(b)에 표시하는 바와 같이 반대방향의 누설전류가 증가하거나, 제2도의 실선(c)에 표시하는 바와 같이 전압-전류 특성이 불안정하게 된다. 그러므로 본 발명의 주요한 목적은 반도체 장치의 특성을 안정화하는 것이다.

제3도 내지 제5도는 본 발명의 1실시예의 각 공정을 순서대로 표시한 것이다.

먼저 제3도를 참조하여 불순물농도가 10¹⁵-10¹⁹원자/cm³정도의 N형 시리콘 기판(1)의 표면상에 SiO₂또는 Si₃N₄등의 절연막(2)을 만든다/

이 절연막(2)을 포토엣칭 공정에 의하여 일부 제거하여 창(3)을 뚫는다. 제4도를 참조하여 창(3)에서 노출하고 있는 N형 시리콘 기판(1)의 표면상에 불순물농도가 10¹⁹-10²⁰원자/cm³정도의 P형 단결정 박막(4)을 수 μ의 두께로 에피택셜 성장한다.

이 에피택셜층(4)은 확산층에 비하여 표면으로부터의 깊이에 의하여 불순물 농도가 변화하지 아니하므로 N형 시리콘 기판(1)의 불순물농도가 높게 되여도 P형에서N형으로 반전하기 어렵다고하는 특징을 가지고 있다.

다음에 제5도와 같이 에피택셜층(4)의 상부에 알루미늄(5) 등의 3가의 금속봉을 놓는다.

그후 합금확산법에 의하여 알루미늄(5)을 에피택셜층(4)을 관통하여 시리콘기판(1) 내에 합금확산하여 불순물농도가 10²²원자/cm³이상의 P⁺형의 알루미늄의 합금층(6)이 형성되고, 또한 따라서 N형 시리콘 기판(1)과 P⁺형 합금층(6)과의 사이에 PN접합(7)이 형성된다.

여기서 알루미늄(5)의 N형 시리콘 기판(1)에의 합금확산은 에피택셜층(4)에의 확산보다도 빠르므로 PN접합(7)의 단부는 에피택셜층(4)의 하부에 형성된다.

이상과 같이 본 발명에 의하면 P⁺형 알루미늄의 합금층(6)은 에피택셜층(4)의 하부에 있어서 N형 시리콘 기판(1)과의 사이에 PN접합(7)을 형성하기 위하여 PN접합 (7)의 단부에 의한 특성열화가 적게 되며 N형 시리콘 기판(1)에 정(플러스)전위, P⁺형의 알루미늄합금층(6)에 부(마이너스) 전위를 부여한 역 바이어스 상태에 있어서 제6도에 표시하는 바와 같이 특성이 안정하며 제너 다이오드에 있어서는 제너전압 (Vz)까지의 역방향 누설전류(Ic)가 극히 적게 되며 제너 전압이 안정하게 된다고 하는 효과가 있다.

또 알루미늄(5) 등의 금속은 그대로 리-드선 또는 전극으로서 사용할 수 있어서 편리하다.

물론 알루미늄(5) 등은 봉상이 아니더라도 증착에 의하여 형성하여 합금확산후에 외부 리-드선을 취부하도록 하여도 좋다.

또한 에피택셜층(4)만으로는 N형 시리콘 기판(1)과 에피택셜층(4)과의 불순물 농도차를 크게 확보할 수 없으므로 충분한 PN접합이 형성되지 못하고, 제2도의 실선(C)와 동일하게 전압-전류 특성이 완만한 파형으로 된다.

또 에피택셜층(4)의 성장온도로서 PN접합이 N형 시리콘 기판(1) 내에 깊이 들어가서 제너다이오드에서는 제너 전압(Vz)가 높게 된다.

이것에 대하여 본 발명에 의하여 에피택셜층(4)을 통하여 N형 시리콘 기판(1) 내에 알루미늄(5)의 합금층(6)을 형성하면 이 알루미늄의 합금층(6)과 N형 시리콘 기판(1)과의 불순물 농도차가 충분하게 확보될 수 있으므로 제6도에 표시한 바와 같이 전압-전류 특성이 급준(急峻)한 우수한 특성이 얻어진다.

Claims (1)

1. 제1도 전형식의 반도체층을 준비하는 공정, 전기한 반도체층의 표면에 전기한 제1도 전형식과는 반대의 제2도 전형식의 박막을 에피택셜 성장시키는 공정 및 전기한 반도체층내에 합금될때에 전기한 제2도 전형식으로 되는 금속을, 전기한 박막을 관통하여 전기한 반도체층내에 합금확산하여 이 제2도 전형식의 합금층과 전기한 제1도 전형식의 반도체층과의 사이에 PN 접합을 형성하는 공정을 포함하는 반도체장치의 제조방법.

Images