KR810000621B1 - 검파회로(檢波回路) - Google Patents

Abstract

내용 없음.

Description

검파회로(檢波回路)

제1도, 제2도, 제3도, 제4도, 제5도, 제6도, 제8도, 제9도는 각기 본원 발명의 설명을 위한 구성도.

제7도는 본원 발명에 의한 검파회로의 일 실시예를 나타낸 구성도.

본원 발명은 AM수신기등에 사용하는 검파회로에 관한 것으로서, 특히 신규의 반도체 소자를 사용함으로써 회로구성을 간단히 하여, 검파능률을 향상시키고, 또한 검파출력의 레벨을 용이하게 가변시킬 수 있도록 한 것이다.

본원 발명의 설명에 앞서, 먼저 이 신규의 반도체소자에 대하여 설명한다.

일반적으로 트랜지스터의 특성평가의 패라미터의 하나가 되는 에미터 접지전류 증폭률 hFE는, 베이스 접지의 전류증폭률을

라고 하면,

로 주어지며, 이

는,

로 주어진다. 단

^*는 콜렉터 증폭률,

는 베이스 수송효율,

는 에미터 주입효율이다. 지금 NPN형 트랜지스터의 에미터 주입효율

에 대해서 생각하면,

는

으로 주어진다. 단 Jn은 에미터에서 베이스에 주입되는 전자(電子)에 의한 전류밀도, Jp는 베이스에서 에미터에 주입되는 효율에 의한 전류밀도이다.

여기서, Jn 및 Jp는 각기

이다.

여기서, Ln : 베이스중의 소수캐리어의 확산거리

Lp : 에미터중의 소수캐리어의 확산거리

Dn : 베이스중의 소수캐리어의 확산정수(擴散定數)

Dp : 에미터중의 소수캐리어의 확산정수

np : 베이스중의 평형상태에서의 소수캐리어농도

Pn : 에미터중의 평형상태에서의 소수캐리어농도

V : 에미터 접합에의 인가전압

K : 볼쯔만 정수

T : 온도

이다.

그리고, 에미터의 불순물 농도를 N_D, 베이스의 불순물 농도를 N_A라고 하면,

치환할 수가 있고, 또 L_n은 베이스폭 W로 제한되며, L_n=W이기 때문에,

로 된다. 또한, 확산정수, D_n, D_p는 캐리어의 이동도와 온도의 함수

이며, 대충 일정한 것으로 간주된다.

상술한 각 식에서 명백한 바와 같이, 트랜지스터에 있어 그 hFE를 올리자면,

을 작게하면 된다.

그래서 통상적인 트랜지스터에 있어서는, 이

를 작게하기 위하여 에미터의 불순물농도 N_D를 충분히 크게하고 있다.

그런데, 에미터의 불순물농도를 충분히 크게 예컨대 10¹⁹atoms/㎤정도이상으로 하면, 격자결함(格子缺陷)이나 전위등이 발생하여 결정(結晶)의 완전성이 얻어지지 않으며, 또 에미터의 불순물농도가 높다는 것 자체에 의해서, 여기에 있어서의 베이스로부터 주입된 소수캐리어의 라이프타임

_p가 짧아지며,

에서 이 소수캐리어, 즉 호울의 확산거리 L_P가 작아진다. 따라서 (7)식에서 명백한 바와 같이

를 그다지 작게할 수가 없으며, 주입효율

을 어느정도 이상으로는 높일 수가 없다. 따라서 hFE는 그다지 크게할 수가 없다.

본원 출원인은 먼저 이와 같은 결점을 없앤 특수한 트랜지스터를 제안하였다. 이 특수한 트랜지스터는 종래의 트랜지스터와 같이, NPN형의 것과, PNP형의 것을 생각할 수 있지만, NPN형의 것에 대하여 그 일례를 제1도 및 제2도에 의거해서 설명한다.

NPN형의 것에서는, 제1도에 나타낸 바와 같이, 반도체기체 S에, N형의 제1도의 반도체영역(1)과, 이것에 접하는 P형의 제2의 반도체영역(2)과 다시 이것에 접하는 N형의 제3의 반도체영역(3)을 설치하고, 제1 및 제2의 영역(1) 및 (2)사이에 제1의 PN접합 J_E를, 제2 및 제3의 영역(2) 및 (3)사이에 제2의 PN접합 J_C,를 각기 형성한다.

그리고, 제1의 영역(1)내에는, 제1의 접합 J_E에 대향해서 이 접합 J_E로부터의 거리가 제2의 영역(2)에서 제1의 영역(1)에 주입되는 소수캐리어 즉 호울의 확산거리 L_P보다도 작은 위치에 있어서, 이 소수캐리어 즉 호울의 에너지이상 적어도 열에너지 이상의 전위장벽을 형성한다. 도면의 예는, 제1의 영역(1)(1)의 불순물농도를 10¹⁵atoms/㎤이라고 하는 오오더(order)가 충분히 낮은 농도로 하는 동시에, 이 제1의 영역(1)내에 이와 같은 도전형 즉 N형으로 10¹⁹atoms/㎤ 오오더의 고불순물 농도의 영역(1a)을 형성하여, 영역(1)내에 L-H접합 J_H를 형성함으로써 장벽을 형성하도록 한 경우이다.

제2의 영역(2)의 불순물농도는 10¹⁵∼10¹⁸atoms/㎤ 오오더로 선택하고, 또 제3의 영역(3)의 불순물농도는 10¹⁵atoms/㎣라고 하는 오오더가 충분히 낮은 농도로 한다.

그리고 제3의 영역(3)내에는 제2의 접합 J_c에서 소정(所定)간격을 같도록, 이것과 같은 도전형, 즉 N형의 고불순물농도영역(3a)을 형성한다. 이 영역(3a)의 농도도10¹⁹atoms/㎣ 오오더로 선정한다.

그리고, 제1의 영역(1)의 고불순물농도영역(1a)위에 제1의 전극(4E)을, 제2의 영역(2)위에 제2의 전극(4B)을, 제3의 영역(3)의 고불순물농도영역(3a)위에 제3의 전극(4C)을 각기 오오믹(ohmic)으로 피착하고, 이들 전극(4E),(4B) 및 (4C)에서 제1, 제2 및 제3의 단자 E,B 및 C를 각기 도출한다.

또한 (5)는 기체 S의 표면에 형성한 이산화규소(sio₂)와 같은 절연층이다.

이 소자는, 트랜지스터로서 사용하는 것으로서, 이 경우, 제1의 영역(1)을 에미터영역, 제2의 영역(2)을 베이스영역, 제3의 영역(3)을 콜렉터영역으로 하여, 에미터접합 J_E에 순방향 바이어스를 부여하며, 콜렉터접합 J_c에 역방향 바이어스를 부여한다.

이와 같이 하면, 베이스영역, 즉 제2의 영역(2)에서 에미터영역, 즉 제1의 영역 (1)에 주입된 호울은, 이 에미터영역(1)의 불순물농도가 낮다는 것과 결정성이 좋다는 것등에 의하여 그 수명이 길어지며, 에미터영역(1)에 있어서의 호울의 확산거리 L_P가 커진다. 따라서 (6)식 및 (3)식에서 명백한 바와 같이 에미터주입효율

를 크게 할수 있도록 된다. 그러나, 이 확산거리 L_P를 크게하여도 실제상, 이 주입된 호울이 기체 S의 표면에 달하여, 표면 재결합해 버리는 따위의 일이 있으면, 실질적으로 확산거리 L_P는 커질 수가 없다. 그런데 상기한 구성에서는 전위장벽이 에미터접합에 대향해서 확산거리 L_P보다 작은 위치에 형성되므로, 표면 재결합은 작아지며, 확산거리 L_P는 충분히 크게 간주할 수 있다.

그리고, 이와 같이 전위장벽이 형성됨으로써, 베이스영역(2)에서 에미터영역 (1)에 주입된 호울의 전류성분 J_P를 작게하는 효과가 있다. 즉, 에미터영역(1)에 있어서 L-H접합 J_H에서는 의(擬)휄미레벨의 차이 또는 빌트인 전장(電場)이 발생하여, 이것이 소수캐리어의 호울의 확산을 거역하는 방향으로 작용하므로, 이 레벨이 충분히 클 경우에는, 이 L-H접합 J_H에서의, 호울의 농도구배(農度勾配)에 의한 확산전류와 빌트 인전장에 의한 드리프트 전류가 서로 소거되어 베이스에서 저 불순물농도의 에미터영역(1)을 통하여 주입되는 호울전류 J_P를 작게할 수 있는 효과가 있다. 그리고, 이 효과에 의해서 에미터접합 J_E를 통과하는 전류성분중, 콜렉터영역(3)에 도달하는 전자전류의 비율이 높아지며, (3)식에서 명백한 바와 같이 에미터주입효율

의 값은 커져서, hFE가 높아진다.

이 레벨차(전위장벽의 높이)는 호울의 에너지이상, 적어도 열에너지 이상이 아니면 안된다. 이 열에너지는 대충 kT에서 근사해지지만, 상술한 레벨차는 0.1eV이상일 것이 바람직하다. 이 포텐셜의 천이(遷移)영역에 있어서는, 호울의 확산거리 L_P가 그 영역내에서 끝나서는 안된다. 즉 이천이영역의 폭보다 호울의 확산거리 L_P가 클것이 요구된다. 도면과 같이 L-H 접합 J_H를 형성할 경우에는, 고불순물농도영역(1a)의 불순물량 및 구배를 적당히 설정함으로써 0.2eV의 전위장벽을 형성할 수 있다.

제2도의 예는, 제1의 영역(1)내에 고불순물농도의 영역(1a)을 설치하여, 전위장벽을 형성하는 동시에, 이 제1의 영역(1)에, 제1의 접합 J_E와 대향해서 PN접합 J_S를 형성하는 P형의 부가영역(附加領域)(6)을 설치한 경우이다. 이 경우에 있어서도 PN접합 J_S와 접합 J_E와의 사이의 거리는, 제1의 영역(1)에 있어서의 소수캐리어의 확산거리 L_P보다 작게한다.

이와 같이 구성했을 경우, 제1의 영역(1)에 주입된 호울은 상기한 바와 같이 그 확산거리가 크므로, 부가영역(6)에 유효하게 도달되며, 이 P형의 부가영역(6)에 흡수된다. 그리고 부가영역(6)이 전기적으로 떠있을 경우는, 그 전위는 호울의 증가에 의해서 상승하며, 이 영역(6)과 제1의 영역(1)과의 사이에 형성되는 PN접합 J_S는 대충 상승전압까지 순 바이어스되며, 호울이 제1의 영역(1)내에 재주입된다. 이것에 의해, 제1의 영역(1)의 부가영역(6) 근방의 호울의 농도가 올라간다. 따라서, 제1의 영역(1)의 접합 J_E및 J_S사이에 있어서의 호울에 농도분포는 한결같이 되어 구배는 완만하게 되고, 제2의 영역(2)에서 제1의 영역(1)에 확산전류 J_P는 작아진다.

본원 발명회로에 사용하는 반도체소자의 하나의 예는, 제3도에 나타낸 바와 같이, 제2도에 나타낸 특수한 트랜지스터의 부가영역(6)을 제어반도체 영역으로 하고, 이 제어영역(6)위에 부가전극(4G)을 오오믹으로 피착하여, 이것에 의해 단자 G를 도출한 것이다. 이 반도체소자를 제4도와 같은 기호로 나타낸다.

이러한 반도체소자에 있어서는 부가전극(4G)에 제1의 전극(4E)에 대하소정의 전위를 공급함으로써 이 반도체소자의 전류증폭률 hFE를 제어할 수 있다.

예를 들어 제5도에 있어서 반도체소자(10)의 부가전극(4G)과, 제1의 전극 즉 에미터전극(4E)과의 사이에 가변전류전압원(11)을 접속한다. 이 경우, 전압원(11)의 전압치는, 영에서 PN접합의 순방향 강하전압치 V_BE까지의 사이에서 변화할 수 있도록 한다.

이 회로에서, 전압원(11)의 전압치를 PN접합의 순방향 강하전압치 V_BE로 할 경우는, 동작상태에서는 부가전극(4G), 즉 제어영역(6)의 전위는 베이스전위와 같아지므로, 제2도와 같이 제어영역(6)이 전기적으로 떠있을 경우와 마찬가지로, 이 제어영역(6)에서 에미터영역(1)내에 호울이 재주입되며, 베이스영역(2)에서 에미터영역(1)에의 확산전류 J_P가 작아지므로 hFE는 높아진다. 이것에 반하여 전압원(11)의 전압치를 부가전극(4G)의 전위가 베이스전위보다 낮아지는 값으로 할 경우는, 예를 들어 전압치를 영으로 하여 부가전극(4G)의 전위를 에미터와 같은 전위로 할 경우는, 제어영역(6)은 상술한 것과는 다른 작용을 한다. 즉, 이 경우, 베이스영역(2)에서 에미터영역(1)내에 주입된 호울은 제어영역(6)중에 흡입(吸入)되며, 이 때문에 에미터영역( 1)의 접합 J_S근방의 부분이 호울의 농도는 매우 낮아진다. 따라서 에미터영역(1)내의 호울의 농도구배가 급준(急峻)하게 되고, 베이스영역(2)에서 에미터영역 (1)에의 확산전류 J_P는 커져서, hFE가 작아진다.

제6도는 이들의 경우를 비교해서 나타낸 것으로서, 곡선(12)은 부가전극(4G)의 전위가 베이스전위와 같을 경우이며, 곡선(13)은 에미터전위와 같은 경우로서, 부가전극(4G)의 전위가베이스 전위와 같은 경우에 있어서의 콜렉터전류 I_C가 0.1mA일때의 hFE를 1로 하여, 콜렉터전류 I_C와 hFE의 비율의 관계를 나타내고 있다. 이것에서 명백한 바와 같이, 부가전극(4G)의 전위가 에미터전위와 같을 경우는, 베이스전위와 같은 경우에 비해서 hFE가 약 한자릿수

낮다는 것을 알수 있다.

그리고 부간전극(4G)에 주어지는 전위를 베이스전위와 같은 전위에서 에미터전위와 같은 전위까지의 범위로 바꿈으로써, hFE를 변화시킬 수 있다.

또, 본원 발명회로에 사용하는 반도체소자로서의, 제3도의 구성의 것에 있어서, P형의 제어반도체영역(6)중에 다시 N형의 제2의 제어반도체영역을 설치한 것이라도 좋다.

이 경우, 이들 두개의 제어영역 사이에 가변저항기나 가변전압원을 접속하여, 각각을 에미터영역(1)에 대하여 전기적(電氣的)으로 뜨게할때는, hFE를 제6도의 곡선 (12)의 상태에서, 곡선(12) 및 (13)의 대충 중간의 상태까지 변화시킬 수 있다. 즉, 가변저항기의 저항치가 크든지, 양 제어영역사이에 PN접합의 순방향 강하전압에 해당하는 순방향전압이 주어질때에는 hFE가 높으며, 가변저항기의 저항치가 작든지, 양 제어영역사이에 PN접합의 순방향 강하전압이하의 전압이 주어질 때에는 hFE가 낮다.

또한, 내측의 제2의 제어영역과, 에미터영역(1)의 고불순물농도영역(1a)과의 사이의 반도체표면상에, 절연층(5)을 통하여 게이트전극을 설치하고, 이 게이트전극에 부여하는 전압을 바꾸는 것에 의해서도 hFE를 제어할 수 있다.

그리고, 본원 발명회로에 사용되는 반도체소자는 제3도에 나타낸 것과 각 영역의 도전형을 반대로 하는 PNP형의 것이라도 좋다.

본원 발명에 의한 감파회로에 있어서는 상기와 같은 반도체소자를 사용한다.

다음에, 제7도, 제8도 및 제9도에 의거하여 본원 발명에 의한 검파회로의 1실시예에 대하여 설명한다.

제7도에 있어서, 반도체소자(10)의 에미터전극(4E)과 부가전극(4G)과의 사이에 진폭변조(振幅變調)된 입력신호가 공급되는 입력신호원(14)을 접속하고, 이 입력신호원(14)과 에미터전극(4E)과의 접속점을 저항기(15a) 및 콘덴서(15b)의 병렬회로를 통하여 접지하며, 제3전극 즉 콜렉터전극(4C)을 저항기(16)를 통하여, 소정의 직류전압이 공급되는 전원단자(17)에 접속하여, 전원단자(17), 저항기(18), 가변저항기 (19) 및 저항기(20)의 직렬회로를 통하여 접지하고, 가변저항기(19)의 접동자(19a)를 반도체소자(10)의 제2전극 즉 베이스전극(4B)에 접속하며, 다시 콜렉터전극(4C)에서 적분(積分)회로(21)를 통하여 출력단자(22)를 도출한다.

상기한 바와 같은 본원 발명에 의한 검파회로에 의하면, 반도체소자(10)의 특성으로서, 에미터전극(4E)과 부가전극(4G) 과의 사이에 인가되는 신호원(14)의 신호전압V_S가 V_S

O일때에는 에미터 접지전류증폭률 hFE가 작고 일정하며, O＜V_S＜V_BE(V_{B E}는 PN접합의 순방향 강하전압치)의 범위에서 신호전압 V_S의 값에 응하여 에미터접지전류 증폭률 hFE가 변화하고, V_S

V_BE에 있어서는 에미터 접지전류 증폭률 hFE는 크며 일정하게 되고, 또한 부가전극(4G)에서 전류가 주입되어서 베이스전극(4B)에 공급되는 베이스전류 iB에 중첩된다.

지금, 신호전압 V_S로서, 제8도 곡선(23)에 나타낸 바와 같은 신호를 입력신호원 (14)에 공급한다. 이 제8도에 있어서 직선(24) 및 (25)는 각기 영(零) 레벨 및 접합의 순방향 강하전압(V_BE) 레벨이다.

이러한 경우, 먼저 V_S

O의 범위에서는 에미터 접지전류 증폭률 hFE가 작고 일정하며, 베이스전류 iB도 일정하므로, 콜렉터전극(4C)에 얻더지는 콜렉터전류 iC도 일정해진다.

다음에 O＜V_S＜V_BE의 범위에서는 에미터접지전류 증폭률 h_FE가 신호전압 V_S의 변화에 응해서 변화하며, 콜렉터전류 iC는 신호전압 V_S의 변화에 대응한 것으로 된다. 또한 V_S

V_BE의 범위에서는, 에미터접지전류 증폭률 h_FE는 크고 일정하며, 베이스전류 iB에 대해 신호전압 V_S에 대응한 부가전극 전류 iG가 중첩되고, 콜렉터전류 IC=h_FE(iB+iG)로 되어 콜렉터전류 iC는 신호전압 V_S의 변화에 대응한 것으로 된다.

여기서, 신호전압 V_S의 최소 레벨을 PN접합의 순방향 전압강하치 V_BE보다 크게함으로써 콜렉터전극(4C)에는 제9도 곡선(26)에 나타낸 바와 같은 입력신호의 정(正)의 반 사이클에 비례한 신호를 얻고, 이 신호를 적분회로(21)를 통함으로써 출력단자 (22)에는 곡선(26)의 엔벨로우프인파선(27)과 같은 검파신호가 얻어진다.

또한, 가변저항기(19)의 접동자(19a)의 위치를 바꿈으로써 반도체소자(10)의 베이스전위를 바꿀수가 있다. 따라서 에컨대 베이스 전위를 높임으로써 PN접합의 순방향 전압강하치 V_BE의 레벨(25)이 상승하여, 콜렉터전극(4C)에 얻어지는 신호의 레벨이 커지고, 검파출력의 레벨을 바꿀 수 있다.

이상 설명한 바와 같이, 본원 발명에 의한 검파회로에 의하면 출력단자(22)에 검파출력을 얻을수가 있으며, 이 출력신호는 입력신호에 대해서 hFE배(倍)로 되어 있으므로, 커다란 출력신호로서 얻어져서, 검파능률이 좋은 검파회로를 얻을 수 있다.

또, 가변저항기(19)의 접동자(19a)의 위치를 바꿈으로써 검파출력의 레벨을 바꾸어서, 검파회로의 이득을 바꿀 수가 있으며, 볼륨회로를 동시에 구성할 수 있으므로, 회로구성을 간단히 할 수 있다.

또한, 본원발명에 의한 검파회로는 상술한 실시예에 한정되지 않으며, 본원 발명의 정신을 이탈함이 없이 그밖에 여러 종류의 구성을 취할 수 있다.

Claims (1)

1. 도면에 표시하고 본문에 상술한 바와 같이, 제1도의 도전형의 제1 반도체영역 (1)과, 이 제1 반도체영역(1)과 접합면을 형성하여 접하는 제2의 도전형의 제2 반도체영역(2)과, 이 제2 반도체영역(2)과 접합면을 형성하여 접하는 제1의 도전형의 제3 반도체 영역과, 상기 제1 반도체영역(1)에 접하여 상기 제1 및 제2 반도체영역(1)(2)이의 접합에 대향하며, 이 접합에서의 거리가 상기 제1 반도체영역(1)내의 소수캐리어의 확산거리보다 작은 위치에 배설되며, 상기 제1 반도체영역(1)과 접합면을 형성하여 접하는 제2의 도전형의 제어반도체 영역을 가지며, 상기 제1, 제2 및 제3 반도체영역(1)(2)(3)에서 각기 도출된 제1, 제2 및 제3 전극(4E), (4B), (4C) 및 상기 제어영역에서 도출된 부가전극(附加電極)(4G)을 갖는 반도체소자(10)를 사용하며, 상기 제1전극(4E)과 상기 부가전극(4G)과의 사이에 지폭변조(振幅變調)된 입력신호를 인가하고, 상기 제3전극(4C)에서 적분회로(積分回路)(21)를 통하여 검파출력을 취출하도록 한 것을 특징으로 하는 검파회로.

Images