KR810000127Y1 - 샘플 호올드(Sample Hold)회로 - Google Patents

Abstract

내용 없음.

Description

샘플 호올드(Sample Hold)회로

제1도는 등간격 주파수 발진기의 블럭 다이어그램.

제2도는 본 고안의 실시예인 샘플 호올드 회로

제3도는 상기 회로 각부의 파형도.

본 고안은 샘플 호올드(Sample Hold)회로에 관한 것으로, 본 고안을 수신기의 국부 발진회로에 이용한예에 따라서 설명한다.

일본국내에서 실시되고 있는 FM방송은 그 주파수 범위가 76-90MHz이고, 더우기 그 반송주파수는 100KHz 단위로 배치되도록 정해져 있다. 그러므로 국부 발진기에 요구되는 조건으로 65.3-79.3MHz의 범위에서 100KHz마다 안정한 주파수를 가져올 수 있도록 되어야 한다.

이리하여 종래 안정한 등간격의 주파수 신호를 얻으려고 하는 경우에 다수의 수정 진동자를 사용하여 이들을 적절히 조합시킴으로써 목적한 주파수를 발진시키는 주파수 신세 사이저(synth-sizer), 또는 위상로크 루우프(phase lock loop)와 프로그래머블(programble) 분주기를 사용하여 목적하는 주파수를 얻은 디지탈 신세사이저로 호칭되는 것이 존재하지만, 이들은 모두 회로가 극히 복잡하게 되고 필연적으로 부품수가 많고 고가로 된다.

그리하여 본 출원인은 구성이 간단하다고 확실하게 동작하며 정확한 발진 주파수의 신호를 얻을 목적으로 등간격 주파수 발진기에 관하여 자국인 일본에 특허출원(출원번호 소화 46-22867호)한바 있는 내용 즉 그 회로구성 및 동작을 본원 고안 설명에 앞서 제1도로서 간략히 설명한다.

(1)은 가변 주파수 발진기(이하 VFO로 한다)이고, (2)는 상기 VFO(1)의 출력의 일부가 입력으로서 가해짐과 동시에 후술한 샘플링 펄스(sampling pulse) 발생회로(3)의 출력이 입력으로서 가해지는 샘플링 회로(이하 SC로 한다)로서, 상기 VFO(1)의 출력신호를 상기 SC (2)로부터 샘플링 펄스에 의하면 어떤 같은 시간마다 샘플링하고 이것을 콘덴서(C)로 이루어지는 호울드 회로에 충전시킨다. 그리고 샘플링펄스 발생회로(3)(이하 SPOC로 한다)는 100KHz에 상당하는 주기로 펄스를 발생하고, 이 펄스에 의하여 VFO(1)로 부터의 시호를 SC(2)에서 샘플링한다.

(4)는 콘덴서(C)의 양단의 전위변화를 임피이던스 변화하는 에미터 플로워(Emitter follower)회로등의 임피이던스 변환기(이하 LPF로 한다)로서, 그 출력이 VFO (1)에 접속되어 있다.

지금 동작을 설명하기 위하여 VFO (1)가 65.3 MHz로 발진하고 있다면, 여기에서 SPOC(3)가 100KHz에 상당하는 주기로서 펄스신호를 발신하고 있으므로 SC (2)에서는 653개째의 VFO (1)로 부터의 신호를 샘플링하고, 그 샘플링의 순시 위상에 따른 VFO (1)의 출력레벨을 검출하고, 이에 대응한 레벨이 다음 주기까지 호울드 회로, 즉 콘덴서(C₃)에 호울드시킨다. 그리고 이 콘덴서(C₃)의 출력전압은 ITC (4)를 거쳐서 LPF (5)를 통과하여 VFO (1)에 귀환되고, 따라서 VFO (1)의 출력신호는 65.3MHz로 로크된다.

또 VFO (1)의 프리러닝(free running) 주파수를 약간 올리면, 65.3MHz로서는 로크할 수 없게 되고, 다음의 65.4MHz로 다시 상기와 같은 동작에 따라서 VFO (1)의 출력을 로크하도록 동작한다.

상기한 바와같은 등간격 주파수 발진기에 있어서, 본 고안은 상기 샘플링하는 순간의 위상에 따른 가변주파수 발진기의 출력 레벨을 다음 주기까지 호울드하기 위한 샘플 호울드 회로에 관한 것으로, 특히 단극성 펄스와 그 반동을 이용하여 샘플 및 호울드를 행하는 간단한 구성의 회로를 제공하는 것이다.

하기에서 첨부된 도면에 의거하여 본 고안의 실시예를 상세히 설명한다.

제2도는 본 고안 실시예의 회로로서, 기호 6,7,8은 각각 제1도에서의 VFO (1)에 접속되는 입력단, SPOC (3)에 접속되는 입력단, LPF (5)와 접속되는 출력단이다. 트랜지스터 (Tr₁)은 SPOC (3)의 펄스 신호에 의해 온, 오프 제어되고 콘덴서(C₃)의 방전 및 호울드를 위한 스위칭 트랜지스터이고, 트랜지스터(Tr₂)는 콘덴서(C₃)에 대해 전류원용의 트랜지스터이고, 트랜지스터(Tr₃)는 임피이던스 변환용의 전계효과 트랜지스터이고, 콘덴서 (C₁)(C₂)(C₃)는 각각 커플링 콘덴서, 충방전용 콘덴서, 트랜지스터(Tr₂)의 에미터 전위의 피이크치 유지용 콘덴서이고, 코일(L)은 콘덴서(C₂)의 전하의 충방전시 반동 전압을 발생하기 위한 것이다.

제2도와 같이 구성된 본원 고안의 실시예인 회로를 제3도로서 그 동작을 하기에서 설명한다.

먼저 샘플링 펄스 발생회로(3)의 펄스신호 (제3a도)가 트랜지스터(Tr₁)의 베이스에 인가되면, 이 트랜지스터(Tr₁)는 온 상태로 되고, 콘덴서 (C₃)의 전하가 저항 (R₃)을 거쳐서 방전된다.

그리고 콘덴서(C₃)의 전하가 방전되고, 트랜지스터(Tr₂)의 에미터 전위가 하강하면, 트랜지스터(Tr₂)는 온상태로 되고, 베이스 전류가 흐른다.

다음 SPOC (3)의 펄스 전위가 하강하면 트랜지스터 (Tr₁)가 오프로 되고, 결과적으로 트랜지스터(Tr₂)의 베이스 전류도 변화한다. 이때에 트랜지스터 (Tr₂)의 베이스에 접속된 코일 (L)에서 역기전력(제3c도)이 발생하고, 베이스 전위는 통상의 바이어스치 보다도 상승한다. 이 상승된 전위가 상기 VFO (1)로 부터 입력된 시호(제3d도)가 중첩된 레벨이 트랜지스터 (Tr₂)의 순시 베이스 전위 (제3e도)로 되고, 베이스 전위에 대응하는 전위가 트랜지스터(Tr₂)의 에미터 전위로 치환되고, 그 결과 콘덴서(C₃)의 전위를 상기 순시 레벨에 대응한 레벨까지 충전시킨다(제3d도). 그리고 트랜지스터(Tr₂)의 베이스에 대한 역기전력이 감쇄하고, 통상의 바이어스 레벨로 되면, 에미터 전위는 그 역기전력분 만큼 통상 전위보다 상승하고 있으므로, 그것이 베이스 에미터 간의 역 바이어스 조건을 충족시킬때 트랜지스터 (Tr₂)는 오프상태로 된다.

그리고 트랜지스터(Tr₁)는 이미 오프로 되어있기 때문에 콘덴서(C₃)의 전하는 유지되고, 그 전위는 임피이던스 변환 트랜지스터(Tr₃)를 통하여 LPF (5)로 출력되어진다. 이하 마찬가지로 SPOC (3)의 펄스마다 VFO (1)로부터의 신호전위와 코일(L)의 역기전력이 중첩된 전위가 콘덴서(C₃)에 충전 유지되는 것이다. 그리고 상기에서의 코일(L)은 리이드 인덕턴스 등을 사용하여도 좋다.

이상에서와 같이 본 고안은 상기한 바와같이 코일의 역기전력과 단극성의 샘플링펄스를 이용하여 샘플 및 호올드하는 것이므로, 높은 주파수까지 사용할 수 있음과 동시에 구성도 간단하고 염가로 제작할 수 있는 등의 효과가 있는 것이다.

Claims (1)

1. 샘플링 펄스발생회로(3)로부터의 펄스신호에 의하여 온.오프하는 방전 및 호울드용 스위칭 트랜지스터(Tr₁)와, 상기 스위칭 트랜지스터(Tr₁)의 온상태에서 방전되고 후술한 전류원용 트랜지스터(Tr₂)의 온상태에 의하여 충전을 개시하는 피이크(peak) 치유지용 콘덴서(C₃)와, 상기 콘덴서(C₃)의 전하가 감소했을 때 온상태로 되는 전류원용 트랜지스터(Tr₂)와, 상기 전류원용 트랜지스터(Tr₂)의 온상태에 의해서 역기전력을 발생하는 코일(L)로 구성되어, 콘덴서(C₃)에 상기 역기전력과 피샘플링 신호를 중첩한 전위를 충전시키는 것을 특징으로 하는 샘플 호울드회로.