KR20240119586A - 먹스부를 포함하는 표시장치 및 그 구동방법 - Google Patents

먹스부를 포함하는 표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20240119586A
KR20240119586A KR1020230011820A KR20230011820A KR20240119586A KR 20240119586 A KR20240119586 A KR 20240119586A KR 1020230011820 A KR1020230011820 A KR 1020230011820A KR 20230011820 A KR20230011820 A KR 20230011820A KR 20240119586 A KR20240119586 A KR 20240119586A
Authority
KR
South Korea
Prior art keywords
signal
gate
data
transistor
light emitting
Prior art date
Application number
KR1020230011820A
Other languages
English (en)
Inventor
송원석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020230011820A priority Critical patent/KR20240119586A/ko
Priority to CN202410088860.9A priority patent/CN118411953A/zh
Priority to US18/421,591 priority patent/US20240265881A1/en
Priority to EP24154584.7A priority patent/EP4407595A1/en
Publication of KR20240119586A publication Critical patent/KR20240119586A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서는, 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 타이밍제어부와, 상기 영상데이터와 상기 데이터제어신호를 이용하여 데이터신호를 생성하고, 오프셋신호, 고전위신호 및 상기 데이터신호를 이용하여 먹스신호를 생성하는 데이터구동부와, 상기 게이트제어신호를 이용하여 게이트1신호, 게이트2신호, 발광1신호 및 발광2신호를 생성하는 게이트구동부와, 상기 데이터신호, 상기 먹스신호, 상기 게이트1신호, 상기 게이트2신호, 상기 발광1신호 및 상기 발광2신호를 이용하여 영상을 표시하는 표시패널을 포함하고, 상기 먹스신호는, 상기 고전위신호이거나 상기 데이터신호 및 상기 오프셋신호의 합인 유기발광다이오드 표시장치를 제공한다.

Description

먹스부를 포함하는 표시장치 및 그 구동방법{Display Device Having MUX Part And Method Of Driving The Same}
본 명세서는 표시장치에 관한 것으로, 특히 초기화구간 동안 데이터신호에 근접한 전압의 먹스신호를 구동트랜지스터의 게이트전극에 공급함으로써, 구동트랜지스터의 이력 현상이 최소화 되고 응답속도가 향상되는 표시장치 및 그 구동방법에 관한 것이다.
최근 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 정보 디스플레이에 관한 관심이 고조되고 있고, 또한 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서, 이에 부응하는 여러 가지 다양한 경량 및 박형의 평판표시장치가 개발되어 각광받고 있다.
이러한 평판표시장치 중에서 유기발광다이오드 표시장치(organic light emitting diode display device)는, 백라이트와 같은 별도의 광원을 필요로 하지 않는 자발광소자로서, 시야각, 대조비, 소비전력 등에서 장점을 갖고 있어서, 다양한 분야에 널리 적용되고 있다.
이러한 유기발광다이오드 표시장치에서는, 초기화구간 동안 고전위신호를 구동트랜지스터의 게이트전극에 공급하고 샘플링구간 동안 데이터신호를 구동트랜지스터의 게이트전극에 공급하는데, 고전위신호와 데이터신호의 전압차에 의하여 구동트랜지스터에 이력(hysteresis) 현상이 발생하고 그 결과 샘플링구간 동안 구동트랜지스터의 게이트전극이 목표전압에 도달하지 못하여 응답속도가 저하되고 발광다이오드가 원하는 휘도의 빛을 방출하지 못하는 문제가 있다.
본 명세서는, 이러한 문제점을 해결하기 위하여 제시된 것으로, 초기화구간 동안 데이터신호에 근접한 전압의 먹스신호를 구동트랜지스터의 게이트전극에 공급함으로써, 구동트랜지스터의 이력 현상이 최소화 되어 응답속도가 향상되는 표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
그리고, 본 명세서는, 초기화구간 동안 데이터신호와 상대적으로 큰 전압차를 갖는 고전위신호 대신에 데이터신호에 근접한 전압의 먹스신호를 구동트랜지스터의 게이트전극에 공급함으로써, 구동트랜지스터의 이력 현상이 최소화 되어 샘플링구간 동안 구동트랜지스터의 게이트전극이 상대적으로 짧은 시간에 목표전압에 도달하여 응답속도가 향상되고 발광다이오드가 목표휘도의 빛을 방출하여 표시품질이 향상되는 표시장치 및 그 구동방법을 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 명세서는, 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 타이밍제어부와; 상기 영상데이터와 상기 데이터제어신호를 이용하여 데이터신호를 생성하고, 오프셋신호, 고전위신호 및 상기 데이터신호를 이용하여 먹스신호를 생성하는 데이터구동부와; 상기 게이트제어신호를 이용하여 게이트1신호, 게이트2신호, 발광1신호 및 발광2신호를 생성하는 게이트구동부와; 상기 데이터신호, 상기 먹스신호, 상기 게이트1신호, 상기 게이트2신호, 상기 발광1신호 및 상기 발광2신호를 이용하여 영상을 표시하는 표시패널을 포함하고, 상기 먹스신호는, 상기 고전위신호이거나 상기 데이터신호 및 상기 오프셋신호의 합인 유기발광다이오드 표시장치를 제공한다.
그리고, 상기 데이터구동부는, 상기 데이터신호를 출력하여 상기 표시패널의 데이터배선에 공급하는 감마부와; 상기 오프셋신호를 출력하는 오프셋부와; 상기 고전위신호를 출력하는 고전위부와; 상기 데이터신호 및 상기 오프셋신호의 합을 출력하는 가산부와; 선택신호에 따라 상기 고전위신호와 상기 데이터신호 및 상기 오프셋신호의 합 중 하나를 선택하여 상기 먹스신호로 상기 표시패널의 파워배선에 공급하는 먹스부를 포함할 수 있다.
또한, 상기 표시패널은 다수의 부화소를 포함하고, 상기 다수의 부화소 각각은, 스토리지 커패시터와; 상기 게이트2신호에 따라 스위칭 되고, 상기 데이터신호에 연결되는 제1트랜지스터와; 상기 스토리지 커패시터의 제1커패시터 전극의 전압에 따라 스위칭 되는 제2트랜지스터와; 상기 게이트1신호에 따라 스위칭 되고, 상기 스토리지 커패시터와 상기 제2트랜지스터에 연결되는 제3트랜지스터와; 상기 발광2신호에 따라 스위칭 되고, 상기 먹스신호와 상기 제2 및 제3트랜지스터에 연결되는 제4트랜지스터와; 상기 발광1신호에 따라 스위칭 되고, 상기 제1 및 제2트랜지스터에 연결되는 제5트랜지스터와; 상기 게이트1신호에 따라 스위칭 되고, 상기 스토리지 커패시터, 상기 제5트랜지스터, 초기전압에 연결되는 제6트랜지스터와; 상기 제5 및 제6트랜지스터와 저전위신호 사이에 연결되는 발광다이오드를 포함할 수 있다.
그리고, 제1구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호는 상기 제4 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가되고, 상기 초기전압은 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가되고, 제2구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호는 상기 제4트랜지스터를 통하여 상기 제2트랜지스터의 드레인전극에 인가되고, 제3구간 동안, 상기 데이터신호는 상기 제1, 제2 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가되고, 상기 초기전압은 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가되고, 제4구간 동안, 상기 고전위신호인 상기 먹스신호는 상기 제4, 제2 및 제5트랜지스터를 통하여 상기 발광다이오드의 양극에 인가될 수 있다.
또한, 상기 제1구간 동안, 상기 게이트1신호, 상기 발광2신호, 상기 선택신호는 로직하이전압을 갖고, 상기 게이트2신호, 상기 발광1신호는 로직로우전압을 갖고, 상기 먹스부는 상기 데이터신호 및 상기 오프셋신호의 합을 상기 먹스신호로 출력하고, 상기 제1 및 제5트랜지스터는 턴-오프 되고, 상기 제3, 제4 및 제6트랜지스터는 턴-온 되고, 상기 제2구간 동안, 상기 게이트1신호, 상기 게이트2신호, 상기 발광1신호는 로직로우전압을 갖고, 상기 발광2신호, 상기 게이트2신호, 상기 선택신호는 로직하이전압을 갖고, 상기 먹스부는 상기 데이터신호 및 상기 오프셋신호의 합을 상기 먹스신호로 출력하고, 상기 제1, 제3, 제5 및 제6트랜지스터는 턴-오프 되고, 상기 제4트랜지스터는 턴-온 되고, 상기 제3구간 동안, 상기 게이트1신호, 상기 게이트2신호는 로직하이전압을 갖고, 상기 발광1신호, 상기 발광2신호, 상기 선택신호는 로직로우전압을 갖고, 상기 제1, 제3 및 제6트랜지스터는 턴-온 되고, 상기 제4 및 제5트랜지스터는 턴-오프 되고, 상기 제4구간 동안, 상기 게이트1신호, 상기 게이트2신호, 상기 선택신호는 로직로우전압을 갖고, 상기 발광1신호, 상기 발광2신호는 로직하이전압을 갖고, 상기 제1, 제3, 제6트랜지스터는 턴-오프 되고, 상기 제4 및 제5트랜지스터는 턴-온 될 수 있다.
그리고, 상기 제1 내지 제6트랜지스터 중 적어도 하나는 산화물 반도체 박막트랜지스터 일 수 있다.
또한, 상기 오프셋신호는 상기 데이터신호의 최고값의 0% 초과 100% 미만 일 수 있다.
그리고, 상기 게이트구동부는 상기 표시패널의 양측에 배치되는 제1 및 제2게이트구동부를 포함하고, 상기 제1게이트구동부는, 상기 게이트1신호를 생성하는 게이트1신호 블록 및 상기 게이트2신호를 생성하는 게이트2신호 블록을 포함하고, 상기 제2게이트구동부는, 상기 발광1신호를 생성하는 발광1신호 블록 및 상기 발광2신호를 생성하는 발광2신호 블록을 포함할 수 있다.
또한, 상기 게이트1신호 블록이 상기 게이트2신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 게이트2신호 블록이 상기 게이트1신호 블록보다 상기 표시패널로부터 더 멀리 배치되고, 상기 발광1신호 블록이 상기 발광2신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 발광2신호 블록이 상기 발광1신호 블록보다 상기 표시패널로부터 더 멀리 배치될 수 있다.
그리고, 상기 게이트구동부는 상기 표시패널의 양측에 배치되는 제1 및 제2게이트구동부를 포함하고, 상기 제1게이트구동부는, 상기 게이트1신호를 생성하는 게이트1신호 블록 및 상기 발광1신호를 생성하는 발광1신호 블록을 포함하고, 상기 제2게이트구동부는, 상기 게이트2신호를 생성하는 게이트2신호 블록 및 상기 발광2신호를 생성하는 발광2신호 블록을 포함할 수 있다.
또한, 상기 게이트1신호 블록이 상기 발광1신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 발광1신호 블록이 상기 게이트1신호 블록보다 상기 표시패널로부터 더 멀리 배치되고, 상기 게이트2신호 블록이 상기 발광2신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 발광2신호 블록이 상기 게이트2신호 블록보다 상기 표시패널로부터 더 멀리 배치될 수 있다.
그리고, 상기 게이트구동부는 상기 표시패널의 양측에 배치되는 제1 및 제2게이트구동부를 포함하고, 상기 제1 및 제2게이트구동부 각각은, 상기 게이트1신호를 생성하는 게이트1신호 블록, 상기 게이트2신호를 생성하는 게이트2신호 블록, 상기 발광1신호를 생성하는 발광1신호 블록 및 상기 발광2신호를 생성하는 발광2신호 블록을 포함할 수 있다.
한편, 본 명세서는, 타이밍제어부가 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 단계와; 데이터구동부가 상기 영상데이터와 상기 데이터제어신호를 이용하여 데이터신호를 생성하고, 오프셋신호, 고전위신호 및 상기 데이터신호를 이용하여 먹스신호를 생성하는 단계와; 게이트구동부가 상기 게이트제어신호를 이용하여 게이트1신호, 게이트2신호, 발광1신호 및 발광2신호를 생성하는 단계와; 표시패널이 상기 데이터신호, 상기 먹스신호, 상기 게이트1신호, 상기 게이트2신호, 상기 발광1신호 및 상기 발광2신호를 이용하여 영상을 표시하는 단계를 포함하고, 상기 먹스신호는, 상기 고전위신호이거나 상기 데이터신호 및 상기 오프셋신호의 합인 유기발광다이오드 표시장치의 구동방법을 제공한다.
그리고, 상기 데이터구동부가 상기 데이터신호와 상기 먹스신호를 생성하는 단계는, 감마부가 상기 데이터신호를 출력하여 상기 표시패널의 데이터배선에 공급하는 단계와; 오프셋부가 상기 오프셋신호를 출력하는 단계와; 고전위부가 상기 고전위신호를 출력하는 단계와; 가산부가 상기 데이터신호 및 상기 오프셋신호의 합을 출력하는 단계와; 먹스부가 선택신호에 따라 상기 고전위신호와 상기 데이터신호 및 상기 오프셋신호의 합 중 하나를 선택하여 상기 먹스신호로 상기 표시패널의 파워배선에 공급하는 단계를 포함할 수 있다.
또한, 상기 표시패널은 다수의 부화소를 포함하고, 상기 다수의 부화소 각각은, 스토리지 커패시터, 제1 내지 제6트랜지스터, 발광다이오드를 포함하고, 상기 표시패널이 상기 영상을 표시하는 단계는, 제1구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호를 상기 제4 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가하고, 초기전압을 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가하는 단계와; 제2구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호를 상기 제4트랜지스터를 통하여 상기 제2트랜지스터의 드레인전극에 인가하는 단계와; 제3구간 동안, 상기 데이터신호를 상기 제1, 제2 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가하고, 상기 초기전압을 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가하는 단계와; 제4구간 동안, 상기 고전위신호인 상기 먹스신호를 상기 제4, 제2 및 제5트랜지스터를 통하여 상기 발광다이오드의 양극에 인가하는 단계를 포함할 수 있다.
본 명세서는, 초기화구간 동안 데이터신호에 근접한 전압의 먹스신호를 구동트랜지스터의 게이트전극에 공급함으로써, 구동트랜지스터의 이력 현상이 최소화 되어 응답속도가 향상되는 효과를 갖는다.
그리고, 본 명세서는, 초기화구간 동안 데이터신호와 상대적으로 큰 전압차를 갖는 고전위신호 대신에 데이터신호에 근접한 전압의 먹스신호를 구동트랜지스터의 게이트전극에 공급함으로써, 구동트랜지스터의 이력 현상이 최소화 되어 샘플링구간 동안 구동트랜지스터의 게이트전극이 상대적으로 짧은 시간에 목표전압에 도달하여 응답속도가 향상되고 발광다이오드가 목표휘도의 빛을 방출하여 표시품질이 향상되는 효과를 갖는다.
도 1은 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치를 도시한 도면.
도 2는 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 표시패널의 일부를 도시한 단면도.
도 3은 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 제1 및 제2게이트구동부 및 표시패널을 도시한 블록도.
도 4는 본 명세서의 제2실시예에 따른 유기발광다이오드 표시장치의 제1 및 제2게이트구동부 및 표시패널을 도시한 블록도.
도 5는 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 데이터구동부 및 부화소를 도시한 회로도.
도 6은 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 다수의 신호를 도시한 파형도.
도 7a 내지 도 7d는 각각 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 제1 내지 제4구간의 데이터구동부 및 부화소의 동작상태를 도시한 회로도.
본 명세서의 실시예들에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 특정한 경우는 출원인이 임의로 선정한 용어가 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
명세서 전체에서 기재된 "a, b, 및 c 중 적어도 하나"의 표현은, 'a 단독', 'b 단독', 'c 단독', 'a 및 b', 'a 및 c', 'b 및 c', 또는 'a, b, 및 c 모두'를 포괄할 수 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
본 명세서에서 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서의 실시예가 도시된 사항에 제한되는 것은 아니다. 실시예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 또한, 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, "~상에", "~상부에", "~하부에", "~옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등과 같은 용어가 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 내에 서술된 각 구성의 면적, 길이, 또는 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시예들 각각의 특징은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시할 수도 있고 연관 관계로 함께 실시할 수도 있다.
그리고 후술되는 용어들은 본 명세서의 실시에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 명세서의 화소 회로를 구성하는 트랜지스터는 산화물 TFT(Oxide Thin Film Transistor; Oxide TFT), 비정질 실리콘 TFT(a-Si TFT), 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) TFT 중 적어도 하나 이상을 포함할 수 있다.
이하의 실시예들은 유기 발광 표시 장치를 중심으로 설명된다. 하지만, 본 발명의 실시예들은 유기 발광 표시 장치에 제한되지 않고, 무기 발광 물질을 포함한 무기 발광 표시 장치에 적용될 수도 있다. 예를 들어, 본 발명의 실시예들은 양자점(Quantum Dot) 표시장치에도 적용될 수 있다.
"제1", "제2", "제3"과 같은 표현은 실시예 별로 구성을 구분하기 위해 사용되는 용어로서 이러한 용어에 실시예가 제한되는 것은 아니다. 따라서 동일한 용어라도 실시예에 따라 다른 구성을 지칭할 수도 있음을 밝혀둔다.
이하, 첨부한 도면을 참조하여 본 명세서에 따른 유기발광다이오드 표시장치를 설명한다.
도 1은 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치를 도시한 도면이다.
도 1에 도시한 바와 같이, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(organic light emitting diode display apparatus: OLED display apparatus)(110)는, 타이밍제어부(120), 데이터구동부(125), 제1 및 제2게이트구동부(130, 135) 및 표시패널(140)을 포함한다.
타이밍제어부(120)는, 그래픽카드 또는 TV시스템과 같은 외부시스템(미도시)으로부터 전달되는 영상신호, 데이터인에이블신호, 수평동기신호, 수직동기신호, 클럭 등의 다수의 타이밍신호를 이용하여 영상데이터, 데이터제어신호 및 게이트제어신호를 생성할 수 있다. 그리고, 타이밍제어부(120)는, 생성된 영상데이터 및 데이터제어신호는 데이터구동부(125)로 전달하고, 생성된 게이트제어신호는 제1 및 제2게이트구동부(130, 135)로 전달한다.
데이터구동부(125)는, 타이밍제어부(120)로부터 전달되는 데이터제어신호 및 영상데이터를 이용하여 데이터신호(데이터전압)(도 4의 Vdata)을 생성하고, 생성된 데이터신호를 표시패널(140)의 데이터배선(DL)에 인가한다.
제1 및 제2게이트구동부(130, 135)는, 타이밍제어부(120)로부터 전달되는 게이트제어신호를 이용하여 게이트신호(게이트전압)(도 4의 Sc1, Sc2) 및 발광신호(도 4의 Em)를 생성하고, 생성된 게이트신호(Sc1, Sc2) 및 발광신호(Em)를 표시패널(140)의 게이트배선(GL)에 인가한다.
여기서, 제1 및 제2게이트구동부(130, 135)는, 게이트배선(GL), 데이터배선(DL) 및 화소(P)가 형성되는 표시패널(140)의 기판에 함께 형성되어 비표시영역(NDA)에 배치되는 게이트-인-패널(gate in panel: GIP) 타입 일 수 있다.
도 1의 실시예에서는 제1 및 제2게이트구동부(130, 135)가 표시패널(140)의 양변에 배치되는 것을 예로 들었으나, 다른 실시예에서는 하나의 게이트구동부가 표시패널(140)의 일변에 배치될 수도 있다.
표시패널(140)은, 중앙의 표시영역(DA)과 표시영역(DA)을 둘러싸는 비표시영역(NDA)를 포함하고, 게이트신호(Sc1, Sc2), 발광신호(Em) 및 데이터신호(Vdata)를 이용하여 영상을 표시한다. 표시패널(140)은, 영상을 표시하기 위하여, 표시영역(DA)에 배치되는 다수의 화소(P), 다수의 게이트배선(GL), 다수의 데이터배선(DL)을 포함한다.
다수의 화소(P) 각각은 제1 내지 제4부화소(SP1 내지 SP4)를 포함하고, 게이트배선(GL) 및 데이터배선(DL)은 서로 교차하여 제1 내지 제4부화소(SP1 내지 SP4)를 정의하고, 제1 내지 제4부화소(SP1 내지 SP4)는 각각 게이트배선(GL) 및 데이터배선(DL)에 연결된다. 예를 들어, 제1 내지 제4부화소(SP1 내지 SP4)는 적, 녹, 청, 백색에 대응될 수 있다.
제1 내지 제4부화소(SP1 내지 SP4)는 각각 스위칭 트랜지스터, 구동 트랜지스터 및 센싱 트랜지스터와 같은 다수의 트랜지스터와, 스토리지 커패시터 및 발광다이오드를 포함할 수 있다.
이러한 유기발광다이오드 표시장치(110)의 표시패널(140) 및 부화소(SP)의 구성을 도면을 참조하여 설명한다.
도 2는 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 표시패널의 일부를 도시한 단면도로서, 도 1을 함께 참조하여 설명한다.
도 2에 도시한 바와 같이, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(110)의 표시패널(140)은 2개의 박막트랜지스터(TFT1, TFT2) 및 1개의 커패시터(CST)를 포함하는데, 2개의 박막트랜지스터(TFT1, TFT2)는 다결정 반도체 물질 또는 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 제1박막트랜지스터(TFT1)는 다결정 반도체 물질을 포함하고, 제2박막트랜지스터(TFT2)는 산화물 반도체 물질을 포함할 수 있다.
제1박막트랜지스터(TFT1)는 발광소자(OLED)와 연결되고, 제2박막트랜지스터(TFT2)는 커패시터(CST)와 연결된다.
하나의 화소(P)는 발광소자(OLED) 및 발광소자(OLED)에 구동전류를 공급하는 화소 구동회로를 포함한다. 화소 구동회로는 기판(211) 상에 배치되고, 발광소자(OLED)는 화소 구동회로 상에 배치된다. 그리고, 발광소자(OLED) 상에는 봉지층(220)이 배치되는데, 봉지층(220)은 발광소자(OLED)를 보호한다.
화소 구동회로는 구동 박막트랜지스터, 스위칭 박막트랜지스터 및 스토리지 커패시터를 포함할 수 있다. 그리고, 발광소자(OLED)는 양극, 음극 및 그 사이에 배치되는 발광층을 포함할 수 있다.
구동 박막트랜지스터와 적어도 하나의 스위칭 박막트랜지스터는 산화물 반도체 물질을 액티브층으로 사용한다. 산화물 반도체 물질을 액티브층으로 사용하는 박막트랜지스터는 누설전류 차단 효과가 우수하고, 다결정 반도체 물질을 액티브층으로 사용하는 박막트랜지스터에 비해 상대적으로 제조비용이 저렴하다. 따라서, 소비전력을 감소시키고 제조비용을 감소시키기 위하여, 화소 구동회로는 산화물 반도체 물질을 사용하는 구동 박막트랜지스터 및 적어도 하나의 스위칭 박막트랜지스터를 포함할 수 있다.
예를 들어, 화소 구동회로를 구성하는 박막트랜지스터 모두 산화물 반도체 물질을 이용하여 구현할 수도 있고, 일부의 스위칭 박막트랜지스터만 산화물 반도체 물질을 이용하여 구현할 수도 있다.
다만, 산화물 반도체 물질을 이용한 박막트랜지스터는 신뢰성을 확보하기가 어렵고, 다결정 반도체 물질을 이용한 박막트랜지스터는 동작속도가 빠르고 신뢰성이 우수하므로, 일 실시예는 산화물 반도체 물질을 이용한 스위칭 박막트랜지스터 및 다결정 반도체 물질을 이용한 스위칭 박막트랜지스터를 모두 포함한다.
기판(211)은 유기막과 무기막이 교대로 적층된 다중층(multi-layer)으로 구현될 수 있다. 예를 들어, 기판(211)은 폴리이미드(polyimide)와 같은 유기절연물질과 실리콘 옥사이드(SiO2)와 같은 무기절연물질이 서로 교번하면서 적층될 수 있다.
기판(211) 상에는 하부 버퍼층(212a)이 형성된다. 하부 버퍼층(212a)은 외부로부터 침투될 수 있는 수분 등을 차단하기 위한 것으로, 실리콘 옥사이드(SiO2) 등을 다층으로 적층하여 사용할 수 있다. 하부 버퍼층(212a) 상에는 투습으로부터 소자를 보호하기 위해 보조 버퍼층(212b)이 더 배치된다.
기판(211) 상에는 제1박막트랜지스터(TFT1)가 형성되는데, 제1박막트랜지스터(TFT1)는 다결정 반도체를 액티브층으로 사용할 수 있다. 제1박막트랜지스터(TFT1)는 전자 또는 정공이 이동하는 채널을 포함하는 제1액티브층(ACT1), 제1게이트전극(GE1), 제1소스전극(SD1), 및 제1드레인전극(SD2)을 포함한다.
제1액티브층(ACT1)은 제1채널영역, 제1채널영역을 사이에 두고 일 측에 배치된 제1소스영역, 및 타 측에 배치된 제1드레인영역을 포함한다.
제1소스영역 및 제1드레인영역은 진성의(intrinsic) 다결정 반도체 물질에 5족 또는 3족의 불순물 이온, 예를 들어 인(P)이나 붕소(B)를 소정의 농도로 도핑하여 도체화시킨 영역이다. 제1채널영역은 다결정 반도체 물질이 진성의 상태를 유지하는 것으로 전자나 정공이 이동하는 경로를 제공한다.
한편, 제1박막트랜지스터(TFT1)는 제1액티브층(ACT1) 중 제1채널영역과 중첩하는 제1게이트전극(GE1)을 포함한다. 제1게이트전극(GE1)과 제1액티브층(ACT1) 사이에는 제1게이트절연층(113)이 배치된다. 제1게이트절연층(113)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiNx) 등의 무기절연물질을 단일 또는 다층으로 적층하여 사용할 수 있다.
일 실시예에서 제1박막트랜지스터(TFT1)는 제1게이트전극(GE1)이 제1액티브층(ACT1)의 상부에 위치하는 탑 게이트 구조를 갖는다. 이에 따라, 스토리지 커패시터(CST)에 포함되는 제1커패시터 전극(CST1)과 제2박막트랜지스터(TFT2)에 포함되는 차광층(LS)을 제1게이트전극(GE1)과 동일한 물질로 형성할 수 있다. 제1게이트전극(GE1), 제1커패시터 전극(CST1) 및 차광층(LS)을 하나의 마스크 공정을 통해 형성함으로써 마스크 공정을 줄일 수 있다.
제1게이트전극(GE1)은 금속물질로 이루어진다. 예를 들어, 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
제1게이트전극(GE1) 상에는 제1층간절연층(214)이 배치된다. 제1층간절연층(214)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiNx) 등으로 이루어질 수 있다.
표시패널(140)은 제1층간절연층(214) 위에 순차적으로 배치되는 상부 버퍼층(215), 제2게이트절연층(216) 및 제2층간절연층(217)을 더 포함할 수 있고, 제1박막트랜지스터(TFT1)는 제2층간절연층(217) 상에 형성되며 제1소스영역 및 제1드레인영역에 각각 연결되는 제1소스전극(SE1) 및 제1드레인전극(DE1)을 포함한다.
제1소스전극(SE1) 및 제1드레인전극(DE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
상부 버퍼층(215)은 다결정 반도체 물질의 제1액티브층(ACT1)으로부터 제2박막트랜지스터(TFT2)의 산화물 반도체 물질의 제2액티브층(ACT2)을 이격시키고, 제2액티브층(ACT2)을 형성할 수 있는 기반을 제공한다.
제2게이트절연층(216)은 제2박막트랜지스터(TFT2)의 제2액티브층(ACT2)을 덮는다. 제2게이트절연층(216)은 산화물 반도체 물질의 제2액티브층(ACT2) 상에 배치되기 때문에 무기절연물질로 이루어진다. 예를 들어, 제2게이트절연층(216)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiNx) 등 일 수 있다.
제2게이트전극(GE2)은 금속물질로 이루어진다. 예를 들어, 제2게이트전극(GE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
한편, 제2박막트랜지스터(TFT2)는, 상부 버퍼층(215) 상부에 배치되며, 산화물 반도체 물질의 제2액티브층(ACT2), 제2게이트절연층(216) 상부에 배치되는 제2게이트전극(GE2), 제2층간절연층(217) 상부에 배치되는 제2소스전극(SE2) 및 제2드레인전극(DE2)을 포함한다.
제2액티브층(ACT2)은 산화물 반도체 물질로 이루어지며 불순물이 도핑되지 않은 진성의 제2채널영역과 불순물이 도핑되어 도체화된 제2소스영역 및 제2드레인영역을 포함한다.
제2박막트랜지스터(TFT2)는 상부 버퍼층(215)의 하부에 위치하며 제2액티브층(ACT2)과 중첩하는 차광층(LS)을 더 포함한다. 차광층(LS)은 제2액티브층(ACT2)으로 입사되는 광을 차단하여 제2박막트랜지스터(TFT2)의 신뢰성을 확보할 수 있다. 차광층(LS)은 제1게이트전극(GE1)과 동일한 물질로 형성되며 제1게이트절연층(213)의 상부 표면에 형성될 수 있다. 차광층(LS)은 제2게이트전극(GE2)과 전기적으로 연결되어 듀얼 게이트를 구성할 수도 있다.
제2소스전극(SE2) 및 제2드레인전극(DE2)은 제1소스전극(SE1) 및 제1드레인전극(DE1)과 함께 제2층간절연층(217) 상부에 동일한 물질로 동시에 형성함으로써 마스크 공정 수를 줄일 수 있다.
한편, 제1층간절연층(214) 상에 제2커패시터 전극(CST2)을 제1커패시터 전극(CST1)과 중첩하도록 배치하여 스토리지 커패시터(CST)를 구현할 수 있다. 제2스토리지 전극(CST2)은, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
스토리지 커패시터(CST)는 데이터배선(DL)을 통해 공급되는 데이터신호를 일정기간 저장하였다가 발광소자(OLED)로 공급한다. 스토리지 커패시터(CST)는 서로 대응하는 두 개의 전극과 그 사이에 배치되는 유전체를 포함한다. 제1커패시터 전극(CST1)과 제2커패시터 전극(CST2) 사이에는 제1층간절연층(214)이 위치한다.
스토리지 커패시터(CST) 중 제1스토리지 전극(CST1) 또는 제2스토리지 전극(CST2)은 제2박막트랜지스터(TFT2)의 제2소스전극(SE2) 또는 제2드레인전극(DE2)과 전기적으로 연결될 수 있다. 다른 실시예에서는, 화소 구동회로에 따라 스토리지 커패시터(CST)의 연결관계는 바뀔 수 있다.
한편, 화소 구동회로 상부에는 화소 구동회로의 상단을 평탄화하기 위하여 제1평탄화층(218) 및 제2평탄화층(219)이 차례로 배치된다. 제1평탄화층(218) 및 제2평탄화층(219)은 폴리이미드나 아크릴 수지와 같은 유기절연물질로 이루어질 수 있다.
그리고, 제2평탄화층(219) 상부에는 발광소자(OLED)가 배치된다.
발광소자(OLED)는 양극(ANO), 음극(CAT), 양극(ANO) 및 음극(CAT) 사이에 배치되는 발광층(EL)을 포함한다. 음극(CAT)에 연결되는 저전위신호(도 4의 Vss)를 공통으로 사용하는 화소 구동회로의 경우, 양극(ANO)은 각 부화소 마다 별도의 전극으로 배치된다. 그리고, 양극(CAT)에 연결되는 고전위신호를 공통으로 사용하는 화소 구동회로의 경우, 음극(CAT)이 각 부화소 마다 별도의 전극으로 배치될 수도 있다.
발광소자(OLED)는 제1평탄화층(218) 상에 배치된 중간전극(CNE)을 통해 구동소자와 전기적으로 연결된다. 구체적으로, 발광소자(OLED)의 양극(ANO)과 화소 구동회로를 구성하는 제1박막트랜지스터(TFT1)의 제1소스전극(SE1)은 중간전극(CNE)에 의해 서로 연결된다.
양극(ANO)은 제2평탄화층(219)을 관통하는 컨택홀을 통해 노출된 중간전극(CNE)과 연결된다. 또한, 중간전극(CNE)은 제1평탄화층(218)을 관통하는 콘택홀을 통해 노출된 제1소스전극(SE1)에 연결된다.
중간전극(CNE)은 제1소스전극(SE1)과 양극(ANO)을 연결하는 매개물 역할을 한다. 중간전극(CNE)은 구리(Cu), 은(Ag), 몰리브덴(Mo), 타이타늄(Ti)과 같은 도전 물질로 이루어질 수 있다.
양극(ANO)은 투명 도전막 및 반사 효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 투명 도전막은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 일함수 값이 상대적으로 큰 물질로 이루어지고, 불투명 도전막은 알루미늄(Al), 은(Ag), 구리(Cu), 납(Pb), 몰리브덴(Mo), 타이타늄(Ti) 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 양극(ANO)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다.
발광층(EL)은 양극(ANO) 상에 정공 관련층, 유기 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다.
뱅크층(BNK)은 각 화소(P)의 양극(ANO)을 노출시키는 화소 정의막일 수 있다. 뱅크층(BNK)은 인접한 화소(P) 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크층(BNK)은 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광물질을 포함한다. 뱅크층(BNK) 상부에는 스페이서가 더 배치될 수 있다.
음극(CAT)은 발광층(EL)을 사이에 두고 양극(ANO)과 대향하며 발광층(EL)의 상부면 및 측면 상에 형성된다. 음극(CAT)은 표시영역(DA) 전체에 일체로 형성될 수 있다. 상부발광방식 유기발광다이오드 표시장치에서는, 음극(CAT)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전물질로 이루어질 수 있다.
음극(CAT) 상에는 수분 침투를 억제하는 봉지층(220)이 더 배치될 수 있다.
봉지층(220)은 외부의 수분이나 산소에 취약한 발광소자(EL)로 외부의 수분이나 산소가 침투되는 것을 차단할 수 있다. 이를 위해, 봉지층(220)은 적어도 1층의 무기 봉지층과, 적어도 1층의 유기 봉지층을 구비할 수 있다. 본 실시예에서는 제1봉지층(221), 제2봉지층(222) 및 제3봉지층(223)이 순차적으로 적층된 봉지층(220)의 구조를 예로 들어 설명한다.
제1봉지층(221)은 음극(CAT)이 배치된 기판(211) 상부에 배치된다. 제3봉지층(223)은 제2봉지층(222)이 배치된 기판(211) 상부에 배치되며, 제1봉지층(221)과 함께 제2봉지층(222)의 상부면, 하부면 및 측면을 둘러싸도록 형성될 수 있다. 이러한 제1봉지층(221) 및 제3봉지층(223)은 외부의 수분이나 산소가 발광소자(EL)로 침투하는 것을 최소화하거나 방지할 수 있다. 제1봉지층(221) 및 제3봉지층(223)은 실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiOx), 실리콘 옥시나이트라이드(SiON) 또는 알루미늄 옥사이드(Al2O3)와 같은 저온 증착이 가능한 무기절연물질로 형성될 수 있다. 제1봉지층(221) 및 제3봉지층(223)은 저온 분위기에서 증착되므로, 제1봉지층(221) 및 제3봉지층(223)의 증착 공정 시 고온 분위기에 취약한 발광소자(EL)가 손상되는 것을 방지할 수 있다.
제2봉지층(222)은 유기발광다이오드 표시장치(110)의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충역할을 하며, 각 층들 간의 단차를 평탄화 할 수 있다. 제2봉지층(222)은 제1봉지층(221)이 배치된 기판(211) 상부에 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 및 폴리에틸렌 또는 실리콘 옥시카본(SiOC)과 같은 비감광성 유기절연물질 또는 포토아크릴과 같은 감광성 유기절연물질로 형성될 수 있다. 제2봉지층(222)이 잉크젯 방식으로 형성되는 경우, 액상 형태의 제2봉지층(222)이 기판(211)의 가장자리로 확산되는 것을 방지하도록 댐(DAM)이 배치될 수 있다. 댐(DAM)은 제2봉지층(222)보다 기판(211)의 가장자리에 더 가깝게 배치될 수 있다. 이러한 댐(DAM)에 의해, 기판(211)의 최외곽에 배치되는 도전패드가 배치되는 패드영역으로 제2봉지층(222)이 확산되는 것을 방지할 수 있다.
댐(DAM)은 제2봉지층(222)의 확산이 방지되도록 설계되나, 공정 중에 댐(DAM)의 높이를 넘도록 제2봉지층(222)이 형성되는 경우, 유기층인 제2봉지층(222)이 외부로 노출될 수 있으므로, 수분 등이 발광소자 내부로 용이하게 침투할 수 있다. 따라서, 이를 방지하도록 댐(DAM)은 적어도 10개 이상으로 중복하여 형성될 수 있다.
댐(DAM)은 비표시영역(NDA)의 제2층간절연층(217) 상부에 배치될 수 있다.
또한, 댐(DAM)은 제1평탄화층(218) 및 제2평탄화층(219)과 동시에 형성될 수 있다. 제1평탄화층(218) 형성 시 댐(DAM)의 하부층이 함께 형성되고, 제2평탄화층(219) 형성 시 댐(DAM)의 상부층이 함께 형성되어, 이중층 구조로 적층되어 형성될 수 있다.
따라서, 댐(DAM)은 제1평탄화층(218) 및 제2평탄화층(219)과 동일한 물질로 구성될 수 있다.
댐(DAM)은 저전위신호 전원배선(VSS)과 중첩하여 배치될 수 있다. 예를 들면, 비표시영역(NDA)에서 댐(DAM)이 위치한 영역의 하부 층에는 저전위신호 전원배선(VSS)이 배치될 수 있다.
저전위신호 전원배선(VSS)과 GIP(Gate In Panel) 형태로 구성된 제1 및 제2게이트구동부(130, 135)는 표시패널(140)의 외곽을 둘러싸는 형태로 배치되며, 저전위신호 전원배선(VSS)은 제1 및 제2게이트구동부(130, 135)보다 외곽에 위치할 수 있다. 또한, 저전위신호 전원배선(VSS)은 음극(CAT)에 연결되어 공통전압을 공급할 수 있다. 제1 및 제2게이트구동부(130, 135)는 평면 및 단면의 도면에서 단순하게 표현되어 있으나, 표시영역(DA)의 박막트랜지스터와 동일한 구조의 박막트랜지스터를 이용하여 구성될 수 있다.
저전위신호 전원배선(VSS)은 제1 및 제2게이트구동부(130, 135)보다 외측에 배치되고, 표시영역(DA)을 둘러싼다. 예를 들면, 저전위신호 전원배선(VSS)은 제1게이트 전극(GE1)과 동일한 물질로 이루어거나, 제2커패시터 전극(CST2) 또는 제1소스 및 드레인전극(SE1, DE2)과 동일한 물질로 이루어질 수 있다.
또한, 저전위신호 전원배선(VSS)은 음극(CAT)과 전기적으로 연결될 수 있다. 저전위신호 전원배선(VSS)은 표시영역(DA)의 복수의 화소(P)에 저전위신호(도 4의 Vss)을 공급할 수 있다.
봉지층(220) 상에는 터치층이 배치될 수 있다. 터치층에서 터치 버퍼막(251)은 터치전극 연결배선(252, 254)과 터치전극(255, 256)을 포함하는 터치센서 메탈과, 발광소자(EL)의 음극(CAT) 사이에 위치할 수 있다.
터치 버퍼막(251)은 터치 버퍼막(251) 상에 배치되는 터치센서 메탈의 제조공정 시 이용되는 약액(현상액 또는 식각액 등등) 또는 외부로부터의 수분 등이 유기물을 포함하는 발광층(EL)으로 침투되는 것을 차단할 수 있다. 이에 따라, 터치 버퍼막(251)은 약액 또는 수분에 취약한 발광층(EL)의 손상을 방지할 수 있다.
터치 버퍼막(251)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해 일정 온도(예: 100도) 이하의 저온에서 형성 가능하고 1~3의 저유전율을 가지는 유기절연물질로 이루어진다. 예를 들어, 터치 버퍼막(251)은 아크릴 계열, 에폭시 계열 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 유기절연물질로 평탄화 성능을 가지는 터치 버퍼막(251)은 유기발광다이오드 표시장치의 휘어짐에 따른 봉지층(220)의 손상 및 터치 버퍼막(251) 상에 형성되는 터치센서 메탈의 깨짐 현상을 방지할 수 있다.
상호용량(mutual capacitance) 기반의 터치센서 구조에 따르면, 터치 버퍼막(251) 상에 터치 전극(255, 256)이 배치되며, 터치 전극(255, 256)은 서로 교차되게 배치될 수 있다.
터치전극 연결배선(252, 254)은 터치전극(255, 256)을 전기적으로 연결할 수 있다. 터치전극 연결배선(252, 254)과 터치전극(255, 256)은 터치 절연막(253)을 사이에 두고 서로 다른 층에 위치할 수 있다.
터치전극 연결배선(252, 254)은 뱅크층(BNK)에 중첩되도록 배치되어, 개구율이 저하되는 것을 방지할 수 있다.
한편, 터치전극(255, 256)은 터치전극 연결배선(252)의 일부가 봉지층(220)의 상부 및 측면과 댐(DAM)의 상부 및 측면을 지나서 터치패드(PAD)를 통해 터치구동회로(미도시)와 전기적으로 연결될 수 있다.
터치전극 연결배선(252)의 일부는, 터치구동회로로부터 터치구동신호를 공급받아 터치전극(255, 256)에 전달할 수 있고, 터치전극(255, 256)의 터치센싱신호를 터치구동회로로 전달할 수 있다.
터치전극(255, 256) 상에 터치 보호막(257)이 배치될 수 있다. 도 2의 실시예에서는 터치 보호막(257)이 터치전극(255, 256) 상부에만 배치된 것으로 예로 들었으나, 다른 실시예에서는 터치 보호막(257)이 댐(DAM)의 전 또는 후까지 확장되어 터치전극 연결배선(252) 상부에도 배치될 수 있다.
그리고, 봉지층(220) 상에 컬러필터(미도시)가 더 배치될 수 있으며, 컬러필터는 터치층 상부에 위치할 수도 있고, 봉지층(220)과 터치층 사이에 위치할 수도 있다.
이러한 유기발광다이오드 표시장치(110)의 게이트구동부(130, 135) 및 부화소(SP)의 구성 및 동작을 도면을 참조하여 설명한다.
도 3은 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 제1 및 제2게이트구동부 및 표시패널을 도시한 블록도이고, 도 4는 본 명세서의 제2실시예에 따른 유기발광다이오드 표시장치의 제1 및 제2게이트구동부 및 표시패널을 도시한 블록도이고, 도 5는 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 데이터구동부 및 부화소를 도시한 회로도로서, 도 1 및 도 2를 함께 참조하여 설명한다.
도 3에 도시한 바와 같이, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서, 제1게이트구동부(130)는 게이트1신호 블록(Bsc1), 게이트2신호 블록(Bsc2)을 포함하고, 제2게이트구동부(135)는 발광1신호 블록(Bem1), 발광2신호 블록(Bem2)을 포함하고, 표시패널(140)의 표시영역(DA)은 제1 및 제2게이트구동부(130, 135) 사이에 배치된다.
도 3의 실시예에서는 게이트1신호 블록(Bsc1)이 게이트2신호 블록(Bsc2)보다 표시패널(140)로부터 더 먼 위치에 배치되고 발광1신호블록(Bem1)이 발광2신호 블록(Bem2)보다 표시패널(140)로부터 더 먼 위치에 배치되는 것을 예로 들었지만, 다른 실시예에서는 게이트2신호 블록(Bsc2)이 게이트1신호 블록(Bsc1)보다 표시패널(140)로부터 더 먼 위치에 배치되거나 발광2신호블록(Bem2)이 발광1신호 블록(Bem1)보다 표시패널(140)로부터 더 먼 위치에 배치될 수도 있다.제1게이트구동부(130)의 게이트1신호 블록(Bsc1), 게이트2신호 블록(Bsc2)과 제2게이트구동부(135)의 발광1신호 블록(Bem1), 발광2신호 블록(Bem2)은 각각 시프트레지스터(shift register)의 하나의 스테이지(stage) 일 수 있으며, 시프트레지스터는 캐스캐이트(cascade) 방식으로 연결되는 복수(또는 다수)의 스테이지를 포함할 수 있다.
제1게이트구동부(130)에서, 게이트1신호 블록(Bsc1)은 게이트1신호(도 4의 Sc1)를 생성하고, 게이트2신호 블록(Bsc2)은 게이트2신호(도 4의 Sc2)를 생성한다.
제2게이트구동부(135)에서, 발광1신호 블록(Bem1)은 발광1신호(도 4의 Em1)를 생성하고, 발광2신호 블록(Bem2)은 발광2신호(Em2)를 생성한다.
게이트1신호 블록(Bsc1)의 게이트1신호(Sc1)는 게이트배선(GL)을 통하여 표시영역(DA)의 각 부화소(SP1 내지 SP4)의 제3 및 제6트랜지스터(도 4의 T3, T6)에 공급되고, 게이트2신호 블록(Bsc2)의 게이트2신호(Sc2)는 게이트배선(GL)을 통하여 표시영역(DA)의 각 부화소(SP1 내지 SP4)의 제1트랜지스터(도 4의 T1)에 공급된다.
발광1신호 블록(Bem1)의 발광1신호(Em1)는 게이트배선(GL)을 통하여 표시영역(DA)의 각 부화소(SP1 내지 SP4)의 제5트랜지스터(도 4의 T5)에 공급되고, 발광2신호 블록(Bem2)의 발광2신호(Em2)는 게이트배선(GL)을 통하여 표시영역(DA)의 각 부화소(SP1 내지 SP4)의 제4트랜지스터(도 4의 T4)에 공급된다.
다른 실시예에서는, 제1 및 제2게이트구동부(130, 135)에 대한 게이트1신호 블록(Bsc1), 게이트2신호 블록(Bsc2), 발광1신호 블록(Bem1), 발광2신호 블록(Bem2)의 배치구조가 다양하게 변경될 수 있다.
즉, 도 4에 도시한 바와 같이, 본 명세서의 제2실시예에 따른 유기발광다이오드 표시장치에서, 제1게이트구동부(230)는 게이트1신호 블록(Bsc1), 발광1신호 블록(Bem1)을 포함하고, 제2게이트구동부(135)는, 게이트2신호 블록(Bsc2), 발광2신호 블록(Bem2)을 포함하고, 표시패널(240)의 표시영역(DA)은 제1 및 제2게이트구동부(230, 235) 사이에 배치된다.
도 4의 실시예에서는 게이트1신호 블록(Bsc1)이 발광1신호 블록(Bem1)보다 표시패널(240)로부터 더 먼 위치에 배치되고 게이트2신호블록(Bsc2)이 발광2신호 블록(Bem2)보다 표시패널(240)로부터 더 먼 위치에 배치되는 것을 예로 들었지만, 다른 실시예에서는 발광1신호 블록(Bem1)이 게이트1신호 블록(Bsc1)보다 표시패널(240)로부터 더 먼 위치에 배치되거나 발광2신호블록(Bem2)이 게이트2신호 블록(Bsc2)보다 표시패널(240)로부터 더 먼 위치에 배치될 수도 있다.
다른 실시예에서는 제1 및 게이트구동부(130, 135)가 서로 대칭적으로 구성될 수도 있다. 예를 들어, 제1 및 제2게이트구동부(130, 135) 각각은 게이트1신호 블록(Bsc1), 게이트2신호 블록(Bsc2), 발광1신호 블록(Bem1) 및 발광2신호 블록(Bem2)를 포함할 수 있다.
도 5에 도시한 바와 같이, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(110)의 데이터구동부(125)는 감마부(150), 오프셋부(152), 고전위부(154), 가산부(156), 먹스부(158)를 포함한다.
감마부(150)는 영상데이터에 대응되는 데이터신호(Vdata)를 출력하여 가산부(156)와 표시패널(150)의 각 부화소(SP1 내지 SP4)의 데이터배선(DL)에 공급한다.
오프셋부(152)는 데이터신호(Vdata)보다 작은 오프셋신호(Vos)를 출력하여 가산부(156)에 공급하는데, 오프셋신호(Vos)는 데이터신호(Vdata)의 최고값인 게이트 하이 전압(VGH)의 약 0% 초과 약 100% 미만의 크기를 갖는 전압일 수 있다. 예를 들어, 게이트 하이 전압(VGH)는 약 16.5V이고, 오프셋신호(Vos)는 약 0V 내지 약 16.5V 사이의 전압을 약 0.1V 단위로 구분한 전압 일 수 있다.
고전위부(154)는 고전위신호(Vdd)를 출력하여 먹스부(158)에 공급한다.
가산부(156)는 데이터신호(Vdata)와 오프셋신호(Vos)의 합(Vdata+Vos)을 먹스부(158)에 공급한다.
먹스부(158)은 선택신호(Sel)에 따라 고전위신호(Vdd)와 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos) 중 하나를 선택하여 표시패널(150)의 각 부화소(SP1 내지 SP4)의 파워배선(PL)에 먹스신호(Vmux)로 공급한다.
예를 들어, 선택신호(Sel)가 로직로우전압인 경우 먹스부(158)는 고전위부(154)의 고전위신호(Vdd)를 선택하고, 선택신호(Sel)가 로직하이전압인 경우 먹스부(158)는 가산부(156)의 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)을 선택할 수 있고, 먹스부(158)는 멀티플렉서(multiplexer) 일 수 있다.
한편, 표시패널(140)의 제1 내지 제4부화소(SP1 내지 SP4) 각각은, 제1 내지 제6트랜지스터(T1 내지 T6), 스토리지 커패시터(Cs), 발광다이오드(De)를 포함하는데, 제1 내지 제6트랜지스터(T1 내지 T6) 중 적어도 하나는 산화물 반도체 박막트랜지스터(oxide semiconductor thin film transistor)이고 나머지는 저온 폴리실리콘 박막트랜지스터(low temperature polycrystalline silicon thin film transistor) 일 수 있다.
예를 들어, 제2 내지 제5트랜지스터(T2 내지 T5)는 N타입 저온 폴리실리콘 박막트랜지스터이고, 제1 및 제6트랜지스터(T1, T6)는 N타입 산화물 반도체 박막트랜지스터 일 수 있다.
스위칭트랜지스터인 제1트랜지스터(T1)는 게이트2신호(Sc2)에 따라 스위칭 되는데, 제1트랜지스터(T1)의 게이트전극은 게이트2신호(Sc2)에 연결되고, 제1트랜지스터(T1)의 소스전극은 제2트랜지스터(T2)의 소스전극, 제5트랜지스터(T5)의 드레인전극에 연결되고, 제2트랜지스터(T2)의 드레인전극은 데이터신호(Vdata)에 연결된다.
구동트랜지스터인 제2트랜지스터(T2)는 스토리지 커패시터(Cs)의 제1커패시터 전극의 전압에 따라 스위칭 되는데, 제2트랜지스터(T2)의 게이트전극은 스토리지 커패시터(Cs)의 제1커패시터 전극, 제3트랜지스터(T3)의 드레인전극에 연결되고, 제2트랜지스터(T2)의 소스전극은 제1트랜지스터(T1)의 소스전극, 제5트랜지스터(T5)의 드레인전극에 연결되고, 제2트랜지스터(T2)의 드레인전극은 제3트랜지스터(T3)의 소스전극, 제4트랜지스터(T4)의 소스전극에 연결된다.
센싱트랜지스터인 제3트랜지스터(T3)는 게이트1신호(Sc1)에 따라 스위칭 되는데, 제3트랜지스터(T3)의 게이트전극은 게이트1신호(Sc1)에 연결되고, 제3트랜지스터(T3)의 소스전극은 제2트랜지스터(T2)의 드레인전극에 연결되고, 제3트랜지스터(T3)의 드레인전극은 제2트랜지스터(T2)의 게이트전극, 스토리지 커패시터(Cs)의 제1커패시터 전극에 연결된다.
발광트랜지스터인 제4트랜지스터(T4)는 발광2신호(Em2)에 따라 스위칭 되는데, 제4트랜지스터(T4)의 게이트전극은 발광2신호(Em2)에 연결되고, 제4트랜지스터(T4)의 소스전극은 제2트랜지스터(T2)의 드레인전극, 제3트랜지스터(T3)의 소스전극에 연결되고, 제4트랜지스터(T4)의 드레인전극은 먹스신호(Vmux)에 연결된다.
발광트랜지스터인 제5트랜지스터(T5)는 발광1신호(Em1)에 따라 스위칭 되는데, 제5트랜지스터(T5)의 게이트전극은 발광1신호(Em1)에 연결되고, 제5트랜지스터(T5)의 소스전극은 발광다이오드(De)의 양극, 제6트랜지스터(T6)의 소스전극, 스토리지 커패시터(Cs)의 제2커패시터 전극에 연결되고, 제5트랜지스터(T5)의 드레인전극은 제1트랜지스터(T1)의 소스전극, 제2트랜지스터(T2)의 소스전극에 연결된다.
초기화 트랜지스터인 제6트랜지스터(T6)는 게이트1신호(Sc1)에 따라 스위칭 되는데, 제6트랜지스터(T6)의 게이트전극은 게이트1신호(Sc1)에 연결되고, 제6트랜지스터(T6)의 소스전극은 제5트랜지스터(T5)의 소스전극, 발광다이오드(De)의 양극, 스토리지 커패시터(Cs)의 제2커패시터 전극에 연결되고, 제6트랜지스터(T6)의 드레인전극은 초기전압(Vini)에 연결된다.
스토리지 커패시터(Cs)는 데이터신호(Vdata), 문턱전압(Vth)을 저장하는데, 스토리지 커패시터(Cs)의 제1커패시터 전극은 제2트랜지스터(T2)의 게이트전극, 제3트랜지스터(T3)의 드레인전극에 연결되고, 스토리지 커패시터(Cs)의 제2커패시터 전극은 제5트랜지스터(T5)의 소스전극, 제6트랜지스터(T6)의 소스전극, 발광다이오드(De)의 양극에 연결된다.
발광다이오드(De)는, 제5 및 제6트랜지스터(T5, T6)와 저전위신호(Vss) 사이에 연결되어, 제2트랜지스터(T2)의 전류에 비례하는 휘도의 빛을 방출하는데, 발광다이오드(De)의 양극은 제5트랜지스터(T5)의 소스전극, 제6트랜지스터(T6)의 소스전극, 스토리지 커패시터(Cs)의 제2커패시터 전극에 연결되고, 발광다이오드(De)의 음극은 저전위신호(Vss)에 연결된다.
제2트랜지스터(T2)의 드레인전극, 제3트랜지스터(T3)의 소스전극, 제4트랜지스터(T4)의 소스전극은 제1노드(N1)를 구성하고, 제2트랜지스터(T2)의 게이트전극, 제3트랜지스터(T3)의 드레인전극, 스토리지 커패시터(Cs)의 제1커패시터 전극은 제2노드(N2)를 구성하고, 제1트랜지스터(T1)의 소스전극, 제2트랜지스터(T2)의 소스전극, 제5트랜지스터(T5)의 드레인전극은 제3노드(N3)를 구성하고, 제5트랜지스터(T5)의 소스전극, 제6트랜지스터(T6)의 소스전극, 스토리지 커패시터(Cs)의 제2커패시터 전극, 발광다이오드(De)의 양극은 제4노드(N4)를 구성한다.
데이터신호(Vdata), 먹스신호(Vmux)는 데이터구동부(125)로부터 표시패널(140)의 각 부화소(SP1-SP4)로 공급되고, 게이트1신호(Sc1), 게이트2신호(Sc2), 발광1신호(Em1), 발광2신호(Em2)는 제1 및 제2게이트구동부(130, 135)로부터 표시패널(140)의 각 부화소(SP1-SP4)로 공급된다.
이러한 유기발광다이오드 표시장치(110)는 초기화구간, 샘플링구간, 발광구간으로 구분하여 구동할 수 있는데, 이를 도면을 참조하여 설명한다.
도 6은 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 다수의 신호를 도시한 파형도이고, 도 7a 내지 도 7d는 각각 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치의 제1 내지 제4구간의 데이터구동부 및 부화소의 동작상태를 도시한 회로도로서, 도 1 내지 도 5를 함께 참조하여 설명한다.
도 6 및 도 7a에 도시한 바와 같이, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서는, 제1초기화구간인 제1구간(TP1) 동안, 게이트1신호(Sc1), 발광2신호(Em2), 선택신호(Sel)는 로직하이전압(Vh)을 갖고, 게이트2신호(Sc2), 발광1신호(Em1)는 로직로우전압(Vl)을 갖는다.
이에 따라, 먹스부(158)는 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)을 선택하여 먹스신호(Vmux)로 출력하고, 제1 및 제5트랜지스터(T1, T5)는 턴-오프(turn-off) 되고 제3, 제4 및 제6트랜지스터(T3, T4, T6)는 턴-온(turn-on) 되어, 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)인 먹스신호(Vmux)가 제4 및 제3트랜지스터(T4, T3)를 통하여 제1 및 제2노드(N1, N2)에 인가되고, 초기전압(Vini)이 제6트랜지스터(T6)을 통하여 제4노드(N4)에 인가된다.
즉, 제1구간(TP1) 동안, 데이터신호(Vdata) 및 오프셋(Vos)의 합(Vdata+Vos)이 제2노드(N2)에 인가되어 스토리지 커패시터(Cs)의 제1커패시터 전극과 제2트랜지스터(T2)의 게이트전극인 제2노드(N2)의 전압(Vn2)이 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)으로 초기화 되고, 초기전압(Vini)이 제4노드(N4)에 인가되어 스토리지 커패시터(Cs)의 제2커패시터 전극과 발광다이오드(De)의 양극인 제4노드(N4)의 전압이 초기전압(Vini)으로 초기화 된다.
반면에, 데이터구동부(125)가 파워배선(PL)에 항상 고전위신호(Vdd)를 공급하는 비교예에 따른 유기발광다이오드 표시장치에서는, 제1초기화구간인 제1구간(TP1) 동안, 고전위신호(Vdd)가 제2노드(N2)에 인가되어 스토리지 커패시터(Cs)의 제1커패시터 전극과 제2트랜지스터(T2)의 게이트전극인 제2노드(N2)의 전압(Vn2)이 고전위신호(Vdd)로 초기화 된다.
도 6 및 도 7b에 도시한 바와 같이, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서는, 제2초기화구간인 제2구간(TP2) 동안, 게이트1신호(Sc1), 게이트2신호(Sc2), 발광1신호(Em1)는 로직로우전압(Vl)을 갖고, 발광2신호(Em2), 게이트2신호(Sc2), 선택신호(Sel)는 로직하이전압(Vh)을 갖는다.
이에 따라, 먹스부(158)는 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)을 선택하여 먹스신호(Vmux)로 출력하고, 제1, 제3, 제5, 제6트랜지스터(T1, T3, T5, T6)는 턴-오프 되고 제4트랜지스터(T4)는 턴-온 되어, 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)인 먹스신호(Vmux)가 제4트랜지스터(T4)를 통하여 제1노드(N1)에 인가된다.
즉, 제2구간(TP2) 동안, 제2노드(N2)에 인가된 데이터신호(Vdata) 및 오프셋(Vos)의 합(Vdata+Vos)이 유지되고, 제4노드(N4)에 인가된 초기전압(Vini)이 유지된다. 여기서, 제2노드(N2)의 전압(Vn2)은 누설 등에 의하여 다소 감소 될 수 있다.
반면에, 데이터구동부(125)가 파워배선(PL)에 항상 고전위신호(Vdd)를 공급하는 비교예에 따른 유기발광다이오드 표시장치에서는, 제2초기화구간인 제2구간(TP2) 동안, 제2노드(N2)에 인가된 고전위신호(Vdd)가 유지된다. 여기서, 제2노드(N2)의 전압(Vn2)은 누설 등에 의하여 다소 감소 될 수 있다.
도 6 및 도 7c에 도시한 바와 같이, 본 명세서의 실시예에 따른 유기발광다이오드 표시장치(110)에서는, 샘플링 구간인 제3구간(TP3) 동안, 게이트1신호(Sc1), 게이트2신호(Sc2)는 로직하이전압(Vh)을 갖고, 발광1신호(Em1), 발광2신호(Em2), 선택신호(Sel)는 로직로우전압(Vl)을 갖는다.
이에 따라, 먹스부(158)는 고전위신호(Vdd)를 먹스신호(Vmux)로 출력하고, 제1, 제3 및 제6트랜지스터(T1, T3, T6)는 턴-온 되고 제4 및 제5트랜지스터(T4, T5)는 턴-오프 되어, 데이터신호(Vdata)가 제1, 제2 및 제3트랜지스터(T1, T2, T3)를 통하여 제3, 제1 및 제2노드(N3, N1, N2)에 인가되고, 초기전압(Vini)이 제6트랜지스터(T6)을 통하여 제4노드(N4)에 인가된다.
즉, 제3구간(TP3) 동안, 데이터신호(Vdata)에 제2트랜지스터(T2)의 문턱전압(Vth)이 가산된 전압(Vdata+Vth)이 제2노드(N2)에 인가되어 제2트랜지스터(T2)의 문턱전압(Vth)에 대한 보상이 이루어지고, 초기전압(Vini)이 제4노드(N4)에 인가되어 스토리지 커패시터(Cs)의 제2커패시터 전극과 발광다이오드(De)의 양극이 일정한 전압인 초기전압(Vini)으로 유지 된다.
여기서, 제2노드(N2)의 전압(Vn2)이 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)으로부터 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)을 향하여 감소되는데, 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)과 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)은 상대적으로 작은 전압차(Vos-Vth)를 가지므로, 구동트랜지스터인 제2트랜지스터(T2)의 이력(hysteresis) 현상이 최소화 된다.
따라서, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서는, 제2노드(N2)의 전압(Vn2)은 제3구간(TP3)보다 작은 폭의 제1하강시간(Tf1)을 갖고, 제2노드(N2)의 전압(Vn2)은 제3구간(TP3) 이내에 목표전압인 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)에 도달 할 수 있다.
반면에, 데이터구동부(125)가 파워배선(PL)에 항상 고전위신호(Vdd)를 공급하는 비교예에 따른 유기발광다이오드 표시장치에서는, 샘플링구간인 제3구간(TP3) 동안, 데이터신호(Vdata)에 제2트랜지스터(T2)의 문턱전압(Vth)이 가산된 전압(Vdata+Vth)이 제2노드(N2)에 인가되어 제2트랜지스터(T2)의 문턱전압(Vth)에 대한 보상이 이루어지고, 초기전압(Vini)이 제4노드(N4)에 인가되어 스토리지 커패시터(Cs)의 제2커패시터 전극과 발광다이오드(De)의 양극이 일정한 전압인 초기전압(Vini)으로 유지 된다.
여기서, 제2노드(N2)의 전압(Vn2)이 고전위신호(Vdd)로부터 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)을 향하여 감소되는데, 고전위전압(Vdd)과 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)은 상대적으로 큰 전압차(Vdd-Vdata-Vth)를 가지므로, 구동트랜지스터인 제2트랜지스터(T2)의 이력 현상이 발생한다.
따라서, 데이터구동부(125)가 파워배선(PL)에 항상 고전위신호(Vdd)를 공급하는 비교예에 따른 유기발광다이오드 표시장치에서는, 제2노드(N2)의 전압(Vn2)은 제3구간(TP3)보다 큰 폭의 제2하강시간(Tf2)을 갖고, 제2노드(N2)의 전압(Vn2)은 제3구간(TP3) 이내에 목표전압인 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)에 도달 하지 못한다.
도 6 및 도 7d에 도시한 바와 같이, 발광구간인 제4구간(TP4) 동안, 게이트1신호(Sc1), 게이트2신호(Sc2), 선택신호(Sel)는 로직로우전압(Vl)을 갖고, 발광1신호(Em1), 발광2신호(Em2)는 로직하이전압(Vh)을 갖는다.
이에 따라, 먹스부(158)는 고전위신호(Vdd)를 먹스신호(Vmux)로 출력하고, 제1, 제3 및 제6트랜지스터(T1, T3, T6)는 턴-오프 되고 제4 및 제5트랜지스터(T4, T5)는 턴-온 되어, 고전위신호(Vdd)가 제4, 제2 및 제5트랜지스터(T4, T2, T5)를 통하여 제1, 제3 및 제4노드(N1, N3, N4)에 인가된다. 이때, 턴-온 된 제2트랜지스터(T2)에는 문턱전압(Vth)이 보상되어 데이터신호(Vdata)에 대응되는 전류가 흐른다.
즉, 제4구간(TP4) 동안, 고전위신호(Vdd)가 제1, 제3 및 제4노드(N1, N3, N4)에 인가되고, 발광다이오드(De)는 제2노드(N2)에 대응되는 빛을 방출한다.
여기서, 구동트랜지스터인 제2트랜지스터(T2)의 이력(hysteresis) 현상이 최소화 되어 제2노드(N2)의 전압(Vn2)이 목표전압인 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)과 동일하므로, 발광다이오드(De)는 입력된 데이터신호(Vdata)에 대응되는 목표휘도에 대응되는 빛을 방출한다.
반면에, 데이터구동부(125)가 파워배선(PL)에 항상 고전위신호(Vdd)를 공급하는 비교예에 따른 유기발광다이오드 표시장치에서는, 발광구간인 제4구간(TP4) 동안, 고전위신호(Vdd)가 제1, 제3 및 제4노드(N1, N3, N4)에 인가되고, 발광다이오드(De)는 제2노드(N2)에 대응되는 빛을 방출한다.
여기서, 구동트랜지스터인 제2트랜지스터(T2)의 이력(hysteresis) 현상이 발생하여 제2노드(N2)의 전압(Vn2)이 목표전압인 데이터신호(Vdata) 및 문턱전압(Vth)의 합(Vdata+Vth)과 상이하므로, 발광다이오드(De)는 입력된 데이터신호(Vdata)에 대응되는 목표휘도와 상이한 빛을 방출한다.
이상과 같이, 본 명세서의 제1실시예에 따른 유기발광다이오드 표시장치(110)에서는, 제1 및 제2초기화구간인 제1 및 제2구간(TP1, TP2) 동안, 데이터신호(Vdata)와 상대적으로 큰 전압차를 갖는 고전위신호(Vdd) 대신 데이터신호(Vdata)와 상대적으로 작은 전압차를 갖는 데이터신호(Vdata) 및 오프셋신호(Vos)의 합(Vdata+Vos)을 구동트랜지스터인 제2트랜지스터(T2)의 게이트전극에 공급함으로써, 구동트랜지스터인 제2트랜지스터(T2)의 이력(hysteresis) 현상을 최소화 하고 응답속도를 향상시킬 수 있다.
그리고, 이력 현상 최소화에 의하여 구동트랜지스터인 제2트랜지스터(T2)의 게이트전극이 상대적으로 짧은 시간 이내에 목표전압에 도달함으로써, 발광다이오드(De)가 목표휘도에 대응되는 빛을 방출하여 표시품질을 향상시킬 수 있다.
상기에서는 본 명세서의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 명세서의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 명세서를 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 유기발광다이오드 표시장치 120: 타이밍제어부
125: 데이터구동부 130: 제1게이트구동부
135: 제2게이트구동부 140: 표시패널
152: 오프셋부 154: 고전위부
156: 가산부 158: 먹스부

Claims (15)

  1. 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 타이밍제어부와;
    상기 영상데이터와 상기 데이터제어신호를 이용하여 데이터신호를 생성하고, 오프셋신호, 고전위신호 및 상기 데이터신호를 이용하여 먹스신호를 생성하는 데이터구동부와;
    상기 게이트제어신호를 이용하여 게이트1신호, 게이트2신호, 발광1신호 및 발광2신호를 생성하는 게이트구동부와;
    상기 데이터신호, 상기 먹스신호, 상기 게이트1신호, 상기 게이트2신호, 상기 발광1신호 및 상기 발광2신호를 이용하여 영상을 표시하는 표시패널
    을 포함하고,
    상기 먹스신호는, 상기 고전위신호이거나 상기 데이터신호 및 상기 오프셋신호의 합인 유기발광다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 데이터구동부는,
    상기 데이터신호를 출력하여 상기 표시패널의 데이터배선에 공급하는 감마부와;
    상기 오프셋신호를 출력하는 오프셋부와;
    상기 고전위신호를 출력하는 고전위부와;
    상기 데이터신호 및 상기 오프셋신호의 합을 출력하는 가산부와;
    선택신호에 따라 상기 고전위신호와 상기 데이터신호 및 상기 오프셋신호의 합 중 하나를 선택하여 상기 먹스신호로 상기 표시패널의 파워배선에 공급하는 먹스부
    를 포함하는 유기발광다이오드 표시장치.
  3. 제 2 항에 있어서,
    상기 표시패널은 다수의 부화소를 포함하고,
    상기 다수의 부화소 각각은,
    스토리지 커패시터와;
    상기 게이트2신호에 따라 스위칭 되고, 상기 데이터신호에 연결되는 제1트랜지스터와;
    상기 스토리지 커패시터의 제1커패시터 전극의 전압에 따라 스위칭 되는 제2트랜지스터와;
    상기 게이트1신호에 따라 스위칭 되고, 상기 스토리지 커패시터와 상기 제2트랜지스터에 연결되는 제3트랜지스터와;
    상기 발광2신호에 따라 스위칭 되고, 상기 먹스신호와 상기 제2 및 제3트랜지스터에 연결되는 제4트랜지스터와;
    상기 발광1신호에 따라 스위칭 되고, 상기 제1 및 제2트랜지스터에 연결되는 제5트랜지스터와;
    상기 게이트1신호에 따라 스위칭 되고, 상기 스토리지 커패시터, 상기 제5트랜지스터, 초기전압에 연결되는 제6트랜지스터와;
    상기 제5 및 제6트랜지스터와 저전위신호 사이에 연결되는 발광다이오드
    를 포함하는 유기발광다이오드 표시장치.
  4. 제 3 항에 있어서,
    제1구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호는 상기 제4 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가되고, 상기 초기전압은 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가되고,
    제2구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호는 상기 제4트랜지스터를 통하여 상기 제2트랜지스터의 드레인전극에 인가되고,
    제3구간 동안, 상기 데이터신호는 상기 제1, 제2 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가되고, 상기 초기전압은 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가되고,
    제4구간 동안, 상기 고전위신호인 상기 먹스신호는 상기 제4, 제2 및 제5트랜지스터를 통하여 상기 발광다이오드의 양극에 인가되는 유기발광다이오드 표시장치.
  5. 제 4 항에 있어서,
    상기 제1구간 동안, 상기 게이트1신호, 상기 발광2신호, 상기 선택신호는 로직하이전압을 갖고, 상기 게이트2신호, 상기 발광1신호는 로직로우전압을 갖고, 상기 먹스부는 상기 데이터신호 및 상기 오프셋신호의 합을 상기 먹스신호로 출력하고, 상기 제1 및 제5트랜지스터는 턴-오프 되고, 상기 제3, 제4 및 제6트랜지스터는 턴-온 되고,
    상기 제2구간 동안, 상기 게이트1신호, 상기 게이트2신호, 상기 발광1신호는 로직로우전압을 갖고, 상기 발광2신호, 상기 게이트2신호, 상기 선택신호는 로직하이전압을 갖고, 상기 먹스부는 상기 데이터신호 및 상기 오프셋신호의 합을 상기 먹스신호로 출력하고, 상기 제1, 제3, 제5 및 제6트랜지스터는 턴-오프 되고, 상기 제4트랜지스터는 턴-온 되고,
    상기 제3구간 동안, 상기 게이트1신호, 상기 게이트2신호는 로직하이전압을 갖고, 상기 발광1신호, 상기 발광2신호, 상기 선택신호는 로직로우전압을 갖고, 상기 제1, 제3 및 제6트랜지스터는 턴-온 되고, 상기 제4 및 제5트랜지스터는 턴-오프 되고,
    상기 제4구간 동안, 상기 게이트1신호, 상기 게이트2신호, 상기 선택신호는 로직로우전압을 갖고, 상기 발광1신호, 상기 발광2신호는 로직하이전압을 갖고, 상기 제1, 제3, 제6트랜지스터는 턴-오프 되고, 상기 제4 및 제5트랜지스터는 턴-온 되는 유기발광다이오드 표시장치.
  6. 제 3 항에 있어서,
    상기 제1 내지 제6트랜지스터 중 적어도 하나는 산화물 반도체 박막트랜지스터인 유기발광다이오드 표시장치.
  7. 제 1 항에 있어서,
    상기 오프셋신호는 상기 데이터신호의 최고값의 0% 초과 100% 미만인 유기발광다이오드 표시장치.
  8. 제 1 항에 있어서,
    상기 게이트구동부는 상기 표시패널의 양측에 배치되는 제1 및 제2게이트구동부를 포함하고,
    상기 제1게이트구동부는, 상기 게이트1신호를 생성하는 게이트1신호 블록 및 상기 게이트2신호를 생성하는 게이트2신호 블록을 포함하고,
    상기 제2게이트구동부는, 상기 발광1신호를 생성하는 발광1신호 블록 및 상기 발광2신호를 생성하는 발광2신호 블록을 포함하는 유기발광다이오드 표시장치.
  9. 제 8 항에 있어서,
    상기 게이트1신호 블록이 상기 게이트2신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 게이트2신호 블록이 상기 게이트1신호 블록보다 상기 표시패널로부터 더 멀리 배치되고,
    상기 발광1신호 블록이 상기 발광2신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 발광2신호 블록이 상기 발광1신호 블록보다 상기 표시패널로부터 더 멀리 배치되는 유기발광다이오드 표시장치.
  10. 제 1 항에 있어서,
    상기 게이트구동부는 상기 표시패널의 양측에 배치되는 제1 및 제2게이트구동부를 포함하고,
    상기 제1게이트구동부는, 상기 게이트1신호를 생성하는 게이트1신호 블록 및 상기 발광1신호를 생성하는 발광1신호 블록을 포함하고,
    상기 제2게이트구동부는, 상기 게이트2신호를 생성하는 게이트2신호 블록 및 상기 발광2신호를 생성하는 발광2신호 블록을 포함하는 유기발광다이오드 표시장치.
  11. 제 10 항에 있어서,
    상기 게이트1신호 블록이 상기 발광1신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 발광1신호 블록이 상기 게이트1신호 블록보다 상기 표시패널로부터 더 멀리 배치되고,
    상기 게이트2신호 블록이 상기 발광2신호 블록보다 상기 표시패널로부터 더 멀리 배치되거나 상기 발광2신호 블록이 상기 게이트2신호 블록보다 상기 표시패널로부터 더 멀리 배치되는 유기발광다이오드 표시장치.
  12. 제 1 항에 있어서,
    상기 게이트구동부는 상기 표시패널의 양측에 배치되는 제1 및 제2게이트구동부를 포함하고,
    상기 제1 및 제2게이트구동부 각각은, 상기 게이트1신호를 생성하는 게이트1신호 블록, 상기 게이트2신호를 생성하는 게이트2신호 블록, 상기 발광1신호를 생성하는 발광1신호 블록 및 상기 발광2신호를 생성하는 발광2신호 블록을 포함하는 유기발광다이오드 표시장치.
  13. 타이밍제어부가 영상데이터, 데이터제어신호 및 게이트제어신호를 생성하는 단계와;
    데이터구동부가 상기 영상데이터와 상기 데이터제어신호를 이용하여 데이터신호를 생성하고, 오프셋신호, 고전위신호 및 상기 데이터신호를 이용하여 먹스신호를 생성하는 단계와;
    게이트구동부가 상기 게이트제어신호를 이용하여 게이트1신호, 게이트2신호, 발광1신호 및 발광2신호를 생성하는 단계와;
    표시패널이 상기 데이터신호, 상기 먹스신호, 상기 게이트1신호, 상기 게이트2신호, 상기 발광1신호 및 상기 발광2신호를 이용하여 영상을 표시하는 단계
    를 포함하고,
    상기 먹스신호는, 상기 고전위신호이거나 상기 데이터신호 및 상기 오프셋신호의 합인 유기발광다이오드 표시장치의 구동방법.
  14. 제 13 항에 있어서,
    상기 데이터구동부가 상기 데이터신호와 상기 먹스신호를 생성하는 단계는,
    감마부가 상기 데이터신호를 출력하여 상기 표시패널의 데이터배선에 공급하는 단계와;
    오프셋부가 상기 오프셋신호를 출력하는 단계와;
    고전위부가 상기 고전위신호를 출력하는 단계와;
    가산부가 상기 데이터신호 및 상기 오프셋신호의 합을 출력하는 단계와;
    먹스부가 선택신호에 따라 상기 고전위신호와 상기 데이터신호 및 상기 오프셋신호의 합 중 하나를 선택하여 상기 먹스신호로 상기 표시패널의 파워배선에 공급하는 단계
    를 포함하는 유기발광다이오드 표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 표시패널은 다수의 부화소를 포함하고,
    상기 다수의 부화소 각각은, 스토리지 커패시터, 제1 내지 제6트랜지스터, 발광다이오드를 포함하고,
    상기 표시패널이 상기 영상을 표시하는 단계는,
    제1구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호를 상기 제4 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가하고, 초기전압을 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가하는 단계와;
    제2구간 동안, 상기 데이터신호 및 상기 오프셋신호의 합인 상기 먹스신호를 상기 제4트랜지스터를 통하여 상기 제2트랜지스터의 드레인전극에 인가하는 단계와;
    제3구간 동안, 상기 데이터신호를 상기 제1, 제2 및 제3트랜지스터를 통하여 상기 제2트랜지스터의 게이트전극에 인가하고, 상기 초기전압을 상기 제6트랜지스터를 통하여 상기 발광다이오드의 양극에 인가하는 단계와;
    제4구간 동안, 상기 고전위신호인 상기 먹스신호를 상기 제4, 제2 및 제5트랜지스터를 통하여 상기 발광다이오드의 양극에 인가하는 단계
    를 포함하는 유기발광다이오드 표시장치의 구동방법.
KR1020230011820A 2023-01-30 2023-01-30 먹스부를 포함하는 표시장치 및 그 구동방법 KR20240119586A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020230011820A KR20240119586A (ko) 2023-01-30 2023-01-30 먹스부를 포함하는 표시장치 및 그 구동방법
CN202410088860.9A CN118411953A (zh) 2023-01-30 2024-01-22 具有复用部的显示装置及其驱动方法
US18/421,591 US20240265881A1 (en) 2023-01-30 2024-01-24 Display Device Having Mux Part and Method of Driving the Same
EP24154584.7A EP4407595A1 (en) 2023-01-30 2024-01-30 Display device having mux part and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230011820A KR20240119586A (ko) 2023-01-30 2023-01-30 먹스부를 포함하는 표시장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20240119586A true KR20240119586A (ko) 2024-08-06

Family

ID=89771897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230011820A KR20240119586A (ko) 2023-01-30 2023-01-30 먹스부를 포함하는 표시장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US20240265881A1 (ko)
EP (1) EP4407595A1 (ko)
KR (1) KR20240119586A (ko)
CN (1) CN118411953A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
US10902777B1 (en) * 2019-07-08 2021-01-26 Apple Inc. Adaptive parking voltage tuning to optimize display front-of-screen with dynamic supply voltage
US11417257B2 (en) * 2019-12-26 2022-08-16 Lg Display Co., Ltd. Display device
KR102493747B1 (ko) 2021-07-14 2023-02-06 에이치플러스에코 주식회사 시트파일 시공방법

Also Published As

Publication number Publication date
EP4407595A1 (en) 2024-07-31
CN118411953A (zh) 2024-07-30
US20240265881A1 (en) 2024-08-08

Similar Documents

Publication Publication Date Title
KR102449131B1 (ko) 유기발광 표시장치
US11899863B2 (en) Organic light emitting diode display device including touch sensor and manufacturing method of same
CN111326673B (zh) 显示装置
JP2022013773A (ja) 表示装置
KR102579307B1 (ko) 유기 발광 표시 장치
JP7510483B2 (ja) 有機電界発光表示装置
KR20240119586A (ko) 먹스부를 포함하는 표시장치 및 그 구동방법
KR20240119585A (ko) 가변 스트레스구간을 갖는 표시장치 및 그 구동방법
US20240221684A1 (en) Display Device
US20240260352A1 (en) Display device
US20240224621A1 (en) Display device
US20240237403A9 (en) Light emitting display device
US20240172512A1 (en) Light emitting display device
US20240242672A1 (en) Display device
KR20240120074A (ko) 잔상 보상부를 포함하는 표시장치 및 그 구동방법
US20230217768A1 (en) Display device
KR20240120107A (ko) 발광표시장치
KR20240079709A (ko) 발광 표시 장치
KR20240120519A (ko) 표시 장치
KR20240120075A (ko) 개선된 응답특성을 갖는 표시장치 및 그 구동방법
KR20240117204A (ko) 표시 장치
KR20240079385A (ko) 발광 표시 장치
KR20240104883A (ko) 발광 표시 장치
KR20240079389A (ko) 발광 표시 장치
KR20240002841A (ko) 표시 장치