KR20240107947A

KR20240107947A - 표시 장치

Info

Publication number: KR20240107947A
Application number: KR1020220191053A
Authority: KR
Inventors: 최동철; 나인엽
Original assignee: 엘지디스플레이 주식회사
Priority date: 2022-12-30
Filing date: 2022-12-30
Publication date: 2024-07-09
Also published as: CN118284218A; US20240224708A1

Abstract

본 발명의 일 실시예에 따른 표시 장치는, 복수의 서브 화소를 포함하는 기판, 기판 상에 배치되고, 트렌치가 배치되는 돌출부 및 베이스부를 갖는 오버 코팅층, 복수의 서브 화소 각각과 대응되도록 배치되고, 베이스부 및 돌출부의 일부를 덮도록 배치되는 애노드, 애노드의 일부 상에 배치되는 뱅크, 애노드 및 뱅크 상에 배치되는 유기층, 유기층 상에 배치되는 캐소드 및 트렌치의 측면에 배치되는 제1 트렌치 전극 및 제2 트렌치 전극을 포함한다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 휘도 시야각 개선과 동시에 누설 전류를 최소화할 수 있는 표시 장치에 관한 것이다.

현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.

이러한 다양한 표시 장치 중, 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각(viewing angle), 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.

본 발명이 해결하고자 하는 과제는 측면 거울 형상의 애노드를 이용하여 유기 발광 소자의 광효율을 증가시킬 수 있는 표시 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 표시 장치 구동 시, 누설 전류를 최소화할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 측면 거울 형상의 애노드를 이용하여 발광 표시 장치의 광 추출 효율을 향상시킬 수 있고 소비 전력을 개선할 수 있다.

본 발명은 복수의 서브 화소 사이에 복수의 트렌치 전극을 배치하고 누설 전류와 반대 방향의 전류를 형성하여, 누설 전류를 최소화할 수 있는 표시 장치

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 복수의 트렌치 전극 및 제어부를 나타낸 평면도이다.
도 2b는 도 1의 IIb'에 따른 표시 장치의 확대 평면도이다.
도 3은 도 2b의 III-III'에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 복수의 서브 화소의 발광에 따른 복수의 트렌치 전극의 작동을 설명하기 위한 타이밍 다이어그램이다.
도 5a는 본 발명의 다른 실시예에 따른 표시 장치의 복수의 트렌치 전극 및 제어부를 나타낸 평면도이다.
도 5b는 본 발명의 다른 실시예에 따른 표시 장치의 하나의 서브 화소의 확대 평면도이다.
도 5c는 도 5b의 Vc-Vc'에 따른 표시 장치의 단면도이다.
도 5d는 도 5b의 Vd-Vd'에 따른 표시 장치의 단면도이다.
도 5e는 도 5b의 Ve-Ve'에 따른 표시 장치의 단면도이다.
도 6a는 본 발명의 또 다른 실시예에 따른 표시 장치의 복수의 트렌치 전극 및 제어부를 나타낸 평면도이다.
도 6b는 본 발명의 또 다른 실시예에 따른 표시 장치의 하나의 서브 화소의 확대 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이다.

도 1을 참조하면, 표시 장치(100)는 기판(110)을 포함한다. 표시 장치(100)는 탑 에미션(top emission) 방식의 표시 장치로 구현될 수 있으나, 이에 제한되지 않는다.

기판(110)은 표시 장치(100)의 여러 구성요소들을 지지하고 보호하기 위한 기판이다. 기판(110)은 유리 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(polyimide; PI)로 이루어질 수 있다. 그러나, 이에 제한되는 것은 아니다.

기판(110)은 표시 영역(A/A) 및 비표시 영역(N/A)을 포함한다.

표시 영역(A/A)은 표시 장치(100)에서 영상이 표시되는 영역으로서, 표시 영역(A/A)에서는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들이 배치될 수 있다. 예를 들어, 표시 소자는 제1 전극, 유기층 및 제2 전극을 포함하는 발광 소자로 구성될 수 있다. 또한, 표시 소자를 구동하기 위한 트랜지스터, 커패시터, 배선 등과 같은 다양한 구동 소자가 표시 영역(A/A)에 배치될 수 있다.

표시 영역(A/A)에는 복수의 서브 화소(SP)가 포함될 수 있다. 서브 화소(SP)는 화면을 구성하는 최소 단위로, 복수의 서브 화소(SP) 각각은 발광 소자 및 구동 회로를 포함할 수 있다. 복수의 서브 화소(SP) 각각은 서로 다른 파장의 광을 발광할 수 있다. 복수의 서브 화소는 서로 다른 색상을 발광하는 제1 내지 제3 서브 화소를 포함할 수 있다. 예를 들어, 복수의 서브 화소(SP)는 제1 서브 화소인 적색 서브 화소(SPR), 제2 서브 화소인 녹색 서브 화소(SPG) 및 제3 서브 화소인 청색 서브 화소(SPB)를 포함할 수 있다. 또한, 복수의 서브 화소(SP)는 백색 서브 화소를 더 포함할 수도 있다.

서브 화소(SP)의 구동 회로는 발광 소자의 구동을 제어하기 위한 회로이다. 예를 들면, 구동 회로는 트랜지스터 및 커패시터를 포함하여 구성될 수 있으나, 이에 제한되는 것은 아니다.

비표시 영역(N/A)은 영상이 표시되지 않는 영역으로서, 표시 영역(A/A)에 배치된 복수의 서브 화소(SP)를 구동하기 위한 다양한 구성요소들이 배치될 수 있다. 예를 들어, 복수의 서브 화소(SP)의 구동을 위한 신호를 공급하는 구동 IC, 플렉서블 필름 등이 배치될 수도 있다.

비표시 영역(N/A)은 도 1에 도시된 바와 같이 표시 영역(A/A)을 둘러싸는 영역일 수 있다. 그러나, 이에 제한되지 않는다. 예를 들면, 비표시 영역(N/A)은 표시 영역(A/A)에서 연장되는 영역일 수도 있다.

도 2a는 본 발명의 일 실시예에 따른 표시 장치의 복수의 트렌치 전극 및 제어부를 나타낸 평면도이다. 도 2b는 도 1의 IIb'에 따른 표시 장치의 확대 평면도이다. 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중, 도 2a에서는 제어부(CP) 및 복수의 트렌치 전극(TE)만을 도시하였으며, 도 2b에서는 복수의 서브 화소(SP) 및 복수의 트렌치 전극(TE)만을 도시하였다.

도 2a 및 도 2b를 참조하면, 기판(110)에는 복수의 서브 화소(SP), 복수의 트렌치 전극(TE) 및 제어부(CP)가 배치된다.

복수의 트렌치 전극(TE)은 복수의 서브 화소(SP) 사이에 배치된다. 구체적으로, 복수의 트렌치 전극(TE)은 서로 다른 색상을 발광하고, 서로 인접하게 배치된 서브 화소(SP) 사이에 배치된다. 복수의 트렌치 전극(TE)은 복수의 서브 화소 사이에 각각 한 쌍이 배치될 수 있다. 이에, 하나의 서브 화소(SP)에 서로 다른 색상을 발광하는 서브 화소(SP)가 n개 배치될 때, 하나의 서브 화소(SP)에는 복수의 트렌치 전극(TE)가 2n개 배치될 수 있다.

예를 들어, 도 2b와 같이, 복수의 서브 화소(SP)가 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)를 포함할 경우, 적색 서브 화소(SPR)와 녹색 서브 화소(SPG) 사이에는 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)이 배치되고, 녹색 서브 화소(SPG)와 청색 서브 화소(SPB) 사이에는 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)이 배치되고, 청색 서브 화소(SPB)와 적색 서브 화소(SPR) 사이에는 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)이 배치된다.

도 2b를 참조하면, 한 쌍의 트렌치 전극(TE)은 복수의 서브 화소(SP) 사이에서 각각 어느 하나의 서브 화소(SP)와 인접하게 배치된다. 예를 들어, 제1 트렌치 전극(TE1)은 적색 서브 화소(SPR)와 녹색 서브 화소(SPG) 사이에서 적색 서브 화소(SPR)에 인접하게 배치되고, 제2 트렌치 전극(TE2)은 적색 서브 화소(SPR)와 녹색 서브 화소(SPG)에서 녹색 서브 화소(SPG)에 인접하게 배치된다.

복수의 트렌치 전극(TE)은 제어부(CP)에 연결된다. 제어부(CP)는 트렌치 전극(TE)에 전원을 전달한다. 제어부(CP)는 기판(110)의 일단에 배치되고 비표시 영역(N/A)에 배치된다. 제어부(CP)는, 예를 들어, 비표시 영역(N/A)에 배치된 구동 IC 또는 타이밍 컨트롤러에 배치될 수 있으나, 제어부가 배치되는 위치는 이에 제한되지 않는다.

도 3을 참조하면, 표시 장치(100)는 기판(110), 트랜지스터(120), 제1 오버 코팅층(130), 보조 전극(140), 제2 오버 코팅층(150), 발광 소자(160), 복수의 트렌치 전극(TE1, TE2), 뱅크(170) 및 봉지부(180)를 포함한다.

기판(110) 상에는 버퍼층(111)이 배치된다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 할 수 있다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층, 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 트랜지스터(120)의 구조 및 타입 등에 기초하여 생략될 수도 있다.

트랜지스터(120)는 버퍼층(111) 상에 배치된다. 트랜지스터(120)는 표시 영역(A/A)의 발광 소자(160)를 구동하기 위한 구동 소자로 사용될 수 있다. 트랜지스터(120)는 액티브층(121), 게이트 전극(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다. 도 2에 도시된 트랜지스터(120)는 구동 트랜지스터이고, 게이트 전극(122)이 액티브층(121) 상에 배치되는 탑 게이트(top gate) 구조의 박막 트랜지스터이다. 다만, 이에 제한되지 않고, 트랜지스터(120)는 바텀 게이트(bottom gate) 구조의 트랜지스터로 구현될 수도 있다.

액티브층(121)은 버퍼층(111) 상에 배치된다. 액티브층(121)은 트랜지스터(120) 구동 시 채널이 형성되는 영역이다. 액티브층(121)은 산화물(oxide) 반도체로 형성될 수도 있고, 비정질 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 또는 유기물(organic) 반도체 등으로 형성될 수 있다.

액티브층(121) 상에는 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 액티브층(121)과 게이트 전극(122)을 전기적으로 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(112)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층, 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.

게이트 절연층(112)에는 소스 전극(123) 및 드레인 전극(124) 각각이 액티브층(121)의 소스 영역 및 드레인 영역 각각에 컨택하기 위한 컨택홀이 형성된다. 게이트 절연층(112)은 도 2에 도시된 바와 같이 기판(110) 전면에 걸쳐 형성될 수도 있고, 게이트 전극(122)과 동일한 폭을 갖도록 패터닝될 수도 있으나, 이에 한정되는 것은 아니다.

게이트 전극(122)은 게이트 절연층(112) 상에 배치된다. 게이트 전극(122)은 액티브층(121)의 채널 영역과 중첩하도록 게이트 절연층(112) 상에 배치된다. 게이트 전극(122)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.

게이트 전극(122) 상에는 층간 절연층(113)이 배치된다. 층간 절연층(113)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층, 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다. 층간 절연층(113)에는 소스 전극(123) 및 드레인 전극(124) 각각이 액티브층(121)의 소스 영역 및 드레인 영역 각각에 컨택하기 위한 컨택홀이 형성된다.

소스 전극(123) 및 드레인 전극(124)은 층간 절연층(113) 상에 배치된다. 소스 전극(123) 및 드레인 전극(124)은 동일 층에서 이격되어 배치된다. 소스 전극(123) 및 드레인 전극(124)은 게이트 절연층(112) 및 층간 절연층(113)의 컨택홀을 통해 액티브층(121)과 전기적으로 연결된다. 소스 전극(123) 및 드레인 전극(124)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있으나, 이에 제한되는 것은 아니다.

도 3에서는 표시 장치(100)에 포함되는 다양한 트랜지스터(120) 중 구동 트랜지스터만을 도시하였으나, 스위칭 트랜지스터 등과 같은 다른 트랜지스터들도 배치될 수도 있다.

제1 오버 코팅층(130)은 층간 절연층(113) 및 트랜지스터(120) 상에 배치된다. 제1 오버 코팅층(130)은 트랜지스터(120)를 보호하고, 트랜지스터(120)의 상부를 평탄화하기 위한 절연층이다. 제1 오버 코팅층(130)에는 트랜지스터(120)의 소스 전극(123)을 노출시키기 위한 컨택홀이 형성된다. 도 3에서는 제1 오버 코팅층(130)에 소스 전극(123)을 노출시키기 위한 컨택홀이 형성되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 예를 들면, 제1 오버 코팅층(130)에 드레인 전극(124)을 노출시키기 위한 컨택홀이 형성될 수도 있다.

제1 오버 코팅층(130)은 아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 폴리페닐렌설파이드계 수지, 벤조사이클로부텐 및 포토레지스트 중 하나로 형성될 수 있으나, 이에 제한되지 않는다.

한편, 제1 오버 코팅층(130) 하부에는 층간 절연층(113)과 트랜지스터(120)를 커버하는 패시베이션층이 더 배치될 수도 있다. 패시베이션층은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층, 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.

보조 전극(140)은 제1 오버 코팅층(130) 상에 배치된다. 보조 전극(140)은 트랜지스터(120)와 발광 소자(160)를 전기적으로 연결하는 역할을 할 수 있다. 보조 전극(140)은 제1 오버 코팅층(130)에 형성된 컨택홀을 통해 트랜지스터(120)의 소스 전극(123)과 전기적으로 연결된다. 보조 전극(140)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

제2 오버 코팅층(150)은 제1 오버 코팅층(130) 상에 배치된다. 제2 오버 코팅층(150)은 제1 오버 코팅층(130)과 보조 전극(140)의 상부를 평탄화하기 위한 절연층이다. 제2 오버 코팅층(150)에는 보조 전극(140)을 노출시키기 위한 컨택홀이 형성된다.

제2 오버 코팅층(150)은 아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 폴리페닐렌설파이드계 수지, 벤조사이클로부텐 및 포토레지스트 중 하나로 형성될 수 있으나, 이에 제한되지 않는다.

제2 오버 코팅층(150)은 베이스부(151)와 복수의 돌출부(152)를 포함한다. 베이스부(151)와 복수의 돌출부(152)는 도 3에 도시된 바와 같이 일체로 이루어질 수 있다. 예를 들어, 베이스부(151)와 복수의 돌출부(152)는 동일한 물질로 이루어져 동시에 동일한 공정, 예를 들어, 마스크 공정을 통해 형성될 수 있으나, 이에 제한되는 것은 아니다.

베이스부(151)는 제1 오버 코팅층(130) 상에 배치된다. 베이스부(151)의 상면은 기판(110)과 평행한 면을 갖는다. 이에, 베이스부(151)는 하부에 배치된 구성요소로 인해 발생할 수 있는 단차를 평탄화할 수 있다.

복수의 돌출부(152)는 베이스부(151) 상에 배치된다. 복수의 돌출부(152)는 베이스부(151)와 일체로 형성되어 베이스부(151)로부터 돌출된 형상을 갖는다. 다만, 이에 제한되지 않고, 복수의 돌출부(152)는 베이스부(151)과 서로 별개로 형성될 수도 있다. 즉, 상면이 평탄한 베이스부(151)가 먼저 형성된 후, 베이스부(151)의 상면 상에 복수의 돌출부를 별도로 형성할 수 있다. 복수의 돌출부(152)는 하면보다 상면이 더 작은 형상을 가질 수 있으나, 이에 제한되는 것은 아니다.

복수의 돌출부(152) 각각은 상면 및 측면을 포함한다. 돌출부(152)의 상면은 돌출부(152)에서 최상부에 위치하는 면으로, 베이스부(151) 또는 기판(110)과 실질적으로 평행한 면일 수 있다. 돌출부(152)의 측면은 돌출부(152)의 상면과 베이스부(151)를 연결하는 면일 수 있다. 돌출부(152)의 측면은 상면에서 베이스부(151)를 향하여 경사진 형상을 가질 수 있다.

제2 오버 코팅층(150) 상에 발광 소자(160) 및 복수의 트렌치 전극(TE1, TE2)이 배치된다.

발광 소자(160)는 트랜지스터(120)의 소스 전극(123)과 전기적으로 연결된 제1 전극(161), 제1 전극(161) 상에 배치된 유기층(162) 및 유기층(162) 상에 형성된 제2 전극(163)을 포함한다.

제1 전극(161)은 복수의 서브 화소(SP) 각각과 대응되도록 배치된다. 제1 전극(161)은 베이스부(151) 및 복수의 돌출부(152)를 덮도록 배치된다. 제1 전극(161)은 평탄화층의 베이스부(151) 및 복수의 돌출부(152)의 형상을 따라 배치될 수 있다. 구체적으로, 제1 전극(161)은 돌출부(152)가 배치되지 않은 베이스부(151)의 상면 및 복수의 돌출부(152)의 측면에 배치될 수 있다. 즉, 제1 전극(161)은 베이스부(151) 및 돌출부(152)의 형상을 따라 배치된다. 또한, 제1 전극(161)은 복수의 돌출부(152)의 상면 중 일부 영역에도 형성될 수 있다.

제1 전극(161)은 발광 소자(160)의 애노드일 수 있다. 제1 전극(161)은 제2 오버 코팅층(150)에 형성된 컨택홀을 통해 보조 전극(140)과 전기적으로 연결된다. 제1 전극(161)은 보조 전극(140)을 통해 트랜지스터(120)의 소스 전극(123)과 전기적으로 연결될 수 있다. 그러나, 트랜지스터(120)의 종류, 구동 회로의 설계 방식 등에 따라 제1 전극(161)은 트랜지스터(120)의 드레인 전극(124)과 전기적으로 연결되도록 구성될 수도 있다.

도 3에서는 제1 전극(161)이 단일층으로 도시되었으나, 제1 전극(161)은 다중층으로 구성될 수 있다. 예를 들어, 제1 전극(161)은 유기층(162)에서 발광된 광을 제2 전극(163) 측으로 반사시키기 위한 반사층 및 유기층(162)에 정공을 공급하기 위한 투명 도전층을 포함할 수 있다.

반사층은 제2 오버 코팅층(150) 상에 배치되어 발광 소자(160)에서 발광된 광을 상부로 반사시킬 수 있다. 발광 소자(160)의 유기층(162)에서 생성된 광은 상부로만 발광되지 않고, 측부로도 발광될 수 있다. 측부로 발광된 광은 표시 장치(100) 내부로 향하게 되고, 전반사에 의해 표시 장치(100) 내부에 갇힐 수 있으며, 나아가 표시 장치(100) 내부의 방향으로 진행하다 소멸될 수도 있다. 이에, 반사층은 유기층(162)의 하부에서 복수의 돌출부(152)의 측부를 덮도록 배치되어, 유기층(162)의 측부로 진행하는 광의 진행 방향을 정면 방향으로 바꾸어 줄 수 있다.

반사층은 금속 물질로 이루어질 수 있고, 예를 들어, 알루미늄(Al), 은(Ag), 구리(Cu), 마그네슘-은 합금(Mg:Ag) 등과 같은 금속 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니다.

투명 도전층은 반사층 상에 배치된다. 투명 도전층은 유기층(162)에 정공을 공급하기 위하여 일함수가 높은 도전성 물질로 이루어질 수 있다. 예를 들어, 투명 도전층은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

제1 전극(161)과 동일층에 복수의 트렌치 전극(TE1, TE2)이 배치된다. 복수의 트렌치 전극(TE1, TE2)은 제1 전극(161)과 동일 물질로 이루어진다. 복수의 트렌치 전극(TE1, TE2)은 제2 오버 코팅층(150)에 배치된 트렌치의 측면에 배치된다.

한 쌍의 트렌치 전극(TE)은 복수의 서브 화소(SP) 사이에서 각각 어느 하나의 서브 화소(SP)와 인접하게 배치된다. 예를 들어, 제1 트렌치 전극(TE1)은 적색 서브 화소(SPR)와 녹색 서브 화소(SPG) 사이에서 적색 서브 화소(SPR)에 인접하게 배치되고, 제2 트렌치 전극(TE2)은 적색 서브 화소(SPR)와 녹색 서브 화소(SPG)에서 녹색 서브 화소(SPG)에 인접하게 배치된다.

제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2) 사이에는 유기층(162) 및 제2 전극(163)이 배치되고, 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)은 유기층(162)과 접하도록 배치된다.

복수의 트렌치 전극(TE)은 복수의 서브 화소(SP) 사이에서 발생하는 누설 전류의 이동을 저감시키기 위한 구성이다. 예를 들어, 한 쌍의 트렌치 전극(TE)은 복수의 서브 화소(SP) 사이에서 발생하는 누설 전류가 이동하는 방향과 반대 방향의 전기장을 형성시킬 수 있다.

예를 들어, 도 3과 같이, 적색 서브 화소(SPR)와 녹색 서브 화소(SPG) 사이에 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)이 배치된 경우, 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)은 적색 서브 화소(SPR)의 구동 시 인접한 녹색 서브 화소(SPG)로 흐르는 누설 전류와 반대 방향의 전기장을 형성하도록 구성된다. 다만, 이에 대한 구체적인 설명은 도 4를 참조하여 후술하기로 한다.

뱅크(170)는 제2 오버 코팅층(150), 제1 전극(161) 및 복수의 트렌치 전극(TE) 상에 배치된다. 뱅크(170)는 서로 인접한 서브 화소(SP)를 구분하기 위한 절연층이다. 뱅크는(170)는 제1 전극(161)의 일부를 오픈시키도록 배치되어 개구 영역을 형성할 수 있으며, 뱅크 (170)는 제1 전극(161)의 일부를 커버하는 비개구 영역을 형성하여 발광 영역과 비발광 영역을 정의할 수 있다.

뱅크(170)는 무기물로 이루어질 수 있다. 예를 들어, 뱅크(170)는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층, 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다. 다만, 이에 제한되지 않고, 뱅크층(170)이 유기물로 이루어질 수도 있다.

유기층(162)은 제1 전극(161) 및 뱅크(170) 상에 배치된다. 예를 들면, 유기층(162)은 발광 영역(EA)에서는 제1 전극(161) 상에 배치되고, 비발광 영역(NEA)에서는 뱅크(170) 상에 배치된다. 유기층(162)은 제1 전극(161) 및 뱅크(170)의 형상을 따라 배치될 수 있다. 유기층(162)은 발광층 및 공통층을 포함한다.

발광층은 특정 색상의 광을 발광하기 위한 유기층이다. 복수의 서브 화소(SP) 각각에 서로 다른 발광층이 배치될 수도 있고, 복수의 서브 화소(SP) 전체에 동일한 발광층이 배치될 수도 있다. 예를 들어, 복수의 서브 화소(SP) 각각에 서로 다른 발광층이 배치된 경우, 적색 서브 화소(SPR)에는 적색 발광층이 배치되고, 녹색 서브 화소(SPG)에는 녹색 발광층이 배치되며, 청색 서브 화소(SPB)에는 청색 발광층이 배치될 수 있다. 복수의 서브 화소(SP) 전체에 걸쳐 발광층이 동일한 층으로 형성된 경우, 발광층으로부터의 광은 별도의 광변환층, 컬러 필터 등을 통해 다양한 색상의 광으로 변환될 수도 있다.

공통층은 발광층의 발광 효율을 개선하기 위해 배치되는 유기층이다. 공통층은 복수의 서브 화소(SP)에 걸쳐 동일한 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 공통층은 동일한 물질로 동일 공정을 통해 동시에 형성될 수 있다. 공통층은 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 및 전하 생성층 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.

한편, 유기층(162)은 각각의 발광층을 포함하며 각각 발광하도록 구성된 복수의 발광부가 적층되어 구성될 수도 있다. 예를 들어, 각각의 발광부는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함하고, 이웃하는 발광부 사이에 복수의 발광부에 전하를 공급하는 전하 생성층이 배치된다. 이에, 유기층(162)에서는 복수의 발광부 각각에서 발광되는 광이 혼합된 광이 발광될 수도 있으나, 이에 제한되지 않는다.

제2 전극(163)은 유기층(162) 상에 배치된다. 제2 전극(163)은 유기층(162)의 형상을 따라 배치될 수 있다. 제2 전극(163)은 유기층(162)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 제2 전극(163)은 발광 소자(160)의 캐소드일 수 있다. 제2 전극(163)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 제2 전극(163)은 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 신호를 공급받을 수 있다.

발광 소자(160) 상에는 수분에 취약한 발광 소자(160)를 수분에 노출되지 않도록 보호하기 위한 봉지부(180)가 형성될 수 있다. 봉지부(180)는 외부로부터 발광 표시 장치(100) 내부로 침투하는 산소와 수분을 차단할 수 있다. 예를 들어, 발광 표시 장치(100)가 수분이나 산소에 노출되면 발광 영역이 축소되는 픽셀 수축 현상이 나타나거나 발광 영역 내 흑점이 발생하는 문제가 발생할 수 있다. 이에 봉지부(180)는 산소와 수분을 차단하여 발광 표시 장치(100)를 보호한다. 예를 들어, 봉지부(180)는 무기층과 유기층이 교대 적층된 구조를 가질 수 있으나, 이에 제한되지 않는다.

도 3을 참조하면, 봉지부(180)는 제1 봉지층(181), 이물 커버층(182) 및 제2 봉지층(183)을 포함한다.

제1 봉지층(181)은 제2 전극(163) 상에 배치되어 수분이나 산소의 침투를 억제할 수 있다. 제1 봉지층(181)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제1 봉지층(181)은 이물 커버층(182)보다 굴절률이 큰 물질로 이루어질 수 있다.

이물 커버층(182)은 제1 봉지층(181) 상에 배치되어 표면을 평탄화한다. 또한 이물 커버층(182)은 제조 공정 상 발생할 수 있는 이물 또는 파티클을 커버할 수 있다. 이물 커버층(182)은 유기물, 예를 들어, 실리콘옥시카본(SiOxCz), 아크릴 또는 에폭시 계열의 레진(Resin) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.

제2 봉지층(183)은 이물 커버층(182) 상에 배치되고, 제1 봉지층(181)과 같이 수분이나 산소의 침투를 억제할 수 있다. 제2 봉지층(183)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiNxOy), 실리콘 산화물(SiOx) 또는 산화알루미늄(AlyOz) 등과 같은 무기물로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 제2 봉지층(183)은 제1 봉지층(181)과 동일한 물질로 이루어질 수도 있고, 상이한 물질로 이루어질 수도 있다.

도 4는 본 발명의 일 실시예에 따른 표시 장치의 복수의 서브 화소의 발광에 따른 복수의 트렌치 전극의 작동을 설명하기 위한 타이밍 다이어그램이다. 도 4는 각 서브 화소(SPR, SPG, SPB)의 발광 시 복수의 트렌치 전극(TE1, TE2, TE3, TE4, TE5, TE6)의 전위를 설명하기 위한 신호 파형도이다.

도 2b를 함께 참조하면, 복수의 서브 화소(SP)는 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)를 포함하고, 적색 서브 화소(SPR)와 녹색 서브 화소(SPG) 사이에는 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)이 배치되고, 녹색 서브 화소(SPG)와 청색 서브 화소(SPB) 사이에는 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)이 배치되고, 청색 서브 화소(SPB)와 적색 서브 화소(SPR) 사이에는 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)이 배치된다.

복수의 트렌치 전극(TE)은 복수의 서브 화소(SP) 사이에서 발생하는 누설 전류의 이동을 저감시키기 위한 구성이다. 예를 들어, 한 쌍의 트렌치 전극(TE)은 복수의 서브 화소(SP) 사이에서 발생하는 누설 전류가 이동하는 방향과 반대 방향의 전기장을 형성시킬 수 있다. 이에, 복수의 트렌치 전극(TE)은 누설 전류의 흐름을 방해하여 누설 전류를 저감시킬 수 있다.

도 4를 참조하면, 서로 인접한 적색 서브 화소(SPR) 및 녹색 서브 화소(SPG) 중 적색 서브 화소(SPR)가 발광하는 경우, 제1 트렌치 전극(TE1)의 전위가 제2 트렌치 전극(TE2)의 전위보다 작을 수 있다. 이에, 제2 트렌치 전극(TE2)으로부터 제1 트렌치 전극(TE1)으로 이동하는 방향으로 전기장이 형성되고, 적색 서브 화소(SPR)로부터 녹색 서브 화소(SPG)로의 누설 전류가 이동하는 것이 저감될 수 있다.

그리고, 서로 인접한 적색 서브 화소(SPR) 및 녹색 서브 화소(SPG) 중 녹색 서브 화소(SPG)가 발광하는 경우, 제1 트렌치 전극(TE1)의 전위는 제2 트렌치 전극(TE2)의 전위보다 클 수 있다. 이에, 제1 트렌치 전극(TE1)으로부터 제2 트렌치 전극(TE2)으로 이동하는 방향으로 전기장이 형성되고, 녹색 서브 화소(SPG)로부터 적색 서브 화소(SPR)로 누설 전류가 이동하는 것이 저감될 수 있다.

도 4를 참조하면, 서로 인접한 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB) 중 녹색 서브 화소(SPG)가 발광하는 경우, 제3 트렌치 전극(TE3)의 전위가 제4 트렌치 전극(TE4)의 전위보다 작을 수 있다. 이에, 제4 트렌치 전극(TE4)으로부터 제3 트렌치 전극(TE3)으로 이동하는 방향으로 전기장이 형성되고, 녹색 서브 화소(SPG)로부터 청색 서브 화소(SPB)로 누설 전류가 이동하는 것이 저감될 수 있다.

그리고, 서로 인접한 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB) 중 청색 서브 화소(SPB)가 발광하는 경우, 제3 트렌치 전극(TE3)의 전위는 제4 트렌치 전극(TE4)의 전위보다 클 수 있다. 이에, 제3 트렌치 전극(TE3)으로부터 제4 트렌치 전극(TE4)으로 이동하는 방향으로 전기장이 형성되고, 청색 서브 화소(SPB)로부터 녹색 서브 화소(SPG)로 누설 전류가 이동하는 것이 저감될 수 있다.

도 4를 참조하면, 서로 인접한 청색 서브 화소(SPB) 및 적색 서브 화소(SPR) 중 청색 서브 화소(SPB)가 발광하는 경우, 제5 트렌치 전극(TE5)의 전위가 제6 트렌치 전극(TE6)의 전위보다 작을 수 있다. 이에, 제6 트렌치 전극(TE6)으로부터 제5 트렌치 전극(TE5)으로 이동하는 방향으로 전기장이 형성되고, 청색 서브 화소(SPB)로부터 적색 서브 화소(SPR)로 누설 전류가 이동하는 것이 저감될 수 있다.

그리고, 서로 인접한 청색 서브 화소(SPB) 및 적색 서브 화소(SPR) 중 적색 서브 화소(SPR)가 발광하는 경우, 제5 트렌치 전극(TE5)의 전위는 제6 트렌치 전극(TE6)의 전위보다 클 수 있다. 이에, 제5 트렌치 전극(TE5)으로부터 제6 트렌치 전극(TE6)으로 이동하는 방향으로 전기장이 형성되고, 적색 서브 화소(SPR)로부터 청색 서브 화소(SPB)로 누설 전류가 이동하는 것이 저감될 수 있다.

본 발명의 일 실시예에 따른 표시 장치(100)는 돌출부(152)를 갖는 제2 오버 코팅층(150)을 사용하여 발광 소자(160)의 광 추출 효율을 향상시킬 수 있다. 예를 들면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제2 오버 코팅층(150)이 베이스부(151) 및 베이스부(151)로부터 돌출된 돌출부(152)로 구성되고, 발광 소자(160)의 제1 전극(161)의 반사층이 베이스부(151) 및 적어도 돌출부(152)의 측면을 덮도록 배치된다. 따라서, 발광 표시 장치(100)의 발광층에서 발광되는 광 중 낮은 출사각으로 출사된 광이 돌출부(152)의 측부에 배치된 제1 전극(161)에 의해 외부로 추출될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제2 오버 코팅층(150)의 측부에 배치된 제1 전극(161)이 측면 거울과 같은 기능을 하여 표시 장치(100) 내에서 손실될 수 있는 광을 외부로 추출시킬 수 있고, 이에 광 추출 효율이 개선되고, 소비 전력이 향상될 수 있다.

본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치하여 표시 장치(100) 구동 시 누설 전류를 최소화할 수 있다.

구체적으로, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치한다. 서브 화소(SP)의 발광 시, 발광하는 서브 화소(SP)와 인접한 트렌치 전극(TE)은 상대적으로 낮은 전위를 갖도록 하여 서브 화소(SP)의 발광 시 발생하는 누설 전류와 반대 방향의 전기장을 형성한다. 예를 들어, 도 3과 같이, 적색 서브 화소(SPR)와 녹색 서브 화소(SPG) 사이에 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)이 배치된 경우, 적색 서브 화소(SPR)의 발광 시, 제1 트렌치 전극(TE1)의 전위는 제2 트렌치 전극(TE2)의 전위보다 낮을 수 있다. 이에 따라, 녹색 서브 화소(SPG)와 인접한 제2 트렌치 전극(TE2)으로부터 제1 트렌치 전극(TE1)을 향하는 방향으로 전기장이 형성될 수 있고, 적색 서브 화소(SPG)의 구동 시 인접한 녹색 서브 화소(SPG)로 흐르는 누설 전류와 반대 방향의 전기장을 형성하도록 구성될 수 있다. 이에, 누설 전류의 흐름을 방해하여 누설 전류를 저감시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치하여 표시 장치(100) 구동 시 누설 전류를 최소화할 수 있다.

한편, 복수의 트렌치 전극(TE)은 복수의 트렌치 전극(TE)의 구동 시, 복수의 트렌치 전극(TE)과 접하는 유기층(162)의 발광층이 발광하지 않도록 다양한 조건으로 구성될 수 있다.

먼저, 복수의 트렌치 전극(TE)의 전위는 제2 전극(163)인 캐소드의 전위보다 낮거나 같을 수 있다. 이에, 복수의 트렌치 전극(TE)이 구동하더라도 복수의 트렌치 전극(TE)으로부터 제2 전극(163)으로는 전류가 흐르지 않게 되므로, 복수의 트렌치 전극(TE)의 구동 시, 유기층(162)의 발광층이 발광하지 않을 수 있다.

이때, 복수의 트렌치 전극(TE)과 제2 전극(163)의 전위 차에 의해 발광 소자(160)가 기능을 상실하는 브레이크 다운(break down)을 방지할 수 있도록, 복수의 트렌치 전극(TE)과 제2 전극(163)의 전위 차는, 발광 소자(160)의 브레이크 다운 전압(breakdown voltage) 보다 낮을 수 있다.

다음으로, 발광 소자(160)의 유기층(162)이 제1 발광층, 제2 발광층 및 복수의 발광층 사이에 배치된 전하 생성층을 포함하는 구조로 배치된 경우, 복수의 트렌치 전극(TE)과 전하 생성층의 전위차는 제1 발광층의 턴 온 전압보다 낮을 수 있다. 이에, 복수의 트렌치 전극(TE)이 구동 시, 복수의 트렌치 전극(TE)으로부터 전하 생성층으로 전류가 흐르더라도, 제1 발광층에는 제1 발광층의 턴 온 전압보다 낮은 전압이 걸리게 되므로, 제1 발광층이 발광하지 않을 수 있다.

도 5a는 본 발명의 다른 실시예에 따른 표시 장치의 복수의 트렌치 전극 및 제어부를 나타낸 평면도이다. 도 5b는 본 발명의 다른 실시예에 따른 표시 장치의 하나의 서브 화소의 확대 평면도이다. 도 5c는 도 5b의 Vc-Vc'에 따른 표시 장치의 단면도이다. 도 5d는 도 5b의 Vd-Vd'에 따른 표시 장치의 단면도이다. 도 5e는 도 5b의 Ve-Ve'에 따른 표시 장치의 단면도이다. 도 5a 내지 도 5e의 표시 장치(500)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 복수의 화소(SP)의 형상 및 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6)이 더 배치된 점을 제외하면 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.

도 5a 내지 도 5e를 참조하면, 하나의 서브 화소(SP)에 포함된 복수의 서브 화소(SP) 각각은 서로 다른 면적으로 배치된다. 예를 들어, 하나의 열에 청색 서브 화소(SPB)가 배치되고, 이웃한 열에 적색 서브 화소(SPR)와 녹색 서브 화소(SPG)가 함께 배치될 수 있다. 그리고, 적색 서브 화소(SPR)와 녹색 서브 화소(SPG)는 동일한 열에서 교대로 배치될 수 있다. 다만, 본 명세서에서는 복수의 서브 화소(SP)가 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)를 포함하는 것으로 설명하였으나, 복수의 서브 화소(SP)의 배치, 개수 및 색상 조합은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.

복수의 서브 화소 사이에는 복수의 트렌치 전극(TE) 및 복수의 트렌치 전극(TE)과 각각 연결된 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6)이 배치된다.

예를 들어, 적색 서브 화소(SPR)와 녹색 서브 화소(SPG) 사이에는 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)이 배치되고, 녹색 서브 화소(SPG)와 청색 서브 화소(SPB) 사이에는 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)이 배치되고, 청색 서브 화소(SPB)와 적색 서브 화소(SPR) 사이에는 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)이 배치된다.

한편, 도 5a와 같이 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6) 중 일부는 평면 상에서 동일 위치에 배치될 수 있다. 구체적으로, 제1 트렌치 배선(TL1), 제3 트렌치 배선(TL3), 제5 트렌치 배선(TL5)은 평면상에서 동일 위치에 배치되고, 제2 트렌치 배선(TL2), 제4 트렌치 배선(TL4), 제6 트렌치 배선(TL6)은 평면상에서 동일 위치에 배치될 수 있다. 그리고, 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6)은 서로 다른 3층에 배치된다. 즉, 복수의 트렌치 전극(TE) 각각과 연결된 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6) 중 일부는 평면 상에서 동일 위치에 배치며, 동시에 서로 다른 3층에 배치되어 서로 접하지 않도록 배치될 수 있다. 이에, 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6)은 복수의 트렌치 전극(TE)을 각각 제어할 수 있도록 구성될 수 있다.

도 5c 내지 도 5e를 참조하면, 서로 다른 3층에 배치된 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6) 사이에는 복수의 무기 절연층(114, 115, 116)이 배치된다. 무기 절연층(114, 115, 116)은 제1 무기 절연층(114), 제2 무기 절연층(115) 및 제3 무기 절연층(116)을 포함한다. 복수의 무기 절연층(114, 115, 116)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층, 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으나, 이에 제한되는 것은 아니다.

제1 무기 절연층(114)은 보조 전극(140) 및 제1 오버 코팅층(130)과 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6) 사이에 배치되고, 제2 무기 절연층(115)은 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)과 제3 트렌치 배선(TL3) 및 제4 트렌치 배선(TL4) 사이에 배치되고, 제3 무기 절연층(116)은 제3 트렌치 배선(TL3) 및 제4 트렌치 배선(TL4)과 제1 트렌치 배선(TL1) 및 제2 트렌치 배선(TL2) 사이에 배치된다. 이에, 복수의 무기 절연층(114, 115, 116)은 복수의 트렌치 배선(TL1, TL2, TL3, TL4, TL5, TL6)과 다른 구성 요소들 사이를 전기적으로 절연할 수 있다.

도 5c 내지 도 5e를 참조하면, 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)과 연결된 배선은 서로 동일 층에 배치되고, 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)과 연결된 배선은 서로 동일 층에 배치되고, 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)과 연결된 배선은 서로 동일 층에 배치된다. 예를 들어, 제1 트렌치 전극(TE1) 및 제2 트렌치 전극(TE2)과 연결된 제5 트렌치 배선(TL5) 및 제6 트렌치 배선(TL6)은 서로 동일 층에 배치되고, 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)과 연결된 제1 트렌치 배선(TL1) 및 제2 트렌치 배선(TL2)은 서로 동일 층에 배치되고, 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)과 연결된 제3 트렌치 배선(TL3) 및 제4 트렌치 배선(TL4)은 서로 동일 층에 배치된다.

본 발명의 다른 실시예에 따른 표시 장치(500는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치하여 표시 장치(100) 구동 시 누설 전류를 최소화할 수 있다.

구체적으로, 본 발명의 다른 실시예에 따른 표시 장치(500)에서는 복수의 서스 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치한다. 서브 화소(SP)의 발광 시, 발광하는 서브 화소와 인접한 트렌치 전극(TE)은 상대적으로 낮은 전위를 갖도록 하여 서브 화소(SP)의 발광 시 발생하는 누설 전류와 반대 방향의 전기장을 형성한다. 예를 들어, 도 5b 및 도 5c와 같이, 녹색 서브 화소(SPG)와 청색 서브 화소(SPB) 사이에 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)이 배치된 경우, 녹색 서브 화소(SPG)의 발광 시, 제3 트렌치 전극(TE3)의 전위는 제4 트렌치 전극(TE4)의 전위보다 낮을 수 있다. 이에 따라, 청색 서브 화소(SPB)와 인접한 제4 트렌치 전극(TE4)으로부터 제3 트렌치 전극(TE3)을 향하는 방향으로 전기장이 형성될 수 있고, 녹색 서브 화소(SPG)의 구동 시 인접한 청색 서브 화소(SPB)로 흐르는 누설 전류와 반대 방향의 전기장을 형성하도록 구성될 수 있다. 이에, 누설 전류의 흐름을 방해하여 누설 전류를 저감시킬 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(500)는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치하여 표시 장치(100) 구동 시 누설 전류를 최소화할 수 있다.

도 6a는 본 발명의 또 다른 실시예에 따른 표시 장치의 복수의 트렌치 전극 및 제어부를 나타낸 평면도이다. 도 6b는 본 발명의 또 다른 실시예에 따른 표시 장치의 하나의 서브 화소의 확대 평면도이다. 도 6의 표시 장치(600)는 도 5a 내지 도 5e의 표시 장치(500)와 비교하여 제어부(CP)가 더 배치되는 점을 제외하면 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.

도 6a를 참조하면, 기판(110) 상에는 복수의 제어부(CP)가 배치되고, 하나의 제어부에는 제1 트렌치 전극(TE1), 제2 트렌치 전극(TE2), 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)이 연결되고, 나머지 제어부에는 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)이 연결된다.

복수의 트렌치 전극(TE) 중 일부는 서로 교차하도록 배치된다. 구체적으로, 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)은 제1 트렌치 전극(TE1), 제2 트렌치 전극(TE2), 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)과 수직하는 방향으로 연장되어 서로 교차하도록 배치될 수 있다.

도 6b를 참조하면, 하나의 서브 화소(SP)에 포함된 복수의 서브 화소(SP) 각각은 서로 다른 면적으로 배치된다. 예를 들어, 하나의 열에 청색 서브 화소(SPB)가 배치되고, 이웃한 열에 적색 서브 화소(SPR)와 녹색 서브 화소(SPG)가 함께 배치될 수 있다. 그리고, 적색 서브 화소(SPR)와 녹색 서브 화소(SPG)는 동일한 열에서 교대로 배치될 수 있다. 다만, 본 명세서에서는 복수의 서브 화소(SP)가 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)를 포함하는 것으로 설명하였으나, 복수의 서브 화소(SP)의 배치, 개수 및 색상 조합은 설계에 따라 다양하게 변경될 수 있으며, 이에 제한되지 않는다.

도 6a 내지 도 6b를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 복수의 트렌치 전극(TE) 중 일부는 서로 교차하도록 배치되고, 서로 다른 층상에 배치되어 서로 전기적으로 간섭하지 않도록 배치될 수 있다. 구체적으로, 제5 트렌치 전극(TE5) 및 제6 트렌치 전극(TE6)은 제1 트렌치 전극(TE1), 제2 트렌치 전극(TE2), 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)과 다른 층에 배치되어 서로 간섭하지 않도록 배치될 수 있다.

본 발명의 또 다른 실시예에 따른 표시 장치(600)는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치하여 표시 장치(600) 구동 시 누설 전류를 최소화할 수 있다.

구체적으로, 본 발명의 또 다른 실시예에 따른 표시 장치(600)에서는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치한다. 서브 화소(SP)의 발광 시, 발광하는 서브 화소와 인접한 트렌치 전극(TE)은 상대적으로 낮은 전위를 갖도록 하여 서브 화소(SP)의 발광 시 발생하는 누설 전류와 반대 방향의 전기장을 형성한다. 예를 들어, 도 6b와 같이, 녹색 서브 화소(SPG)와 청색 서브 화소(SPB) 사이에 제3 트렌치 전극(TE3) 및 제4 트렌치 전극(TE4)이 배치된 경우, 녹색 서브 화소(SPG)의 발광 시, 제3 트렌치 전극(TE3)의 전위는 제4 트렌치 전극(TE4)의 전위보다 낮을 수 있다. 이에 따라, 청색 서브 화소(SPB)와 인접한 제4 트렌치 전극(TE4)으로부터 제3 트렌치 전극(TE3)을 향하는 방향으로 전기장이 형성될 수 있고, 녹색 서브 화소(SPG)의 구동 시 인접한 청색 서브 화소(SPB)로 흐르는 누설 전류와 반대 방향의 전기장을 형성하도록 구성될 수 있다. 이에, 누설 전류의 흐름을 방해하여 누설 전류를 저감시킬 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(600)는 복수의 서브 화소(SP) 사이에 복수의 트렌치 전극(TE)을 배치하여 표시 장치(100) 구동 시 누설 전류를 최소화할 수 있다.

도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 7의 표시 장치(700)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 복수의 트렌치 전극(TE)과 유기층(162) 사이에 뱅크(170)가 배치되는 점을 제외하면 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.

도 7을 참조하면, 복수의 트렌치 전극(TE)과 유기층(162) 사이에는 뱅크(170)가 배치된다. 이에, 유기층(162)은 뱅크(170)에 의해 복수의 트렌치 전극(TE)으로부터 절연될 수 있고, 유기층(162)은 복수의 트렌치 전극(TE)의 작동에 의해 발광하지 않도록 구성될 수 있다.

예를 들어 도 7과 같이, 서로 인접한 적색 서브 화소(SPR) 및 녹색 서브 화소(SPG) 중 적색 서브 화소(SPR)가 발광하는 경우, 제1 트렌치 전극(TE1)의 전위는 제2 트렌치 전극(TE2)의 전위보다 작을 수 있다. 이에, 제2 트렌치 전극(TE2)으로부터 제1 트렌치 전극(TE1)으로 이동하는 방향으로 전기장이 형성되고, 적색 서브 화소(SPR)로부터 녹색 서브 화소(SPG)로의 누설 전류가 이동하는 것이 저감될 수 있다.

본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 다른 특징에 따르면, 트렌치에서 제1 트렌치 전극과 제2 트렌치 전극 사이에 유기층 및 캐소드가 배치되고, 제1 트렌치 전극 및 제2 트렌치 전극은 유기층과 접할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 트렌치 전극의 전위는 제2 트렌치 전극의 전위보다 낮을 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 트렌치 전극 및 제2 트렌치 전극의 전위는 캐소드의 전위보다 낮거나 같을 수 있다.

본 발명의 또 다른 특징에 따르면, 애노드, 유기층 및 캐소드로 각각 구성된 복수의 발광 소자를 더 포함하고, 제1 트렌치 전극 및 제2 트렌치 전극과 캐소드의 전위 차는 발광 소자의 브레이크 다운 전압(breakdown voltage) 보다 낮을 수 있다.

본 발명의 또 다른 특징에 따르면, 유기층은 제1 발광층, 제2 발광층 및 제1 발광층과 제2 발광층 사이에 배치된 전하 생성층을 포함하고, 제1 트렌치 전극 및 제2 트렌치 전극과 전하 생성층의 전위차는 제1 발광층의 턴 온 전압보다 낮을 수 있다.

본 발명의 또 다른 특징에 따르면, 트렌치에서 제1 트렌치 전극과 제2 트렌치 전극 사이에 뱅크, 유기층 및 캐소드가 배치되고, 제1 트렌치 전극 및 제2 트렌치 전극과 유기층 사이에 뱅크가 배치되고, 제1 트렌치 전극의 전위는 제2 트렌치 전극의 전위보다 낮을 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 트렌치 전극 및 제2 트렌치 전극에는 캐소드의 전위 이하의 전압이 인가될 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는 서로 다른 색상을 발광하고, 서로 인접하게 배치된 제1 서브 화소 및 제2 서브 화소를 포함하고, 제1 트렌치 전극은 제1 서브 화소와 제2 서브 화소 사이에서 제1 서브 화소에 인접하게 배치되고, 제2 트렌치 전극은 제1 서브 화소와 제2 서브 화소 사이에서 제2 서브 화소에 인접하게 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 서브 화소 및 제2 서브 화소 중 제1 서브 화소가 발광하는 경우, 제1 트렌치 전극의 전위가 제2 트렌치 전극의 전위보다 작을 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 서브 화소 및 제2 서브 화소 중 제2 서브 화소가 발광하는 경우, 제1 트렌치 전극의 전위가 제2 트렌치 전극의 전위보다 클 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는 서로 다른 색상을 발광하는 제1 내지 제3 서브 화소를 포함하고, 제1 서브 화소와 제2 서브 화소 사이에는 제1 트렌치 전극 및 제2 트렌치 전극이 배치되고, 제2 서브 화소와 제3 서브 화소 사이에는 제3 트렌치 전극 및 제4 트렌치 전극이 배치되고, 제3 서브 화소와 제1 서브 화소 사이에는 제5 트렌치 전극 및 제6 트렌치 전극이 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 내지 제6 트렌치 전극은 서로 다른 3층에 배치되고, 제1 트렌치 전극 및 제2 트렌치 전극과 연결된 배선은 서로 동일 층에 배치되고, 제3 트렌치 전극 및 제4 트렌치 전극과 연결된 배선은 서로 동일 층에 배치되고, 제5 트렌치 전극 및 제6 트렌치 전극과 연결된 배선은 서로 동일 층에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 트렌치 전극 및 제2 트렌치 전극은 애노드와 동일 물질로 이루어질 수 있다.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100, 500, 600, 700: 표시 장치
110: 기판
SP: 서브 화소
SPB: 청색 서브 화소
SPR: 적색 서브 화소
SPG: 녹색 서브 화소
A/A: 표시 영역
N/A: 비표시 영역
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 제1 무기 절연층
115: 제2 무기 절연층
116: 제3 무기 절연층
120: 트랜지스터
121: 액티브층
122: 게이트 전극
123: 소스 전극
124: 드레인 전극
130: 제1 오버 코팅층
140: 보조 전극
150: 제2 오버 코팅층
151: 베이스부
152: 돌출부
160: 발광 소자
161: 제1 전극
162: 유기층
163: 제2 전극
170: 뱅크
180: 봉지부
181: 제1 봉지층
182: 이물 커버층
183: 제2 봉지층
CP: 제어부
TE: 트렌치 전극
TE1: 제1 트렌치 전극
TE2: 제2 트렌치 전극
TE3: 제3 트렌치 전극
TE4: 제4 트렌치 전극
TE5: 제5 트렌치 전극
TE6: 제6 트렌치 전극
TL1: 제1 트렌치 배선
TL2: 제2 트렌치 배선
TL3: 제3 트렌치 배선
TL4: 제4 트렌치 배선
TL5: 제5 트렌치 배선
TL6: 제6 트렌치 배선

Claims

복수의 서브 화소를 포함하는 기판;
상기 기판 상에 배치되고, 트렌치가 배치되는 돌출부 및 베이스부를 갖는 오버 코팅층;
상기 복수의 서브 화소 각각과 대응되도록 배치되고, 상기 베이스부 및 상기 돌출부의 일부를 덮도록 배치되는 애노드;
상기 애노드의 일부 상에 배치되는 뱅크;
상기 애노드 및 상기 뱅크 상에 배치되는 유기층;
상기 유기층 상에 배치되는 캐소드; 및
상기 트렌치의 측면에 배치되는 제1 트렌치 전극 및 제2 트렌치 전극을 포함하는, 표시 장치.
제1항에 있어서,
상기 트렌치에서 상기 제1 트렌치 전극과 상기 제2 트렌치 전극 사이에 상기 유기층 및 상기 캐소드가 배치되고,
상기 제1 트렌치 전극 및 상기 제2 트렌치 전극은 상기 유기층과 접하는, 표시 장치.
제2항에 있어서,
상기 제1 트렌치 전극의 전위는 상기 제2 트렌치 전극의 전위보다 낮은, 표시 장치.
제3항에 있어서,
상기 제1 트렌치 전극 및 제2 트렌치 전극의 전위는 상기 캐소드의 전위보다 낮거나 같은, 표시 장치.
제3항에 있어서,
상기 애노드, 상기 유기층 및 상기 캐소드로 각각 구성된 복수의 발광 소자를 더 포함하고,
상기 제1 트렌치 전극 및 제2 트렌치 전극과 상기 캐소드의 전위 차는 상기 발광 소자의 브레이크 다운 전압(breakdown voltage) 보다 낮은, 표시 장치.
제2항에 있어서,
상기 유기층은 제1 발광층, 제2 발광층 및 상기 제1 발광층과 상기 제2 발광층 사이에 배치된 전하 생성층을 포함하고,
상기 제1 트렌치 전극 및 제2 트렌치 전극과 상기 전하 생성층의 전위차는 상기 제1 발광층의 턴 온 전압보다 낮은, 표시 장치.
제1항에 있어서,
상기 트렌치에서 상기 제1 트렌치 전극과 상기 제2 트렌치 전극 사이에 상기 뱅크, 상기 유기층 및 상기 캐소드가 배치되고,
상기 제1 트렌치 전극 및 상기 제2 트렌치 전극과 상기 유기층 사이에 상기 뱅크가 배치되고,
상기 제1 트렌치 전극의 전위는 상기 제2 트렌치 전극의 전위보다 낮은, 표시 장치.
제7항에 있어서,
상기 제1 트렌치 전극 및 제2 트렌치 전극에는 상기 캐소드의 전위 이하의 전압이 인가되는, 표시 장치.
제1항에 있어서,
상기 복수의 서브 화소는 서로 다른 색상을 발광하고, 서로 인접하게 배치된 제1 서브 화소 및 제2 서브 화소를 포함하고,
상기 제1 트렌치 전극은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에서 상기 제1 서브 화소에 인접하게 배치되고,
상기 제2 트렌치 전극은 상기 제1 서브 화소와 상기 제2 서브 화소 사이에서 상기 제2 서브 화소에 인접하게 배치된, 표시 장치.
제9항에 있어서,
상기 제1 서브 화소 및 상기 제2 서브 화소 중 상기 제1 서브 화소가 발광하는 경우,
상기 제1 트렌치 전극의 전위가 상기 제2 트렌치 전극의 전위보다 작은, 표시 장치.
제9항에 있어서,
상기 제1 서브 화소 및 상기 제2 서브 화소 중 상기 제2 서브 화소가 발광하는 경우,
상기 제1 트렌치 전극의 전위가 상기 제2 트렌치 전극의 전위보다 큰, 표시 장치.
제1항에 있어서,
상기 복수의 서브 화소는 서로 다른 색상을 발광하는 제1 내지 제3 서브 화소를 포함하고,
상기 제1 서브 화소와 상기 제2 서브 화소 사이에는 제1 트렌치 전극 및 제2 트렌치 전극이 배치되고,
상기 제2 서브 화소와 상기 제3 서브 화소 사이에는 제3 트렌치 전극 및 제4 트렌치 전극이 배치되고,
상기 제3 서브 화소와 상기 제1 서브 화소 사이에는 제5 트렌치 전극 및 제6 트렌치 전극이 배치되는, 표시 장치.
제12항에 있어서,
상기 제1 내지 제6 트렌치 전극은 서로 다른 3층에 배치되고,
상기 제1 트렌치 전극 및 제2 트렌치 전극과 연결된 배선은 서로 동일 층에 배치되고,
상기 제3 트렌치 전극 및 제4 트렌치 전극과 연결된 배선은 서로 동일 층에 배치되고,
상기 제5 트렌치 전극 및 제6 트렌치 전극과 연결된 배선은 서로 동일 층에 배치되는, 표시 장치.
제12항에 있어서,
상기 제1 트렌치 전극 및 상기 제2 트렌치 전극은 상기 애노드와 동일 물질로 이루어지는, 표시 장치.