KR20240094947A - Ceramic electronic component and manufacturing method thereof - Google Patents

Ceramic electronic component and manufacturing method thereof Download PDF

Info

Publication number
KR20240094947A
KR20240094947A KR1020220187735A KR20220187735A KR20240094947A KR 20240094947 A KR20240094947 A KR 20240094947A KR 1020220187735 A KR1020220187735 A KR 1020220187735A KR 20220187735 A KR20220187735 A KR 20220187735A KR 20240094947 A KR20240094947 A KR 20240094947A
Authority
KR
South Korea
Prior art keywords
ceramic electronic
dielectric layer
content
electronic components
less
Prior art date
Application number
KR1020220187735A
Other languages
Korean (ko)
Inventor
전인호
윤석현
김진우
윤병길
구본형
장민정
김미양
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US18/242,833 priority Critical patent/US20240153705A1/en
Priority to EP23196230.9A priority patent/EP4369369A1/en
Priority to JP2023150306A priority patent/JP2024068114A/en
Priority to CN202311444747.1A priority patent/CN117995554A/en
Publication of KR20240094947A publication Critical patent/KR20240094947A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 세라믹 전자 부품은, 유전체층 및 상기 유전체층과 번갈아 배치되는 내부 전극을 포함하는 바디; 및 상기 바디에 배치되는 외부 전극; 을 포함하고, 상기 유전체층은 상기 내부 전극과의 계면으로부터 상기 유전체층 내부 방향으로 50nm까지의 영역인 제1 영역 및 상기 제1 영역을 제외한 영역인 제2 영역을 포함하며, 상기 제1 영역의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하일 수 있다. A ceramic electronic component according to an embodiment of the present invention includes a body including a dielectric layer and internal electrodes alternately disposed with the dielectric layer; and an external electrode disposed on the body; The dielectric layer includes a first region extending from the interface with the internal electrode to 50 nm in the inner direction of the dielectric layer and a second region excluding the first region, and oxygen in the first region is The average In content compared to all elements except oxygen may be 0.5 at% or more and 2.0 at% or less, and the average Sn content compared to all elements excluding oxygen may be 0.5 at% or more and 1.75 at% or less.

Description

세라믹 전자 부품 및 그 제조 방법{CERAMIC ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF}Ceramic electronic components and manufacturing method thereof {CERAMIC ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF}

본 발명은 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.The present invention relates to ceramic electronic components and methods for manufacturing the same.

세라믹 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.Multi-Layered Ceramic Capacitor (MLCC), one of the ceramic electronic components, is used in video devices such as liquid crystal displays (LCDs) and plasma display panels (PDPs), computers, and smartphones. It is a chip-type condenser that is mounted on the printed circuit board of various electronic products such as mobile phones and phones to charge or discharge electricity.

이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다. These multilayer ceramic capacitors can be used as components in various electronic devices due to their small size, high capacity, and easy mounting. As various electronic devices such as computers and mobile devices become smaller and have higher output, the demand for miniaturization and higher capacity for multilayer ceramic capacitors is increasing.

최근 전기차량(EV, HEV, PHEV 등)의 기술력이 점차 증가하며 보급률이 높아지고 있으며, 이에 따른 반도체 및 전자 수동소자들의 수요가 함께 급증하고 있다. IT용 전자 수동소자와는 다르게 전기차량용 소자는 고온/고압/다습한 환경에서 오류 없이 작동해야 하며, 이에 따른 높은 보증 전압에서 초고신뢰성을 구현할 수 있는 재료 개발은 필수 불가결한 과제이다.Recently, the technology of electric vehicles (EV, HEV, PHEV, etc.) is gradually increasing and the penetration rate is increasing, and the demand for semiconductors and electronic passive devices is also rapidly increasing. Unlike electronic passive devices for IT, devices for electric vehicles must operate without error in high temperature/high pressure/high humidity environments, and the development of materials that can achieve ultra-high reliability at correspondingly high guarantee voltages is an essential task.

본 발명이 해결하고자 하는 과제 중 하나는 세라믹 전자 부품의 유전체층의 상온 유전율을 향상시키기 위함이다.One of the problems to be solved by the present invention is to improve the room temperature dielectric constant of the dielectric layer of ceramic electronic components.

본 발명이 해결하고자 하는 과제 중 하나는 세라믹 전자 부품의 유전체층의 유전 손실(DF, Dissipation Factor)을 최소화하기 위함이다.One of the problems that the present invention aims to solve is to minimize the dielectric loss (DF, Dissipation Factor) of the dielectric layer of ceramic electronic components.

본 발명이 해결하고자 하는 과제 중 하나는 세라믹 전자 부품의 온도-용량 특성(TCC, Temperature Coefficient of Capacitance)을 향상시키기 위함이다.One of the problems that the present invention aims to solve is to improve the temperature-capacitance characteristics (TCC, Temperature Coefficient of Capacitance) of ceramic electronic components.

본 발명이 해결하고자 하는 과제 중 하나는 세라믹 전자 부품의 고온 절연 저항을 향상시키기 위함이다.One of the problems to be solved by the present invention is to improve the high-temperature insulation resistance of ceramic electronic components.

본 발명이 해결하고자 하는 과제 중 하나는 세라믹 전자 부품의 평균 고장 시간(MTTF, Mean Time To Failure)를 향상시키기 위함이다.One of the problems that the present invention aims to solve is to improve the mean time to failure (MTTF) of ceramic electronic components.

다만, 본 발명이 해결하고자 하는 여러 과제는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.However, the various problems to be solved by the present invention are not limited to the above-described content, and may be more easily understood in the process of explaining specific embodiments of the present invention.

본 발명의 일 실시형태에 따른 세라믹 전자 부품은, 유전체층 및 상기 유전체층과 번갈아 배치되는 내부 전극을 포함하는 바디; 및 상기 바디에 배치되는 외부 전극; 을 포함하고, 상기 유전체층은 상기 내부 전극과의 계면으로부터 상기 유전체층 내부 방향으로 50nm까지의 영역인 제1 영역 및 상기 제1 영역을 제외한 영역인 제2 영역을 포함하며, 상기 제1 영역의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하일 수 있다. A ceramic electronic component according to an embodiment of the present invention includes a body including a dielectric layer and internal electrodes alternately disposed with the dielectric layer; and an external electrode disposed on the body; The dielectric layer includes a first region extending from the interface with the internal electrode to 50 nm in the inner direction of the dielectric layer and a second region excluding the first region, and oxygen in the first region is The average In content compared to all elements except oxygen may be 0.5 at% or more and 2.0 at% or less, and the average Sn content compared to all elements excluding oxygen may be 0.5 at% or more and 1.75 at% or less.

본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조방법은, 유전체 분말을 주성분으로 포함하며, 상기 주성분 100 몰 대비 Sn을 0.9 몰 이상 1.8 몰 이하로 포함하고, In을 0.05 몰 이상 0.1 몰 이하로 포함하는 유전체 조성물을 준비하는 단계; 상기 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성하는 단계; 상기 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및 상기 바디에 외부 전극을 형성하는 단계; 를 포함할 수 있다. The method of manufacturing a ceramic electronic component according to an embodiment of the present invention includes dielectric powder as a main ingredient, Sn is contained in an amount of 0.9 mole or more and 1.8 mole or less, and In is contained in an amount of 0.05 mole or more and 0.1 mole or less relative to 100 moles of the main ingredient. preparing a dielectric composition comprising; forming a laminate by printing a conductive paste for internal electrodes on the ceramic green sheet and then laminating it; Forming a body including a dielectric layer and an internal electrode by sintering the laminate; and forming external electrodes on the body; may include.

본 발명의 여러 효과 중 하나는 세라믹 전자 부품의 유전체층의 상온 유전율을 향상시킨 것이다.One of the many effects of the present invention is to improve the room temperature dielectric constant of the dielectric layer of ceramic electronic components.

본 발명의 여러 효과 중 하나는 세라믹 전자 부품의 유전체층의 유전 손실(DF, Dissipation Factor)을 최소화한 것이다.One of the many effects of the present invention is to minimize the dielectric loss (DF, Dissipation Factor) of the dielectric layer of ceramic electronic components.

본 발명의 여러 효과 중 하나는 세라믹 전자 부품의 온도-용량 특성(TCC, Temperature Coefficient of Capacitance)을 향상시킨 것이다.One of the many effects of the present invention is to improve the temperature-capacitance characteristics (TCC, Temperature Coefficient of Capacitance) of ceramic electronic components.

본 발명의 여러 효과 중 하나는 세라믹 전자 부품의 고온 절연 저항을 향상시킨 것이다.One of the many effects of the present invention is to improve the high-temperature insulation resistance of ceramic electronic components.

본 발명의 여러 효과 중 하나는 세라믹 전자 부품의 평균 고장 시간(MTTF, Mean Time To Failure)를 향상시킨 것이다.One of the many effects of the present invention is to improve the mean time to failure (MTTF) of ceramic electronic components.

다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.However, the various and beneficial advantages and effects of the present invention are not limited to the above-described content, and may be more easily understood in the process of explaining specific embodiments of the present invention.

도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품을 개략적으로 나타낸 사시도이다.
도 2는 도 1의 I-I` 단면도이다.
도 3은 도 2의 II-II` 단면도이다.
도 4는 본 발명의 일 실시예에 따른 바디를 분해하여 나타낸 분해사시도이다.
도 5는 도 2의 A 영역을 확대하여 나타낸 모식도이다.
도 6은 비교예에 따른 세라믹 전자 부품에서, 도 5의 p, q 및 r 영역에 대응하는 영역을 따라 STEM-EDS를 이용하여 Ni, In 및 Sn 원소의 함량을 측정한 Line Profile 분석 결과를 나타낸 그래프이다.
도 7은 실시예에 따른 세라믹 전자 부품에서, 도 5의 p 및 r 영역에서 STEM-EDS를 이용하여 Ni, In 및 Sn 원소의 함량을 측정한 Line Profile 분석 결과를 나타낸 그래프이다.
도 8은 실시예에 따른 세라믹 전자 부품에서, 도 5의 q 영역에서 STEM-EDS를 이용하여 In 및 Sn 원소의 함량을 측정한 Line Profile 분석 결과를 나타낸 그래프이다.
도 9는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조방법의 순서를 나타낸 순서도이다.
1 is a perspective view schematically showing a ceramic electronic component according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line II′ of FIG. 1.
FIG. 3 is a cross-sectional view taken along line II-II′ of FIG. 2.
Figure 4 is an exploded perspective view showing the body according to an embodiment of the present invention.
Figure 5 is a schematic diagram showing an enlarged area A of Figure 2.
Figure 6 shows the results of line profile analysis in which the contents of Ni, In, and Sn elements were measured using STEM-EDS along the regions corresponding to the p, q, and r regions of Figure 5 in the ceramic electronic component according to the comparative example. It's a graph.
FIG. 7 is a graph showing the results of line profile analysis in which the contents of Ni, In, and Sn elements were measured using STEM-EDS in the p and r regions of FIG. 5 in a ceramic electronic component according to an embodiment.
FIG. 8 is a graph showing the results of line profile analysis in which the contents of In and Sn elements were measured using STEM-EDS in the q region of FIG. 5 in a ceramic electronic component according to an embodiment.
Figure 9 is a flowchart showing the sequence of a method for manufacturing a ceramic electronic component according to an embodiment of the present invention.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and attached drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Additionally, embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer explanation, and elements indicated by the same symbol in the drawings are the same element.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In order to clearly explain the present invention in the drawings, parts unrelated to the description are omitted, and the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, so the present invention is not necessarily limited to what is shown. . Additionally, components with the same function within the same scope are described using the same reference numerals. Furthermore, throughout the specification, when a part is said to “include” a certain element, this means that it may further include other elements rather than excluding other elements, unless specifically stated to the contrary.

도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다. In the drawing, the first direction may be defined as the stacking direction or thickness (T) direction, the second direction may be defined as the length (L) direction, and the third direction may be defined as the width (W) direction.

세라믹 전자 부품ceramic electronic components

도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품을 개략적으로 나타낸 사시도이다.1 is a perspective view schematically showing a ceramic electronic component according to an embodiment of the present invention.

도 2는 도 1의 I-I` 단면도이다.FIG. 2 is a cross-sectional view taken along line II′ of FIG. 1.

도 3은 도 2의 II-II` 단면도이다.FIG. 3 is a cross-sectional view taken along line II-II′ of FIG. 2.

도 4는 본 발명의 일 실시예에 따른 바디를 분해하여 나타낸 분해사시도이다.Figure 4 is an exploded perspective view showing an exploded body according to an embodiment of the present invention.

도 5는 도 2의 A 영역을 확대하여 나타낸 모식도이다.Figure 5 is a schematic diagram showing an enlarged area A of Figure 2.

도 6은 비교예에 따른 세라믹 전자 부품에서, 도 5의 p, q 및 r 영역에 대응하는 영역을 따라 STEM-EDS를 이용하여 Ni, In 및 Sn 원소의 함량을 측정한 Line Profile 분석 결과를 나타낸 그래프이다.Figure 6 shows the results of line profile analysis in which the contents of Ni, In, and Sn elements were measured using STEM-EDS along the regions corresponding to the p, q, and r regions of Figure 5 in the ceramic electronic component according to the comparative example. It's a graph.

도 7은 실시예에 따른 세라믹 전자 부품에서, 도 5의 p 및 r 영역에서 STEM-EDS를 이용하여 Ni, In 및 Sn 원소의 함량을 측정한 Line Profile 분석 결과를 나타낸 그래프이다.FIG. 7 is a graph showing the results of line profile analysis in which the contents of Ni, In, and Sn elements were measured using STEM-EDS in the p and r regions of FIG. 5 in a ceramic electronic component according to an embodiment.

도 8은 실시예에 따른 세라믹 전자 부품에서, 도 5의 q 영역에서 STEM-EDS를 이용하여 In 및 Sn 원소의 함량을 측정한 Line Profile 분석 결과를 나타낸 그래프이다.FIG. 8 is a graph showing the results of a line profile analysis in which the content of In and Sn elements was measured using STEM-EDS in the q region of FIG. 5 in a ceramic electronic component according to an embodiment.

이하, 도 1 내지 도 8을 참조하여, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)에 대하여 상세히 설명한다. 다만, 세라믹 전자 부품의 일례로서 적층 세라믹 커패시터에 대하여 설명하나, 본 발명은 유전체 조성물을 이용하는 다양한 전자 제품, 예를 들어, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등에도 적용될 수 있을 것이다. Hereinafter, with reference to FIGS. 1 to 8 , the ceramic electronic component 100 according to an embodiment of the present invention will be described in detail. However, although a multilayer ceramic capacitor is described as an example of a ceramic electronic component, the present invention may also be applied to various electronic products using dielectric compositions, such as inductors, piezoelectric elements, varistors, or thermistors.

본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 유전체층(111) 및 상기 유전체층(111)과 번갈아 배치되는 내부 전극(121, 122)을 포함하는 바디(110) 및 상기 바디에 배치되는 외부 전극(131, 132); 을 포함하고, 상기 유전체층은 상기 내부 전극과의 계면(IF)으로부터 상기 유전체층 내부 방향으로 50nm까지의 영역인 제1 영역 및 제1 영역(R1)을 제외한 영역인 제2 영역(R2)을 포함하며, 상기 제1 영역의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하일 수 있다. A ceramic electronic component 100 according to an embodiment of the present invention includes a body 110 including a dielectric layer 111 and internal electrodes 121 and 122 alternately disposed with the dielectric layer 111, and a body 110 disposed on the body. external electrodes (131, 132); Includes, the dielectric layer includes a first region extending from the interface IF with the internal electrode to 50 nm in the inner direction of the dielectric layer, and a second region R2 excluding the first region R1, , the average content of In relative to all elements excluding oxygen in the first region may be 0.5 at% to 2.0 at%, and the average content of Sn relative to all elements excluding oxygen may be 0.5 at% to 1.75 at%.

바디(110)는 유전체층(111)과 번갈아 배치되는 내부 전극을 포함한다. The body 110 includes dielectric layers 111 and internal electrodes alternately disposed.

바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.There is no particular limitation on the specific shape of the body 110, but as shown, the body 110 may have a hexahedral shape or a similar shape. Due to shrinkage of the ceramic powder included in the body 110 during the firing process, the body 110 may not have a hexahedral shape with completely straight lines, but may have a substantially hexahedral shape.

바디(110)는 제1 방향으로 서로 마주보는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 마주보는 제5 및 제6 면(5, 6)을 가질 수 있다. 바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. The body 110 has first and second surfaces 1 and 2 facing each other in a first direction, third and third surfaces connected to the first and second surfaces 1 and 2 and facing each other in a second direction. 4 sides (3, 4), connected to the first and second sides (1, 2), connected to the 3rd and 4th sides (3, 4), and 5th and 6th sides facing each other in the third direction ( 5, 6). The plurality of dielectric layers 111 forming the body 110 are in a fired state, and the boundaries between adjacent dielectric layers 111 may be integrated to the extent that it is difficult to check without using a scanning electron microscope (SEM). there is.

본 발명의 일 실시예에 따르면, 상기 유전체층(111)을 형성하는 유전체 조성물의 주성분은 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1)또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다. According to one embodiment of the present invention, the main component of the dielectric composition forming the dielectric layer 111 is not particularly limited as long as sufficient capacitance can be obtained. For example, barium titanate-based materials, lead composite perovskite-based materials, or strontium titanate-based materials can be used. The barium titanate-based material may include BaTiO 3 -based ceramic powder. An example of the ceramic powder is BaTiO 3 , BaTiO 3 in which Ca (calcium), Zr (zirconium), etc. are partially dissolved (Ba 1-x Ca). x )TiO 3 (0<x<1), Ba(Ti 1-y Ca y )O 3 (0<y<1), (Ba 1-x Ca x )(Ti 1-y Zr y )O 3 ( Examples include 0<x<1, 0<y<1) or Ba(Ti 1-y Zr y )O 3 (0<y<1).

또한, 상기 유전체층(111)을 형성하는 유전체 조성물은 티탄산바륨(BaTiO3) 등의 주성분에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제, 부성분 등이 첨가될 수 있으며, 본 발명의 일 실시형태에서는 유전체층(111)이 Sn 및 In을 포함할 수 있다. 유전체층(111)에 Sn 및 In을 포함시키는 방법은 특별히 제한되지 않으나, 후술할 유전체 조성물에 Sn 및 In을 포함하는 물질을 포함시킴으로써, 유전체층(111)이 Sn 및 In을 포함하도록 할 수 있다.In addition, the dielectric composition forming the dielectric layer 111 may contain a main component such as barium titanate (BaTiO 3 ) and various ceramic additives, organic solvents, binders, dispersants, auxiliary components, etc. may be added according to the purpose of the present invention. In one embodiment, the dielectric layer 111 may include Sn and In. The method of including Sn and In in the dielectric layer 111 is not particularly limited, but the dielectric layer 111 can be made to include Sn and In by including a material containing Sn and In in a dielectric composition to be described later.

본 발명의 일 실시형태에서는, 단순히 유전체층(111)이 Sn 및 In을 포함하도록 하게하는 것뿐만 아니라, 농도와 분포를 조절함으로써 세라믹 전자 부품(100)의 정전 용량 특성, 온도-용량 특성 및 고온 신뢰성 중 하나 이상을 향상시킬 수 있다.In one embodiment of the present invention, the electrostatic capacity characteristics, temperature-capacitance characteristics, and high-temperature reliability of the ceramic electronic component 100 are improved by not only ensuring that the dielectric layer 111 includes Sn and In, but also by controlling the concentration and distribution. One or more of these can be improved.

한편, 유전체층(111)의 평균 두께(t)는 특별히 한정할 필요는 없다. Meanwhile, the average thickness (t) of the dielectric layer 111 does not need to be particularly limited.

예를 들어 10 ㎛ 이하일 수 있다. 또한, 유전체층(111)의 평균 두께는 원하는 특성이나 용도에 따라 임의로 설정할 수 있다. 예를 들어, 고전압 전장용 전자 부품의 경우, 유전체층(111)의 평균 두께는 2.8 ㎛ 이하일 수 있고, 소형 IT용 전자 부품의 경우, 소형화 및 고용량화를 달성하기 위해 유전체층(111)의 평균 두께는 0.35 ㎛ 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.For example, it may be 10 μm or less. Additionally, the average thickness of the dielectric layer 111 can be arbitrarily set depending on desired characteristics or purposes. For example, in the case of high-voltage electronic components, the average thickness of the dielectric layer 111 may be 2.8 ㎛ or less, and in the case of small IT electronic components, the average thickness of the dielectric layer 111 may be 0.35 ㎛ to achieve miniaturization and high capacity. It may be ㎛ or less, but the present invention is not limited thereto.

다만 유전체층(111)의 평균 두께(td)가 지나치게 두꺼운 경우 세라믹 전자 부품(100)의 정전 용량을 향상시키기 어려울 수 있으며, 지나치게 얇은 경우 본 발명의 일 실시형태와 같이 유전체층(111)의 제1 영역(R1)에 Sn 및 In이 특정 농도로 분포되도록 조절하는 것이 용이하지 않을 수 있다.However, if the average thickness (td) of the dielectric layer 111 is too thick, it may be difficult to improve the capacitance of the ceramic electronic component 100, and if it is too thin, the first region of the dielectric layer 111 as in one embodiment of the present invention. It may not be easy to control Sn and In to be distributed at a specific concentration in (R1).

일 실시예에서는, 유전체층(111)의 평균 두께(td)를 1.8μm 이상 2.8μm 이하로 조절함으로써, 세라믹 전자 부품의 정전 용량 특성, 온도-용량 특성 및 고온 신뢰성 향상 효과가 더욱 현저해질 수 있다.In one embodiment, by adjusting the average thickness (td) of the dielectric layer 111 to 1.8 μm or more and 2.8 μm or less, the effects of improving capacitance characteristics, temperature-capacitance characteristics, and high-temperature reliability of ceramic electronic components may become more significant.

상기 유전체층(111)의 평균 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 제1 방향 평균 크기를 의미할 수 있다. 한편, 바디(110)가 복수의 유전체층(111)을 포함하는 경우, 유전체층(111)의 평균 두께(td)는 복수의 유전체층(111) 중 적어도 하나의 평균 두께를 의미할 수 있다.The average thickness (td) of the dielectric layer 111 may mean the average size of the dielectric layer 111 disposed between the first and second internal electrodes 121 and 122 in the first direction. Meanwhile, when the body 110 includes a plurality of dielectric layers 111, the average thickness (td) of the dielectric layers 111 may mean the average thickness of at least one of the plurality of dielectric layers 111.

유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.The average thickness of the dielectric layer 111 can be measured by scanning an image of a cross-section in the length and thickness direction (L-T) of the body 110 with a scanning electron microscope (SEM) at 10,000 magnification. More specifically, the average value can be measured by measuring the thickness of one dielectric layer in a scanned image at 30 points at equal intervals in the length direction. The 30 equally spaced points may be designated in the capacitance forming portion (Ac). Additionally, if this average value measurement is expanded to 10 dielectric layers and the average value is measured, the average thickness of the dielectric layer can be further generalized.

바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 상기 용량 형성부(Ac)의 제1 방향 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다. The body 110 is disposed inside the body 110 and includes a first internal electrode 121 and a second internal electrode 122 arranged to face each other with the dielectric layer 111 interposed thereto, thereby forming a capacitance. It may include a capacitance forming portion (Ac) and cover portions 112 and 113 formed above and below the capacitance forming portion (Ac) in the first direction.

또한, 상기 용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다. In addition, the capacitance forming part (Ac) is a part that contributes to forming the capacitance of the capacitor, and can be formed by repeatedly stacking a plurality of first and second internal electrodes 121 and 122 with the dielectric layer 111 interposed therebetween. there is.

상기 용량 형성부(Ac)의 제1 방향 일면 및 타면에는 커버부(112, 113)가 배치될 수 있다. Cover portions 112 and 113 may be disposed on one side and the other side of the capacitance forming portion Ac in the first direction.

커버부(112, 113)는 상기 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 상기 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다. The cover parts 112 and 113 include an upper cover part 112 disposed above the capacity forming portion Ac in the first direction and a lower cover portion 113 disposed below the capacity forming portion Ac in the first direction. ) may include.

상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. The upper cover part 112 and the lower cover part 113 can be formed by stacking a single dielectric layer or two or more dielectric layers on the upper and lower surfaces of the capacitance forming part Ac in the thickness direction, respectively, and are basically resistant to physical or chemical stress. It can play a role in preventing damage to the internal electrode.

상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. The upper cover part 112 and the lower cover part 113 do not include internal electrodes and may include the same material as the dielectric layer 111.

즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.That is, the upper cover part 112 and the lower cover part 113 may include a ceramic material, for example, a barium titanate (BaTiO 3 )-based ceramic material.

커버부(112, 113)의 두께는 특별히 한정할 필요는 없다. 다만, 세라믹 전자 부품의 소형화 및 고용량화를 위해 커버부(112, 113)의 평균 두께는 100 ㎛ 이하, 30 ㎛ 이하 또는 20 ㎛ 이하일 수 있다. 여기서, 커버부(112, 113)의 평균 두께는 제1 커버부(112) 및 제2 커버부(113) 각각의 평균 두께를 의미할 수 있다.There is no need to specifically limit the thickness of the cover portions 112 and 113. However, in order to miniaturize and increase capacity of ceramic electronic components, the average thickness of the cover parts 112 and 113 may be 100 ㎛ or less, 30 ㎛ or less, or 20 ㎛ or less. Here, the average thickness of the cover parts 112 and 113 may mean the average thickness of each of the first cover part 112 and the second cover part 113.

커버부(112, 113)의 평균 두께(tc)는 제1 방향 크기를 의미할 수 있으며, 용량 형성부(Ac)의 상부 또는 하부에서 등간격의 5개 지점에서 측정한 커버부(112, 113)의 제1 방향 크기를 평균한 값일 수 있다. The average thickness (tc) of the cover parts (112, 113) may mean the size in the first direction, and the cover parts (112, 113) measured at five points at equal intervals from the top or bottom of the capacitance forming part (Ac) ) may be the average value of the size in the first direction.

또한, 상기 용량 형성부(Ac)의 일면 및 타면에는 마진부(114, 115)가 배치될 수 있다. Additionally, margin portions 114 and 115 may be disposed on one side and the other side of the capacitance forming portion Ac.

마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 제1 마진부(114)와 제6 면(6)에 배치된 제2 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 상기 세라믹 바디(110)의 폭 방향 양 단면(end surfaces)에 배치될 수 있다. The margin portions 114 and 115 may include a first margin portion 114 disposed on the fifth side 5 of the body 110 and a second margin portion 115 disposed on the sixth side 6. there is. That is, the margin portions 114 and 115 may be disposed on both end surfaces of the ceramic body 110 in the width direction.

마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면(cross-section)에서 제1 및 제2 내부 전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다. As shown in FIG. 3, the margin portions 114 and 115 are the first and second internal electrodes 121 and 122 in a cross-section of the body 110 in the width-thickness (W-T) direction. It may refer to the area between both ends of and the boundary surface of the body 110.

마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. The margin portions 114 and 115 may basically serve to prevent damage to the internal electrodes due to physical or chemical stress.

마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다. The margin portions 114 and 115 may be formed by forming internal electrodes by applying conductive paste on a ceramic green sheet except for areas where the margin portion is to be formed.

또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 제3 방향(폭 방향)으로 적층하여 마진부(114, 115)를 형성할 수도 있다.Additionally, in order to suppress steps caused by the internal electrodes 121 and 122, after lamination, the internal electrodes are cut to expose the fifth and sixth surfaces 5 and 6 of the body, and then a single dielectric layer or two or more dielectric layers are formed. The margin portions 114 and 115 may be formed by stacking on both sides of the capacitance forming portion Ac in the third direction (width direction).

마진부(114, 115)의 평균 폭은 특별히 한정할 필요는 없다. 다만, 세라믹 전자 부품의 소형화 및 고용량화를 위해 마진부(114, 115)의 평균 폭은 100 ㎛ 이하, 20 ㎛ 이하 또는 15 ㎛ 이하일 수 있다.The average width of the margin portions 114 and 115 does not need to be particularly limited. However, in order to miniaturize and increase capacity of ceramic electronic components, the average width of the margin portions 114 and 115 may be 100 ㎛ or less, 20 ㎛ or less, or 15 ㎛ or less.

마진부(114, 115)의 평균 폭은 내부 전극이 제5 면과 이격된 영역의 제3 방향 평균 크기 및 내부 전극이 제6 면과 이격된 영역의 제3 방향 평균 크기를 의미할 수 있으며, 용량 형성부(Ac)의 측면에서 등간격의 5개 지점에서 측정한 마진부(114, 115)의 제3 방향 크기를 평균한 값일 수 있다. The average width of the margin portions 114 and 115 may mean the average size in the third direction of the area where the internal electrode is spaced apart from the fifth surface and the average size in the third direction of the area where the internal electrode is spaced apart from the sixth surface, It may be an average value of the third direction sizes of the margin portions 114 and 115 measured at five points at equal intervals on the side of the capacitance forming portion Ac.

내부 전극(121, 122)은 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다. The internal electrodes 121 and 122 may include first and second internal electrodes 121 and 122. The first and second internal electrodes 121 and 122 are alternately disposed to face each other with the dielectric layer 111 constituting the body 110 interposed, and are disposed on the third and fourth sides 3 and 4 of the body 110. ) can be exposed respectively.

제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다. The first internal electrode 121 is spaced apart from the fourth surface 4 and exposed through the third surface 3, and the second internal electrode 122 is spaced apart from the third surface 3 and exposed through the fourth surface 4. ) can be exposed through. A first external electrode 131 is disposed on the third side 3 of the body and connected to the first internal electrode 121, and a second external electrode 132 is disposed on the fourth side 4 of the body. 2 may be connected to the internal electrode 122.

즉, 제1 내부 전극(121)은 제2 외부 전극(132)과는 연결되지 않고 제1 외부 전극(131)과 연결되며, 제2 내부 전극(122)은 제1 외부 전극(131)과는 연결되지 않고 제2 외부 전극(132)과 연결된다. 따라서, 제1 내부 전극(121)은 제4 면(4)에서 일정거리 이격되어 형성되고, 제2 내부 전극(122)은 제3 면(3)에서 일정거리 이격되어 형성될 수 있다. 또한, 제1 및 제2 내부 전극(121, 122)은 바디(110)의 제5 및 제6 면과 이격되어 배치될 수 있다.That is, the first internal electrode 121 is not connected to the second external electrode 132 but is connected to the first external electrode 131, and the second internal electrode 122 is not connected to the first external electrode 131. It is not connected but is connected to the second external electrode 132. Accordingly, the first internal electrode 121 may be formed at a certain distance apart from the fourth surface 4, and the second internal electrode 122 may be formed at a certain distance apart from the third surface 3. Additionally, the first and second internal electrodes 121 and 122 may be arranged to be spaced apart from the fifth and sixth surfaces of the body 110.

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. At this time, the first and second internal electrodes 121 and 122 may be electrically separated from each other by the dielectric layer 111 disposed in the middle.

바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다.The body 110 can be formed by alternately stacking ceramic green sheets on which the first internal electrode 121 is printed and ceramic green sheets on which the second internal electrode 122 is printed, and then firing them.

내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 텅스텐(W), 티타늄(Ti), 알루미늄(Al) 및 이들의 합금 중 하나 이상을 포함할 수 있다. 다만, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)의 제조 방법은 유전체 조성물에 Sn 및 In을 특정한 농도로 포함하며, 유전체층(111)의 제1 영역(R1)에 Sn 및 In이 집중 분포되므로, 내부 전극(121, 122)은 Sn 및 In을 실질적으로 포함하지 않는 것이 바람직하다.The material forming the internal electrodes 121 and 122 is not particularly limited, and any material with excellent electrical conductivity can be used. For example, the internal electrodes 121 and 122 include nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au), platinum (Pt), tungsten (W), and titanium (Ti). ), aluminum (Al), and their alloys. However, the method of manufacturing the ceramic electronic component 100 according to an embodiment of the present invention includes Sn and In at a specific concentration in the dielectric composition, and Sn and In are concentrated in the first region R1 of the dielectric layer 111. Because of the distribution, it is preferable that the internal electrodes 121 and 122 do not substantially contain Sn and In.

또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 텅스텐(W), 티타늄(Ti), 알루미늄(Al) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. In addition, the internal electrodes 121 and 122 include nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au), platinum (Pt), tungsten (W), titanium (Ti), A conductive paste for internal electrodes containing at least one of aluminum (Al) and its alloys may be printed on a ceramic green sheet. The printing method for the conductive paste for internal electrodes may be a screen printing method or a gravure printing method, but the present invention is not limited thereto.

내부 전극(121, 122)의 평균 두께(te)는 특별히 한정할 필요는 없으나, 예를 들어 3 ㎛ 이하일 수 있다. 또한, 내부 전극(121, 122)의 평균 두께는 원하는 특성이나 용도에 따라 임의로 설정할 수 있다. 예를 들어, 고전압 전장용 전자 부품의 경우, 내부 전극(121 ,122)의 평균 두께는 1 ㎛ 미만일 수 있고, 소형 IT용 전자 부품의 경우, 소형화 및 고용량화를 달성하기 위해 내부 전극(121, 122)의 평균 두께는 0.35 ㎛ 이하일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The average thickness (te) of the internal electrodes 121 and 122 does not need to be particularly limited, but may be, for example, 3 μm or less. Additionally, the average thickness of the internal electrodes 121 and 122 can be arbitrarily set depending on desired characteristics or purposes. For example, in the case of high-voltage electronic components, the average thickness of the internal electrodes 121 and 122 may be less than 1 ㎛, and in the case of small IT electronic components, the internal electrodes 121 and 122 are used to achieve miniaturization and high capacity. ) may have an average thickness of 0.35 ㎛ or less, but the present invention is not limited thereto.

상기 복수의 내부 전극(121, 122) 중 적어도 하나의 평균 두께(te)는 내부 전극(121, 122)의 제1 방향 평균 크기를 의미할 수 있다. The average thickness (te) of at least one of the plurality of internal electrodes 121 and 122 may mean the average size of the internal electrodes 121 and 122 in the first direction.

내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.The average thickness of the internal electrodes 121 and 122 can be measured by scanning the image of the longitudinal and thickness direction (L-T) cross-section of the body 110 with a scanning electron microscope (SEM) at 10,000 magnification. More specifically, the average value can be measured by measuring the thickness of one internal electrode at 30 equally spaced points along the length of the scanned image. The 30 equally spaced points may be designated in the capacitance forming portion (Ac). Additionally, if this average value measurement is expanded to 10 internal electrodes and the average value is measured, the average thickness of the internal electrodes can be further generalized.

외부 전극(131, 132)은 바디(110) 상에 배치된다. 구체적으로, 외부 전극(131, 132)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다. External electrodes 131 and 132 are disposed on the body 110. Specifically, the external electrodes 131 and 132 may be disposed on the third surface 3 and the fourth surface 4 of the body 110.

외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. The external electrodes 131 and 132 are disposed on the third and fourth surfaces 3 and 4 of the body 110, respectively, and are connected to the first and second internal electrodes 121 and 122, respectively. It may include electrodes 131 and 132.

본 실시 형태에서는 세라믹 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다. In this embodiment, a structure in which the ceramic electronic component 100 has two external electrodes 131 and 132 is described, but the number and shape of the external electrodes 131 and 132 are determined by the shape of the internal electrodes 121 and 122. It may change depending on other purposes.

한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다. On the other hand, the external electrodes 131 and 132 can be formed using any material as long as it has electrical conductivity, such as metal, and the specific material can be determined considering electrical characteristics, structural stability, etc., and can further have a multi-layer structure. there is.

예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층 및 전극층 상에 형성된 도금층을 포함할 수 있다. For example, the external electrodes 131 and 132 may include an electrode layer disposed on the body 110 and a plating layer formed on the electrode layer.

전극층에 대한 보다 구체적인 예를 들면, 전극층은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다. For a more specific example of the electrode layer, the electrode layer may be a firing electrode containing a conductive metal and glass, or a resin-based electrode containing a conductive metal and resin.

또한, 전극층은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 전극층은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다. Additionally, the electrode layer may be in the form of a fired electrode and a resin-based electrode sequentially formed on the body. Additionally, the electrode layer may be formed by transferring a sheet containing a conductive metal onto a body, or may be formed by transferring a sheet containing a conductive metal onto a fired electrode.

전극층에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다. As the conductive metal included in the electrode layer, any material with excellent electrical conductivity can be used and is not particularly limited. For example, the conductive metal may be one or more of nickel (Ni), copper (Cu), and their alloys.

도금층은 실장 특성을 향상시키는 역할을 수행한다. 도금층의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다. The plating layer plays a role in improving mounting characteristics. The type of the plating layer is not particularly limited, and may be a plating layer containing one or more of Ni, Sn, Pd, and alloys thereof, and may be formed of multiple layers.

도금층에 대한 보다 구체적인 예를 들면, 도금층은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다. For a more specific example of the plating layer, the plating layer may be a Ni plating layer or a Sn plating layer, and may be a form in which a Ni plating layer and a Sn plating layer are formed sequentially on an electrode layer, and a Sn plating layer, a Ni plating layer, and a Sn plating layer are formed sequentially. It can be. Additionally, the plating layer may include a plurality of Ni plating layers and/or a plurality of Sn plating layers.

세라믹 전자 부품(100)의 사이즈는 특별히 제한되지 않는다. 후술할 실시예에서는 3.2mm×1.6mm 사이즈의 세라믹 전자 부품의 샘플을 제작하였으나, 이보다 크거나 작은 사이즈의 세라믹 전자 부품에 대해서도 본 발명의 실시 형태 및 다양한 실시예들이 마찬가지로 적용될 수 있다.The size of the ceramic electronic component 100 is not particularly limited. In an embodiment to be described later, a sample of a ceramic electronic component with a size of 3.2 mm × 1.6 mm was manufactured, but the embodiment and various embodiments of the present invention can be similarly applied to ceramic electronic components of a size larger or smaller than this.

본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)의 유전체층(111)은 내부 전극(121, 122)과의 계면(IF)으로부터 유전체층(111) 내부 방향으로 50nm까지의 영역인 제1 영역(R1) 및 제1 영역(R1)을 제외한 영역인 제2 영역(R2)을 포함하며, 상기 제1 영역의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하이다.The dielectric layer 111 of the ceramic electronic component 100 according to an embodiment of the present invention has a first region (up to 50 nm) from the interface (IF) with the internal electrodes 121 and 122 to the inside of the dielectric layer 111. R1) and a second region (R2) excluding the first region (R1), and the average content of In compared to all elements excluding oxygen in the first region is 0.5 at% or more and 2.0 at% or less, and oxygen The average Sn content compared to all elements excluded is 0.5 at% or more and 1.75 at% or less.

종래의 경우, 세라믹 전자 부품의 신뢰성 및 정전 용량 특성을 향상시키기 위한 방법으로 유전체층에 희토류 또는 전이금속 등을 첨가하는 시도가 있었으며, Ni 내부 전극에 휘발성 금속 원소를 첨가하는 시도 또한 있었다. 그러나 이러한 방법들은 첨가제 원소의 종류, 함량, 소성 분위기, 소성 후의 미세 구조 등을 조절하는 등 다양한 변수들을 고려해야 하는 점에서 원하는 정전 용량 특성, 고온 신뢰성 및 온도-용량 특성을 동시에 확보하는 것에는 한계가 있다. In the past, attempts were made to add rare earth or transition metals to the dielectric layer as a method to improve the reliability and capacitance characteristics of ceramic electronic components, and attempts were also made to add volatile metal elements to the Ni internal electrode. However, these methods have limitations in securing the desired capacitance characteristics, high-temperature reliability, and temperature-capacitance characteristics at the same time because they must take into account various variables such as controlling the type and content of additive elements, firing atmosphere, and microstructure after firing. there is.

이에 본 발명에서는 유전체층에 In 및 Sn을 주요 첨가제로 첨가하고, 내부 전극과의 경계면에서 특정한 분포를 가지도록 조절함으로써 세라믹 전자 부품의 정전 용량 특성, 온도-용량 특성(TCC, Temperature Coefficient of Capacitance), 및 고온 신뢰성 중 적어도 하나 이상을 향상시키고자 한다.Accordingly, in the present invention, In and Sn are added as main additives to the dielectric layer and adjusted to have a specific distribution at the interface with the internal electrode, thereby improving the electrostatic capacity characteristics, temperature-capacitance characteristics (TCC), and temperature coefficient of capacitance of ceramic electronic components. and high temperature reliability.

한편, 본 명세서에서는 유전체층(111)의 상온 유전율 및 유전 손실(DF, Dissipation Factor) 값을 정전 용량과 관련된 특성으로, 고온 절연 저항 및 평균 고장 시간(MTTF, Mean Time To Failure) 값을 고온 신뢰성과 관련된 특성으로 보았다.Meanwhile, in this specification, the room temperature dielectric constant and dielectric loss (DF, Dissipation Factor) values of the dielectric layer 111 are used as characteristics related to capacitance, and the high temperature insulation resistance and mean time to failure (MTTF) values are used as high temperature reliability and It was viewed as a related characteristic.

도 5를 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)에서, 유전체층(111)은 내부 전극(121. 122)과의 계면(IF)으로부터 유전체층(111) 내부 방향으로 50nm까지의 영역인 제1 영역(R1)과 상기 제1 영역을 제외한 영역인 제2 영역(R2)으로 구분될 수 있다.Referring to FIG. 5, in the ceramic electronic component 100 according to an embodiment of the present invention, the dielectric layer 111 extends from the interface IF with the internal electrodes 121 and 122 to 50 nm in the inner direction of the dielectric layer 111. It can be divided into a first area (R1), which is an area of , and a second area (R2), which is an area excluding the first area.

유전체층(111)과 내부 전극(121, 122)은 후술하는 세라믹 그린 시트를 형성하고, 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성한 뒤, 소성과정을 거치면서 계면을 형성할 수 있다. 이러한 유전체층(111)의 내부 전극(121, 122)과 계면(IF)은 유전체층(111) 및 내부 전극(121, 122)에 포함된 원소의 함량이 급격히 변하는 지점으로 정의할 수 있다. 구체적으로, 일 실시예에서는 산소를 제외한 전체 원소 대비 Ni의 함량이 90at% 이상인 영역을 내부 전극(121, 122)으로 보고, 산소를 제외한 전체 원소 대비 Ni의 함량이 90at% 이하로 낮아지기 시작하는 지점을 유전체층(111)의 내부 전극(121, 122)과의 계면(IF)으로 정의할 수 있다. 다만, 유전체층(111)과 내부 전극(121, 122) 사이에는 산소를 제외한 전체 원소 대비 Ni의 함량이 90at% 이하로 낮아지면서 연속적으로 감소하는 구간이 존재할 수 있다. 따라서, 본 발명의 일 실시형태에서 정의하는 유전체층(111)과 내부 전극(121, 122)의 제1 영역(R1)은 상기 계면(IF)으로부터 산소를 제외한 전체 원소 대비 Ni의 함량이 90at% 이하로 낮아지면서 연속적으로 감소하는 영역이며, 상기 계면(IF)으로부터 유전체층(111) 내부 방향으로 50nm인 영역으로 볼 수 있다.The dielectric layer 111 and the internal electrodes 121 and 122 form a ceramic green sheet, which will be described later, and the conductive paste for internal electrodes is printed on the ceramic green sheet and then stacked to form a laminate, and then subjected to a firing process. An interface can be formed. The interface (IF) with the internal electrodes 121 and 122 of the dielectric layer 111 can be defined as a point where the content of elements contained in the dielectric layer 111 and the internal electrodes 121 and 122 changes rapidly. Specifically, in one embodiment, the area where the Ni content compared to all elements excluding oxygen is 90 at% or more is regarded as the internal electrodes 121, 122, and the point where the Ni content compared to all elements excluding oxygen begins to decrease to 90 at% or less. Can be defined as the interface (IF) of the dielectric layer 111 with the internal electrodes 121 and 122. However, there may be a section between the dielectric layer 111 and the internal electrodes 121 and 122 where the content of Ni relative to all elements excluding oxygen decreases to 90 at% or less and continuously decreases. Accordingly, the first region R1 of the dielectric layer 111 and the internal electrodes 121 and 122 defined in one embodiment of the present invention has a Ni content of 90 at% or less compared to all elements excluding oxygen from the interface IF. It is an area that continuously decreases as it decreases, and can be seen as an area of 50 nm from the interface (IF) toward the inside of the dielectric layer 111.

도 6은 비교예에 따른 세라믹 전자 부품에서, 도 5의 p, q 및 r 영역에 대응하는 영역을 따라 STEM-EDS(Scanning Transmission Electron Microscopy-Energy Dispersive X-ray Spectroscopy)를 이용하여 Ni, In 및 Sn 원소의 함량을 측정한 Line Profile 분석 결과를 나타낸 그래프이다.FIG. 6 shows Ni, In and Ni using STEM-EDS (Scanning Transmission Electron Microscopy-Energy Dispersive This is a graph showing the results of Line Profile analysis measuring the content of Sn element.

도 6에 따른 비교예는 유전체 조성물에 ITO(Indium Tin Oxide)를 첨가하지 않은 세라믹 전자 부품의 경우로, 유전체층이 In 및 Sn을 실질적으로 포함하지 않는 경우에 해당한다. 즉, 비교예에 따른 세라믹 전자 부품의 유전체층에서 검출되는 산소를 제외한 전체 원소 대비 In 및 Sn의 함량은 각각 0.5at% 미만으로, 유전체층이 실질적으로 In 및 Sn을 포함하지 않는 경우로 볼 수 있다.The comparative example according to FIG. 6 corresponds to a case of a ceramic electronic component in which ITO (Indium Tin Oxide) is not added to the dielectric composition, and the dielectric layer does not substantially contain In and Sn. That is, the contents of In and Sn compared to all elements excluding oxygen detected in the dielectric layer of the ceramic electronic component according to the comparative example are each less than 0.5 at%, which can be seen as a case where the dielectric layer does not substantially contain In and Sn.

본 발명에 따른 일 실시형태에서, 제1 영역(R1)에 포함되는 Sn 및 In의 평균 함량은 도 7에 따른 Line Profile 분석 결과를 나타낸 그래프에서, 유전체층(111)의 내부 전극(121, 122)과의 계면(IF, 가로축 값=0)으로부터 유전체층의 내부 방향으로 50nm 까지(가로축 값=50nm)에서의 In 및 Sn의 함량의 평균 값을 계산함으로써 측정될 수 있다.In one embodiment according to the present invention, the average content of Sn and In included in the first region R1 is the internal electrodes 121 and 122 of the dielectric layer 111 in the graph showing the results of the line profile analysis according to FIG. 7. It can be measured by calculating the average value of the contents of In and Sn from the interface (IF, horizontal axis value = 0) to 50 nm in the inner direction of the dielectric layer (horizontal value = 50 nm).

도 7에 따른 Line Profile 분석은 도 5에 나타난 p, q 및 r 영역에서 행해질 수 있다. 구체적으로 p 영역 및 r 영역은 내부 전극(121, 122)과 유전체층(111)의 계면 근방 영역으로, q 영역은 유전체층의 중앙부 영역으로 설정될 수 있다. 이때, p 영역 및 r 영역은 가로세로=250nm250nm 영역으로, q 영역은 가로세로=300nm300nm 영역으로 설정될 수 있다. 한편, p, q 및 r 영역은 반드시 제2 방향으로 일직선 상에 위치할 필요는 없다. Line profile analysis according to FIG. 7 can be performed in the p, q, and r areas shown in FIG. 5. Specifically, the p area and r area may be set as areas near the interface between the internal electrodes 121 and 122 and the dielectric layer 111, and the q area may be set as the central area of the dielectric layer. At this time, the p area and r area are horizontal length=250nm 250nm area, q area is horizontal length=300nm It can be set to 300nm area. Meanwhile, the p, q and r regions do not necessarily need to be located on a straight line in the second direction.

또한, 도 7에 따른 Line Profile 분석 결과를 나타낸 그래프는 STEM-EDS를 통해 검출된 원소 중 산소(O)원소를 제외한 전체 원소의 함량 대비 Ni, In, Sn 함량의 비율을 각각 계산하여 나타낸 것이다.In addition, the graph showing the results of the Line Profile analysis according to FIG. 7 calculates and shows the ratio of the contents of Ni, In, and Sn compared to the contents of all elements excluding the oxygen (O) element among the elements detected through STEM-EDS.

또한, In 및 Sn의 함량의 평균 값은 p, 및 r 영역을 각각 복수 개 설정하여 Line Profile 분석을 행하고 평균 값을 취함으로써 더욱 일반화될 수 있다. 구체적으로, 세라믹 전자 부품(100)의 제3 방향 중심까지 연마하여 제1 및 제2 방향 단면을 노출시킨 후, 용량 형성부(Ac) 중앙부에 위치한 유전체층(111) 및 내부 전극(121, 122)의 영역에서 p, 및 r 영역을 복수 개 설정하고 각각 STEM-EDS Line Profile 분석을 통해 산출된 Ni, In 및 Sn의 함량에 평균값을 취할 수 있다. In addition, the average value of In and Sn contents can be further generalized by setting a plurality of p and r regions respectively, performing line profile analysis, and taking the average value. Specifically, after polishing the ceramic electronic component 100 to the center in the third direction to expose the cross sections in the first and second directions, the dielectric layer 111 and the internal electrodes 121 and 122 located in the center of the capacitance forming portion (Ac) In the area of , a plurality of p and r areas can be set and the average value of the contents of Ni, In, and Sn calculated through STEM-EDS Line Profile analysis can be taken.

또한, 본 발명의 일 실시형태에서, 산소를 제외한 전체 원소 대비 In 함량 및 산소를 제외한 전체 원소 대비 Sn의 함량의 평균 값은 용량 형성부(Ac)의 중앙부에 위치한 유전체층(111) 및 내부 전극(121, 122)의 영역 외에도, 용량 형성부(Ac)를 제1 방향으로 3등분하여 상부, 중앙부, 하부로 구분한 뒤, 상부 및 하부에서도 동일하게 각 원소의 평균 함량을 측정함으로써 더욱 일반화될 수 있다. In addition, in one embodiment of the present invention, the average value of the In content compared to all elements excluding oxygen and the Sn content compared to all elements excluding oxygen is the dielectric layer 111 located in the center of the capacitance forming portion Ac and the internal electrode ( In addition to the areas of 121 and 122), it can be further generalized by dividing the capacity forming part (Ac) into three parts in the first direction, dividing it into an upper part, a central part, and a lower part, and then measuring the average content of each element in the same way in the upper and lower parts. there is.

한편, 유전체층(111)을 형성하는 유전체 조성물을 이루는 성분들은 유전체 조성물 상태에서 산화물 형태일 수 있으므로, 소성 후 유전체층(111)에서는 In, Sn 등의 금속 원소 외에도 산소(O) 원소가 검출될 수 있다. 한편, 내부 전극(121, 122) 또한 유전체층(111)에 포함된 산소가 내부 전극 측으로 확산되거나 내부 전극의 소성 전 상태에서 첨가된 산화물 형태의 성분들에 의해 Ni과 같은 금속 원소, 희토류 원소 및 첨가제 원소들 외에도 산소(O) 원소가 검출될 수 있다. 본 발명에서 서술하는 In, Sn 및 다양한 첨가제 원소의 함량(at%)들은 산소를 제외한 전체 원소 대비 해당 원소의 함량(at%)으로 설정하였다.Meanwhile, the components that make up the dielectric composition forming the dielectric layer 111 may be in the form of oxides in the dielectric composition state, so in the dielectric layer 111 after firing, in addition to metal elements such as In and Sn, oxygen (O) elements may be detected. . Meanwhile, the internal electrodes 121 and 122 also contain metal elements such as Ni, rare earth elements, and additives due to oxygen contained in the dielectric layer 111 diffusing toward the internal electrode or oxide-type components added in the state before firing the internal electrode. In addition to these elements, the element oxygen (O) can be detected. The contents (at%) of In, Sn, and various additive elements described in the present invention were set as the content (at%) of the corresponding elements compared to all elements excluding oxygen.

도 6을 참조하면, 비교예의 경우도 산소를 제외한 전체 원소 대비 Ni의 함량이 90at% 이하로 낮아지기 시작하는 지점을 특정할 수 있다. 다만, 산소를 제외한 전체 원소 대비 Ni의 함량이 90at% 이하로 낮아지기 시작하는 지점부터 유전체층 쪽으로 50nm 까지의 영역에서 측정된 산소를 제외한 전체 원소 대비 In의 함량 및 산소를 제외한 전체 원소 대비 Sn의 함량은 0.5at% 미만으로, 노이즈 수준으로 측정되는 것을 확인할 수 있다.Referring to FIG. 6, in the case of the comparative example, it is possible to specify the point where the Ni content starts to decrease below 90 at% compared to all elements excluding oxygen. However, the content of In compared to all elements excluding oxygen and the content of Sn compared to all elements excluding oxygen measured in the area from the point where the content of Ni compared to all elements excluding oxygen begins to fall below 90 at% to 50 nm towards the dielectric layer. It can be confirmed that it is measured as a noise level of less than 0.5at%.

반면에, 도 7을 참조하면, 실시예에 따른 유전체층(111)의 내부 전극(121, 122)과의 계면(IF)으로부터 유전체층 내부 방향으로 50nm 까지의 제1 영역(R1)에서, 산소를 제외한 전체 원소 대비 In의 평균 함량은 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하인 것을 확인할 수 있다. On the other hand, referring to FIG. 7, in the first region R1 extending up to 50 nm in the direction inside the dielectric layer from the interface IF with the internal electrodes 121 and 122 of the dielectric layer 111 according to the embodiment, oxygen is excluded. It can be seen that the average content of In compared to all elements is 0.5 at% to 2.0 at%, and the average content of Sn compared to all elements excluding oxygen is 0.5 at% to 1.75 at%.

또한, 유전체층(111)의 내부 전극(121, 122)과의 계면(IF)으로부터 유전체층 내부 방향으로 50nm 지점인 제1 영역(R1)에 포함되는 In 및 Sn의 함량이 제2 영역(R2) 또는 내부 전극(121, 122)에 포함되는 In 및 Sn 함량보다 많음을 확인할 수 있다. 즉, 일 실시예에서는 In 및 Sn이 제1 영역(R1)에 집중 분포되어 있을 수 있다.In addition, the content of In and Sn contained in the first region (R1) at a point 50 nm in the direction inside the dielectric layer from the interface (IF) with the internal electrodes 121 and 122 of the dielectric layer 111 is in the second region (R2) or It can be confirmed that the In and Sn contents are greater than those contained in the internal electrodes 121 and 122. That is, in one embodiment, In and Sn may be concentratedly distributed in the first region R1.

In 및 Sn 원소가 유전체층(111)과 내부 전극(121, 122)의 계면 부근에 집중 분포되는 경우, 세라믹 전자 부품(100)의 신뢰성을 향상시킬 수 있다. 그러나, In 및 Sn 원소가 내부 전극 측으로 과도하게 확산되거나, 유전체층(111)의 내부로 과도하게 확산되는 경우 오히려 정전 용량 특성이 저하되거나, 온도-용량 특성 및 고온 신뢰성이 저하될 우려가 있다. 이에 본 발명에서는 유전체층(111)과 내부 전극(121, 122)의 계면 부근에 In 및 Sn이 포함되도록 하여 고온 신뢰성의 향상 효과를 얻으면서도, In 및 Sn이 내부 전극(121, 122) 또는 유전체층(111) 내부로 지나치게 확산되는 억제하여 우수한 정전 용량 특성, 온도-용량 특성 중 하나 이상을 향상시킬 수 있다.When In and Sn elements are concentrated and distributed near the interface between the dielectric layer 111 and the internal electrodes 121 and 122, the reliability of the ceramic electronic component 100 can be improved. However, if In and Sn elements diffuse excessively toward the internal electrode or into the interior of the dielectric layer 111, there is a risk that electrostatic capacity characteristics may deteriorate or temperature-capacitance characteristics and high-temperature reliability may deteriorate. Accordingly, in the present invention, In and Sn are included near the interface between the dielectric layer 111 and the internal electrodes 121 and 122 to improve high-temperature reliability, while In and Sn are not included in the internal electrodes 121 and 122 or the dielectric layer ( 111) By suppressing excessive internal diffusion, one or more of excellent electrostatic capacity characteristics and temperature-capacitance characteristics can be improved.

본 발명의 일 실시형태와 같이 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량이 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량이 0.5at% 이상 1.75at% 이하로 조절하는 경우, 유전체층(111)과 내부 전극(121, 122)의 계면에서, 유전체층(111)을 향하여 In 및 Sn이 집중되도록 함으로써 In 및 Sn이 내부 전극으로 확산하여 정전 용량이 저하되는 현상을 억제할 수 있다. 또한, 유전체층(111)의 내부 전극(121, 122) 과의 계면(IF)으로부터 유전체층 내부 방향으로 50nm 까지의 영역인 제1 영역(R1)에 In 및 Sn을 집중되도록 함으로써 유전체층(111)의 제2 영역(R2)과 같은 유전체층(111)의 내부로 In 및 Sn이 과도하게 확산되는 현상 또한 억제될 수 있다.As in one embodiment of the present invention, the average content of In compared to all elements excluding oxygen in the first region (R1) is 0.5 at% or more and 2.0 at% or less, and the average content of Sn compared to all elements excluding oxygen is 0.5 at% or more and 1.75 at%. When adjusted to at% or less, In and Sn are concentrated at the interface between the dielectric layer 111 and the internal electrodes 121 and 122 toward the dielectric layer 111, causing In and Sn to diffuse to the internal electrode and reduce electrostatic capacity. phenomenon can be suppressed. In addition, In and Sn are concentrated in the first region (R1), which is an area of up to 50 nm from the interface (IF) with the internal electrodes (121, 122) of the dielectric layer (111) in the direction inside the dielectric layer. Excessive diffusion of In and Sn into the interior of the dielectric layer 111 such as region R2 can also be suppressed.

즉, 본 발명의 일 실시형태와 같이 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량이 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량이 0.5at% 이상 1.75at% 이하인 경우, 세라믹 전자 부품(100)의 평균 고장 시간(MTTF, Mean Time To Failure) 및 고온 절연 저항(IR, Insulation Resistance)과 같은 고온 신뢰성을 향상시킬 수 있으며, 상온에서의 정전용량 및 정전 용량 온도 변화 특성(TCC, Temperature Coefficient of Capacitance)과 같은 온도-용량 특성 중 적어도 하나 이상을 향상시킬 수 있다.That is, as in one embodiment of the present invention, the average In content compared to all elements excluding oxygen in the first region (R1) is 0.5 at% or more and 2.0 at% or less, and the average Sn content compared to all elements excluding oxygen is 0.5 at%. If it is 1.75 at% or less, high-temperature reliability such as mean time to failure (MTTF) and high-temperature insulation resistance (IR) of the ceramic electronic component 100 can be improved, and the capacitance at room temperature and temperature-capacitance characteristics such as temperature change characteristics (TCC, Temperature Coefficient of Capacitance) can be improved.

보다 구체적으로, 본 발명의 일 실시예에서는 세라믹 전자 부품(100)에서, 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하이고, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하로 조절됨으로써, 유전율 2500 이상, MTTF가 200시간 이상, 고온IR값 1.0E+07 Ω 이상, 및 -55℃ 내지 125℃의 온도 범위에서 TCC 변화율이 -22% 이상 22%이하 중 하나 이상의 특성을 만족할 수 있으며, 더 바람직하게는 유전율 2500 이상, MTTF가 200시간 이상, 고온IR값 1.0E+07 Ω 이상, 및 -55℃ 내지 125℃의 온도 범위에서 TCC 변화율이 -22% 이상 22%이하 중 하나 이상의 특성을 모두 만족할 수 있다.More specifically, in one embodiment of the present invention, in the ceramic electronic component 100, the average content of In relative to all elements excluding oxygen in the first region R1 is 0.5 at% or more and 2.0 at% or less, and the total In content excluding oxygen is 0.5 at% or more. The average Sn content compared to the element is adjusted to be between 0.5 at% and 1.75 at%, so that the dielectric constant is over 2500, the MTTF is over 200 hours, the high-temperature IR value is over 1.0E+07 Ω, and the TCC is maintained in the temperature range of -55℃ to 125℃. The rate of change may satisfy one or more characteristics of -22% or more and 22% or less, and more preferably, a dielectric constant of 2500 or more, an MTTF of 200 hours or more, a high-temperature IR value of 1.0E+07 Ω or more, and -55°C to 125°C. In the temperature range, the TCC change rate can satisfy one or more characteristics of -22% or more and 22% or less.

제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량이 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량이 0.5at% 이상 1.75at% 이하이도록 제조하는 방법은 특별히 제한되지 않으나, 후술할 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조 방법 및 그에 대한 다양한 실시예와 같이 유전체층에 첨가되는 In 및 Sn의 함량, In 및 Sn의 첨가 형태, 소성 온도, 소성 분위기 및 유전체 조성물의 부성분 원소의 종류와 함량 중 하나 이상을 조절함으로써 제1 영역에서의 In 및 Sn의 조성과 함량 및 분포가 결정될 수 있다.A method of manufacturing the product so that the average In content in the first region (R1) is 0.5 at% or more and 2.0 at% or less compared to all elements except oxygen, and the Sn average content compared to all elements except oxygen is 0.5 at% or more and 1.75 at% or less. Although not particularly limited, the content of In and Sn added to the dielectric layer, the form of addition of In and Sn, the firing temperature, and the firing temperature, such as the method of manufacturing a ceramic electronic component according to an embodiment of the present invention and various embodiments thereof, which will be described later, are not particularly limited. The composition, content, and distribution of In and Sn in the first region can be determined by controlling one or more of the atmosphere and the type and content of sub-component elements of the dielectric composition.

일 실시예에서, 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In의 평균 함량을 I1, 제2 영역(R2)의 산소를 제외한 전체 원소 대비 In의 평균 함량을 I2, 제1 영역(R1)의 산소를 제외한 전체 원소 대비 Sn의 평균 함량을 S1, 제2 영역(R2)의 산소를 제외한 전체 원소 대비 Sn 평균 함량을 S2라 할 때, I1>I2 및 S1>S2를 만족할 수 있다. 이에 따라, 유전체층(111)의 제2 영역(R2) 보다 유전체층(111)의 제1 영역(R1)에 포함되는 Sn 및 In 함량을 높게 조절함으로써 우수한 정전 용량 특성, 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.In one embodiment, the average content of In compared to all elements excluding oxygen in the first region (R1) is I1, the average content of In compared to all elements excluding oxygen in the second region (R2) is I2, and the average content of In compared to all elements excluding oxygen in the first region (R1) is I1. ), the average content of Sn relative to all elements excluding oxygen is S1, and the average content of Sn relative to all elements excluding oxygen in the second region (R2) is S2, I1>I2 and S1>S2 can be satisfied. Accordingly, by adjusting the Sn and In contents contained in the first region (R1) of the dielectric layer 111 to be higher than the second region (R2) of the dielectric layer 111, excellent electrostatic capacity characteristics, high temperature reliability, and temperature-capacitance characteristics are achieved. It can be secured.

일 실시예에서, 내부 전극의 산소를 제외한 전체 원소 대비 In 평균 함량을 I3, 내부 전극의 산소를 제외한 전체 원소 대비 Sn 평균 함량을 S3라 할 때, I1>I2>I3 및 S1>S2>S3를 만족하는 것이 바람직하다. 이에 따라, 유전체층(111)의 제1 영역(R1)에 In 및 Sn이 더욱 집중 배치되도록 하여 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있을 뿐만 아니라, In 및 Sn이 내부 전극(121, 122) 또는 제2 영역(R2)으로 확산하여 정전 용량이 저하되거나 절연 저항 값이 저하되는 현상을 억제할 수 있다. In one embodiment, when the average content of In compared to all elements excluding oxygen of the internal electrode is I3 and the average content of Sn compared to all elements excluding oxygen of the internal electrode is S3, I1>I2>I3 and S1>S2>S3 It is desirable to be satisfied. Accordingly, not only can excellent high-temperature reliability and temperature-capacitance characteristics be secured by ensuring that In and Sn are more concentrated in the first region (R1) of the dielectric layer 111, but also In and Sn are formed on the internal electrodes 121 and 122. ) or diffusion into the second region (R2), thereby suppressing a decrease in electrostatic capacity or a decrease in insulation resistance value.

이때, I1 내지 I3, S1 내지 S3의 절대적인 수치는 세라믹 전자 부품(100)의 사이즈와 유전체층(111)을 형성하는 유전체 조성물에 첨가된 Sn 및 In의 함량, In 및 Sn의 첨가 형태, 소성 온도, 소성 분위기 및 유전체 조성물의 부성분 원소의 종류와 함량 중 하나 이상을 조절함으로써 조절될 수 있다. At this time, the absolute values of I1 to I3 and S1 to S3 are the size of the ceramic electronic component 100, the content of Sn and In added to the dielectric composition forming the dielectric layer 111, the addition type of In and Sn, the firing temperature, It can be controlled by adjusting one or more of the firing atmosphere and the type and content of accessory elements of the dielectric composition.

도 8을 참조하면, 도 5의 q 영역을 STEM-EDS를 통해 Line Profile 분석하면, 산소를 제외한 전체 원소 대비 In의 평균 함량 및 산소를 제외한 전체 원소 대비 Sn의 평균 함량 각각은 1.0 at% 이하인 것을 확인할 수 있다. Line Profile 분석을 임의의 q 영역에서 반복적으로 진행하여 각 원소 함량의 평균 값을 취하는 경우, I2는 1.0at% 이하이며, 상기 S2는 1.0at% 이하일 수 있다.Referring to FIG. 8, when the q area of FIG. 5 is analyzed through Line Profile through STEM-EDS, the average content of In compared to all elements excluding oxygen and the average content of Sn compared to all elements excluding oxygen are each less than 1.0 at%. You can check it. When line profile analysis is repeatedly performed in an arbitrary q area to take the average value of each element content, I2 may be 1.0 at% or less, and S2 may be 1.0 at% or less.

한편, 도 7을 참조하면, 내부 전극의 In 및 Sn 평균 함량은 제1 영역이나 제2 영역보다 적으며, 내부 전극의 산소를 제외한 전체 원소 대비 In의 평균 함량 및 산소를 제외한 전체 원소 대비 Sn 평균 함량은 각각 0.5at% 미만일 수 있다. 즉, 일 실시예에서, I3는 0.5at% 미만이며, S3는 0.5at% 미만일 수 있다. 여기서 「0.5at% 미만」이라는 수치는 STEM-EDS로 측정한 결과에서 노이즈 수준에 해당하는 값을 의미할 수 있으므로, 내부 전극에는 Sn 및 In이 실질적으로 포함되지 않는 것으로 볼 수 있다.Meanwhile, referring to FIG. 7, the average content of In and Sn of the internal electrode is less than that of the first region or the second region, and the average content of In compared to all elements excluding oxygen and the average content of Sn compared to all elements excluding oxygen of the internal electrode The content may be less than 0.5 at% each. That is, in one embodiment, I3 may be less than 0.5 at% and S3 may be less than 0.5 at%. Here, the value “less than 0.5 at%” may mean a value corresponding to the noise level in the results measured by STEM-EDS, so it can be seen that the internal electrode does not substantially contain Sn and In.

내부 전극의 산소를 제외한 전체 원소 대비 In의 평균 함량(I3) 및 산소를 제외한 전체 원소 대비 Sn 평균 함량(S3)은 유전체층(111)의 내부 전극(121, 122)과의 계면(IF)을 넘지 않는 내부 전극 내 임의의 영역을 STEM-EDS를 이용하여 Line profile 분석함으로써 측정할 수 있다. 이러한 측정을 복수개의 내부 전극에서 복수개의 영역에서 수행한 뒤 평균값을 취함으로써 산소를 제외한 전체 원소 대비 In의 평균 함량(I3) 및 산소를 제외한 전체 원소 대비 Sn 평균 함량(S3)은 더욱 일반화될 수 있다. 구체적으로, 세라믹 전자 부품(100)의 제3 방향 중심까지 연마하여 제1 및 제2 방향 단면을 노출시킨 후, 용량 형성부(Ac)를 제1 방향으로 3등분하여 상부, 중앙부, 하부로 구분한 뒤 상부, 중앙부, 하부에 배치된 내부 전극의 산소를 제외한 전체 원소 대비 In의 함량 및 산소를 제외한 전체 원소 대비 Sn 함량에 각각 평균 값을 취함으로써 측정될 수 있다.The average content of In relative to all elements excluding oxygen (I3) of the internal electrode and the average content of Sn relative to all elements excluding oxygen (S3) do not exceed the interface (IF) with the internal electrodes 121 and 122 of the dielectric layer 111. Any area within the internal electrode that is not covered can be measured by analyzing the line profile using STEM-EDS. By performing these measurements in multiple areas on multiple internal electrodes and then taking the average value, the average content of In compared to all elements excluding oxygen (I3) and the average content of Sn compared to all elements excluding oxygen (S3) can be more generalized. there is. Specifically, after polishing the ceramic electronic component 100 to the center in the third direction to expose the cross sections in the first and second directions, the capacitance forming portion Ac is divided into three parts in the first direction and divided into an upper part, a central part, and a lower part. It can then be measured by taking the average value of the In content compared to all elements excluding oxygen and the Sn content compared to all elements excluding oxygen of the internal electrodes disposed at the top, center, and bottom.

한편, 내부 전극(121, 122), 유전체층(111)과 내부 전극(121, 122)의 계면, 유전체층(111)의 제1 영역 및 유전체층(111)의 제2 영역 중에서, 유전체층(111)의 제1 영역에 산소를 제외한 전체 원소 대비 In 함량 및 산소를 제외한 전체 원소 대비 Sn의 함량이 최대치를 가지는 피크 값이 존재할 수 있다. 제1 영역에 산소를 제외한 전체 원소 대비 In 및 Sn의 함량이 최대치를 가지는 피크 값이 존재하는 경우, 제1 영역에 In 및 Sn이 집중 배치된 것으로 볼 수 있다. 우수한 고온 신뢰성 및 온도-용량 특성을 확보와 정전 용량이 저하 방지의 관점에서, 제1 영역의 산소를 제외한 전체 원소 대비 In 함량의 피크 값이 1.2at% 이상이며, 산소를 제외한 전체 원소 대비 Sn 함량의 피크 값이 1.0at% 이상인 것이 바람직하나 이에 제한되는 것은 아니다.Meanwhile, among the internal electrodes 121 and 122, the interface between the dielectric layer 111 and the internal electrodes 121 and 122, the first region of the dielectric layer 111, and the second region of the dielectric layer 111, the first region of the dielectric layer 111 In area 1, there may be a peak value where the In content compared to all elements excluding oxygen and the Sn content compared to all elements excluding oxygen are maximum. If there is a peak value in which the content of In and Sn is the maximum compared to all elements except oxygen in the first region, it can be seen that In and Sn are concentrated in the first region. From the viewpoint of securing excellent high-temperature reliability and temperature-capacitance characteristics and preventing deterioration of capacitance, the peak value of In content compared to all elements excluding oxygen in the first region is 1.2 at% or more, and Sn content compared to all elements excluding oxygen It is preferable that the peak value of is 1.0 at% or more, but is not limited thereto.

유전체층(111)은 상술한 바와 같이 티탄산바륨(BaTiO3) 등을 주성분으로 포함하는 유전체 조성물로 형성될 수 있다. 이에 따라 소성된 상태에서의 유전체층(111)은 Ba 및 Ti를 주성분 원소로 포함할 수 있으며, 본 발명의 일 실시형태에 따라 Sn 및 In이 첨가될 수 있다. 다만, 유전체층(111)의 소성은 후술하는 바와 같이 환원분위기에서 진행되므로 적절한 내환원성이 구비되어야 하며, 세라믹 전자 부품(100)의 내전압 특성 및 고온 신뢰성 등의 다양한 특성을 향상시킬 필요성이 있으므로, 유전체층(111)에는 주성분 원소 외에도 다양한 부성분 원소가 포함될 수 있다.As described above, the dielectric layer 111 may be formed of a dielectric composition containing barium titanate (BaTiO 3 ) as a main component. Accordingly, the dielectric layer 111 in the fired state may include Ba and Ti as main components, and Sn and In may be added according to an embodiment of the present invention. However, since the firing of the dielectric layer 111 is carried out in a reducing atmosphere as will be described later, it must have appropriate reduction resistance, and there is a need to improve various characteristics such as withstand voltage characteristics and high-temperature reliability of the ceramic electronic component 100, so the dielectric layer (111) may contain various secondary elements in addition to the main element.

일 실시예에서, 유전체층은 제1 부성분 원소로 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 하나 이상을 포함하고, 산소를 제외한 전체 원소 대비 상기 제1 부성분 원소의 함량은 0at% 초과 0.6at% 이하일 수 있다.In one embodiment, the dielectric layer includes one or more of Mn, V, Cr, Fe, Ni, Co, Cu, and Zn as a first accessory element, and the content of the first accessory element compared to all elements excluding oxygen is 0 at%. The excess may be less than 0.6at%.

상기 제1 부성분 원소는 원자가 가변 억셉터 원소(Valance-variable acceptor)로서 유전체층(111)의 소성 온도 저하 및 고온 신뢰성을 향상시키는 역할을 할 수 있다. 이때, 산소를 제외한 전체 원소 대비 제1 부성분 원소의 함량이 0at%인 경우, 유전율을 향상시키는 효과를 달성할 수 없고, 산소를 제외한 전체 원소 대비 0.6at%를 초과하는 경우 세라믹 전자 부품(100)의 고온 신뢰성 및 온도-용량 특성이 저하될 수 있다. 따라서, 유전체층(111)에 포함되는 산소를 제외한 전체 원소 대비 제1 부성분 원소의 함량을 0at% 초과 0.6at% 이하로 조절함으로써 유전율을 향상시켜 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.The first sub-component element is a valence-variable acceptor element and may play a role in lowering the firing temperature of the dielectric layer 111 and improving high-temperature reliability. At this time, if the content of the first sub-component element is 0 at% compared to all elements excluding oxygen, the effect of improving the dielectric constant cannot be achieved, and if it exceeds 0.6 at% compared to all elements excluding oxygen, the ceramic electronic component (100) The high-temperature reliability and temperature-capacity characteristics may be deteriorated. Therefore, it is possible to improve the electrostatic capacity of the ceramic electronic component 100 by improving the dielectric constant by adjusting the content of the first accessory element to more than 0 at% and less than 0.6 at% compared to all elements excluding oxygen contained in the dielectric layer 111. In addition, excellent high-temperature reliability and temperature-capacity characteristics can be secured.

일 실시예에서, 유전체층은 제2 부성분 원소로 Mg를 포함하고, 산소를 제외한 전체 원소 대비 상기 제2 부성분 원소의 함량은 0.3at% 이상 0.6at% 이하일 수 있다.In one embodiment, the dielectric layer includes Mg as a second accessory element, and the content of the second accessory element relative to all elements excluding oxygen may be 0.3 at% or more and 0.6 at% or less.

상기 제2 부성분 원소는 환원 분위기의 소성과정에서 유전체층(111)에 포함되는 유전체의 입성장을 억제하고 내환원성을 부여하는 역할을 수행할 수 있다. 따라서, 유전체층(111)에 제2 부성분 원소가 포함됨으로써 세라믹 전자 부품의 고온 신뢰성 및 온도-용량 특성을 향상시킬 수 있다.The second accessory element may play a role in suppressing grain growth of the dielectric contained in the dielectric layer 111 and providing reduction resistance during a firing process in a reducing atmosphere. Accordingly, the high-temperature reliability and temperature-capacitance characteristics of ceramic electronic components can be improved by including the second accessory element in the dielectric layer 111.

다만, 산소를 제외한 전체 원소 대비 제2 부성분 원소의 함량이 0.3at% 미만인 경우 유전체층(111)의 과도한 입성장으로 인해 고온 신뢰성 및 온도-용량 특성을 충분히 향상시킬 수 없으며, 산소를 제외한 전체 원소 대비 제2 부성분 원소의 함량이 0.6at%를 초과하는 경우 유전체층(111)의 과도한 입성장 억제로 인해 유전율이 저하될 수 있다. 따라서, 산소를 제외한 전체 원소 대비 제2 부성분 원소의 함량을 0.3at% 이상 0.6at% 이하로 조절함으로써 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.However, if the content of the second accessory element is less than 0.3 at% compared to all elements excluding oxygen, high-temperature reliability and temperature-capacity characteristics cannot be sufficiently improved due to excessive grain growth of the dielectric layer 111, and compared to all elements excluding oxygen, If the content of the second accessory element exceeds 0.6 at%, the dielectric constant may decrease due to excessive grain growth of the dielectric layer 111. Therefore, by controlling the content of the second accessory element to 0.3 at% or more and 0.6 at% or less compared to all elements excluding oxygen, not only can the capacitance of the ceramic electronic component 100 be improved, but also excellent high-temperature reliability and temperature- Capacity characteristics can be secured.

일 실시예에서, 유전체층은 제3 부성분 원소로 Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd 및 Yb 중 하나 이상을 포함하고, 산소를 제외한 전체 원소 대비 상기 제3 부성분 원소의 함량은 0.6at% 이상 1.8at% 이하일 수 있다. 이에 따라 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.In one embodiment, the dielectric layer includes one or more of Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd, and Yb as a third accessory element, compared to all elements except oxygen. The content of the third accessory element may be 0.6 at% or more and 1.8 at% or less. Accordingly, not only can the capacitance of the ceramic electronic component 100 be improved, but also excellent high-temperature reliability and temperature-capacitance characteristics can be secured.

상기 제3 부성분 원소는 희토류 원소(RE, Rare earth Element)로서, HALT 신뢰성 및 유전율을 향상시키는 역할을 수행할 수 있다. 다만, 유전체층(111)이 제3 부성분 원소 중 어느 하나만을 포함하는 경우보다 2 이상의 원소를 포함하는 것이 본 발명에 따른 효과가 보다 현저해질 수 있으며, 특히, 유전체층(111)이 Dy 및 Tb를 동시에 포함하는 것이 더 바람직하다.The third sub-component element is a rare earth element (RE) and can play a role in improving HALT reliability and dielectric constant. However, the effect according to the present invention may be more significant when the dielectric layer 111 contains two or more elements than when the dielectric layer 111 contains only one of the third subcomponent elements. In particular, the dielectric layer 111 contains Dy and Tb at the same time. It is more desirable to include

일 실시예에서, 유전체층은 제4 부성분 원소로 Si를 포함하고, 산소를 제외한 전체 원소 대비 상기 제4 부성분 원소의 함량은 1.0at% 이상 2.0at% 이하일 수 있다.In one embodiment, the dielectric layer includes Si as a fourth sub-component element, and the content of the fourth sub-component element relative to all elements excluding oxygen may be 1.0 at% or more and 2.0 at% or less.

제4 부성분 원소는 제1 내지 제3 부성분 원소의 확산 정도를 제어하는 역할을 수행할 수 있다. 산소를 제외한 전체 원소 대비 제4 부성분 원소의 함량이 1.0at% 미만인 경우, 신뢰성에 큰 영향을 미치는 제3 부성분이 잘 확산되지 않아 본 발명에 따른 효과를 얻기 어려울 수 있다. 반면에, 산소를 제외한 전체 원소 대비 제4 부성분 원소의 함량이 2.0at%를 초과하는 경우 충분한 유전율 및 MTTF를 확보하기 어려울 수 있다.The fourth subcomponent element may play a role in controlling the degree of diffusion of the first to third subcomponent elements. If the content of the fourth subcomponent element compared to all elements excluding oxygen is less than 1.0 at%, it may be difficult to obtain the effect according to the present invention because the third subcomponent, which has a significant impact on reliability, does not diffuse well. On the other hand, if the content of the fourth accessory element exceeds 2.0 at% compared to all elements excluding oxygen, it may be difficult to secure sufficient dielectric constant and MTTF.

따라서, 산소를 제외한 전체 원소 대비 제4 부성분 원소의 함량을 1.0at% 이상 2.0at% 이하로 조절함으로써 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다. Therefore, by controlling the content of the fourth accessory element to 1.0 at% or more and 2.0 at% or less compared to all elements excluding oxygen, not only can the capacitance of the ceramic electronic component 100 be improved, but also excellent high-temperature reliability and temperature- Capacity characteristics can be secured.

또한, 유전체층(111)에 포함된 제1 내지 제4 부성분에 포함된 각 원소의 정량적 함량은 파괴 공법을 이용하여 측정할 수 있다. 구체적으로, 파괴 공법을 이용한 측정 방법은 세라믹 전자 부품을 분쇄하고 내부 전극을 제거한 후 유전체 부분을 선별한 후, 선별된 유전체를 유도결합 플라즈마 분광 분석기(ICP-OES: Inductively Coupled Plasma-Optical Emission Spectroscopy), 유도결합 플라즈마 질량 분석기(ICP-MS: Inductively Coupled Plasma-Mass Spectrometry) 등의 장치를 이용하여 유전체의 성분을 정량적으로 분석할 수 있다.Additionally, the quantitative content of each element included in the first to fourth subcomponents included in the dielectric layer 111 can be measured using a destruction method. Specifically, the measurement method using the destructive method is to crush the ceramic electronic component, remove the internal electrode, select the dielectric part, and then analyze the selected dielectric using an inductively coupled plasma spectroscopy (ICP-OES: Inductively Coupled Plasma-Optical Emission Spectroscopy). , the components of the dielectric can be quantitatively analyzed using devices such as inductively coupled plasma-mass spectrometry (ICP-MS).

유전체층(111)의 제1 내지 제4 부성분에 포함된 원소의 정량적 함량을 분석하는 경우, 산소(O) 원소는 감도가 낮아 상기 유도결합 플라즈마 분석이 곤란할 수 있다. 이에 본 발명에서는 유전체층(111)에 포함된 제1 내지 제4 부성분에 포함된 원소의 함량(at%)은 산소를 제외한 전체 원소 대비 해당 원소의 함량(at%)으로 설정하였다.When analyzing the quantitative content of elements included in the first to fourth subcomponents of the dielectric layer 111, the inductively coupled plasma analysis may be difficult due to the low sensitivity of oxygen (O) element. Accordingly, in the present invention, the content (at%) of the element included in the first to fourth subcomponents included in the dielectric layer 111 is set to the content (at%) of the element compared to all elements excluding oxygen.

세라믹 전자 부품의 제조 방법Manufacturing method of ceramic electronic components

도 9는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조 방법의 순서를 나타낸 순서도이다.Figure 9 is a flowchart showing the sequence of a method for manufacturing a ceramic electronic component according to an embodiment of the present invention.

본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조 방법은 도 9와 같이, 유전체 분말을 주성분으로 포함하며, 상기 주성분 100 몰 대비 Sn을 0.9 몰 이상 1.8 몰 이하로 포함하고, In을 0.05 몰 이상 0.1 몰 이하로 포함하는 유전체 조성물을 준비하는 단계(P1); 상기 유전체 조성물을 이용하여 세라믹 그린 시트를 형성하는 단계(P2); 상기 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성하는 단계(P3); 상기 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계(P4); 및 상기 바디에 외부 전극을 형성하는 단계(P5); 를 포함한다.As shown in FIG. 9, the method of manufacturing a ceramic electronic component according to an embodiment of the present invention includes dielectric powder as a main component, and contains 0.9 mole or more and 1.8 mole or less of Sn based on 100 moles of the main component, and 0.05 mole or more of In. Preparing a dielectric composition containing 0.1 mol or less (P1); Forming a ceramic green sheet using the dielectric composition (P2); forming a laminate by printing a conductive paste for internal electrodes on the ceramic green sheet and then laminating it (P3); Forming a body including a dielectric layer and an internal electrode by sintering the laminate (P4); and forming external electrodes on the body (P5); Includes.

(P1: 유전체 조성물을 준비하는 단계)(P1: Step of preparing dielectric composition)

유전체 조성물을 준비하는 단계(P1)에서는, 유전체 분말을 주성분으로 포함하고, 주성분 100 몰 대비 Sn을 0.9 몰 이상 1.8 몰 이하로 포함하고, In을 0.05 몰 이상 0.1 몰 이하로 포함하는 유전체 조성물이 마련된다. In the step (P1) of preparing the dielectric composition, a dielectric composition containing dielectric powder as the main ingredient, 0.9 mole to 1.8 mole of Sn relative to 100 moles of the main ingredient, and 0.05 mole to 0.1 mole of In is prepared. do.

유전체 조성물은 주성분으로 유전체 분말을 포함한다.The dielectric composition includes dielectric powder as a main component.

유전체 분말은 BaTiO3계 세라믹 분말 또는 BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1)또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다. The dielectric powder is BaTiO 3 -based ceramic powder or ( Ba 1 -x Ca Ca y )O 3 (0<y<1), (Ba 1-x Ca x )(Ti 1-y Zr y )O 3 (0<x<1, 0<y<1) or Ba(Ti 1- y Zr y )O 3 (0<y<1), etc.

유전체 조성물은 상기 주성분 외에도, 주성분 100몰 대비 Sn을 0.9 몰 이상 1.8 몰 이하로 포함하고, In을 0.05 몰 이상 0.1 몰 이하로 포함하는 것이 바람직하다.In addition to the main components, the dielectric composition preferably contains 0.9 mole to 1.8 mole of Sn and 0.05 mole to 0.1 mole of In based on 100 moles of the main component.

유전체 조성물에 포함되는 Sn 및 In의 함량은 세라믹 전자 부품(100)의 유전체층(111)에서의 Sn 및 In의 분포를 조절하는 하나의 변수가 될 수 있다. Sn 및 In의 함량이 상기 범위를 넘어서는 경우, 세라믹 전자 부품(100)의 MTTF 값이 저하되거나, X7S 특성을 만족하지 않을 수 있으며, 본 발명의 유전체층(111)의 제1 영역(R1)에 포함되는 In 평균 함량은 0.5at% 이상 2.0at% 이하이며, Sn 평균 함량은 0.5at% 이상 1.75at% 이하가 되도록 조절하기 어려울 수 있다. The content of Sn and In in the dielectric composition may be a variable that controls the distribution of Sn and In in the dielectric layer 111 of the ceramic electronic component 100. If the content of Sn and In exceeds the above range, the MTTF value of the ceramic electronic component 100 may decrease or the X7S characteristic may not be satisfied, and may be included in the first region R1 of the dielectric layer 111 of the present invention. The average In content is 0.5 at% or more and 2.0 at% or less, and the Sn average content may be difficult to control to be 0.5 at% or more and 1.75 at% or less.

유전체 조성물에 포함되는 Sn 및 In이 첨가되는 형태는 특별히 제한되지 않는다. 예를 들어 Sn 산화물 및 In 산화물을 일정 비율 혼합하여 유전체 조성물에 첨가될 수 있다. 다만, 유전체 조성물에 Sn 및 In을 인듐 주석 산화물(ITO, Indium Tin Oxide) 형태로 첨가하는 경우 본 발명에 따른 세라믹 전자 부품(100)의 신뢰성 향상 효과가 더욱 향상될 수 있다.The form in which Sn and In contained in the dielectric composition are added is not particularly limited. For example, Sn oxide and In oxide may be mixed at a certain ratio and added to the dielectric composition. However, when Sn and In are added to the dielectric composition in the form of indium tin oxide (ITO), the reliability improvement effect of the ceramic electronic component 100 according to the present invention can be further improved.

인듐 주석 산화물(ITO)은 산화 인듐(In2O3-)과 산화 주석(SnO2)이 일정 비율로 섞여 있는 물질이다. 일 실시예에서는 In: 74wt%, O: 18wt% 및 Sn: 8wt%로 구성된 인듐 주석 산화물을 유전체 조성물에 첨가하였으나, 이에 제한되는 것은 아니며, 다른 조성을 가지는 인듐 주석 산화물을 첨가하여도 그 양을 조절하여 유전체 조성물에서의 Sn 및 In의 농도를 조절할 수 있다.Indium tin oxide (ITO) is a material that contains indium oxide (In 2 O 3 -) and tin oxide (SnO 2 ) mixed in a certain ratio. In one embodiment, indium tin oxide consisting of In: 74wt%, O: 18wt%, and Sn: 8wt% was added to the dielectric composition, but the amount is not limited thereto, and the amount can be adjusted even if indium tin oxide having a different composition is added. Thus, the concentration of Sn and In in the dielectric composition can be adjusted.

한편, 일 실시예에 따라 In: 74wt%, O: 18wt% 및 Sn: 8wt%로 구성된 인듐 주석 산화물을 유전체 조성물에 첨가하는 경우, 유전체 조성물에 포함되는 인듐 주석 화합물의 함량은 주성분 100몰 대비 0.5몰 이상 1.0몰 이하인 것이 세라믹 전자 부품(100)의 신뢰성 향상 측면에서 바람직하다.Meanwhile, according to one embodiment, when indium tin oxide composed of In: 74wt%, O: 18wt%, and Sn: 8wt% is added to the dielectric composition, the content of the indium tin compound contained in the dielectric composition is 0.5 mole compared to 100 moles of the main component. It is preferable that the mole is greater than or equal to 1.0 mole in terms of improving the reliability of the ceramic electronic component 100.

일 실시예에서, 유전체 조성물은 원자가 가변 억셉터 원소의 산화물 혹은 탄산염 중 하나 이상을 포함하는 제1 부성분을 포함할 수 있다.In one embodiment, the dielectric composition may include a first subcomponent including one or more of an oxide or a carbonate of a variable-valence acceptor element.

제1 부성분에 포함되는 원소는 유전체층(111)의 소성 온도 저하 및 고온 신뢰성을 향상시키는 역할을 수행할 수 있다. 이때, 원자가 가변 억셉터 원소는 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 하나 이상을 의미할 수 있다.The elements included in the first subcomponent may play a role in lowering the firing temperature of the dielectric layer 111 and improving high-temperature reliability. At this time, the valence variable acceptor element may mean one or more of Mn, V, Cr, Fe, Ni, Co, Cu, and Zn.

제1 부성분의 함량이 주성분 100몰 대비 0.1몰 미만인 경우 유전체층(111)의 유전율을 향상시키기 어렵고, 제1 부성분의 함량이 주성분 100몰 대비 0.3몰을 초과하는 경우 세라믹 전자 부품(100)의 고온 신뢰성 및 온도-용량 특성이 저하될 수 있다. If the content of the first subcomponent is less than 0.1 mole compared to 100 mole of the main component, it is difficult to improve the dielectric constant of the dielectric layer 111, and if the content of the first subcomponent exceeds 0.3 mole compared to 100 mole of the main component, the high temperature reliability of the ceramic electronic component 100 And temperature-capacity characteristics may deteriorate.

따라서, 상기 유전체 조성물을 제1 부성분을 주성분 100몰 대비 0.1몰 이상 0.3몰 이하로 포함하는 경우 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.Therefore, when the dielectric composition contains the first subcomponent in an amount of 0.1 mole or more and 0.3 mole or less relative to 100 moles of the main component, not only can the electrostatic capacity of the ceramic electronic component 100 be improved, but also excellent high temperature reliability and temperature-capacitance characteristics. can be secured.

한편, 소성 후 세라믹 전자 부품(100)에서, 유전체층(111)에 포함되는 산소를 제외한 전체 원소 대비 제1 부성분 원소의 함량은 0at% 초과 0.6at% 이하일 수 있다.Meanwhile, in the ceramic electronic component 100 after firing, the content of the first accessory element relative to all elements excluding oxygen included in the dielectric layer 111 may be greater than 0 at% and less than or equal to 0.6 at%.

일 실시예에서, 유전체 조성물은 Mg의 산화물 혹은 탄산염 중 하나 이상을 포함하는 제2 부성분을 포함할 수 있다.In one embodiment, the dielectric composition may include a second subcomponent including one or more of an oxide or carbonate of Mg.

제2 부성분에 포함되는 원소는 환원 분위기의 소성과정에서 유전체층(111)에 포함되는 유전체의 입성장을 억제하고 내환원성을 부여하는 역할을 수행할 수 있다. The element included in the second subcomponent may play a role in suppressing grain growth of the dielectric included in the dielectric layer 111 and providing reduction resistance during the firing process in a reducing atmosphere.

제2 부성분의 함량이 주성분 100몰 대비 0.3몰 미만인 경우 유전체층(111)의 과도한 입성장으로 인해 고온 신뢰성 및 온도-용량 특성을 충분히 향상시킬 수 없으며제2 부성분의 함량이 주성분 100몰 대비 0.9몰을 초과하는 경우 유전체층(111)의 과도한 입성장 억제로 인해 유전율이 저하될 수 있다. If the content of the second subcomponent is less than 0.3 mole compared to 100 mole of the main component, high temperature reliability and temperature-capacitance characteristics cannot be sufficiently improved due to excessive grain growth of the dielectric layer 111, and the content of the second subcomponent is 0.9 mole compared to 100 mole of the main component. If it exceeds this, the dielectric constant may decrease due to excessive grain growth of the dielectric layer 111.

따라서, 상기 유전체 조성물은 제2 부성분을 주성분 100몰 대비 0.3몰 이상 0.9몰 이하로 포함하는 경우, 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.Therefore, when the dielectric composition contains the second subcomponent in an amount of 0.3 mole or more and 0.9 mole or less relative to 100 moles of the main component, not only can the capacitance of the ceramic electronic component 100 be improved, but also excellent high-temperature reliability and temperature-capacitance characteristics can be secured.

한편, 소성 후 세라믹 전자 부품(100)에서, 유전체층(111)에 포함되는 산소를 제외한 전체 원소 대비 제2 부성분 원소의 함량은 0.3at% 이상 0.6at% 이하일 수 있다.Meanwhile, in the ceramic electronic component 100 after firing, the content of the second accessory element relative to all elements excluding oxygen included in the dielectric layer 111 may be 0.3 at% or more and 0.6 at% or less.

일 실시예에서, 유전체 조성물은 희토류 원소의 산화물 및 탄산염 중 하나 이상을 포함하는 제3 부성분을 포함할 수 있다.In one embodiment, the dielectric composition may include a third subcomponent comprising one or more of oxides and carbonates of rare earth elements.

제3 부성분은 고온 신뢰성 및 유전체층의 유전율을 향상시키는 역할을 수행할 수 있다. 이때, 희토류 원소는 Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd 및 Yb 중 하나 이상일 수 있다.The third subcomponent may play a role in improving high-temperature reliability and dielectric constant of the dielectric layer. At this time, the rare earth element may be one or more of Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd, and Yb.

일 실시예에서, 유전체 조성물은 제3 부성분을 주성분 100몰 대비 0.3몰 이상 0.9몰 이하로 포함함으로써 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.In one embodiment, the dielectric composition not only improves the capacitance of the ceramic electronic component 100 by including 0.3 mole or more and 0.9 mole or less of the third subcomponent relative to 100 moles of the main component, but also provides excellent high-temperature reliability and temperature-capacitance. characteristics can be secured.

한편, 소성 후 세라믹 전자 부품(100)에서, 유전체층(111)에 포함되는 산소를 제외한 전체 원소 대비 제3 부성분 원소의 함량은 0.6at% 이상 1.8at% 이하일 수 있다.Meanwhile, in the ceramic electronic component 100 after firing, the content of the third accessory element relative to all elements excluding oxygen included in the dielectric layer 111 may be 0.6 at% or more and 1.8 at% or less.

한편, 유전체층(111)이 제3 부성분 원소 중 하나만을 포함하는 경우 보다, 상기 희토류 원소 중의 2이상의 원소를 포함하는 산화물 또는 탄산염을 포함하는 것이 세라믹 전자 부품(100)의 신뢰성 향상에 더욱 효과적이다. Meanwhile, it is more effective in improving the reliability of the ceramic electronic component 100 when the dielectric layer 111 contains an oxide or carbonate containing two or more of the rare earth elements than when it contains only one of the third sub-component elements.

예를 들어, 제3 부성분으로 Tb4O7만을 첨가하거나, Dy2O3만을 첨가하는 경우보다 Tb4O7 및 Dy2O3를 동시에 첨가하는 것이 유전율 향상을 통한 세라믹 전자 부품(100)의 정전 용량 향상, 고온 신뢰성 및 온도-용량 특성 향상에 더욱 유리하다.For example, adding Tb 4 O 7 and Dy 2 O 3 at the same time improves the dielectric constant of the ceramic electronic component 100 compared to adding only Tb 4 O 7 or only Dy 2 O 3 as the third subcomponent. It is more advantageous for improving electrostatic capacity, high temperature reliability, and temperature-capacitance characteristics.

보다 구체적으로, 유전체 조성물에 제3 부성분으로 Tb4O7만을 주성분 100몰 대비 0.6몰 이상 첨가하는 경우, 고온 절연 저항 및 MTTF 값이 저하될 수 있다. 또한, 제3 부성분으로 Dy2O3만을 0.6몰 이상 첨가하는 경우 온도-용량 특성, 고온 신뢰성 등의 특성은 향상되나, 유전율이 저하될 가능성이 있다.More specifically, when Tb 4 O 7 alone is added as a third subcomponent to the dielectric composition in an amount of 0.6 mol or more relative to 100 mol of the main component, high temperature insulation resistance and MTTF value may decrease. In addition, when 0.6 mol or more of only Dy 2 O 3 is added as the third subcomponent, characteristics such as temperature-capacitance characteristics and high-temperature reliability are improved, but there is a possibility that the dielectric constant may decrease.

따라서, 유전체 조성물이 제3 부성분으로 Tb4O7 및 Dy2O3를 동시에 포함하는 경우, Tb4O7의 함량은 주성분 100몰 대비 0.1몰 이상 0.4몰 이하이고 Dy2O3의 함량은 주성분 100몰 대비 0.2몰 이상 0.5몰 이하인 것이 바람직하다.Therefore, when the dielectric composition simultaneously contains Tb 4 O 7 and Dy 2 O 3 as the third subcomponent, the content of Tb 4 O 7 is 0.1 mole or more and 0.4 mole or less relative to 100 moles of the main ingredient, and the content of Dy 2 O 3 is the content of the main ingredient. It is preferable that it is 0.2 mol or more and 0.5 mol or less per 100 mol.

일 실시예에서, 유전체 조성물은 Si의 산화물, Si의 탄산염 및 Si를 포함하는 글라스 중 하나 이상을 포함하는 제4 부성분을 포함할 수 있다.In one embodiment, the dielectric composition may include a fourth subcomponent including one or more of an oxide of Si, a carbonate of Si, and a glass containing Si.

제4 부성분에 포함되는 원소는 유전체층(111)에서 제1 내지 제3 부성분 원소의 확산 정도를 제어하는 역할을 수행할 수 있다. The elements included in the fourth subcomponent may play a role in controlling the degree of diffusion of the first to third subcomponent elements in the dielectric layer 111.

제4 부성분의 함량이 주성분 100몰 대비 1.0몰 미만인 경우 신뢰성에 큰 영향을 미치는 제3 부성분이 잘 확산되지 않아 본 발명에 따른 효과를 얻기 어려울 수 있으며, 제4 부성분의 함량이 주성분 100몰 대비 2.0몰을 초과하는 경우 충분한 유전율 및 MTTF를 확보하기 어려울 수 있다.If the content of the fourth subcomponent is less than 1.0 mole compared to 100 mole of the main ingredient, it may be difficult to obtain the effect according to the present invention because the third subcomponent, which has a significant impact on reliability, does not diffuse well, and the content of the fourth subcomponent is 2.0 mole compared to 100 mole of the main ingredient. If the molar value is exceeded, it may be difficult to secure sufficient dielectric constant and MTTF.

따라서, 상기 유전체 조성물은 제4 부성분을 주성분 100몰 대비 1.0몰 이상 2.0몰 이하로 포함함으로써 세라믹 전자 부품(100)의 정전 용량을 향상시킬 수 있을 뿐 만 아니라, 우수한 고온 신뢰성 및 온도-용량 특성을 확보할 수 있다.Therefore, the dielectric composition not only improves the capacitance of the ceramic electronic component 100 by containing the fourth subcomponent in an amount of 1.0 mol to 2.0 mol based on 100 mol of the main component, but also provides excellent high-temperature reliability and temperature-capacitance characteristics. It can be secured.

(P2: 세라믹 그린 시트를 형성하는 단계)(P2: Step of forming ceramic green sheet)

상기 유전체 조성물을 이용하여 세라믹 그린 시트를 형성할 수 있다.A ceramic green sheet can be formed using the dielectric composition.

상기 유전체 조성물은 세라믹 그린 시트로 형성되기 전에, 바인더와 혼합 및 밀링하여 슬러리로 제조될 수 있다. 이렇게 제조된 슬러리는 시트 제조용 성형기를 이용하여 세라믹 그린 시트로 제조될 수 있다.The dielectric composition may be prepared into a slurry by mixing with a binder and milling before being formed into a ceramic green sheet. The slurry prepared in this way can be manufactured into a ceramic green sheet using a sheet manufacturing molding machine.

한편, 세라믹 그린 시트는 용량 형성부(Ac)용 세라믹 그린 시트와 커버부(112, 113)용 세라믹 그린 시트로 따로 제조될 수 있다. 용량 형성부(Ac)용 세라믹 그린 시트와 커버부(112, 113)용 세라믹 그린시트의 조성은 실질적으로 동일할 수도 있으나, 커버부(112, 113)와 용량 형성부(Ac)의 각 기능을 달성하기 위해 상이한 조성으로 제조될 수 있다.Meanwhile, the ceramic green sheet may be manufactured separately into a ceramic green sheet for the capacity forming portion (Ac) and a ceramic green sheet for the cover portions (112, 113). The composition of the ceramic green sheet for the capacitance forming portion (Ac) and the ceramic green sheet for the cover portions 112 and 113 may be substantially the same, but each function of the cover portions 112 and 113 and the capacitance forming portion (Ac) may be different from each other. It can be prepared in different compositions to achieve this.

(P3: 적층체를 형성하는 단계)(P3: Step of forming a laminate)

이후, 상기 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한다Afterwards, conductive paste for internal electrodes is printed on the ceramic green sheet.

상기 내부 전극용 도전성 페이스트는 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti), 인듐(In), 알루미늄(Al) 및 이들의 합금 중 하나 이상을 포함하는 페이스트일 수 있다.The conductive paste for the internal electrode is nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au), platinum (Pt), tin (Sn), tungsten (W), and titanium (Ti). ), it may be a paste containing one or more of indium (In), aluminum (Al), and alloys thereof.

상기 내부 전극용 도전성 페이스트는 세라믹 그린 시트 상에 일정한 간격을 두고 이격되어 형성될 수 있다. 즉, 내부 전극용 도전성 페이스트는 스트라이프형 일 수 있다.The conductive paste for the internal electrode may be formed on the ceramic green sheet and spaced apart at regular intervals. That is, the conductive paste for internal electrodes may be striped.

이후, 상기 내부 전극용 도전성 페이스트가 인쇄된 세라믹 그린 시트를 복수 개 적층하여 적층체를 형성할 수 있다.Thereafter, a laminate may be formed by stacking a plurality of ceramic green sheets on which the conductive paste for internal electrodes is printed.

적층체를 형성하는 과정에서, 상기 내부 전극용 도전성 페이스트가 인쇄된 세라믹 그린 시트를 복수 개 압착 및 적층하여 압착 바(bar)가 제작될 수 있으며, 상기 압착 바를 절단기를 이용하여 적절한 크기로 절단함으로써 적층체가 형성될 수 있다.In the process of forming a laminate, a pressed bar can be manufactured by pressing and stacking a plurality of ceramic green sheets printed with the conductive paste for internal electrodes, and cutting the pressed bar to an appropriate size using a cutter. A laminate may be formed.

(P4: 바디를 형성하는 단계)(P4: Step of forming the body)

이후, 제작이 완료된 적층체를 소성하여 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110)를 형성한다.Thereafter, the fabricated laminate is fired to form a body 110 including a dielectric layer 111 and internal electrodes 121 and 122.

일 실시예에서, 상기 소성 전에는 적층체에 가소 공정이 행해질 수 있으며, 가소를 행한 후, 0.1%H2 / 99.9%N2 ~ 0.5 %H2 / 99.5%N2 의 환원 분위기로 1150 ~ 1200℃의 온도에서 2시간 유지하여 소성이 진행될 수 있다.In one embodiment, a plasticizing process may be performed on the laminate before the firing, and after the plasticizing, the laminate is heated at 1150 to 1200°C in a reducing atmosphere of 0.1%H 2 / 99.9%N 2 to 0.5%H 2 / 99.5%N 2 . Firing can proceed by maintaining the temperature for 2 hours.

일 실시예에서, 상기 소성 과정 이후에는 1040℃에서 N2 분위기에서 3 시간 재산화하는 공정을 더 포함할 수 있다.In one embodiment, after the firing process, a re-oxidation process may be further included in an N 2 atmosphere at 1040° C. for 3 hours.

바디(110)를 소성하는 과정에서 유전체층(111) 또한 소성될 수 있다. 이때 소성 분위기에 따라 유전체층(111)에 포함된 Sn 및 In의 농도 분포가 달라질 수 있다. 즉, 바디(110)의 소성 분위기는 유전체층(111)에서의 Sn 및 In의 분포를 조절하는 또다른 하나의 변수가 될 수 있다.In the process of firing the body 110, the dielectric layer 111 may also be fired. At this time, the concentration distribution of Sn and In contained in the dielectric layer 111 may vary depending on the firing atmosphere. That is, the firing atmosphere of the body 110 can be another variable that controls the distribution of Sn and In in the dielectric layer 111.

수소 농도가 낮아지는 소성 분위기에서는 유전체 조성물에 포함되는 In 및 Sn의 분산이 이루어져 유전체층(111)의 유전율 및 DF 수준은 향상될 수 있으나, 불균일한 입성장으로 인하여 온도-용량 특성 및 고온 신뢰성을 향상시키기 어려울 수 있다.In a firing atmosphere where the hydrogen concentration is lowered, In and Sn contained in the dielectric composition are dispersed and the dielectric constant and DF level of the dielectric layer 111 can be improved, but temperature-capacitance characteristics and high-temperature reliability are improved due to non-uniform grain growth. It can be difficult to do.

따라서, 일 실시예에서는 상기 소성을 EMF 730 mV 이상 760 mV 이하의 분위기에서 수행함으로써 세라믹 전자 부품(100)의 정전 용량 특성, 온도-용량 특성 및 고온 신뢰성을 향상시킬 수 있다. 이때, 상기 범위의 EMF를 수소 농도로 환산하는 경우 상기 소성은 수소농도 0.2 vol% 이상 0.4 vol% 이하의 분위기에서 수행되는 것이 바람직하다. 한편, EMF(electromotive force) 값은 수소 농도 및 측정 센서의 온도에 따라 달라질 수 있으며, 본 발명에서의 EMF 값은 센서 온도 850℃에서 측정한 값에 해당할 수 있다.Therefore, in one embodiment, the electrostatic capacity characteristics, temperature-capacitance characteristics, and high-temperature reliability of the ceramic electronic component 100 can be improved by performing the firing in an atmosphere of 730 mV or more and 760 mV or less EMF. At this time, when converting the EMF in the above range to hydrogen concentration, the firing is preferably performed in an atmosphere with a hydrogen concentration of 0.2 vol% or more and 0.4 vol% or less. Meanwhile, the electromotive force (EMF) value may vary depending on the hydrogen concentration and the temperature of the measuring sensor, and the EMF value in the present invention may correspond to a value measured at a sensor temperature of 850°C.

(P5: 외부 전극을 형성하는 단계)(P5: Step of forming external electrode)

이후, 적층체를 소성하여 형성된 바디(110)에 외부 전극(131, 132)을 형성한다.Afterwards, external electrodes 131 and 132 are formed on the body 110 formed by firing the laminate.

외부 전극(131, 132)은 소성된 바디(110)에 대하여 외부 전극용 도전성 페이스트로 터미네이션 공정 및 소성 과정을 거쳐 형성될 수 있다. 다만, 외부 전극은 외부 전극용 도전성 페이스트를 이용하는 방법 외에도 전해 도금, 무전해 도금법과 같은 습식 도급법 또는 스퍼터링과 같은 건식 도금법으로도 형성될 수 있다.The external electrodes 131 and 132 may be formed on the fired body 110 using a conductive paste for external electrodes through a termination process and a firing process. However, in addition to using a conductive paste for external electrodes, the external electrode can also be formed by a wet plating method such as electrolytic plating or electroless plating, or a dry plating method such as sputtering.

이하에서는 다양한 실시예를 통해 본 발명의 일 실시형태에 따른 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법의 효과에 대하여 설명한다.Hereinafter, the effects of the ceramic electronic component and the method for manufacturing the ceramic electronic component according to an embodiment of the present invention will be described through various examples.

각 실시예에서 사용된 세라믹 전자 부품의 샘플은 아래와 같이 제조했으며, 표 1 내지 표 6에 작성된 ITO, 제1 내지 제4 부성분의 함량은 주성분 100몰 대비 해당 성분의 몰수를 작성했다. 또한, 각 실시예에서 첨가된 ITO는 In: 74wt%, O: 18wt%, Sn: 8wt%로 이루어진 Indium Tin Oxide를 사용하였다.Samples of the ceramic electronic components used in each example were manufactured as follows, and the contents of ITO and the first to fourth subcomponents listed in Tables 1 to 6 were calculated as the number of moles of the corresponding components relative to 100 moles of the main component. In addition, the ITO added in each example used Indium Tin Oxide consisting of In: 74wt%, O: 18wt%, and Sn: 8wt%.

(세라믹 전자 부품의 샘플)(Samples of ceramic electronic components)

유전체 주성분 모재로서는 평균 입자 크기가 100 nm인 BaTiO3 분말을 사용하였다. 지르코니아 beads를 혼합/분산 media로 이용하였으며, 하기 표 1 내지 표 6에 명시된 조성에 해당하는 ITO(Indium-Tin-Oxide, In: 74wt%, O: 18wt% Sn: 8wt%) 및 부성분이 포함된 원료 분말과 주성분 BaTiO3 파우더를 에탄올/톨루엔 용매, 그리고 분산제와 함께 혼합하여 10시간 밀링(milling)하고 바인더를 혼합 후 10시간 추가 밀링(milling)하였다. 이렇게 제조된 슬러리는 시트 제조용 성형기를 이용하여 5.0 ㎛의 두께로 커버 및 용량 형성부용 세라믹 그린 시트를 제조하였다. 용량 형성부용 세라믹 그린 시트에는 Ni 내부 전극을 인쇄하였다. 상하 커버는 커버용 세라믹 그린 시트를 25 층으로 적층하여 제작하였고, 20 층의 인쇄된 용량 형성부용 세라믹 그린 시트를 가압하며 적층하여 바(bar)를 제작하였다. 상기 바는 절단기를 이용하여 3.2mm 1.6mm 크기의 적층체로 절단하였다. 제작이 완료된 적층체는 가소를 행한 후 환원 분위기 0.1%H2 / 99.9%N2 ~ 0.5 %H2 / 99.5%N2 (H2O/H2/N2 분위기)에서 1150 ~ 1200℃의 온도에서 유지 시간 2시간 조건에서 소성을 한 후, 1040℃에서 N2 분위기에서 3 시간 재산화하여 바디(110)를 제작하였다. 여기서 0.1% 수소농도는 산소분압 측정기에서 기전력 680mV, 그리고 0.5% 수소농도는 기전력 760mV의 조건에 해당한다. 소성된 바디(110)에 대해 Cu 페이스트로 터미네이션 공정 및 전극 소성을 거쳐 외부 전극(131, 132)을 완성하였다. 이에 따라 소성 후 유전체 두께가 대략 2.2μm 이하이며 유전체 층수가 20층인 3.2mm×1.6mm 크기의 세라믹 전자 부품의 샘플을 제작하였다.BaTiO 3 powder with an average particle size of 100 nm was used as the dielectric main component base material. Zirconia beads were used as mixing/dispersing media, and ITO (Indium-Tin-Oxide, In: 74wt%, O: 18wt% Sn: 8wt%) and minor components corresponding to the compositions specified in Tables 1 to 6 below were used. The raw material powder and the main ingredient BaTiO 3 powder were mixed with an ethanol/toluene solvent and a dispersant and milled for 10 hours. The binder was mixed and milled for an additional 10 hours. The slurry prepared in this way was used to manufacture a ceramic green sheet for the cover and capacity forming part with a thickness of 5.0 ㎛ using a sheet manufacturing molding machine. Ni internal electrodes were printed on the ceramic green sheet for the capacitance forming part. The upper and lower covers were manufactured by laminating 25 layers of ceramic green sheets for the cover, and 20 layers of printed ceramic green sheets for the capacitance forming part were stacked while pressing to produce a bar. The bar is cut to 3.2mm using a cutter. It was cut into 1.6mm-sized laminates. The manufactured laminate is plasticized and then heated at a temperature of 1150 to 1200°C in a reducing atmosphere of 0.1% H 2 / 99.9% N 2 ~ 0.5 % H 2 / 99.5% N 2 (H 2 O/H 2 /N 2 atmosphere). After firing under conditions of holding time for 2 hours, the body 110 was manufactured by re-oxidation at 1040°C in N2 atmosphere for 3 hours. Here, 0.1% hydrogen concentration corresponds to the condition of electromotive force of 680mV in the oxygen partial pressure meter, and 0.5% hydrogen concentration corresponds to the condition of electromotive force of 760mV. The external electrodes 131 and 132 were completed through a termination process and electrode firing using Cu paste for the fired body 110. Accordingly, a sample of a 3.2mm × 1.6mm ceramic electronic component with a dielectric thickness of approximately 2.2μm or less after firing and a number of dielectric layers of 20 was produced.

또한, 각 실시예에서, 소성 분위기는 수소 농도에 따라 달라질 수 있으며, 각 소성 분위기에서의 EMF 값은 열전식(thermoelectric type) 수소 센서를 이용하여 센서 온도 850℃에서 측정한 값이다.Additionally, in each example, the firing atmosphere may vary depending on the hydrogen concentration, and the EMF value in each firing atmosphere is a value measured at a sensor temperature of 850°C using a thermoelectric type hydrogen sensor.

ITO 검출여부는 세라믹 전자 부품의 유전체층(111) 중에서 내부 전극(121, 122)과 인접한 영역(제1 영역 및 제2 영역)을 제2 방향을 따라 STEM-EDS로 Line Profile 분석한 결과 유전체층(111)의 전체 영역에서 산소를 제외한 전체 원소 대비 In의 함량과 산소를 제외한 전체 원소 대비 Sn의 함량의 합이 0.5 at%를 초과하는 경우를 ○, 0.5at% 이하인 경우를 X로 표시하였다.ITO detection was determined by line profile analysis of the area (first area and second area) adjacent to the internal electrodes 121 and 122 among the dielectric layer 111 of the ceramic electronic component using STEM-EDS along the second direction. ), the case where the sum of the In content compared to all elements excluding oxygen and the Sn content compared to all elements excluding oxygen exceeds 0.5 at% is indicated as ○, and the case where it is less than 0.5 at% is indicated as X.

상온유전율은 LCR meter 이용하여 1 kHz, AC 0.5V/μm 조건하에서 샘플의 정전용량을 측정한 후, 유전체층의 두께, 내부 전극의 면적, 적층 수로부터 유전체층의 비유전율(relative permittivity)을 측정한 결과를 작성하였으며, 2500 이상의 값을 목표 특성으로 하였다.The dielectric constant at room temperature was determined by measuring the capacitance of the sample under the conditions of 1 kHz and AC 0.5V/μm using an LCR meter, and then measuring the relative permittivity of the dielectric layer based on the thickness of the dielectric layer, the area of the internal electrode, and the number of layers. was created, and a value of 2500 or more was set as the target characteristic.

DF(Dissipation Factor) 값 또한 LCR meter 이용하여 1 kHz, AC 0.5V/μm 조건하에서 측정하였으며, 10% 이하의 값을 목표 특성으로 하였다.The DF (Dissipation Factor) value was also measured using an LCR meter under the conditions of 1 kHz and AC 0.5V/μm, and a value of 10% or less was set as the target characteristic.

온도에 따른 정전용량의 변화(TCC)는 -55℃ 에서 125℃ 의 온도 범위에서 0.1Vrms를 인가하여 측정하였으며 -55℃ 에서 125℃ 의 온도 범위에서 정전 용량의 변화가 -22% 이상 22% 이하인(이하 "X7S 특성"이라 함) 것을 목표 특성으로 하였다.The change in capacitance (TCC) according to temperature was measured by applying 0.1Vrms in the temperature range of -55℃ to 125℃, and the change in capacitance was more than -22% and less than 22% in the temperature range of -55℃ to 125℃. (hereinafter referred to as “X7S characteristics”) was set as the target characteristic.

고온 IR 값은 샘플 10개에 대하여 150℃ 온도에서 DC 10V/μm 전압을 인가하여 60초 Charging 이후의 절연저항(IR, Insulation Resistance) 값을 측정하여 평균 값을 취했으며, 1.0E+07Ω 이상의 값을 목표 특성으로 하였다.The high-temperature IR value was taken as the average value by measuring the insulation resistance (IR) value after charging for 60 seconds by applying DC 10V/μm voltage at a temperature of 150℃ to 10 samples, and the value was more than 1.0E+07Ω. was set as the target characteristic.

MTTF(Mean Time To Failure) 값은 샘플 40개에 대하여 150℃에서 전계 40 V/μm에 해당하는 전압을 인가하여 고장이 발생하는 시간을 측정하여 평균시간을 작성하였으며, 200시간 이상의 값을 목표 특성으로 하였다.The MTTF (Mean Time To Failure) value was created by measuring the time for failure by applying a voltage equivalent to an electric field of 40 V/μm at 150°C to 40 samples and measuring the average time. A value of 200 hours or more is the target characteristic. It was done as follows.

(실시예 1)(Example 1)

표 1의 시험번호 1-1 내지 1-4, 2-1 내지 2-4, 3-1 내지 3-4는 소성 분위기와 유전체 조성물에 첨가되는 ITO의 함량을 달리한 여러 실험 조건들을 작성한 것이다.Test numbers 1-1 to 1-4, 2-1 to 2-4, and 3-1 to 3-4 in Table 1 represent various experimental conditions in which the firing atmosphere and the content of ITO added to the dielectric composition were varied.

표 1의 각 시험번호에 따라 제작된 세라믹 전자 부품의 샘플의 특성은 표 2에 작성하였다. The characteristics of samples of ceramic electronic components manufactured according to each test number in Table 1 are listed in Table 2.

시험번호exam number 실험 조건Experimental conditions 소성 분위기
EMF (mV)
plastic atmosphere
EMF (mV)
ITO함량ITO content 제1 부성분first subingredient 제2 부성분Second subingredient 제3 부성분third subingredient 제4 부성분Fourth subingredient
MnO2 MnO 2 V2O5 V 2 O 5 MgCO3 MgCO 3 Dy2O3 Dy 2 O 3 Tb4O7 Tb 4 O 7 SiO2 SiO 2 1-11-1 745745 00 0.20.2 0.10.1 0.60.6 0.50.5 0.10.1 1.651.65 1-21-2 745745 0.50.5 1-31-3 745745 1One 1-41-4 745745 1.51.5 2-12-1 715715 00 2-22-2 715715 0.50.5 2-32-3 715715 1One 2-42-4 715715 1.51.5 3-13-1 685685 00 3-23-2 685685 0.50.5 3-33-3 685685 1One 3-43-4 685685 1.51.5

샘플 특성sample characteristics 시험
번호
test
number
ITO
검출여부
ITO
Detection
상온
유전율
room temperature
permittivity
DFDF X7S TCC (%)X7S TCC (%) 고온
IR(Ω)
High temperature
IR(Ω)
MTTF(hrs)MTTF(hrs) 목표 특성 확보Secure target characteristics
@-55℃@-55℃ @125℃@125℃ 1-11-1 XX 27492749 5.95.9 -20.7-20.7 -14.7-14.7 1.70.E+071.70.E+07 176176 XX 1-21-2 OO 28002800 5.45.4 -21-21 -14.7-14.7 1.92.E+071.92.E+07 243243 OO 1-31-3 OO 28172817 5.45.4 -21.7-21.7 -15.3-15.3 1.80.E+071.80.E+07 232232 OO 1-41-4 OO 29712971 5.45.4 -24.6-24.6 -15.3-15.3 2.02.E+072.02.E+07 196196 XX 2-12-1 XX 27552755 66 -21.1-21.1 -18.9-18.9 1.44.E+071.44.E+07 118118 XX 2-22-2 OO 27892789 5.85.8 -21.3-21.3 -17.7-17.7 1.39.E+071.39.E+07 147147 XX 2-32-3 OO 28172817 5.75.7 -20.9-20.9 -17.1-17.1 1.64.E+071.64.E+07 136136 XX 2-42-4 OO 27712771 5.75.7 -23.8-23.8 -13.6-13.6 3.10.E+073.10.E+07 131131 XX 3-13-1 XX 29482948 6.26.2 -20.8-20.8 -24.6-24.6 1.39.E+071.39.E+07 6767 XX 3-23-2 OO 28562856 5.85.8 -21.7-21.7 -22.8-22.8 1.68.E+071.68.E+07 5555 XX 3-33-3 OO 28112811 5.85.8 -20.8-20.8 -22.1-22.1 1.55.E+061.55.E+06 6363 XX 3-43-4 OO 27952795 5.75.7 -21.2-21.2 -21.6-21.6 1.21.E+061.21.E+06 4545 XX

표 1 및 2를 참조하면, 시험번호 1-4, 2-4, 3-1 내지 3-3은 유전율 2500 이상 및 10% 이하의 DF 값을 가지지만, 불균일한 입성장으로 인하여 X7S 특성을 만족하지 않음을 확인할 수 있다.Referring to Tables 1 and 2, test numbers 1-4, 2-4, 3-1 to 3-3 have a dielectric constant of 2500 or more and a DF value of 10% or less, but do not satisfy the X7S characteristic due to uneven grain growth. You can confirm that this is not the case.

시험번호 2-1 내지 2-4, 3-1 내지 3-2 는 MTTF 값이 200시간 보다 낮은 수준임을 확인할 수 있다.It can be confirmed that test numbers 2-1 to 2-4 and 3-1 to 3-2 have MTTF values lower than 200 hours.

시험번호 1-2 및 1-3의 경우 MTTF 값이 200시간 이상, 유전율이 2500 이상, 고온 IR 값이 1.0E+0.7Ω 이상, X7R 특성을 모두 만족함을 확인할 수 있다. 시험번호 1-2 및 2-3은 소성 분위기 EMF 730~760 mV (수소농도 ~0.4%) 구간에서 ITO 첨가량이 주성분 100 몰 대비 0.5, 1.0 몰인 경우이며, 샘플 제작 후 유전체층(111)과 내부 전극(121, 122)의 계면으로부터 유전체층(111)의 내부 방향으로 50nm 까지의 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하인 경우이다.In the case of test numbers 1-2 and 1-3, it can be confirmed that the MTTF value is more than 200 hours, the dielectric constant is more than 2500, the high temperature IR value is more than 1.0E+0.7Ω, and the X7R characteristics are all satisfied. Test numbers 1-2 and 2-3 are cases where the amount of ITO added is 0.5 or 1.0 mole compared to 100 mole of the main component in the firing atmosphere EMF 730~760 mV (hydrogen concentration ~0.4%), and after manufacturing the sample, the dielectric layer 111 and the internal electrode The average content of In relative to all elements excluding oxygen in the first region (R1) from the interface of (121, 122) to 50 nm in the inner direction of the dielectric layer 111 is 0.5 at% or more and 2.0 at% or less, and the total content excluding oxygen is 0.5 at% or more and 2.0 at% or less. The average Sn content compared to the element is 0.5 at% or more and 1.75 at% or less.

시험번호 1-4를 참조하면, ITO 함량이 주성분 100몰 대비 1.5몰로 높아지는 경우, 샘플 제작 후의 상기 제1 영역(R1)에서의 산소를 제외한 전체 원소 대비 In의 평균 함량 및 산소를 제외한 전체 원소 대비 Sn의 평균 함량이 2at%를 초과하여 검출될 수 있으나, MTTF 값이 200시간 미만으로 저하되며 X7S 특성을 만족하지 않음을 확인할 수 있다.Referring to Test No. 1-4, when the ITO content increases to 1.5 moles compared to 100 moles of the main component, the average content of In compared to all elements excluding oxygen in the first region (R1) after sample production and compared to all elements excluding oxygen Although the average content of Sn can be detected as exceeding 2at%, it can be confirmed that the MTTF value decreases to less than 200 hours and does not satisfy the X7S characteristics.

시험번호 2-2, 2-3, 2-4, 3-2, 3-3, 3-4의 경우 유전체층(111)의 전체 영역에서 산소를 제외한 전체 원소 대비 In의 함량과 산소를 제외한 전체 원소 대비 Sn의 함량의 합이 0.5 at%를 초과하는 값으로 검출되고, 유전율 2500 이상, 10% 이하의 DF 수준을 만족하지만, 시험번호 2-4, 3-2, 3-3은 X7S 특성을 만족하지 못하여, 시험번호 2-2, 2-3, 2-4, 3-2, 3-3, 3-4는 200 시간 이상의 MTTF를 가지지 못함을 확인할 수 있다. In the case of test numbers 2-2, 2-3, 2-4, 3-2, 3-3, and 3-4, the content of In compared to all elements excluding oxygen in the entire area of the dielectric layer 111 and the total elements excluding oxygen Compared to the Sn content, the sum of the contents was detected as exceeding 0.5 at%, and the dielectric constant was over 2500 and the DF level was below 10%, but test numbers 2-4, 3-2, and 3-3 satisfied the X7S characteristics. As a result, it can be confirmed that test numbers 2-2, 2-3, 2-4, 3-2, 3-3, and 3-4 do not have an MTTF of more than 200 hours.

시험번호 2-4, 3-2, 3-3에서 샘플의 유전체층을 분석한 결과 X7S 특성을 만족하지 못하는 원인은 유전체층의 불균일한 입성장 때문인 것으로 예상되며, 시험번호 2-2, 2-3, 2-4, 3-2, 3-3, 3-4에서 샘플의 유전체층을 분석한 결과 유전체층의 제1 영역에 In 및 Sn이 집중적으로 분포되지 못하고, 유전체층의 전체 영역에 분산되어 있어, 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량이 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하인 조건을 만족하지 못했다.As a result of analyzing the dielectric layer of the sample in test numbers 2-4, 3-2, and 3-3, it is expected that the reason for not satisfying the X7S characteristics is due to the uneven grain growth of the dielectric layer. As a result of analyzing the dielectric layers of the samples in 2-4, 3-2, 3-3, and 3-4, In and Sn were not distributed intensively in the first area of the dielectric layer, but were dispersed throughout the entire area of the dielectric layer, The average content of In compared to all elements excluding oxygen in the region (R1) was 0.5 at% to 2.0 at%, and the average content of Sn compared to all elements excluding oxygen did not meet the conditions of 0.5 at% to 1.75 at%.

반면, 목표 특성이 모두 만족되는 시험번호 1-2, 1-3의 경우 유전체층(111)과 내부 전극(121, 122)의 계면으로부터 유전체층(111)의 내부 방향으로 50nm 까지의 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하인 것으로 확인되었다. 즉, MTTF 값이 200시간 이상, 유전율이 2500 이상, 고온 IR 값이 1.0E+0.7Ω 이상, X7R 특성을 모두 만족하기 위해, 유전체층(111)과 내부 전극(121, 122)의 계면으로부터 유전체층(111)의 내부 방향으로 50nm 까지의 제1 영역(R1)의 산소를 제외한 전체 원소 대비 In 평균 함량은 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn 평균 함량은 0.5at% 이상 1.75at% 이하인 것이 바람직하다.On the other hand, in the case of test numbers 1-2 and 1-3 in which all target characteristics are satisfied, the first region (R1) extends from the interface of the dielectric layer 111 and the internal electrodes 121 and 122 to 50 nm in the inner direction of the dielectric layer 111. ), the average content of In compared to all elements excluding oxygen was confirmed to be 0.5 at% to 2.0 at%, and the average content of Sn compared to all elements excluding oxygen was confirmed to be 0.5 at% to 1.75 at%. That is, in order to satisfy all of the MTTF value of 200 hours or more, dielectric constant of 2500 or more, high-temperature IR value of 1.0E+0.7Ω or more, and X7R characteristics, a dielectric layer ( The average content of In compared to all elements excluding oxygen in the first region (R1) up to 50 nm in the inner direction of 111) is 0.5 at% or more and 2.0 at% or less, and the average content of Sn compared to all elements excluding oxygen is 0.5 at% or more. It is preferable that it is 1.75at% or less.

한편, 소성 분위기는 EMF(센서 온도 850℃) 730~760 mV (수소농도 0.2~0.4vol%) 구간에서 진행하는 것이 바람직하며, 유전체 조성물에 첨가되는 ITO의 함량은 주성분 100몰 대비 0.5몰 이상 1.0몰 이하인 것이 바람직하다.Meanwhile, the firing atmosphere is preferably carried out in the range of 730-760 mV (hydrogen concentration 0.2-0.4 vol%) at EMF (sensor temperature 850°C), and the content of ITO added to the dielectric composition is 0.5 mole or more and 1.0 mole per 100 mole of the main component. It is preferable that it is less than a mole.

(실시예 2)(Example 2)

표 3의 시험번호 4-1 내지 4-3, 5-1 내지 5-3, 6-1 내지 6-4, 7-1 내지 7-4는 유전체 조성물에 포함되는 제1 부성분 또는 제2 부성분의 함량을 달리한 여러 실험 조건들을 작성한 것이다.Test numbers 4-1 to 4-3, 5-1 to 5-3, 6-1 to 6-4, and 7-1 to 7-4 in Table 3 are the test numbers of the first or second subcomponents included in the dielectric composition. Various experimental conditions with different contents were prepared.

표 3의 각 시험번호에 따라 제작된 세라믹 전자 부품의 샘플의 특성은 표 4에 작성하였다. The characteristics of samples of ceramic electronic components manufactured according to each test number in Table 3 are listed in Table 4.

시험
번호
test
number
실험 조건Experimental conditions
소성
분위기
EMF (mV)
firing
atmosphere
EMF (mV)
ITO함량ITO content 제1 부성분first subingredient 제2 부성분Second subingredient 제3 부성분third subingredient 제4 부성분Fourth subingredient
MnO2 MnO 2 V2O5 V 2 O 5 MgCO3 MgCO 3 Dy2O3 Dy 2 O 3 Tb4O7 Tb 4 O 7 SiO2 SiO 2 4-14-1 730~760730~760 0.50.5 00 0.30.3 0.60.6 0.50.5 0.10.1 1.651.65 4-24-2 0.10.1 0.20.2 4-34-3 0.30.3 00 5-15-1 1One 00 0.30.3 5-25-2 0.10.1 0.20.2 5-35-3 0.30.3 00 6-16-1 730~760730~760 0.50.5 0.20.2 0.10.1 00 0.50.5 0.10.1 1.651.65 6-26-2 0.30.3 6-36-3 0.90.9 6-46-4 1.21.2 7-17-1 1One 00 7-27-2 0.30.3 7-37-3 0.90.9 7-47-4 1.21.2

샘플 특성sample characteristics 시험
번호
test
number
ITO
검출여부
ITO
Detection
상온
유전율
room temperature
permittivity
DFDF X7S TCC (%)X7S TCC (%) 고온IR(Ω)High temperature IR(Ω) MTTF(hrs)MTTF(hrs) 목표 특성 확보Secure target characteristics
@-55℃@-55℃ @125℃@125℃ 4-14-1 OO 23342334 5.15.1 -20.3-20.3 -13.7-13.7 1.92.E+071.92.E+07 211211 XX 4-24-2 OO 25142514 5.35.3 -21.7-21.7 -15.3-15.3 1.80.E+071.80.E+07 257257 OO 4-34-3 OO 28672867 6.36.3 -21.2-21.2 -23.7-23.7 1.79.E+051.79.E+05 187187 XX 5-15-1 OO 22482248 55 -21.3-21.3 -13.1-13.1 1.79.E+071.79.E+07 197197 XX 5-25-2 OO 25072507 5.35.3 -21.9-21.9 -14.8-14.8 1.51.E+071.51.E+07 248248 OO 5-35-3 OO 27242724 6.26.2 -21.8-21.8 -23.1-23.1 1.50.E+071.50.E+07 168168 XX 6-16-1 OO 33783378 6.86.8 -24.9-24.9 -23.4-23.4 8.96.E+068.96.E+06 175175 XX 6-26-2 OO 29362936 5.85.8 -21.3-21.3 -18.8-18.8 1.63.E+071.63.E+07 237237 OO 6-36-3 OO 26892689 5.45.4 -21-21 -16.7-16.7 4.32.E+074.32.E+07 248248 OO 6-46-4 OO 24872487 5.35.3 -24.3-24.3 -19.7-19.7 1.32.E+081.32.E+08 197197 XX 7-17-1 OO 33483348 6.86.8 -24-24 -22.6-22.6 5.88.E+065.88.E+06 167167 XX 7-27-2 OO 39143914 5.85.8 -21.1-21.1 -16.7-16.7 1.13.E+071.13.E+07 224224 OO 7-37-3 OO 27112711 5.45.4 -20.5-20.5 -15.8-15.8 3.92.E+073.92.E+07 238238 OO 7-47-4 OO 24982498 5.35.3 -23.2-23.2 -19-19 2.12.E+082.12.E+08 184184 XX

표 3 및 표 4를 참조하면, 시험번호 4-1, 5-1은 제1 부성분인 MnO2의 함량이 주성분 100몰 대비 0몰이고, V2O5의 함량이 주성분 100몰 대비 0.3몰인 경우로, 상온 유전율이 2500 미만임을 확인할 수 있다. Referring to Table 3 and Table 4, in test numbers 4-1 and 5-1, the content of MnO 2 , the first subcomponent, is 0 mole compared to 100 mole of the main ingredient, and the content of V 2 O 5 is 0.3 mole compared to 100 mole of the main ingredient. It can be confirmed that the dielectric constant at room temperature is less than 2500.

시험번호 4-3, 5-3은 MnO2의 함량이 주성분 100몰 대비 0.3몰이고, V2O5의 함량이 주성분 100몰 대비 0몰인 경우로 X7S 특성을 만족하지 않으며, MTTF가 200시간 미만임을 확인할 수 있다.Test numbers 4-3 and 5-3 do not satisfy the You can confirm that it is.

따라서, 유전체 조성물에 포함되는 제1 부성분의 함량은 주성분 100몰 대비 0.1몰 이상 0.3몰 이하인 것이 바람직하며, 세라믹 전자 부품(100)의 유전체층(111)에서 제1 부성분 원소는 0at% 초과 0.6 at% 이하로 포함되는 것이 바람직하다.Therefore, the content of the first subcomponent contained in the dielectric composition is preferably 0.1 mol or more and 0.3 mol or less relative to 100 moles of the main component, and the first subcomponent element in the dielectric layer 111 of the ceramic electronic component 100 is greater than 0 at% and 0.6 at%. It is preferable to include the following.

시험번호 6-1 내지 6-4, 7-1 내지 7-4를 참조하면 유전체 조성물에 제2 부성분으로 MgCO3가 포함되는 경우 TCC 특성 개선 및 고온 IR 증가 효과가 있음을 확인할 수 있다. 다만, MgCO3의 함량이 주성분 100몰 대비 1.2몰인 시험번호 6-4, 7-4는 과도한 입성장 억제로 인하여 상온 유전율이 2500 미만으로 저하되며, X7S 특성을 만족하지 않음을 확인할 수 있다.Referring to test numbers 6-1 to 6-4 and 7-1 to 7-4, it can be seen that when MgCO 3 is included as a second subcomponent in the dielectric composition, there is an effect of improving TCC characteristics and increasing high temperature IR. However, it can be confirmed that in Test Nos. 6-4 and 7-4, where the MgCO 3 content is 1.2 moles compared to 100 moles of the main component, the dielectric constant at room temperature is lowered to less than 2500 due to excessive grain growth suppression, and the X7S characteristics are not satisfied.

따라서, 유전체 조성물에 포함되는 제2 부성분의 함량은 주성분 100몰 대비 0.3몰 이상 0.9몰 이하인 것이 바람직하며, 세라믹 전자 부품(100)의 유전체층(111)에서 산소를 제외한 전체 원소 대비 제2 부성분 원소의 함량은 0.3at% 이상 0.6at% 이하인 것이 바람직하다.Therefore, the content of the second subcomponent included in the dielectric composition is preferably 0.3 mole or more and 0.9 mole or less relative to 100 moles of the main component, and the content of the second subcomponent element compared to all elements excluding oxygen in the dielectric layer 111 of the ceramic electronic component 100 The content is preferably 0.3 at% or more and 0.6 at% or less.

(실시예 3)(Example 3)

표 5의 시험번호 8-1 내지 8-4, 9-1 내지 9-4, 10-1 내지 10-3, 11-1 내지 11-3은 유전체 조성물에 포함되는 제3 부성분 또는 제4 부성분의 함량을 달리한 여러 실험 조건들을 작성한 것이다.Test numbers 8-1 to 8-4, 9-1 to 9-4, 10-1 to 10-3, and 11-1 to 11-3 in Table 5 are the test numbers of the third or fourth subcomponent included in the dielectric composition. Various experimental conditions with different contents were prepared.

표 5의 각 시험번호에 따라 제작된 세라믹 전자 부품의 샘플의 특성은 표 6에 작성하였다. The characteristics of samples of ceramic electronic components manufactured according to each test number in Table 5 are listed in Table 6.

시험
번호
test
number
실험 조건Experimental conditions
소성
분위기
EMF (mV)
firing
atmosphere
EMF (mV)
ITO함량ITO content 제1 부성분first subingredient 제2 부성분Second subingredient 제3 부성분third subingredient 제4 부성분Fourth subingredient
MnO2 MnO 2 V2O5 V 2 O 5 MgCO3 MgCO 3 Dy2O3 Dy 2 O 3 Tb4O7 Tb 4 O 7 SiO2 SiO 2 8-18-1 730~760730~760 0.50.5 0.20.2 0.10.1 0.60.6 00 0.60.6 1.651.65 8-28-2 0.20.2 0.40.4 8-38-3 0.40.4 0.20.2 8-48-4 0.60.6 00 9-19-1 1One 00 0.60.6 9-29-2 0.20.2 0.40.4 9-39-3 0.40.4 0.20.2 9-49-4 0.60.6 00 10-110-1 730~760730~760 0.50.5 0.20.2 0.10.1 0.60.6 0.50.5 0.10.1 0.650.65 10-210-2 1.151.15 10-310-3 2.152.15 11-111-1 1One 0.650.65 11-211-2 1.151.15 11-311-3 2.152.15

샘플 특성sample characteristics 시험
번호
test
number
ITO
검출여부
ITO
Detection
상온
유전율
room temperature
permittivity
DFDF X7S TCC (%)X7S TCC (%) 고온
IR(Ω)
High temperature
IR(Ω)
MTTF(hrs)MTTF(hrs) 목표 특성 확보Secure target characteristics
@-55℃@-55℃ @125℃@125℃ 8-18-1 OO 31073107 6.46.4 -22.8-22.8 -17.1-17.1 8.93.E+068.93.E+06 194194 XX 8-28-2 OO 28762876 5.85.8 -21.4-21.4 -16.6-16.6 1.52.E+071.52.E+07 224224 OO 8-38-3 OO 26772677 5.45.4 -20.7-20.7 -15.9-15.9 2.84.E+072.84.E+07 239239 OO 8-48-4 OO 24682468 5.35.3 -20.9-20.9 -15.1-15.1 3.15.E+073.15.E+07 217217 XX 9-19-1 OO 30873087 6.36.3 -21.4-21.4 -16.7-16.7 9.13.E+069.13.E+06 181181 XX 9-29-2 OO 27442744 5.75.7 -21.4-21.4 16.116.1 1.43.E+071.43.E+07 224224 OO 9-39-3 OO 26162616 5.45.4 -20.1-20.1 -15.4-15.4 2.17.E+072.17.E+07 219219 OO 9-49-4 OO 23972397 5.35.3 -20.1-20.1 -15.2-15.2 2.76.E+072.76.E+07 204204 XX 10-110-1 OO 33173317 6.76.7 -23.7-23.7 -16.8-16.8 9.42.E+069.42.E+06 176176 XX 10-210-2 OO 31073107 6.26.2 -22-22 -16.1-16.1 1.07.E+071.07.E+07 201201 OO 10-310-3 OO 24342434 5.35.3 -21.4-21.4 -12.4-12.4 9.98.E+079.98.E+07 194194 XX 11-111-1 OO 32473247 6.66.6 -22.8-22.8 -16.4-16.4 8.88.E+068.88.E+06 167167 XX 11-211-2 OO 30873087 6.36.3 -21.7-21.7 -15.8-15.8 1.78.E+071.78.E+07 214214 OO 11-311-3 OO 23742374 5.35.3 -21.1-21.1 -13.1-13.1 1.28.E+081.28.E+08 185185 XX

표 5 및 표 6에서, 시험번호 8-1 내지 8-4, 9-1 내지 9-4를 참조하면, 유전체 조성물에 희토류 산화물인 제3 부성분이 첨가되는 경우 MTTF 값이 증가하고, 상온 유전율이 상승하는 효과가 있음을 확인할 수 있다. 그러나, Tb4O7만 주성분 100몰 대비 0.6몰 첨가하는 시험번호 8-1 및 9-1의 경우 고온 IR 및 MTTF 값이 감소할 수 있다. 또한. Dy2O3만을 주성분 100몰 대비 0.6몰 첨가하는 시험번호 8-4 및 9-4의 경우 상온 유전율이 저하될 수 있다. In Tables 5 and 6, referring to test numbers 8-1 to 8-4 and 9-1 to 9-4, when a third subcomponent, which is a rare earth oxide, is added to the dielectric composition, the MTTF value increases and the room temperature dielectric constant is It can be seen that there is an increasing effect. However, in the case of Test Nos. 8-1 and 9-1, where only 0.6 mol of Tb 4 O 7 is added compared to 100 mol of the main ingredient, the high temperature IR and MTTF values may decrease. also. In the case of test numbers 8-4 and 9-4, in which only 0.6 mol of Dy 2 O 3 is added per 100 mol of the main ingredient, the dielectric constant at room temperature may decrease.

따라서, 유전체 조성물에 포함되는 제3 부성분의 함량은 주성분 100몰 대비 0.3몰 이상 0.9몰 이하인 것이 바람직하다. 특히, Tb4O7 및 Dy2O3 중 하나만을 제3 부성분으로 포함하기 보다는 Tb4O7 및 Dy2O3을 적정량 혼합하여 포함하는 것이 바람직하며, Tb4O7의 함량은 주성분 100몰 대비 0.1몰 이상 0.4몰 이하이고 Dy2O3의 함량은 주성분 100몰 대비 0.2몰 이상 0.5몰 이하인 것이 더욱 바람직하다. 이때, 세라믹 전자 부품(100) 유전체층(111)에서 산소를 제외한 전체 원소 대비 제3 부성분 원소의 함량은 0.6at% 이상 1.8at% 이하인 것이 바람직하다.Therefore, it is preferable that the content of the third subcomponent included in the dielectric composition is 0.3 mole or more and 0.9 mole or less based on 100 moles of the main component. In particular, rather than including only one of Tb 4 O 7 and Dy 2 O 3 as the third subcomponent, it is preferable to include a mixture of Tb 4 O 7 and Dy 2 O 3 in an appropriate amount, and the content of Tb 4 O 7 is 100 moles of the main component. It is more preferable that the content of Dy 2 O 3 is 0.2 mol or more and 0.5 mol or less relative to 100 mol of the main component. At this time, it is preferable that the content of the third sub-component element in the dielectric layer 111 of the ceramic electronic component 100 is 0.6 at% or more and 1.8 at% or less compared to all elements excluding oxygen.

시험번호 10-1 내지 10-3, 11-1 내지 11-3은 SiO-2가 유전체 조성물의 제4 부성분으로 포함되는 경우이다. 시험번호 10-1, 11-1을 참조하면, SiO2의 함량이 주성분 100몰 대비 0.65 mol인 경우로, 과도하게 빠른 입성장을 유발하여 ITO 및 제3 부성분의 확산을 억제하는 결과, X7S 특성을 만족하지 않으며 MTTF가 200시간 미만임을 확인할 수 있다.Test numbers 10-1 to 10-3 and 11-1 to 11-3 are cases in which SiO- 2 is included as the fourth subcomponent of the dielectric composition. Referring to test numbers 10-1 and 11-1, when the SiO 2 content is 0.65 mol compared to 100 mol of the main component, it causes excessively fast grain growth and suppresses the diffusion of ITO and the third subcomponent, resulting in X7S characteristics It can be confirmed that this is not satisfied and the MTTF is less than 200 hours.

시험번호 10-3, 11-3을 참조하면, SiO2의 함량이 주성분 100몰 대비 2.15몰인 경우로, 상온 유전율이 2500 미만이거나 MTTF가 200시간 미만임을 확인할 수 있다. Referring to test numbers 10-3 and 11-3, it can be confirmed that the content of SiO 2 is 2.15 moles relative to 100 moles of the main component, and the room temperature dielectric constant is less than 2500 or the MTTF is less than 200 hours.

따라서, 유조전체 조성물에 포함되는 제4 부성분의 함량은 주성분 100몰 대비 1.0몰 이상 2.0몰 이하인 것이 바람직하며, 세라믹 전자 부품(100)의 유전체층(111)에서 산소를 제외한 전체 원소 대비 제4 부성분 원소의 함량은 1.0at% 이상 2.0at% 이하인 것이 바람직하다.Therefore, the content of the fourth subcomponent contained in the overall oil composition is preferably 1.0 mole or more and 2.0 mole or less relative to 100 moles of the main component, and the fourth subcomponent element relative to all elements excluding oxygen in the dielectric layer 111 of the ceramic electronic component 100 The content is preferably 1.0 at% or more and 2.0 at% or less.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다. Although the embodiments of the present invention have been described in detail above, the present invention is not limited by the above-described embodiments and the attached drawings, but is intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and change may be made by those skilled in the art without departing from the technical spirit of the present invention as set forth in the claims, and this also falls within the scope of the present invention. something to do.

또한, 본 개시에서 사용된 ‘일 실시예’라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다. In addition, the expression ‘one embodiment’ used in the present disclosure does not mean the same embodiment, but is provided to emphasize and explain different unique features. However, the above-presented embodiments do not exclude being implemented in combination with the features of other embodiments. For example, even if a matter described in one specific embodiment is not explained in another embodiment, it can be understood as a description related to another embodiment, unless there is a description that is contrary or contradictory to the matter in another embodiment. You can.

본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. The terms used in this disclosure are only used to describe one embodiment and are not intended to limit the disclosure. At this time, singular expressions include plural expressions, unless the context clearly indicates otherwise.

100: 세라믹 전자 부품
110: 바디
111: 유전체층
121, 122: 내부 전극
131, 132: 외부 전극
R1: 제1 영역
R2: 제2 영역
IF: 유전체층의 내부 전극과의 계면
100: Ceramic electronic components
110: body
111: dielectric layer
121, 122: internal electrode
131, 132: external electrode
R1: first region
R2: second region
IF: Interface with the internal electrode of the dielectric layer

Claims (21)

유전체층 및 상기 유전체층과 번갈아 배치되는 내부 전극을 포함하는 바디; 및
상기 바디에 배치되는 외부 전극; 을 포함하고,
상기 유전체층은 상기 내부 전극과의 계면으로부터 상기 유전체층의 내부 방향으로 50nm 까지의 제1 영역 및 상기 제1 영역을 제외한 영역인 제2 영역을 포함하며,
상기 제1 영역은 산소를 제외한 전체 원소 대비 In의 평균 함량이 0.5at% 이상 2.0at% 이하이며, 산소를 제외한 전체 원소 대비 Sn의 평균 함량이 0.5at% 이상 1.75at% 이하인
세라믹 전자 부품.
A body including a dielectric layer and internal electrodes alternately disposed with the dielectric layer; and
External electrodes disposed on the body; Including,
The dielectric layer includes a first region extending from the interface with the internal electrode to 50 nm in the inner direction of the dielectric layer and a second region excluding the first region,
In the first region, the average content of In compared to all elements excluding oxygen is 0.5 at% to 2.0 at%, and the average content of Sn compared to all elements excluding oxygen is 0.5 at% to 1.75 at%.
Ceramic electronic components.
제1항에 있어서,
상기 제1 영역의 산소를 제외한 전체 원소 대비 In 평균 함량을 I1, 상기 제2 영역의 산소를 제외한 전체 원소 대비 In 평균 함량을 I2,
상기 제1 영역의 산소를 제외한 전체 원소 대비 Sn 평균 함량을 S1, 상기 제2 영역의 산소를 제외한 전체 원소 대비 Sn 평균 함량을 S2라 할 때,
I1>I2 및 S1>S2를 만족하는
세라믹 전자 부품.
According to paragraph 1,
The average In content compared to all elements excluding oxygen in the first region is I1, the average In content compared to all elements excluding oxygen in the second region is I2,
When the average Sn content compared to all elements excluding oxygen in the first region is S1, and the average Sn content compared to all elements excluding oxygen in the second region is S2,
Satisfies I1>I2 and S1>S2
Ceramic electronic components.
제2항에 있어서,
상기 내부 전극의 산소를 제외한 전체 원소 대비 In 평균 함량을 I3, 상기 내부 전극의 산소를 제외한 전체 원소 대비 Sn 평균 함량을 S3라 할 때,
I1>I2>I3 및 S1>S2>S3를 만족하는
세라믹 전자 부품.
According to paragraph 2,
When the average content of In compared to all elements excluding oxygen of the internal electrode is I3, and the average content of Sn compared to all elements excluding oxygen of the internal electrode is S3,
Satisfies I1>I2>I3 and S1>S2>S3
Ceramic electronic components.
제3항에 있어서,
상기 I2는 1.0at% 이하이며, 상기 S2는 1.0at% 이하인
세라믹 전자 부품.
According to paragraph 3,
The I2 is 1.0 at% or less, and the S2 is 1.0 at% or less.
Ceramic electronic components.
제4항에 있어서,
상기 I3는 0.5at% 미만이며, 상기 S3는 0.5at% 미만인
세라믹 전자 부품.
According to clause 4,
The I3 is less than 0.5at%, and the S3 is less than 0.5at%.
Ceramic electronic components.
제1항에 있어서,
상기 제1 영역은 산소를 제외한 전체 원소 대비 In 함량의 피크 값이 1.2at% 이상이며, 산소를 제외한 전체 원소 대비 Sn 함량의 피크 값이 1.0at% 이상인
세라믹 전자 부품.
According to paragraph 1,
In the first region, the peak value of the In content compared to all elements excluding oxygen is 1.2 at% or more, and the peak value of the Sn content compared to all elements excluding oxygen is 1.0 at% or more.
Ceramic electronic components.
제1항에 있어서,
상기 내부 전극은 산소를 제외한 전체 원소 대비 Ni 함량이 90at% 이상이며, 상기 유전체층의 내부 전극과의 계면은 산소를 제외한 전체 원소 대비 Ni 함량이 90at% 이하로 낮아지기 시작하는 지점인
세라믹 전자 부품.
According to paragraph 1,
The internal electrode has a Ni content of more than 90 at% compared to all elements excluding oxygen, and the interface with the internal electrode of the dielectric layer is a point where the Ni content compared to all elements excluding oxygen begins to decrease below 90 at%.
Ceramic electronic components.
제1항에 있어서,
상기 유전체층의 평균 두께는 1.8μm 이상 2.8μm 이하인
세라믹 전자 부품.
According to paragraph 1,
The average thickness of the dielectric layer is 1.8 μm or more and 2.8 μm or less.
Ceramic electronic components.
제1항에 있어서,
상기 유전체층은 Ba 및 Ti를 주성분 원소로 포함하는
세라믹 전자 부품.
According to paragraph 1,
The dielectric layer contains Ba and Ti as main components.
Ceramic electronic components.
제9항에 있어서,
상기 유전체층은 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 하나 이상을 포함하는 제1 부성분 원소를 산소를 제외한 전체 원소 대비 0at% 초과 0.6at% 이하로 포함하며,
세라믹 전자 부품.
According to clause 9,
The dielectric layer contains a first accessory element including one or more of Mn, V, Cr, Fe, Ni, Co, Cu, and Zn in an amount of more than 0 at% and less than 0.6 at% compared to all elements excluding oxygen,
Ceramic electronic components.
제9항에 있어서,
상기 유전체층은 제2 부성분 원소로 Mg를 포함하고, 산소를 제외한 전체 원소 대비 상기 제2 부성분 원소의 함량은 0.3at% 이상 0.6at% 이하인
세라믹 전자 부품.
According to clause 9,
The dielectric layer includes Mg as a second accessory element, and the content of the second accessory element relative to all elements excluding oxygen is 0.3 at% or more and 0.6 at% or less.
Ceramic electronic components.
제9항에 있어서,
상기 유전체층은 제3 부성분 원소로 Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd 및 Yb 중 하나 이상을 포함하고, 산소를 제외한 전체 원소 대비 상기 제3 부성분 원소의 함량은 0.6at% 이상 1.8at% 이하인
세라믹 전자 부품.
According to clause 9,
The dielectric layer includes one or more of Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd, and Yb as a third subcomponent element, and the third subcomponent compared to all elements excluding oxygen. The element content is 0.6 at% or more and 1.8 at% or less.
Ceramic electronic components.
제9항에 있어서,
상기 유전체층은 제4 부성분 원소로 Si를 포함하고, 산소를 제외한 전체 원소 대비 상기 제4 부성분 원소의 함량은 1.0at% 이상 2.0at% 이하인
세라믹 전자 부품.
According to clause 9,
The dielectric layer includes Si as a fourth sub-component element, and the content of the fourth sub-component element relative to all elements excluding oxygen is 1.0 at% or more and 2.0 at% or less.
Ceramic electronic components.
제1항에 있어서,
상기 세라믹 전자 부품은 유전율 2500 이상, MTTF가 200시간 이상, 고온IR값 1.0E+07 Ω 이상, 및 -55℃ 내지 125℃의 온도 범위에서 TCC 변화율이 -22% 이상 22%이하 중 하나 이상의 특성을 만족하는
세라믹 전자 부품.
According to paragraph 1,
The ceramic electronic component has one or more characteristics of a dielectric constant of 2500 or more, an MTTF of 200 hours or more, a high-temperature IR value of 1.0E+07 Ω or more, and a TCC change rate of -22% or more and 22% or less in the temperature range of -55 ℃ to 125 ℃. satisfying
Ceramic electronic components.
유전체 분말을 주성분으로 포함하며, 상기 주성분 100 몰 대비 Sn을 0.9 몰 이상 1.8 몰 이하로 포함하고, In을 0.05 몰 이상 0.1 몰 이하로 포함하는 유전체 조성물을 준비하는 단계;
상기 유전체 조성물을 이용하여 세라믹 그린 시트를 형성하는 단계;
상기 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성하는 단계;
상기 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및
상기 바디에 외부 전극을 형성하는 단계; 를 포함하는
세라믹 전자 부품의 제조 방법.
Preparing a dielectric composition containing dielectric powder as a main component, containing 0.9 mole to 1.8 mole Sn and 0.05 mole to 0.1 mole In relative to 100 moles of the main component;
forming a ceramic green sheet using the dielectric composition;
forming a laminate by printing a conductive paste for internal electrodes on the ceramic green sheet and then laminating it;
Forming a body including a dielectric layer and an internal electrode by sintering the laminate; and
forming external electrodes on the body; containing
Manufacturing method of ceramic electronic components.
제15항에 있어서,
상기 유전체 조성물에 포함되는 In 및 Sn은 인듐 주석 산화물(Indium-Tin-Oxide) 형태로 포함되며, 상기 유전체 조성물은 주성분 100몰 대비 상기 인듐 주석 산화물을 0.5몰 이상 1.0몰 이하로 포함하는
세라믹 전자 부품의 제조 방법.
According to clause 15,
In and Sn included in the dielectric composition are contained in the form of indium tin oxide (Indium-Tin-Oxide), and the dielectric composition contains 0.5 mole or more and 1.0 mole or less of the indium tin oxide relative to 100 moles of the main component.
Manufacturing method of ceramic electronic components.
제15항에 있어서,
상기 유전체 분말은 BaTiO3 분말인
세라믹 전자 부품의 제조 방법.
According to clause 15,
The dielectric powder is BaTiO 3 powder.
Manufacturing method of ceramic electronic components.
제17항에 있어서,
상기 유전체 조성물은 원자가 가변 억셉터 원소의 산화물 혹은 탄산염 중 하나 이상을 포함하는 제1 부성분을 주성분 100몰 대비 0.1몰 이상 0.3이하로 포함하며,
상기 원자가 가변 억셉터 원소는 Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 하나 이상인
세라믹 전자 부품의 제조 방법.
According to clause 17,
The dielectric composition contains a first subcomponent containing at least one of an oxide or a carbonate of a variable valency acceptor element in an amount of 0.1 mole to 0.3 mole based on 100 moles of the main component,
The valence variable acceptor element is one or more of Mn, V, Cr, Fe, Ni, Co, Cu and Zn.
Manufacturing method of ceramic electronic components.
제17항에 있어서,
상기 유전체 조성물은 Mg의 산화물 혹은 탄산염 중 하나 이상을 포함하는 제2 부성분을 주성분 100몰 대비 0.3몰 이상 0.9몰 이하로 포함하는
세라믹 전자 부품의 제조 방법.
According to clause 17,
The dielectric composition contains 0.3 mole or more and 0.9 mole or less of a second subcomponent containing one or more of the oxide or carbonate of Mg relative to 100 mole of the main component.
Manufacturing method of ceramic electronic components.
제17항에 있어서,
상기 유전체 조성물은 희토류 원소의 산화물 및 탄산염 중 하나 이상을 포함하는 제3 부성분을 주성분 100몰 대비 0.3몰 이상 0.9몰 이하로 포함하며,
상기 희토류 원소는 Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd 및 Yb 중 하나 이상인
세라믹 전자 부품의 제조 방법.
According to clause 17,
The dielectric composition contains a third subcomponent containing at least one of oxides and carbonates of rare earth elements in an amount of 0.3 mole to 0.9 mole based on 100 moles of the main component,
The rare earth element is one or more of Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, Tb, Tm, La, Gd and Yb.
Manufacturing method of ceramic electronic components.
제17항에 있어서,
상기 유전체 조성물은 Si의 산화물, Si의 탄산염 및 Si를 포함하는 글라스 중 하나 이상을 포함하는 제4 부성분을 주성분 100몰 대비 1.0몰 이상 2.0몰 이하로 포함하는
세라믹 전자 부품의 제조 방법.
According to clause 17,
The dielectric composition contains a fourth subcomponent including one or more of Si oxide, Si carbonate, and Si-containing glass in an amount of 1.0 mol to 2.0 mol based on 100 mol of the main component.
Manufacturing method of ceramic electronic components.
KR1020220187735A 2022-11-04 2022-12-28 Ceramic electronic component and manufacturing method thereof KR20240094947A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/242,833 US20240153705A1 (en) 2022-11-04 2023-09-06 Ceramic electronic component and method of manufacturing the same
EP23196230.9A EP4369369A1 (en) 2022-11-04 2023-09-08 Ceramic electronic component
JP2023150306A JP2024068114A (en) 2022-11-04 2023-09-15 Ceramic electronic components and their manufacturing method
CN202311444747.1A CN117995554A (en) 2022-11-04 2023-11-01 Ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220146266 2022-11-04
KR1020220146266 2022-11-04

Publications (1)

Publication Number Publication Date
KR20240094947A true KR20240094947A (en) 2024-06-25

Family

ID=91711072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220187735A KR20240094947A (en) 2022-11-04 2022-12-28 Ceramic electronic component and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20240094947A (en)

Similar Documents

Publication Publication Date Title
KR102584977B1 (en) Ceramic electronic component and method of manufacturing the same
KR102225451B1 (en) Dielectric composition and multilayered electronic component comprising the same
KR20210100952A (en) Ceramic electronic component and method of manufacturing the same
KR20190116180A (en) Dielectric composition and multilayered electronic component comprising the same
KR20190116139A (en) Multi-layered ceramic electronic component and manufacturing method thereof
KR20220088099A (en) Ceramic electronic component
CN110957135B (en) Multilayer ceramic capacitor
KR20240094947A (en) Ceramic electronic component and manufacturing method thereof
KR20220156269A (en) Multilayered electronic component and dielectric composition
KR20230147947A (en) Multilayer electronic component and method for manufacturing the same
KR20220101911A (en) Multilayered electronic component
CN114613597A (en) Dielectric composition and multilayer electronic component including the same
US20240153705A1 (en) Ceramic electronic component and method of manufacturing the same
CN117995554A (en) Ceramic electronic component and method for manufacturing the same
KR102516762B1 (en) Dielectric composition and multilayered electronic component comprising the same
KR102561942B1 (en) Dielectric composition and multilayered electronic component comprising the same
EP4401103A2 (en) Multilayer electronic component
US20230290574A1 (en) Ceramic electronic component
US20240203649A1 (en) Multilayer electronic component
KR20230101317A (en) Multilayer electronic component
US20240161976A1 (en) Multilayer electronic component
KR20240005308A (en) Multilayer electronic component and manufacturing method thereof
KR20240091624A (en) Multilayer electronic component
KR20240092272A (en) Multilayer electronic component
KR20240106561A (en) Multilayered electronic component