KR20240094755A - 시냅스 소자 및 그 구동 방법 - Google Patents

시냅스 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR20240094755A
KR20240094755A KR1020220177307A KR20220177307A KR20240094755A KR 20240094755 A KR20240094755 A KR 20240094755A KR 1020220177307 A KR1020220177307 A KR 1020220177307A KR 20220177307 A KR20220177307 A KR 20220177307A KR 20240094755 A KR20240094755 A KR 20240094755A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
synapse device
transistor
ultra
weight
Prior art date
Application number
KR1020220177307A
Other languages
English (en)
Inventor
정윤영
김세영
박성민
성수원
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020220177307A priority Critical patent/KR20240094755A/ko
Publication of KR20240094755A publication Critical patent/KR20240094755A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Neurology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시예에 따른 시냅스 소자는 산화물 반도체 트랜지스터로 구성된 시냅스 소자에 있어서, 상기 산화물 반도체 트랜지스터는 산화물 반도체 채널 영역을 포함하는 게이트 전극과, 상기 산화물 반도체 채널 영역 표면에 형성된 초박막 절연체층과, 상기 게이트 전극 일단에서 상기 초박막 절연체층과 접촉하여 형성된 소스 전극과, 상기 게이트 전극 타단에서 상기 초박막 절연체층과 접촉하여 형성된 드레인 전극을 포함하는 것을 특징으로 한다.

Description

시냅스 소자 및 그 구동 방법{Synapse device and method of operating the same}
본 발명은 시냅스 소자 및 그 구동 방법에 관한 것으로, 점진적으로 신경망 가중치를 조정하고 저장한 후 입력 값과 곱셈 연산을 수행할 수 있는 시냅스 소자 및 그 구동 방법에 관한 기술이다.
최근 인공지능 분야의 기계 학습 기법으로는 인공 신경망이 가장 널리 사용되고 있다. 인공 신경망 방식에서는 한 신경망 층 입력 값들에 가중치 값들이 곱해지고, 이것들을 더한 출력 값이 다음 신경망 층으로 입력되는 순전파 (forward propagation)와 추론 값과 참 값의 오차를 역으로 추적해 적절한 가중치의 수정을 유도하는 역전파 (backward propagation)가 반복적으로 수행 되어야한다.
현재 널리 사용되는 컴퓨터 아키텍쳐인 폰 노이만 구조에서는 입력 값 및 가중치 등이 저장되는 메모리와 산술 연산을 수행해줄 프로세서가 분리되어 있어 이러한 인공 신경망 연산을 반복적으로 수행할 때 메모리-프로세서 간 데이터 잦은 이동으로 병목 현상 문제가 심화되고 있다. 따라서 해당 동작의 효율적인 처리를 위해, 적절한 신경망 가중치를 학습하여 저장하는 메모리 기능을 갖추면서 동시에 이를 입력 값과 곱셈해 줄 수 있는 프로세서 기능도 수행하는 시냅스 소자의 중요성이 대두되고 있다.
인공 신경망의 효율적이고 정확한 학습을 위해서는 시냅스 소자의 가중치 값이 프로그래밍을 위한 전기 신호(전압, 전류 또는 펄스의 인가)에 대하여 넓은 범위에서 선형 및 대칭적으로 조정되어야 한다. 또한 기기 간, 동작 사이클 간 편차가 발생하지 않고 균일한 반응을 보여야 가중치 값이 의도한 알맞은 값으로 프로그래밍 될 수 있다. 추론 과정을 위해서는 학습 과정에서 결정된 가중치 값들을 잃지 않고 유지할 수 있는 비휘발성과 빠른 동작 속도 및 낮은 동작 전력을 통해 다량의 데이터를 처리해낼 수 있는 능력이 요구된다. 현재까지 RRAM, PCM, MRAM, FeFET 등 다양한 타입의 시냅스 소자들이 제시되어 왔지만, 앞서 언급한 요구 조건들을 모두 만족하지는 못하고 있다.
미국등록특허 US 10,141,069
본 발명의 일 실시예는 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 가중치 값을 펄스 입력을 통해 점진적으로 학습시키고, 산화물 반도체 트랜지스터의 높은 출력 전류를 제한해 전력 효율 증대 및 큰 어레이로의 확장 활용이 가능하게 하는 시냅스 소자 및 그 동작 방법을 제공할 수 있다.
본 발명의 일 실시예에 따른 시냅스 소자는 산화물 반도체 트랜지스터로 구성된 시냅스 소자에 있어서, 상기 산화물 반도체 트랜지스터는 산화물 반도체 채널 영역을 포함하는 게이트 전극과, 상기 산화물 반도체 채널 영역 표면에 형성된 초박막 절연체층과, 상기 게이트 전극 일단에서 상기 초박막 절연체층과 접촉하여 형성된 소스 전극과, 상기 게이트 전극 타단에서 상기 초박막 절연체층과 접촉하여 형성된 드레인 전극을 포함하는 것을 특징으로 한다.
상기 시냅스 소자는 2개의 산화물 반도체 트랜지스터를 저장 노드를 통해 연결하며, 상기 2개의 산화물 반도체 트랜지스터는 각각 쓰기 트랜지스터 및 읽기 트랜지스터로 구분되는 것을 특징으로 한다.
상기 쓰기 트랜지스터의 드레인 전극에는 가중치 상승을 위한 전압(Vhigh)과 하강을 위한 전압(Vlow)으로 두가지 고정된 전압만이 인가되며, 가중치 값을 변경하기 위해서는 상승 또는 하강 목적에 맞춰 쓰기 트랜지스터의 드레인 전극에 해당 전압 중 하나를 인가한 채로 게이트 전극에 펄스를 가하는 것을 특징으로 한다.
상기 초박막 절연체층은 SiO2, Al2O3, HfO2, 자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나로 형성하는 것을 특징으로 한다.
상기 초박막 절연체층은 4nm 이하의 두께로 형성하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 시냅스 소자의 구동 방법은 산화물 반도체 채널 영역과 소스/드레인 전극 계면에 형성된 초박막 절연체층을 포함하는 산화물 반도체 트랜지스터로 구성된 시냅스 소자의 구동 방법에 있어서, 상기 시냅스 소자는 쓰기 트랜지스터 및 읽기 트랜지스터로 사용되는 두 개의 산화물 반도체 트랜지스터를 포함하며, 상기 쓰기 트랜지스터의 드레인 전극에 가중치 상승을 위한 전압(Vhigh)과 하강을 위한 전압(Vlow)으로 두가지 고정된 전압을 인가하는 것을 특징으로 한다.
상기 쓰기 트랜지스터의 드레인 전극에 상승 또는 하강 목적에 맞추어 해당 전압 중 하나를 인가한 채로 게이트 전극에 펄스를 가하여 가중치 값을 변경하는 것을 특징으로 한다.
상기 초박막 절연체층은 SiO2, Al2O3, HfO2, 자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나로 형성하며, 4nm 이하의 두께로 형성하는 것을 특징으로 한다.
상기 게이트 전극으로 펄스 온(pulse on) 시의 전압은 상기 쓰기 트랜지스터의 문턱 전압보다 높게 설정하고, 펄스 오프(pulse off) 시의 전압과 Vlow의 차는 상기 쓰기 트랜지스터의 문턱 전압보다 낮게 설정하는 것을 특징으로 한다.
상기 시냅스 소자의 프로그래밍 완료 후에는 상기 쓰기 트랜지스터를 꺼주어 해당 가중치 값이 유지되도록 설정하는 것을 특징으로 한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 시냅스 소자 및 그 동작 방법은 시냅스 소자의 가중치 값을 펄스 입력을 통해 점진적으로 학습시킬 수 있으며, 산화물 반도체 트랜지스터의 높은 출력 전류를 제안하여 전력 효율 증대 및 큰 어레이로의 확장 활용이 가능한 장점을 가지고 있다.
도 1은 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 구조를 설명하기 위한 도면이다.
도 2는 도 1의 시냅스 소자의 구동 방식을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 산화물 반도체 트랜지스터를 도시한 것이다.
도 4는 도 3의 산화물 반도체 트랜지스터의 시냅스 소자의 에너지 배리어 및 전류 감소를 도식화한 도면이다.
도 5는 산화물 반도체 트랜지스터의 ID-VGS 특성을 도시한 그래프이다.
도 6은 도 3에 도시된 산화물 반도체 트랜지스터로 구성된 시냅스 소자를 도시한 것으로, 도 6(i) 및 도 6(ii)는 각각 현미경 이미지 및 입체도를 나타낸 것이다.
도 7은 가중치 상승/하강 특성과 가중치 리텐션 특성을 비교한 그래프이다.
도 8은 본 발명의 일 실시예에 따른 시냅스 소자의 가중치 상승 및 하강 특성을 비교한 그래프이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다"또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 발명은 컴퓨터가 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현될 수 있고, 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함 한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
이하 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하 도면상 의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고, 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
최근 이상적인 특성을 갖는 시냅스 소자의 구현을 위해 우수한 특성을 지닌 금속 산화물 반도체를 활용해 도1과 같은 구조로 쓰기 TR을 통해 읽기 TR의 게이트 전압을 조절하여 가중치를 표현하는 시냅스 소자 연구들이 진행되어 왔다. 금속 산화물 반도체 트랜지스터를 이용해 시냅스 소자를 구현할 경우 on/off 전류비와 transconductance(gm)가 높아 적은 양의 전하 충/방전으로도 넓은 범위의 멀티레벨 가중치를 갖는데 유리하며, 매우 낮은 off 전류 값 구현이 가능하기 때문에 학습된 가중치 값을 추론 과정 동안 잘 유지할 수 있다.
또한, 비정질 산화물 반도체 소재는 대면적 균일도가 좋아 대규모 신경망 구성 시에도 소자 간 오차가 매우 낮다는 장점도 기대할 수 있다. 하지만, 기존에는 산화물 반도체 기반의 시냅스 소자와 어레이 구성 등에만 집중하고 있으므로, 신경망 학습을 효율적으로 실행하기 위한 동작 기법, 가중치 유지 시간 개선을 위한 방법, 어레이 동작에 필요한 선택 소자 등 중요한 내용들에 대해 연구가 더욱 필요한 상황이다.
현재 신경망 학습 모델은 점진적으로 가중치 값을 이전 값으로부터 수정해 나아가는 경사-하강법 (gradient-descent method)를 기반으로 하고 있는데, 기존 연구들은 직류 전압을 통해 가중치를 조절하기 때문에 경사-하강법을 적용하기 어려워 저장하고 있던 가중치를 읽고, 원하는 가중치를 계산한 후 직류 전압 크기를 조절해 가중치를 새로 입력해야 한다. 이런 복잡한 과정을 수행해야 하기 때문에 동작을 위한 회로는 복잡할 수밖에 없고 전력 효율이 떨어지게 되므로, 경사-하강법에 적합한 새로운 동작 방식이 필요하다.
또한, 일반적으로 산화물 반도체의 높은 전하 이동도는 전자 회로의 빠른 동작속도 등에 유리함이 있지만, 시냅스 소자를 어레이로 구동하게 될 경우 추론 과정에서 한 행에 각 열에 위치한 소자의 출력 전류가 합쳐져 어레이 크기가 커질수록 높은 전류가 흐르게 된다. 이는 높은 전력 소모 자체뿐만 아니라 행 라인의 IR drop (행 라인 전류와 저항의 곱만큼 전압 오차 발생)이나 ADC 등 주변 회로부의 복잡도 상승 등 추가적인 문제를 일으킬 수 있어 어레이 사이즈가 제한되는 한계로 이어질 수 있다. 따라서, 산화물 반도체 트랜지스터의 출력 전류를 적절한 범위 내로 제한할 수 있는 방법이 요구된다.
산화물 반도체 소자의 전류량의 정밀 조정을 위해서 스퍼터링 시 사용되는 타겟을 목표 전류치에 맞게 교체하거나 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 통해 산화물 반도체의 조성비를 바꾸는 방법들이 이용되고 있다. 여러 원소의 화합물로 이루어진 IGZO와 같은 산화물 반도체 물질 내 In, Ga 등 금속 함유량이나 산소(O) 포화도 등을 조절해 전하 이동도를 조절할 수 있다. 하지만, 이러한 방법들은 전하 이동도뿐만 아니라 장시간 소자 동작 시 신뢰성, 소자 간 균일성, 그리고 공정 비용 및 시간 등에도 악영향을 미칠 수 있다는 단점이 있다. 또한 현재까지의 대부분 연구는 전하 이동도의 감소 보다는 증가에 더욱 초점이 맞춰져 진행되어 왔기 때문에 전류량 감소를 위한 방법론으로는 제한적이다.
도 1은 산화물 반도체 트랜지스터를 이용한 시냅스 소자의 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 2개의 산화물 반도체 트랜지스터로 구성되며, 각각 쓰기 트랜지스터(쓰기 TR) 및 읽기 트랜지스터(읽기 TR)로 사용된다. 쓰기 TR을 통해 읽기 TR의 게이트 전압을 조절하여 가중치를 표현하고, 읽기 TR의 전도도를 프로그래밍할 수 있는 구조이다.
도 2는 도 1의 시냅스 소자의 구동 방식을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명에 따른 산화물 반도체 트랜지스터 시냅스 소자의 구동 방식은 도 2와 같이 쓰기 TR의 드레인 전극에는 가중치 상승을 위한 전압(Vhigh)과 하강을 위한 전압(Vlow)으로 두가지 고정된 전압만이 인가된다. 그리고, 가중치 값을 변경하기 위해서는 상승 또는 하강 목적에 맞춰 쓰기 TR의 드레인 전극에 해당 전압 중 하나를 인가한 채로 게이트 전극에 펄스를 가한다.
프로그래밍 완료 후에는 쓰기 TR을 꺼주어 해당 가중치 값이 유지되도록 설정한다. IGZO 등 통상적인 산화물 반도체 트랜지스터의 경우 n-type 동작을 하므로 펄스 온(pulse on) 시의 전압은 쓰기 TR의 문턱 전압보다 충분히 높아 충방전이 원활히 일어나야 하고, 펄스 오프(pulse off) 시의 전압과 Vlow의 차는 쓰기 TR의 문턱 전압보다 충분히 낮아 쓰기 TR을 오프(off) 상태로 만들어 프로그래밍 동작이 아닌 시점에는 전하의 이동이 없도록 설정할 수 있다. 또한, 펄스 폭(pulse width)은 충분히 짧게 하여 동작 범위 내에서 다수의 멀티레벨 가중치 값으로 세분화될 수 있도록 설정할 수 있다.
이러한 프로그래밍 방식을 사용하면 이전 사이클에서 저장된 가중치 값을 파괴하지 않고, 업데이트 해줄 양에 따라 쓰기 TR 게이트 전극에 인가하는 펄스 수만 조절해 주면 되기 때문에 높은 레벨 수의 복잡한 ADC 없이도 펄스 입력으로 점진적 가중치 프로그래밍이 가능하여 경사-강하법 친화적으로 멀티레벨 가중치를 저장 및 조정할 수 있다.
도 3은 본 발명의 일 실시예에 따른 산화물 반도체 트랜지스터를 도시한 것이다.
도 3을 참조하면, 게이트 패턴(310) 상부에 게이트 절연체(320)가 형성되고, 그 상부에 산화물 반도체(IGZO) 물질(330)이 구비된다. 그리고, 산화물 반도체 물질(330) 양측으로 소스 전극(350) 및 드레인 전극(360)이 형성된 구조이다. 이때, 산화물 반도체 물질(330)의 산화물 반도체 채널 영역과 소스 전극(350) 및 드레인 전극(360) 계면에 초박막 절연체층(340)이 형성된 것을 알 수 있다. 초박막 절연체층(340)은 4nm 이하의 두께로 형성할 수 있다. 또한, 초박막 절연체로는 SiO2, Al2O3, HfO2, 자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나를 사용할 수 있다. 그러나, 반드시 이에 한정하지 않으며 다양한 절연체 박막이 초박막 절연체층으로 사용될 수 있다.
도 4는 도 3의 산화물 반도체 트랜지스터의 시냅스 소자의 에너지 배리어 및 전류 감소를 도식화한 도면이다.
도 4를 참조하면, 산화물 반도체(IGZO) 트랜지스터의 채널과 소스/드레인 사이에 수 nm 두께 이하의 초박막 절연체층을 삽입하면 초박막 절연체에 의해 에너지 배리어가 형성되고, 이에 따라 소스/드레인으로부터 IGZO 채널로의 전자 이동이 제한되며 트랜지스터의 동작 전류가 저감됨을 알 수 있다.
도 5는 산화물 반도체 트랜지스터의 ID-VGS 특성을 도시한 그래프이다.
도 5를 참조하면, 초박막 절연체층을 도입한 IGZO 박막 트랜지스터와 초박막 절연체층을 도입하지 않은 일반 IGZO 박막 트랜지스터 사이의 ID-VGS 특성을 나타낸 것으로, 초박막 절연체가 전하의 이동을 방해해 동작 전류가 저감됨을 알 수 있다.
이에 따라, 초박막 절연체를 통해 산화물 반도체 기반 시냅스 소자의 전력 소모를 낮출 수 있음을 알 수 있다. 또한, 다양한 신경망 연산의 어레이 크기, 동작 전력, 또는 속도와 같은 요구 조건에 따라 전류량의 조절이 필요한 경우에는 초박막 절연체의 두께를 적절히 선정해 전류량을 제어할 수 있다.
도 6은 도 3에 도시된 산화물 반도체 트랜지스터로 구성된 시냅스 소자를 도시한 것으로, 도 6(i) 및 도 6(ii)는 각각 현미경 이미지 및 입체도를 나타낸 것이다.
도 6에 도시된 시냅스 소자는 도 2의 프로그래밍 방식으로 동작 시 시냅스 가중치의 선형성, 대칭성, 기기 간 균일성을 검증하고, 동작 전류 저감 효과를 검증하기 위해 제작된 것으로 쓰기 TR과 읽기 TR이 저장 노드를 통해 연결되어 구성된다.
프로그래밍 펄스를 인가하여 가중치를 조정할 때 선형성 및 대칭성이 확보되어야 현재 전도율 가중치 상태와 무관하게 일정한 비율로 가중치를 수정할 수 있으므로 선형 및 대칭적인 상승/하강 특성은 가중치 조정에서 매우 중요한 역할을 한다. 또한, 프로그래밍 완료 후 추론 과정까지 학습된 가중치가 잘 유지되어야 하므로 리텐션 특성 역시 매우 중요하다.
도 7은 가중치 상승/하강 특성과 가중치 리텐션 특성을 비교한 그래프이다.
도 7을 참조하여 가중치 상승/하강 특성과 가중치 리텐션 특성을 비교하면 다음과 같다. 초박막 절연체가 두 단위 트랜지스터에 모두 도입된 상태로, 같은 충전량에서 읽기 TR의 출력 전류가 감소하였을 뿐 아니라 쓰기 TR을 통해 단위 펄스 시간 동안의 충전량도 같이 감소하였기 때문에 시냅스 소자의 전도율 범위가 크게 좁혀진 것을 확인할 수 있다(도 7(i) 참조).
또한, 산화물 반도체(IGZO) 채널과 소스/드레인 전극 간 배리어 형성으로 off 시 누설 전류 발생이 억제되어 리텐션 특성도 초박막 절연체 층 도입과 함께 크게 개선됨을 확인할 수 있다(도 7(ii) 참조).
도 8은 본 발명의 일 실시예에 따른 시냅스 소자의 가중치 상승 및 하강 특성을 비교한 그래프이다.
도 8은 웨이퍼 내 16개 지점에 위치한 시냅스 소자들에 가중치 상승/하강을 위한 각각 550개 펄스를 인가하며 읽기 TR의 전도율을 측정한 결과를 나타낸 것이다.
선형 및 대칭적인 그래프 개형은 전도율 가중치가 인가된 펄스 수 및 현재 가중치 레벨 상태와 무관하게 단위 펄스 입력에 대해 일정한 양만큼 업데이트됨을 의미하며, 이 경우 현재 레벨 상태를 기억하는 추가 메모리나 비선형성을 보상해주는 회로 없이도 의도한 만큼의 업데이트양을 그대로 하드웨어 상에서 구현할 수 있어 효율적이고 정확도가 높은 가중치 학습이 가능하다는 장점이 있다.
아래의 <표 1>은 본 발명의 일 실시예에 따른 산화물 반도체 기반 시냅스 소자와 그 외의 다양한 타입의 시냅스 소자의 특성을 보여주는 것이다.
아래의 <표1>을 참조하면, 본 발명에 따른 산화물 반도체 트랜지스터 기반 시냅스 소자는 다른 다양한 타입의 시냅스 소자들 대비 눈에 띄게 높은 선형성/대칭성을 갖고 있는 것이 가장 큰 장점인 것을 알 수 있다. 여기서, 비선형성은 0에 가까울 수록 이상적인 선형성을 나타낸다. IGZO 소재의 대면적 균일성 덕분에 시냅스 소자 간 편차도 매우 낮은 편이다. 기기 간 편차는 소자간 프로그래밍 기울기의 평균 대비 편차를 나타낸다. 또한, 초박막 절연체 층 도입을 통해 전도율 범위를 적절히 제한하면서도 멀티레벨 가중치 값의 구현이 가능함을 알 수 있다.
<표1>
상술한 바와 같이, 본 발명은 시냅스 소자의 가중치 값을 펄스 입력을 통해 점진적으로 학습시킬 수 있으며, 산화물 반도체 트랜지스터의 높은 출력 전류를 제안하여 전력 효율 증대 및 큰 어레이로의 확장 활용이 가능한 장점을 가지고 있다.
300 : 게이트 310 : 게이트 절연막
320 : 산화물 반도체 물질 330 : 초박막 절연체층
340 : 소스 전극 350 : 드레인 전극

Claims (10)

  1. 산화물 반도체 트랜지스터로 구성된 시냅스 소자에 있어서,
    상기 산화물 반도체 트랜지스터는
    산화물 반도체 채널 영역을 포함하는 게이트 전극;
    상기 산화물 반도체 채널 영역 표면에 형성된 초박막 절연체층;
    상기 게이트 전극 일단에서 상기 초박막 절연체층과 접촉하여 형성된 소스 전극; 및
    상기 게이트 전극 타단에서 상기 초박막 절연체층과 접촉하여 형성된 드레인 전극을 포함하는 것을 특징으로 하는 시냅스 소자.
  2. 제1 항에 있어서,
    상기 시냅스 소자는 2개의 산화물 반도체 트랜지스터를 저장 노드를 통해 연결하며, 상기 2개의 산화물 반도체 트랜지스터는 각각 쓰기 트랜지스터 및 읽기 트랜지스터로 구분되는 것을 특징으로 하는 시냅스 소자.
  3. 제1 항에 있어서,
    상기 쓰기 트랜지스터의 드레인 전극에는 가중치 상승을 위한 전압(Vhigh)과 하강을 위한 전압(Vlow)으로 두가지 고정된 전압만이 인가되며, 가중치 값을 변경하기 위해서는 상승 또는 하강 목적에 맞춰 쓰기 트랜지스터의 드레인 전극에 해당 전압 중 하나를 인가한 채로 게이트 전극에 펄스를 가하는 것을 특징으로 하는 시냅스 소자.
  4. 제1 항에 있어서,
    상기 초박막 절연체층은 SiO2, Al2O3, HfO2, 자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 시냅스 소자.
  5. 제1 항에 있어서,
    상기 초박막 절연체층은 4nm이하의 두께로 형성하는 것을 특징으로 하는 시냅스 소자.
  6. 산화물 반도체 채널 영역과 소스/드레인 전극 계면에 형성된 초박막 절연체층을 포함하는 산화물 반도체 트랜지스터로 구성된 시냅스 소자의 구동 방법에 있어서,
    상기 시냅스 소자는 쓰기 트랜지스터 및 읽기 트랜지스터로 사용되는 두 개의 산화물 반도체 트랜지스터를 포함하며, 상기 쓰기 트랜지스터의 드레인 전극에 가중치 상승을 위한 전압(Vhigh)과 하강을 위한 전압(Vlow)으로 두가지 고정된 전압을 인가하는 것을 특징으로 하는 시냅스 소자의 구동 방법.
  7. 제6 항에 있어서,
    상기 쓰기 트랜지스터의 드레인 전극에 상승 또는 하강 목적에 맞추어 해당 전압 중 하나를 인가한 채로 게이트 전극에 펄스를 가하여 가중치 값을 변경하는 것을 특징으로 하는 시냅스 소자의 구동 방법.
  8. 제6 항에 있어서,
    상기 초박막 절연체층은 SiO2, Al2O3, HfO2, 자기조립 단분자막 및 이들의 조합 중 선택된 어느 하나로 형성하며, 4nm 이하의 두께로 형성하는 것을 특징으로 하는 시냅스 소자의 구동 방법.
  9. 제6 항에 있어서,
    상기 게이트 전극으로 펄스 온(pulse on) 시의 전압은 상기 쓰기 트랜지스터의 문턱 전압보다 높게 설정하고, 펄스 오프(pulse off) 시의 전압과 Vlow의 차는 상기 쓰기 트랜지스터의 문턱 전압보다 낮게 설정하는 것을 특징으로 하는 시냅스 소자의 구동방법.
  10. 제6 항에 있어서,
    상기 시냅스 소자의 프로그래밍 완료 후에는 상기 쓰기 트랜지스터를 꺼주어 해당 가중치 값이 유지되도록 설정하는 것을 특징으로 하는 시냅스 소자의 구동 방법.
KR1020220177307A 2022-12-16 2022-12-16 시냅스 소자 및 그 구동 방법 KR20240094755A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220177307A KR20240094755A (ko) 2022-12-16 2022-12-16 시냅스 소자 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220177307A KR20240094755A (ko) 2022-12-16 2022-12-16 시냅스 소자 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20240094755A true KR20240094755A (ko) 2024-06-25

Family

ID=91710903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220177307A KR20240094755A (ko) 2022-12-16 2022-12-16 시냅스 소자 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR20240094755A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141069B2 (en) 2015-05-21 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Neural network and electronic device including artificial neural array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141069B2 (en) 2015-05-21 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Neural network and electronic device including artificial neural array

Similar Documents

Publication Publication Date Title
Hu et al. Memristor‐based analog computation and neural network classification with a dot product engine
Moon et al. Improved conductance linearity and conductance ratio of 1T2R synapse device for neuromorphic systems
De et al. Random and systematic variation in nanoscale hf0. 5zr0. 5o2 ferroelectric finfets: Physical origin and neuromorphic circuit implications
Wang et al. Ferroelectric devices and circuits for neuro-inspired computing
US11829863B2 (en) Neural network circuit device
US11942146B2 (en) Methods of controlling PCRAM devices in single-level-cell (SLC) and multi-level-cell (MLC) modes and a controller for performing the same methods
TWI498894B (zh) 用以讀取陣列中電阻式切換裝置之電路及方法
De et al. 28 nm HKMG-based current limited FeFET crossbar-array for inference application
KR101789405B1 (ko) 2단자 터널링 랜덤 액세스 메모리
Byun et al. Recent advances in synaptic nonvolatile memory devices and compensating architectural and algorithmic methods toward fully integrated neuromorphic chips
Ni et al. Ferroelectrics: From memory to computing
Cartier et al. Reliability challenges with materials for analog computing
Woo et al. Transposable 3T-SRAM synaptic array using independent double-gate feedback field-effect transistors
Lim et al. Hardware-based neural networks using a gated Schottky diode as a synapse device
Lin et al. Design of all-phase-change-memory spiking neural network enabled by Ge-Ga-Sb compound
Rajakumari et al. BTBT based LIF junctionless FET neuron with plausible mimicking efficiency
Zhou et al. Inversion-type ferroelectric capacitive memory and its 1-kbit crossbar array
Majumdar et al. Back‐End and Flexible Substrate Compatible Analog Ferroelectric Field‐Effect Transistors for Accurate Online Training in Deep Neural Network Accelerators
Kwon et al. Low-power adaptive integrate-and-fire neuron circuit using positive feedback FET Co-Integrated with CMOS
KR20240094755A (ko) 시냅스 소자 및 그 구동 방법
Farronato et al. Low-current, highly linear synaptic memory device based on MoS 2 transistors for online training and inference
Athle et al. Ferroelectric Tunnel Junction Memristors for In‐Memory Computing Accelerators
US11521678B2 (en) Synapse and synaptic array, and computing system using the same and driving method thereof
Lee et al. Review of candidate devices for neuromorphic applications
Lee et al. Si‐Based Dual‐Gate Field‐Effect Transistor Array for Low‐Power On‐Chip Trainable Hardware Neural Networks

Legal Events

Date Code Title Description
E902 Notification of reason for refusal