KR20240092873A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240092873A
KR20240092873A KR1020220175658A KR20220175658A KR20240092873A KR 20240092873 A KR20240092873 A KR 20240092873A KR 1020220175658 A KR1020220175658 A KR 1020220175658A KR 20220175658 A KR20220175658 A KR 20220175658A KR 20240092873 A KR20240092873 A KR 20240092873A
Authority
KR
South Korea
Prior art keywords
pad
pads
display panel
display
display area
Prior art date
Application number
KR1020220175658A
Other languages
English (en)
Inventor
김태영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220175658A priority Critical patent/KR20240092873A/ko
Priority to US18/498,544 priority patent/US20240206259A1/en
Publication of KR20240092873A publication Critical patent/KR20240092873A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서의 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역의 외부 영역에 있는 비표시 영역을 포함하고, 비표시 영역에 배치된 복수의 제1 패드 및 복수의 검사 신호 배선을 포함하는 표시 패널, 및 복수의 제2 패드 및 인쇄 회로를 포함하는 연성 회로기판을 포함할 수 있다. 복수의 제2 패드 각각은 몸통부 및 연장부를 포함하고, 복수의 제1 패드 각각은 몸통부 각각과 중첩하여 연결되고, 복수의 검사 신호 배선 각각은 연장부 각각과 중첩하여 연결될 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 명세서는 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시 장치에 대한 사용자의 요구가 증가하고 있으며, 액정 표시 장치(Liquid Crystal Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다.
이러한 표시 장치는, 복수의 서브픽셀이 배치된 표시 영역(또는 액티브 영역)과 표시 영역의 외부 영역인 비표시 영역(또는 논-액티브 영역)으로 이루어지는 표시 패널과, 표시 패널에 배치된 복수의 서브 픽셀을 구동하기 위한 구동 회로를 포함할 수 있다.
표시 패널은 복수의 서브 픽셀과 구동 회로 사이를 연결하는 복수의 신호 배선을 포함할 수 있으며, 신호 배선은 표시 패널의 비표시 영역에 배치된 패드를 통해 구동 회로와 연결될 수 있다.
일 예로, 각각의 서브 픽셀에 데이터 전압을 공급하는 데이터 배선이 표시 패널에 배치되고, 각각의 데이터 배선은 비표시 영역에 배치된 패드와 연결되며, 패드를 통해 구동 회로와 연결될 수 있다.
이러한 패드는 하나의 열로 배치될 수 있으나, 고해상도에 대한 요구에 의해 데이터 배선의 수가 증가함에 따라 둘 이상의 열로 배치될 수 있다. 또한, 네로우 베젤(narrow bezel)에 대한 요구에 의해 패드는 빗살형 또는 방사형 등 다양한 형상으로 배치될 수 있다.
비표시 영역에 배치된 패드 사이에는 일정한 간격이 존재할 수 있으며, 표시 패널에 배치된 패드와 구동 회로의 패드를 본딩하는 공정에서 가해지는 압력과 패드 하부에 위치하는 기판의 재질 등에 따라 오정렬(mis-align)이 발생될 수 있다.
또한, 원장에 형성된 표시 패널이 정상적인 작동을 하는지 점검(auto-prove, AP) 신호를 인가하여 표시 패널을 테스트한 후 표시 기판의 외곽부를 절단하는 과정에서, 절단 장치로부터의 열과 압력에 의해 일부 점검 신호 배선이 녹으며 표시 패널의 절단면에 잔류하여, 패드를 본딩하는 공정에서 패드 간 단락(short)이 발생할 수 있다.
본 명세서의 실시예들의 목적은, 표시 패널에 배치된 패드와 구동 회로의 패드를 본딩하는 공정 시 발생할 수 있는 오정렬을 최소화하고, 표시 기판의 외곽부를 절단하는 과정에서의 잔류물에 의해 발생할 수 있는 후속 패드 본딩 공정에서의 배선 간 단락을 방지할 수 있는 표시 장치를 제공하는 데 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역의 외부 영역인 비표시 영역을 포함하고, 비표시 영역에 배치된 복수의 제1 패드 및 복수의 배선을 포함하는 표시 패널, 및 복수의 제2 패드 및 인쇄 회로를 포함하는 연성 회로기판을 포함하고, 복수의 제2 패드 각각은 몸통부 및 연장부를 포함하고, 복수의 제1 패드 각각은 몸통부 각각과 중첩하여 연결되고, 복수의 배선 각각은 연장부 각각과 중첩하여 연결될 수 있다.
본 명세서의 실시예에 의하면, 표시 패널에 배치된 패드와 구동 회로의 패드를 본딩하는 공정 시 발생할 수 있는 오정렬을 최소화함으로써, 패드 간 접촉 불량을 저감하여 표시 장치의 동작 불량을 개선할 수 있고, 표시 장치의 신뢰성을 높일 수 있다.
본 명세서의 실시예에 의하면, 표시 기판의 외곽부를 절단하는 과정에서의 잔류물에 의해 발생할 수 있는 후속 패드 본딩 공정에서의 배선 간 단락을 방지함으로써, 표시 장치의 동작 불량을 개선할 수 있고, 표시 장치의 신뢰성을 높일 수 있다.
본 명세서의 실시예에 의하면, 패드를 본딩하는 단계에서 사전에 공정최적화를 구현함으로써, 표시 장치의 동작 불량을 리페어(repair) 하기 위하여 소요되는 제반 자원들을 절약할 수 있다.
본 명세서의 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 구성을 나타내는 도면이다.
도 2는 본 명세서의 실시예에 따른 서브 픽셀의 구성 회로도이다.
도 3는 본 명세서의 실시예에 따른 제1 패드와 제3 패드의 연결관계를 나타내는 평면도이다.
도 4는 도 3의 절단선 A-A'에 따른 단면도이다.
도 5는 본 명세서의 실시예에 따른 도 1의 A 영역을 확대한 도면이다.
도 6(a) 내지 도 6(c)는 본 명세서의 실시예에 따른 패드 본딩 공정을 나타내는 도면이다.
도 7a는 본 명세서의 실시예에 따른 제1 패드와 제2 패드의 본딩 전 구조를 나타내는 평면도이다.
도 7b는 본 명세서의 실시예에 따른 제1 패드와 제2 패드의 본딩 후 구조를 나타내는 평면도이다.
도 8a 내지 도 8c는 본 명세서의 다른 실시예에 따른 패드의 구조를 나타내는 평면도이다.
도 9a는 본 명세서의 다른 실시예에 따른 제1 패드와 제2 패드의 본딩 전 구조를 나타내는 평면도이다.
도 9b는 본 명세서의 다른 실시예에 따른 제1 패드와 제2 패드의 본딩 후 구조를 나타내는 평면도이다.
도 10a 내지 도 10c는 9b의 절단선 B-B'에 따른 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되지 않고 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서에서 “표시 장치”는 표시패널과 표시패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM), 유기발광 모듈(OLED Module), 양자점 모듈(Quantum Dot Module)과 같은 협의의 표시 장치를 포함할 수 있다. 그리고, LCM, OLED 모듈, QD 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 자동차용 장치(automotive display apparatus) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment display apparatus), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic apparatus) 등과 같은 세트 전자장치(set electronic apparatus) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.
따라서, 본 명세서에서의 표시 장치는 LCM, OLED 모듈, QD 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈, QD 모듈 등을 포함하는 응용제품 또는 최종소비자 장치인 세트 장치까지 포함할 수 있다.
그리고, 경우에 따라서는, 표시 패널과 구동부 등으로 구성되는 LCM, OLED 모듈, QD 모듈을 협의의 “표시 장치”로 표현하고, LCM, OLED 모듈, QD 모듈을 포함하는 완제품으로서의 전자장치를 “세트 장치”로 구별하여 표현할 수도 있다. 예를 들면, 협의의 표시 장치는 액정(LCD), 유기발광(OLED) 또는 양자점(Quantum Dot)의 표시 패널과, 표시 패널을 구동하기 위한 제어부인 소스 PCB를 포함하며, 세트 장치는 소스 PCB에 전기적으로 연결되어 세트 장치 전체를 제어하는 세트 제어부인 세트 PCB를 더 포함하는 개념일 수 있다.
본 실시예에서 사용되는 표시 패널은 액정 표시 패널, 유기전계발광(OLED; Organic Light Emitting Diode) 표시 패널, 양자점(QD; Quantum Dot) 표시 패널 및 전계발광 표시 패널(electroluminescent display panel) 등의 모든 형태의 표시 패널이 사용될 수 있다. 본 실시예의 표시 패널은 유기전계발광(OLED) 표시 패널용 플렉서블 기판과 하부의 백 플레이트 지지 구조로 베젤 벤딩을 할 수 있는 특정한 표시 패널에 한정되지 않는다.. 그리고, 본 명세서의 실시예에 따른 표시 장치에 사용되는 표시 패널의 형태나 크기에 한정되지 않는다.
예를 들면, 표시 패널이 유기전계발광(OLED) 표시 패널인 경우에는, 복수의 게이트 배선과 데이터 배선, 및 게이트 배선과 데이터 배선의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이와, 어레이 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 상에 배치되는 봉지 기판 또는 봉지층(Encapsulation) 등을 포함하여 구성될 수 있다. 봉지층은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들면 나노 사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
이하에서는, 표시 패널에 배치된 패드와 구동 회로의 패드를 본딩하는 공정 시 발생할 수 있는 오정렬을 최소화하고, 표시 기판의 외곽부를 절단하는 과정에서의 잔류물에 의해 발생할 수 있는 후속 패드 본딩 공정에서의 배선 간 단락을 방지할 수 있는 표시 장치의 실시예에 대해 자세히 설명하도록 한다.
도 1은 본 명세서의 실시예에 따른 표시 장치의 구성을 나타내는 도면이다.
도 1을 참고하면, 본 명세서의 실시예에 따른 표시 장치(100)는, 복수의 게이트 배선(GL), 복수의 데이터 배선(DL) 및 복수의 서브 픽셀(SP)이 배치된 표시 패널(110)과, 복수의 게이트 배선(GL)과 연결되는 게이트 구동 회로(120)와, 복수의 데이터 배선(DL)과 연결되는 데이터 구동 회로(130)와, 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 콘트롤러(140)를 포함할 수 있다.
표시 패널(110)은 화상을 표시하는 복수의 서브 픽셀(SP)이 배치된 표시 영역(Active Area, AA)과, 표시 영역(AA)의 외부 영역에 위치하는 비표시 영역(Non-active Area, NA)을 포함할 수 있다.
게이트 구동 회로(120)는 복수의 게이트 배선(GL)으로 스캔 신호를 출력하여 표시 패널(110)에 배치된 서브 픽셀(SP)의 구동 타이밍을 제어할 수 있다.
게이트 구동 회로(120)는 콘트롤러(140)의 제어에 따라 온(ON) 전압 또는 오프(OFF) 전압의 스캔 신호를 복수의 게이트 배선(GL)으로 순차적으로 공급하여 복수의 게이트 배선(GL)을 순차적으로 구동할 수 있다.
게이트 구동 회로(120)는 구동 방식에 따라 표시 패널(110)의 일 측에만 위치할 수도 있고, 양측에 위치할 수도 있다. 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driver Integrated Circuit, GD-IC)를 포함할 수 있다.
각각의 게이트 구동 집적 회로(GD-IC)는 다양한 위치에 배치될 수 있다. 예를 들면, 각각의 게이트 구동 집적 회로(GD-IC)는 표시 패널(110)의 적어도 일 측에서 테이프 오토메이티드 본딩(TAB, Tape Automated Bonding) 방식을 통해 표시 패널(110)의 본딩 패드(패널 패드)에 연결될 수 있다. 예를 들면, 각각의 게이트 구동 집적 회로(GD-IC)는 칩 온 글래스(COG, Chip On Glass) 방식을 통해 GIP(Gate In Panel) 타입으로 구현되어 표시 패널(110)에 직접 배치될 수도 있고, 이에 한정되지 않는다.
예를 들면, 각각의 게이트 구동 집적 회로(GD-IC)는 표시 패널(110)과 게이트 구동 회로(120)가 연결된 필름 상에 실장되는 칩 온 필름(COF, Chip On Film) 방식으로 구현될 수도 있고, 이에 한정되지 않는다.
데이터 구동 회로(130)는 게이트 배선(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 배선(DL)으로 데이터 전압을 출력하여 각각의 서브 픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.
데이터 구동 회로(130)는 특정 게이트 배선(GL)이 열리면 콘트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 복수의 데이터 배선(DL)에 공급함으로써 복수의 데이터 배선(DL)을 구동할 수 있다.
데이터 구동 회로(130)는 적어도 하나의 소스 구동 집적 회로(Source Driver Integrated Circuit, SD-IC)를 포함하여 복수의 데이터 배선(DL)을 구동할 수 있다.
각각의 소스 구동 집적 회로(SD-IC)는 다양한 위치에 배치될 수 있다. 예를 들면, 각각의 소스 구동 집적 회로(SD-IC)는 표시 패널(110)의 일 측에서 테이프 오토메이티드 본딩(TAB) 방식을 통해 표시 패널(110)의 본딩 패드(패널 패드)에 연결될 수 있다. 예를 들면, 각각의 소스 구동 집적 회로(SD-IC)는 표시 패널(110)에 집적화되어 배치될 수 있고, 이에 한정되지 않는다.
예를 들면, 각각의 소스 구동 집적 회로(SD-IC)는 표시 패널(110)과 데이터 구동 회로(130)가 연결된 필름 상에 실장되는 칩 온 필름(COF, Chip On Film) 방식으로 구현될 수도 있다. 이 경우, 소스 구동 집적 회로(SD-IC)의 일측은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board, S-PCB)에 본딩될 수 있고, 타측은 표시 패널(110)에 본딩될 수 있다.
콘트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.
콘트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 수신하는 입력 영상 데이터(또는 외부 데이터)를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터(DATA)를 출력하며, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다.
콘트롤러(140)는 입력 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE, Data Enable), 및 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예를 들면, 호스트 시스템)로부터 수신할 수 있다.
콘트롤러(140)는 외부로부터 수신된 입력 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터(DATA)를 출력하는 것 이외에, 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하기 위하여 입력받은 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.
예를 들면, 콘트롤러(140)는 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP, Gate Start Pulse), 게이트 시프트 클럭(GSC, Gate Shift Clock), 및 게이트 출력 인에이블 신호(GOE, Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS, Gate Control Signal)를 출력할 수 있다.
예를 들면, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GD-IC)의 동작 스타트 타이밍을 제어할 수 있다. 예를 들면, 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 구동 집적 회로(GD-IC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어할 수 있다. 예를 들면, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GD-IC)의 타이밍 정보를 지정할 수 있다.
콘트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP, Source Start Pulse), 소스 샘플링 클럭(SSC, Source Sampling Clock), 및 소스 출력 인에이블 신호(SOE, Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS, Data Control Signal)를 출력할 수 있다.
예를 들면, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SD-IC)의 데이터 샘플링 시작 타이밍을 제어할 수 있다. 예를 들면, 소스 샘플링 클럭(SSC)은 소스 구동 집적 회로(SD-IC) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호일 수 있다. 예를 들면, 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어할 수 있다.
콘트롤러(140)는 콘트롤 인쇄회로기판(Control Printed Circuit Board, C-PCB)에 배치될 수 있다. 콘트롤 인쇄회로기판(C-PCB)은 연성 플렛 케이블(FFC, Flexible Flat Cable) 또는 연성 인쇄 회로(FPC, Flexible Printed Circuit) 등의 연결 매체를 통해 소스 인쇄회로기판(S-PCB)과 연결될 수 있고, 이에 한정되지 않는다.
콘트롤 인쇄회로기판(C-PCB)에는 전원 콘트롤러가 배치될 수 있다. 전원 콘트롤러는 표시 패널(110), 게이트 구동 회로(120), 및 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전원 또는 전류를 제어할 수 있다.
표시 패널(110)에 배치된 신호 배선은 표시 패널(110)의 패드 또는 패널 패드와 연결되고, 패드 또는 패널 패드를 통해 구동 회로와 연결될 수 있다.
도 2는 본 명세서의 실시예에 따른 서브 픽셀의 구성 회로도이다.
도 2를 참고하면, 서브 픽셀(또는 화소)(Sub-Pixel, SP)은 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 스토리지 캐패시터(Cst), 및 발광 다이오드(OLED)를 포함할 수 있다.
제1 트랜지스터(M1)의 제1 전극은 제1 전원(EVDD)이 전달되는 제1 전원 배선(VL1)과 연결된 제1 노드(N1)에 연결되고, 제1 트랜지스터(M1)의 제2 전극은 제2 노드(N2)에 연결될 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제3 노드(N3)에 연결될 수 있다. 제1 트랜지스터(M1)는 게이트 전극에 전달되는 전압에 대응하여 제1 노드(N1)에 공급되는 제1 전원(EVDD)에 의한 구동 전류를 제2 전극으로 흐르게 할 수 있다.
제2 트랜지스터(M2)의 제1 전극은 데이터 전압(Vdata)을 전달하는 데이터 배선(DL)에 연결되고, 제2 트랜지스터(M2)의 제2 전극은 제3 노드(N3)에 연결될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 게이트 신호를 공급하는 게이트 배선(GL)에 연결될 수 있다. 제2 트랜지스터(M2)는 게이트 신호를 전달받아 데이터 배선(DL)에 전달되는 데이터 전압(Vatat)을 제1 트랜지스터(M1)의 게이트 전극에 공급할 수 있다. 게이트 신호는 도 1에 도시된 게이트 구동 회로 (120)에서 공급될 수 있다.
제3 트랜지스터(M3)의 제1 전극은 기준 전압(Vref)을 전달하는 제2 전원 배선(VL2)에 연결되고, 제3 트랜지스터(M3)의 제2 전극은 제2 노드(N2)에 연결될 수 있다. 제3 트랜지스터(M3)의 게이트 전극은 센싱 배선(SSL)에 연결될 수 있다. 제3 트랜지스터(M3)는 센싱 신호(SENSE)를 전달받아 제2 전원 배선(VL2)에 전달되는 기준 전압(Vref)을 제1 트랜지스터(M1)의 제2 전극에 인가할 수 있다. 기준 전압(Vref)에 의해 제2 노드(N2)가 초기화될 수 있다. 센싱 신호(SENSE)는 도 1에 도시된 게이트 구동 회로(130)에서 공급될 수 있다. 데이터 신호는 도 1에 도시된 데이터 구동 회로(130)에서 공급될 수 있다.
스토리지 캐패시터(Cst)의 제1 전극이 제3 노드(N3)에 연결되고, 스토리지 캐패시터(Cst)의 제2 전극은 제2 노드(N2)에 연결될 수 있다. 스토리지 캐패시터(Cst)는 제1 트랜지스터(M1)의 게이트 전극과 제1 트랜지스터(M1)의 제2 전극 사이에 배치되어, 제1 트랜지스터(M1)의 게이트 전극과 제1 트랜지스터(M1)의 제2 전극 간의 전압 차이가 유지되게 할 수 있다.
발광 다이오드(OLED)의 애노드 전극은 제2 노드(N2)에 연결되고, 캐소드 전극은 제2 전원(EVSS)에 연결될 수 있다. 제2 전원(EVSS)의 전압 레벨은 제1 전원(EVDD)의 전압 레벨보다 낮을 수 있다. 발광 다이오드(OLED)는 애노드 전극에서 캐소드 전극 방향으로 흐르는 전류에 대응하여 발광할 수 있다. 발광 다이오드(OLED)는 애노드 전극과 캐소드 전극 사이에 흐르는 전류에 의해 발광하는 발광층을 포함할 수 있다. 발광층은 유기 물질층일 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.
상기와 같이 구성된 서브 픽셀(SP)에서 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 N 모스 타입의 트랜지스터이고, 제3 트랜지스터(M3)는 P 모스 타입의 트랜지스터일 수 있고, 이에 한정되지 않는다. 제1 내지 제3 트랜스지터(M1 내지 M3)의 제1 전극과 제2 전극은 각각 드레인 전극과 소스 전극일 수 있고, 이에 한정되지 않는다.
제1 트랜지스터(M1)에서 공급하는 구동 전류는 하기의 수학식 1에 대응하여 흐를 수 있다.
[수학식 1]
Id = k(Vgs - Vth)2
여기서, Id는 제1 트랜지스터(M1)에서 공급하는 구동 전류의 양을 나타내고, Vgs는 제1 트랜지스터(M1)의 게이트 전극의 전압과 소스 전극의 전압 차이일 수 있으며, Vth는 제1 트랜지스터(M1)의 문턱 전압일 수 있다. 또한, k는 이동도일 수 있다.
상기의 수학식 1에 나타나 있는 것과 같이 구동 전류는 제1 트랜지스터(M1)의 게이트 전극과 소스 전극의 전압 차이에 대응하므로, 제2 전극이 소스 전극인 경우, 소스 전극에 데이터신호에 대응하는 데이터 전압(Vdata)이 전달되고 게이트 전극에 기준 전압(Vref)이 전달되게 되면, 구동 전류는 데이터 신호에 대응하여 흐르게 될 수 있다.
서브 픽셀(SP)은 제4 트랜지스터(M4)를 포함할 수 있다. 제4 트랜지스터(M4)의 제1 전극은 제1 전원(EVDD)을 공급하는 제1 전원 배선(VL1)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 또한, 제4 트랜지스터(M4)의 게이트 전극은 발광 제어 신호를 전달하는 발광 제어 신호 배선(EML)에 연결될 수 있다. 발광 제어 신호 배선(EML)은 도 1에 도시된 게이트 구동 회로(120)에 연결되고, 게이트 구동 회로(120)로부터 발광 제어 신호를 공급받을 수 있다.
제4 트랜지스터(M4)는 발광 제어 신호에 의해 턴-온되면, 제1 전원(EVDD)의 전압을 제1 노드(N1)에 인가할 수 있다. 제4 트랜지스터(M4)는 N 모스 타입의 트랜지스터일 수 있고, 이에 한정되지 않는다.
도 3는 본 명세서의 실시예에 따른 제1 패드와 제3 패드의 연결관계를 나타내는 평면도이다.
도 3을 참고하면, 본 명세서의 실시예에 따른 표시 장치(100)의 표시 패널(110)은 표시 영역(AA)과 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)은 벤딩 영역(NA-B), 표시 패드 영역(NA-DP), 및 검사 패드 영역(NA-TP) 등을 포함할 수 있다.
표시 영역(AA)에서는 영상이 표시될 수 있다. 표시 영역(AA)에는 복수의 화소(또는 서브 픽셀)(SP)와 각 화소(SP)에 데이터 신호와 게이트 신호를 인가하는 복수의 데이터 배선(도 1 및 도 2에서 DL)과 복수의 게이트 배선(도 1 및 도 2에서 GL)이 배치될 수 있다. 표시 영역(AA)에 배치되는 배선이 데이터 배선(DL)과 게이트 배선(GL)에 한정되지 않는다.
비표시 영역(NA)은 표시 영역(AA)의 외곽 영역에 인접하여 배치될 수 있다. 비표시 영역(NA)에는 복수의 표시 패드(또는 제1 패드)(230)가 배치되는 표시 패드 영역(NA-DP)과, 표시 패드 영역(NA-DP)에 배치된 복수의 표시 패드(또는 제1 패드)(230)와 표시 영역(AA) 또는 비표시 영역(NA)에 배치된 배선을 연결하는 복수의 연결 배선(또는 제2 배선)(250)이 배치되는 벤딩 영역(NA-B)을 포함할 수 있다. 예를 들면, 복수의 표시 패드(230)는 제1 패드일 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.
표시 패드 영역(NA-DP)은 표시 영역(AA) 일측의 비표시 영역(NA)에 배치될 수 있다. 표시 패드 영역(NA-DP)은 복수의 제1 패드(또는 표시 패드)(230)를 포함할 수 있다. 복수의 제1 패드(230)는 드라이버 IC가 연결되거나 체결될 수 있다.
벤딩 영역(NA-B)은 표시 영역(AA)과 표시 패드 영역(NA-DP) 사이에 배치될 수 있다. 벤딩 영역(NA-B)은 표시 패널(110)의 비표시 영역(NA)에서 구부러지거나 휘어질 수 있다. 예를 들면, 벤딩 영역(NA-B)에서 표시 패드 영역(NA-DP)은 표시 영역(AA)의 배면으로 휘면서 배치될 수 있다. 표시 패드 영역(NA-DP)이 표시 영역(AA)의 배면으로 배치되면, 표시 패드 영역(NA-DP)이 표시 영역(AA)의 전면으로 배치된 표시 장치(100)보다 전면에서 볼 수 있는 표시 영역(AA)의 면적을 크게 하고, 비표시 영역(NA)의 면적을 작게 할 수 있으므로, 네로우 베젤을 구현할 수 있다.
벤딩 영역(NA-B)에는 복수의 연결 배선(또는 제2 배선)(250)이 배치될 수 있다. 복수의 연결 배선(또는 제2 배선)(250)은 표시 영역(AA)에 배치된 배선과 비표시 영역(NA)의 제1 패드(230)를 연결할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들면, 제2 배선(또는 연결 배선)(250)은 표시 영역(AA) 양측의 비표시 영역(NA)에 배치된 배선과 제1 패드(230)를 연결할 수 있다.
검사 패드 영역(NA-TP)에는 복수의 검사 패드(또는 제3 패드)(200)가 배치될 수 있다. 복수의 검사 패드(200)에 인가된 검사 신호는 검사 신호 배선(또는 제1 배선)(240)을 통해 표시 패드 영역(NA-DP)에 배치된 복수의 제1 패드(230)에 전달될 수 있다. 예를 들면, 복수의 검사 패드(200)는 제3 패드일 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들면, 검사 신호 배선(400)은 제1 배선 또는 제1 신호 배선일 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.
검사 패드 영역(NA-TP)은 표시 장치(100)의 검사가 완료되면, 절단 공정을 통해 표시 패널(110)에서 검사 패드 영역(NA-TP)이 제거될 수 있다. 예를 들면, 표시 장치(100)의 검사가 완료되면, 검사 패드(또는 제3 패드)(200)와 제1 패드(230) 사이의 소정의 절단선(Cutting Line, CL)을 따라 표시 패널(110)을 절단할 수 있다. 이에 의해, 검사 패드 영역(NA-TP)은 표시 패널(110)에서 제거될 수 있다.
절단 공정은 레이저(laser)에 의한 열을 이용하거나, 절삭기(scriber)에 의한 마찰력을 이용하여 수행될 수 있다. 절단 공정에서 절단선(CL) 및 절단선(CL)의 양측의 표시 패널(110)에는 높은 열과 압력이 가해질 수 있다.
표시 패널(110)의 절단 공정에서 복수의 제1 배선(또는 검사 신호 배선)(240)의 일부가 절단될 수 있다. 예를 들면, 제3 패드(또는 검사 패드)(200)와 제1 패드(또는 표시 패드)(230) 사이의 소정의 절단선(CL)을 따라 표시 패널(110)을 절단할 때, 제3 패드 패드(200)와 제1 패드(230) 사이에 배치되는 제1 배선(240)도 함께 절단될 수 있다.
도 4는 도 3의 절단선 A-A'에 따른 단면도이다.
도 4를 참고하면, 본 명세서의 실시예에 따른 표시 장치(100)의 절단선 A-A'에 따른 표시 패널(110)의 일측은, 기판(310), 게이트 절연층(320), 제1 층간 절연층(330), 버퍼층(350), 제2 층간 절연층(340), 및 평탄화층(360)의 구조 또는 적층 구조를 포함할 수 있다. 표시 패널(110)의 구조 또는 적층 구조 내에는 제1 패드(230) 및 제1 배선(또는 검사 신호 배선)(240)을 포함할 수 있다.
표시 패널(110)은 기판(310)을 포함하여 구성될 수 있다. 표시 패널(110)은 표시 영역(AA)과 비표시 영역(NA)을 포함할 수 있다. 예를 들면, 비표시 영역(NA)은 표시 영역(AA)의 외부 영역일 수 있다. 예를 들면, 비표시 영역(NA)은 표시 영역(AA)의 외부 영역에 있을 수 있다. 기판(310)의 비표시 영역(NA)에는 복수의 제1 패드(230) 및 복수의 제1 배선(240)이 배치될 수 있다.
표시 패널(110)은 기판(310)과, 기판(310) 상에 배치되는 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL) 등의 신호 배선들을 포함할 수 있다. 표시 패널(110)은 복수의 데이터 배선(DL) 및 복수의 게이트 배선(GL)과 연결된 복수의 서브 픽셀(SP)을 포함할 수 있다.
기판(310) 위에는 게이트 절연층(320), 제1 층간 절연층(330), 버퍼층(350), 제2 층간 절연층(340), 및 평탄화층(360)이 구성될 수 있다. 게이트 절연층(320)은 기판(310) 상에 배치되는 여러 트랜지스터의 활성층 패턴(또는 반도체층 또는 반도체층 패턴)과 게이트 전극을 절연하기 위하여 기판(310) 전면에 형성될 수 있다.
제1 층간 절연층(330), 버퍼층(350), 제2 층간 절연층(340), 및 평탄화층(360) 각각은 그 상부와 하부에 형성된 여러 전극 또는 배선 간을 절연하기 위하여 기판(310)의 전면에 또는 일부에 형성될 수 있다. 또한, 버퍼층(350)과 평탄화층(360) 각각은 버퍼층(350)과 평탄화층(360)의 하부에 배치된 여러 전극 또는 배선들로 인한 단차를 상쇄하여 평탄화하기 위한 목적으로 형성될 수 있다.
도 4를 참조하면, 제1 패드(230)는 적어도 하나 이상의 층으로 구성될 수 있다. 예를 들면, 제1 패드(230)는 버퍼층(350) 위에 제1 전극(251), 제2 전극(253), 및 제3 전극(255)으로 구성될 수 있고, 이에 한정되지 않는다. 예를 들면, 제1 패드(230)는 버퍼층(350) 위에 제1 전극(251), 제2 전극(253), 및 제3 전극(255)이 적층되어 구성될 수 있고, 이에 한정되지 않는다.
제1 전극(251)은 제1 배선(240)과 다른 층에 배치될 수 있다. 예를 들면, 제1 층간 절연층(330) 및 버퍼층(350)의 콘택홀을 통해 제1 배선(240)과 연결될 수 있고, 이에 한정되지 않는다. 예를 들면, 제1 전극(251)은 제1 배선(240)과 동일 층에 형성될 수 있다. 예를 들면, 제1 배선(240)은 제3 전극(255)과 동일 층에 형성될 수 있다. 이하에서는 편의를 위하여 제1 배선(240)은 제3 전극(255)과 동일 층에 형성된 실시예에 따라 설명하기로 하며, 본 명세서의 실시예들은 이에 한정되지 않는다.
제3 전극(255)은 상부에 제2 패드가 배치될 수 있다. 제3 전극(255)은 제2 패드와 전기적으로 연결될 수 있다. 예를 들면, 제3 전극(255)와 제2 패드 사이에 도전 필름(anisotropic conductive film, ACF)이 배치되어 전기적으로 도통될 수 있다.
제2 전극(253)은 제1 전극(251)과 제3 전극(255) 사이에 배치될 수 있다. 제2 전극(253)은 전기 전도 효율이 우수한 물질로 구성될 수 있다.
복수의 제1 배선(240) 각각은 비표시 영역(NA)에서 복수의 제1 패드(또는 패널 패드)(230) 각각과 복수의 제3 패드(또는 검사 패드)(200) 각각을 연결할 수 있다. 각 제1 배선(240)의 폭(또는 너비)은 각 제1 패드(230)의 폭(또는 너비) 보다 작을 수 있다. 예를 들면, 각 제1 배선(240) 간의 거리는 각 제1 패드(230) 간의 거리보다 클 수 있다.
제1 배선(240)은 표시 패널(110)의 절단 공정에서 표시 패널(110)과 함께 절단될 수 있다. 예를 들면, 절단된 표시 패널(110)의 외곽부(또는 단면)에 제1 배선(240)의 일측이 노출될 수 있다.
복수의 제1 배선(240)의 일측은 표시 영역(AA) 방향으로 연장되어 복수의 제1 패드(230) 각각의 일측과 연결될 수 있고, 타측은 연성 회로기판(F-PCB) 방향으로 연장되어 표시 패널(110)의 외곽부와 연결될 수 있다.
표시 패널(110)의 절단 공정에서 발생되는 높은 열과 압력에 의해 제1 배선(240)이 절단되는 과정에서, 제1 배선(240)의 잔류물(245)이 발생할 수 있다. 예를 들면, 높은 열과 압력에 의하여 발생된 제1 배선(240)의 파편 및 파편의 용융물이 표시 패널(110)의 단면 및 표시 패널(110)의 단면에 노출되는 제1 배선(240)의 단면과 주변부에 잔류할 수 있다.
제1 배선(240)의 잔류물(245)은 복수의 제1 배선(240) 일부에 걸쳐서 배치될 수 있다. 예를 들면, 잔류물(245)은 복수의 제1 배선(240) 간에 걸쳐서 배치되어, 복수의 제1 배선(240) 일부 사이에 전기적 연결을 형성시킬 수 있다.
또한, 제1 배선(240)의 잔류물(245)은 복수의 제1 배선(240) 사이의 평면 영역에 배치될 수 있다. 예를 들면, 잔류물(245)은 복수의 제1 배선(240) 사이에 배치되어, 제1 배선(240) 간에 전기적 연결을 형성하지 않을 수 있다. 복수의 제1 배선(240) 사이에 배치된 잔류물(245)은 후속의 제1 패드(230)와 제2 패드(또는 필름 패드)(500)의 본딩 공정에서 복수의 제2 패드(500) 일부 사이에 전기적 연결을 형성시킬 수 있다.
잔류물(245)에 의하여 복수의 제1 배선(240) 일부 사이 또는 복수의 제2 패드(500) 일부 사이에 형성된 전기적 연결은 표시 패널(110)의 오동작을 유발하여 표시 장치(100)의 신뢰성 문제를 야기할 수 있다. 예를 들면, 각 데이터 배선(DL)에 인가되는 영상에 따른 고유의 데이터 전압(또는 데이터 전압)이, 잔류물에 의해 형성된 데이터 배선(DL) 간의 전기적 연결에 의해 표시 패널(110)이 오동작을 일으킬 수 있다.
잔류물(245)에 의한 영항을 저감하고자 각 제1 배선(240)의 폭(또는 너비)은 각 제1 패드(230)의 폭(또는 너비) 보다 작게 구성할 수 있다. 예를 들면, 각 제1 배선(240)의 너비는 잔류물(245)의 배치 위치나 형상에 따라 다를 수 있다.
도 5는 도 1의 A 영역을 확대한 도면으로, 제1 패드와 제2 패드의 연결관계를 나타내는 평면도이다.
도 5를 참고하면, 본 명세서의 실시예에 따른 표시 장치(100)는, 표시 패널(110)의 비표시 영역(NA) 일측의 상면에 배치된 제1 패드(230)와 연성 인쇄회로기판(F-PCB)이 본딩부(400)에서 서로 본딩될 수 있다.
연성 인쇄회로기판(또는 연성 회로기판)(F-PCB)은 소스 인쇄회로기판(S-PCB)과 필름 회로 기판(410)을 포함할 수 있고, COF 방식에 따라 필름 회로 기판(410)에는 소스 구동 집적 회로(SD-IC)가 실장될 수 있다. 필름 회로 기판(410)의 일측의 배면에 제2 패드(또는 필름 패드)(500)가 배치될 수 있다.
본딩부(400)에서 접하는 표시 패널(110)의 제1 패드(230)와 필름 회로 기판(410)의 제2 패드(500) 사이에는 도전볼(conductive ball)과 접착제가 함유된 도전 필름(ACF)이 배치될 수 있다. 본딩 공정에서 본딩부(400)에는 순간적인 열과 압력이 가해져서 제1 패드(230), 도전 필름(ACF), 및 제2 패드(500)를 압착할 수 있다.
압착된 도전 필름(ACF)은, 접착제가 용융되면서 함유된 도전볼이 제1 패드(230) 및 제2 패드(500)를 전기적으로 연결시킬 수 있고, 접착제가 경화되면서 제1 패드(230), 도전볼, 및 제2 패드(500)가 전기적으로 연결된 상태를 유지할 수 있다.
표시 패널(110)의 제1 패드(230)의 형상은 직사각형일 수 있고, 이에 한정되는 것은 아니다. 표시 장치(100)의 비표시 영역(NA)에 대한 축소에 따라 제1 패드(230)의 형상은 제1 패드(230)가 비표시 영역(NA)을 작게 차지하도록 구성될 수 있다. 예를 들면, 제1 패드(230)의 형상을 평행사변형으로 구성하여 본딩부(400)의 높이를 줄일 수 있다. 제1 패드(230)의 형상은 평행사변형, 마름모꼴, 빗살형, 또는 방사형 등일 수 있고, 용어에 한정되지 않는다.
복수의 제1 패드(230) 각각의 형상은 배치 위치에 따라 다를 수 있다. 예를 들면, 표시 패널(110)의 일측에 위치한 제1 패드(230)와 타측에 위치한 제1 패드(230)는 서로 대칭된 형상 또는 반전된 형상을 가질 수 있다. 예를 들면, 표시 패널(110)의 일측에 위치한 제1 패드(230)가 “＼”일 수 있고, 타측에 위치한 제1 패드(230)는 “/”형상일 수 있다.
제1 패드(230)의 형상에 따라 제2 패드(500)의 형상도 변경될 수 있다. 제1 패드(230)의 형상과 제2 패드(500)의 형상은 동일할 수 있고, 이에 한정되지 않는다.
도 6(a) 내지 도6(c)는 본 명세서의 실시예에 따른 패드 본딩 공정을 나타내는 도면이다.
도 6(a)를 참고하면, 제1 패드(230)가 하부에 배치되고, 제2 패드(500)가 상부에 배치될 수 있고, 이에 한정되지 않는다. 제1 패드(230)와 제2 패드(500) 사이에는 도전 필름(ACF)가 배치될 수 있다.
제1 패드(230)와 제2 패드(500)의 형상은 평행사변형일 수 있고, 이에 한정되지 않는다. 제2 패드(500)의 길이(또는 면적)는 본딩(또는 합착) 공정에서의 길이 방향 오차를 고려하여 제1 패드(230)의 길이(또는 면적) 보다 클 수 있고, 이에 한정되지 않는다. 예를 들면, 본딩 공정 후 제2 패드(500)에는 제1 패드(230)와 합착되지 않은 영역이 발생할 수 있다.
본딩 공정에서 제1 패드(230)에는 배면에서 상면 방향(또는 Z 방향)으로 열과 압력이 가해질 수 있다. 제2 패드(500)에는 상면에서 배면 방향(또는 -Z 방향)으로 열과 압력이 가해질 수 있다.
압착된 도전 필름(ACF)은, 접착제가 용융되면서 함유된 도전볼이 제1 패드(230) 및 제2 패드(500)를 전기적으로 연결시킬 수 있고, 접착제가 경화되면서 제1 패드(230), 도전볼, 및 제2 패드(500)가 전기적으로 연결된 상태를 유지할 수 있다.
도 6(b)를 참고하면, 본딩된 제1 패드(230)와 제2 패드(500) 간에 오정렬(mis-align)이 발생할 수 있다. 오정렬의 원인은 압착 열의 온도와 적용 시간, 압착 압력의 세기와 방향 등일 수 있고, 이에 한정되지 않는다. 예를 들면, 오정렬의 원인은 제1 패드(230)와 제2 패드(500) 각각의 구성, 형상과 재질, 표시 패널(110)과 필름 회로 기판(410) 각각의 구성과 경도, 본딩 공정의 분위기 등일 수 있다.
오정렬의 정도는 본딩되는 패드 간의 면적과 방향으로 측정할 수 있고, 이에 한정되지 않는다. 오정렬의 정도를 면적으로 측정할 경우, 제1 패드(230)의 면적이 기준이 되어, 제1 패드(230)와 제2 패드(500)가 중첩되도록 합착된 면적의 비율로 측정할 수 있다. 제1 패드(230)와 제2 패드(500)의 중첩 면적은 도전 면적일 수 있다. 예를 들면, 제1 패드(230)와 제2 패드(500)가 합착된 면적 내에 배치되는 도전 필름(550) 내의 도전볼의 개수로 측정할 수도 있다.
제1 패드(230)와 제2 패드(500) 간의 오정렬 방향은 제1 패드(230)를 기준으로 할 때, 제2 패드(500)가 제1 패드(230)와 평행하도록 제1 패드(230)의 일측 또는 타측에 배치될 수 있고, 이에 한정되는 것은 아니다. 예를 들면, 제2 패드(500)가 제1 패드(230)와 평행하지 않아 서로 교차하도록 배치될 수도 있다.
제1 패드(230)와 제2 패드(500)의 오정렬은 본딩 공정의 묶음(또는 작업) 단위(lot) 별로 동일한 양상을 가질 수 있다. 예를 들면, 초기 공정에서 발생되는 오정렬은 해당 공정 전체에서 지속적으로 반복될 수 있다. 오정렬을 방지하기 위하여 공정의 초기 단계에서 공정의 보정(calibration)이 필요할 수 있다.
제1 패드(230)와 제2 패드(500)간의 오정렬의 보정은 제1 패드(230)의 위치에 대한 제2 패드(500)의 상대적인 위치를 변경하는 옵셋(offset) 방법이 있고, 이에 한정되지 않는다. 옵셋 방법은 평행하게 배치된 제1 패드(230)와 제2 패드(500) 사이에 오정렬이 발생한 방향과 거리에 대하여 반대 방향으로 동일 거리만큼 상대적인 위치를 변경하여 오정렬을 보정할 수 있다.
도 6(c)를 참고하면, 오정렬된 제1 패드(230)와 제2 패드(500)는 옵셋 방법에 의해 보정될 수 있다. 보정된 배치에서는 제1 패드(230)와 제2 패드(500)가 정렬되므로 중첩하도록 배치될 수 있다.
도 6(a) 내지 도 6(c)를 참고하면, 제1 패드(230)와 제2 패드(500)의 배치가 하나의 행(row)인 것을 예로 들었으나, 이에 한정되지 않는다. 예를 들면, 제1 패드(230)와 제2 패드(500)의 배치는 복수의 행으로 구성될 수 있다.
도 6(a) 내지 도 6(c)를 참고하면, 제1 패드(230)와 제2 패드(500)의 형상이 평행사변형인 것을 예로 들었으나, 이에 한정되지 않는다. 예를 들면, 제1 패드(230)와 제2 패드(500)의 형상은 삼각형, 직사각형, 및 마름모형(또는 다이아몬드형) 등일 수 있다. 이하에서는 편의를 위하여 제1 패드(230)와 제2 패드(500)의 형상이 직사각형인 실시예에 따라 설명을 하기로 한다.
도 7a는 본 명세서의 실시예에 따른 제1 패드와 제2 패드의 본딩 전 구조를 나타내는 평면도이다.
도 7b는 본 명세서의 실시예에 따른 제1 패드와 제2 패드의 본딩 후 구조를 나타내는 평면도이다.
도 7a 및 도 7b를 참고하면, 표시 패널(110)의 상부는 제1 패드(230), 제2 배선(250), 및 제1 배선(240)이 배치되고, 연성 회로기판(F-PCB)의 배면에는 제2 패드(500)가 배치될 수 있다.
도 4와, 도 7a 및 도 7b를 참고하면, 제1 배선(240)의 배치 위치는 게이트 절연층(320) 위에 구성되거나 제3 전극(255)과 동일한 층에 구성될 수 있고, 이에 한정되지 않는다. 예를 들면, 제1 배선(240)은 기판(310)과 제3 전극(255) 사이의 구성요소 층 사이에 배치될 수 있다.
제1 배선(240)이 제3 전극(255)과 동일한 층에 구성될 경우, 본딩 공정에서 표시 패널(110)의 상면에 제1 배선(240)과 제1 패드(230)가 함께 노출될 수 있다. 제1 배선(240)이 제3 전극(255) 외의 다른 구성요소 층 사이에 배치될 경우, 본딩 공정에서 제1 배선(240)은 표시 패널(110)의 단면부에 노출될 수 있다. 표시 패널(110)의 일측부와 단면부에는 절단 공정에서 발생되는 잔류물(245)이 배치될 수 있다.
도 7b를 참고하면, 본딩 공정이 마쳐지면 표시 패널(110)의 제1 패드(230)와 연성 회로기판(F-PCB)의 제2 패드(500)가 합착(또는 본딩)될 수 있다. 제1 패드(230)와 제2 패드(500) 간에는 개재물이 없이 직접 합착될 수 있고, 이에 한정되지 않는다. 예를 들면, 제1 패드(230)와 제2 패드(500) 사이에는 도전볼을 함유한 도전 필름(ACF)이 배치될 수 있다.
도 7b를 참고하면, 본딩 공정이 마쳐지면 표시 패널(110)의 일측부와 단면부에 배치된 잔류물(245)이 연성 회로기판(F-PCB) 배면의 제2 패드(500)의 일부 영역과 접촉될 수 있다. 예를 들면, 잔류물(245)은 복수의 제2 패드(500) 중 일부를 서로 연결하여, 복수의 제2 패드(500) 중 연결된 패드를 단락(short)시킬 수 있다. 이에 의해, 표시 패널(110)에 인가되는 신호가 오동작하게 되어, 표시 장치(100)의 불량을 야기할 수 있다.
또한, 잔류물(245)은 표시 패널(110)의 일측부와 단변부에 배치되어 복수의 제1 배선(240) 중 일부를 서로 연결하여, 복수의 제1 배선(240) 중 연결된 배선을 단락(short)시킬 수 있다. 단락된 배선과 연결된 복수의 제1 패드(230)도 단락이 될 수 있다. 이에 의해, 표시 패널(110)에 인가되는 전기 신호가 오동작하게 되어, 표시 장치(100)의 불량을 야기할 수 있다.
도 8a 내지 도 8c는 본 명세서의 다른 실시예에 따른 패드의 구조를 나타내는 평면도이다.
도 9a는 도 8의 제1 패드와 제2 패드의 본딩 전 구조를 나타내는 평면도이다.
도 9b는 도 8의 제1 패드와 제2 패드의 본딩 후 구조를 나타내는 평면도이다.
도 8a와 도 9a를 참고하면, 본 명세서의 실시예에 따른 표시 장치의 표시 패널에는 제1 패드(230) 및 제1 패드(230)와 연결된 제1 배선(240)이 구성될 수 있고, 이에 대응하는 제2 패드(500)는 몸통부(제2 서브 패드)(510)와 연장부(제1 서브 패드)(520)로 구성될 수 있다.
본 명세서의 실시예에 따른 제1 패드(230)는 4개의 변으로 구성될 수 있고, 이에 한정되지 않는다. 예를 들면, 제1 패드(230)는 표시 패널(110)의 절단부와 인접하는 일측의 제4 변(237), 표시 영역(AA)와 인접하는 타측의 제1 변(231), 및 제1 변(231)과 제4 변(237) 각각의 양측을 서로 연결하는 제2 변(233)과 제3 변(235)을 포함할 수 있다.
제1 패드(230)의 제1 변(231)의 길이(또는 제1 패드의 너비)(W4)와 제4 변(237)의 길이는 서로 같을 수 있으며, 이에 한정되지 않는다. 제1 패드(230)의 제2 변(233)의 길이와 제3 변(235)의 길이는 서로 같을 수 있으며, 이에 한정되지 않는다.
제1 배선(240)은 4개의 변으로 구성될 수 있으며, 이에 한정되지 않는다. 예를 들면, 제1 배선(240)은 제1 패드(230)와 접하는 일측의 제1 변(241), 표시 패널(110)의 절단부와 인접하는 타측의 제2 변(243), 및 제1 변(241)과 제2 변(243) 각각의 양측을 서로 연결하는 변들을 포함할 수 있다.
제1 배선(240)의 제1 변(241)의 길이(또는 검사 신호 배선의 너비)(W3)와 제2 변(243)의 길이는 서로 같을 수 있으며, 이에 한정되지 않는다.
절단 공정을 통해 표시 패널(110)에서 검사 패드 영역(NA-TP)을 제거할 때 복수의 제1 배선(240)도 함께 절단될 수 있고, 표시 패널(110)의 측면부 및 단면부에 제1 배선(240)의 잔류물(245)이 배치될 수 있다. 잔류물(245)에 의하여 복수의 제1 배선(240) 일부가 서로 연결되어 발생되는 단락을 저감하기 위해, 복수의 제1 배선(240) 사이의 거리를 증가시켜 잔류물(245)에 의한 배선간 연결을 줄일 수 있다.
제1 패드(230)는 제2 패드(500)와의 합착(또는 본딩) 면적을 넓히기 위하여 제1 패드(230)의 너비(W3) 또는 제2 변(233)의 길이를 크게 할 수 있다. 제1 패드(230)와 제1 배선(240) 각각에 대한 요구 사항을 충족하기 위하여, 제1 배선(240)의 제1 변(241)의 길이(W3)는 제1 패드(230)의 제1 변(231)의 길이(W4)보다 작을 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.
본 명세서의 실시예에 따른 표시 장치의 연성 회로기판(F-PCB)의 배면에는 제2 패드(500)가 배치될 수 있고, 제2 패드(500)는 몸통부(또는 제2 서브 패드)(510)와 연장부(또는 제1 서브 패드)(520)로 구성될 수 있다. 제2 패드(500)는 제1 패드(230)와 전기적으로 연결되어 연성 회로기판(F-PCB)로부터의 데이터 구동 신호를 표시 패널(110)로 전달할 수 있다.
제2 패드(500)의 제2 서브 패드(510)는 복수의 변으로 구성될 수 있으며, 이에 한정되지 않는다. 예를 들면, 복수의 변은 제1 변 내지 제4 변을 포함할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들면, 제2 서브 패드(510)는 표시 영역(AA)과 인접하는 일측의 제1 변(511), 소스 구동 집적 회로(SD-IC)와 인접하는 타측의 제4 변(517), 및 제1 변(511)과 제4 변(517) 각각의 양측을 서로 연결하는 제2 변(513)과 제3 변(515)을 포함할 수 있다.
제2 서브 패드(510)의 제1 변(511)의 길이(또는 제2 패드의 몸통부의 너비)(W2)와 제4 변(517)의 길이는 서로 같을 수 있으며, 이에 한정되지 않는다. 제2 서브 패드(510)의 제2 변(513)의 길이와 제3 변(515)의 길이는 서로 같을 수 있으며, 이에 한정되지 않는다.
제2 패드(500)의 제1 서브 패드(520)는 복수의 변으로 구성될 수 있으며, 이에 한정되지 않는다. 예를 들면, 복수의 변은 제1 변 내지 제4 변을 포함할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들면, 제1 서브 패드(520)는 제2 서브 패드(510)와 접하는 일측의 제1 변(521), 소스 구동 집적 회로와 접하는 타측의 제2 변, 및 제1 변(521)과 제2 변 각각의 양측을 서로 연결하는 제3 변 및 제4 변들을 포함할 수 있다.
제1 서브 패드(520)의 제1 변(521)의 길이(또는 연장부의 너비)(W1)는 제1 서브 패드(520) 전체에 걸쳐 동일할 수 있으며, 이에 한정되지 않는다.
본딩(또는 합착) 공정을 통해 제1 패드(230)와 제1 배선(240)은 제2 패드(500)의 제2 서브 패드(510)와 제1 서브 패드(520)가 서로 대응되도록 합착될 수 있다. 예를 들면, 표시 패널(110)의 측면부와 단면부에 배치된 잔류물(245)이 복수의 제1 서브 패드(520) 일부를 서로 연결하여 단락(short)이 발생될 수 있다.
잔류물(245)에 의해 복수의 제1 서브 패드(520) 일부가 서로 연결되어 발생되는 단락을 저감하고자, 복수의 제1 서브 패드(520) 사이의 거리를 증가시켜 잔류물(245)에 의한 배선간 연결을 줄일 수 있다.
잔류물(245)에 의해 복수의 제1 서브 패드(520) 일부가 서로 연결되어 발생되는 단락을 저감하기 위해, 각 제1 서브 패드(520)의 너비(또는 폭)(W1)는 각 제2 서브 패드(510)의 너비(또는 폭)(W2)보다 작게 구성할 수 있다. 예를 들면, 각 제1 서브 패드(520)의 너비(W1)는 잔류물(245)의 배치 위치나 형상에 따라 다를 수 있다. 예를 들면, 제작한 시제품의 데이터 분석에서 각 제1 서브 패드(520)의 너비(W1)는 각 제2 서브 패드(510)의 너비(W2)의 50% 이하일 수 있다.
제2 패드(500)의 제2 서브 패드(510)는 제1 패드(230)와의 합착(또는 본딩) 면적을 넓히기 위하여 제2 서브 패드(510)의 너비(W1) 또는 제2 변(513)의 길이를 크게 할 수 있다. 제2 서브 패드(510)와 제1 서브 패드(520) 각각에 대한 요구 사항을 충족하기 위하여, 제1 서브 패드(520)의 제1 변(521)의 길이(W1)는 제2 서브 패드(510)의 제1 변(511)의 길이(W2)보다 작을 수 있다.
제2 서브 패드(510)의 제1 변(511)의 길이(W2)가 제1 서브 패드(520)의 제1 변(521)의 길이(W1)보다 클 수 있으므로, 제2 서브 패드(510)의 제1 변(511)에는 제1 서브 패드(520)의 제1 변(521)과 접하지 않는 영역이 발생할 수 있다. 예를 들면, 제1 서브 패드(520)의 제1 변(521)의 일측 또는 양측에 코너부가 배치될 수 있다.
도 8a를 참고하면, Y 방향으로 진행되는 제1 서브 패드(520)의 어느 하나의 측변이 제2 서브 패드(510)의 제2 변(513)과 일직선을 이루면, 제3 변(515)과 접하는 제4 변(517) 측에 제1 코너부(C1)가 형성될 수 있다. 예를 들면, Y 방향으로 진행되는 제1 서브 패드(520)의 어느 하나의 측변이 제2 서브 패드(510)의 제3 변(515)과 일직선을 이루면, 제2 변(513)과 접하는 제4 변(517) 측에 제2 코너부(C2)가 형성될 수 있다. 예를 들면, 제1 서브 패드(520)의 제1 변(521)이 제2 서브 패드(510)의 제4 변(517) 내에서 접하면, 제2 변(513)과 접하는 제4 변(517) 양측에 제1 코너부(C1) 및 제2 코너부(C2)가 형성될 수 있다.
표시 패널(110)의 제1 패드(230), 제1 배선(240), 및 제2 배선(250)은 “+”의 형상을 가질 수 있다. 예를 들면, 표시 패널(110)의 제1 패드(230) 및 제1 배선(240)의 합착 형상은 “⊥"의 형상을 가질 수 있다. 연성 회로기판(F-PCB)의 제2 패드(500)의 제2 서브 패드(510) 및 제1 서브 패드(520)는 “⊥"의 형상을 가질 수 있다. 제1 패드(230), 제1 배선(240), 및 제2 배선(250)의 형상이 이에 한정되는 것은 아니다.
도 9a를 참고하면, 표시 패널(110)의 상부는 제1 패드(230), 제2 배선(250), 및 제1 배선(240)이 배치되고, 연성 회로기판(F-PCB)의 배면에는 제2 서브 패드(510)와 제1 서브 패드(520)로 구성된 제2 패드(500)가 배치될 수 있다. 도 9a의 구성요소에 대한 설명은 도 7a의 구성요소와 실질적으로 동일하므로 생략하거나 간략히 할 수 있다.
도 4와 도 9a를 참고하면, 제1 배선(240)의 배치 위치는 게이트 절연층(320) 위에 구성되거나 제3 전극(255)과 동일 층에 구성될 수 있으며, 이에 한정되지 않는다. 예를 들면, 제1 배선(240)은 기판(310)과 제3 전극(255) 사이의 구성요소 층 사이에 배치될 수 있다.
제1 배선(240)이 제3 전극(255)과 동일 층에 구성될 경우, 본딩 공정에서 표시 패널(110)의 상면에 제1 배선(240)과 제1 패드(230)가 함께 노출될 수 있다. 표시 패널(110)의 일측부와 단면부에는 절단 공정에서 발생되는 잔류물(245)이 배치될 수 있다.
도 8b 및 도 9b를 참고하면, 본 명세서의 실시예에 따른 합착(또는 본딩) 공정에서는 표시 패널(110)의 제1 패드(230)와 제1 배선(240)이 연성 회로기판(F-PCB) 배면의 제2 패드(500)의 제2 서브 패드(510)와 제1 서브 패드(520)와 합착되어 전기적으로 연결될 수 있다.
제1 패드(230)의 너비(W4)와 제2 패드(500)의 제2 서브 패드(510)의 너비(W2)는 같을 수 있으며, 이에 한정되지는 않는다. 제1 배선(240)의 너비(W3)와 제2 패드(500)의 제1 서브 패드(520)의 너비(W1)는 같을 수 있으며, 이에 한정되지는 않는다.
제1 패드(230)(또는 제2 변(233))의 길이는 제2 패드(500)의 제2 서브 패드(510)(또는 제2 변(513))의 길이는 서로 같을 수 있으며, 이에 한정되지 않는다. 예를 들면, 공정 오차에 의한 합착 면적의 편차를 줄이기 위하여, 제2 패드(500)의 제2 서브 패드(510)의 길이를 제1 패드(230)의 길이보다 크게 할 수 있다.
제1 배선(240)의 제1 변(241)의 길이(W3)는 제1 패드(230)의 제1 변(231)의 길이(W4)보다 작을 수 있다. 제1 서브 패드(520)의 제1 변(521)의 길이(W1)는 제2 서브 패드(510)의 제1 변(511)의 길이(W2)보다 작을 수 있다.
잔류물(245)에 의한 제1 배선(240) 간의 단락을 방지하기 위하여, 제1 배선(240)간의 거리를 넓히는 것이 필요하고, 이에 의해 제1 배선(240)의 너비(W3)가 작아질 수 있다. 같은 원리에 의하여, 제2 패드(500)의 제1 서브 패드(520) 간의 거리를 넓히는 것이 필요하고, 이에 의해 제1 서브 패드(520)의 너비(W1)가 작아질 수 있다.
본딩 공정에서의 오정렬의 보정(calibration)에 의해 제1 패드(230)와 제2 패드(500)의 제2 서브 패드(510)는 제1 방향(또는 ±X 방향) 또는 제2 방향(또는 ±Y 방향)으로 배치 편차가 없도록 배치될 수 있으며, 이에 한정되지 않는다. 예를 들면, 공정 오차에 의한 오정렬을 보정하여 합착되는 패드의 상대적인 위치를 변경하면, 제2 방향(또는 ±Y 방향)으로 배치 편차를 두고 배치될 수 있다.
제2 패드(500)의 제2 서브 패드(510)의 제1 변(511)은 제1 패드(230)의 제1 변(231) 보다 표시 영역(AA)에 인접하도록 배치될 수 있다. 예를 들면, 제2 서브 패드(510)의 제1 변(511)과 제1 패드(230)의 제1 변(231) 사이에는 제2 간격(MA2)이 있을 수 있다. 제2 패드(500)의 제2 서브 패드(510)의 제4 변(517)은 제1 패드(230)의 제4 변(237) 보다 표시 영역(AA)에 인접하도록 배치될 수 있다. 예를 들면, 제2 서브 패드(510)의 제4 변(517)과 제1 패드(230)의 제4 변(237) 사이에는 제1 간격(MA1)이 있을 수 있다.
제1 간격(MA1)의 크기와 제2 간격(MA2)의 크기는 같을 수 있고, 이에 한정되지 않는다. 예를 들면, 제1 패드(230)의 길이와 제2 패드(500)의 제2 서브 패드(510)의 길이가 다를 수 있으므로, 제1 간격(MA1)의 크기와 제2 간격(MA2)의 크기는 다를 수 있다. 예를 들면, 제1 패드(230)와 제2 패드(500) 간의 충분한 합착 면적 확보를 위하여, 제1 간격(MA1)의 크기는 조정될 수 있다. 예를 들면, 제1 패드(230)와 제2 패드(500) 간의 충분한 합착 면적 확보를 위하여, 제1 간격(MA1)의 크기는 제1 서브 패드(520)의 너비(W1)와 반비례할 수 있다.
절단 공정을 거치며 표시 패널(110)의 일측부와 단면부에 발생될 수 있는 잔류물(245)에 의한 배선 간의 단락 발생을 저감하기 위해, 제1 패드(230) 및 제1 배선(240)은 “⊥"의 형상을 가질 수 있다. 제1 패드(230) 및 제1 배선(240)과 본딩(또는 합착)되어야 하는 제2 패드(500)의 제2 서브 패드(510) 및 제1 서브 패드(520)도 또한 “⊥"의 형상을 가질 수 있다. 이에 의해, 잔류물(245)에 의한 배선 간의 단락 발생을 저감할 수 있고, 표시 장치(100)의 신뢰성을 개선할 수 있다.
도 8c를 참고하면, 제2 패드(500)의 제1 코너부(C1) 또는 제2 코너부(C2)에는 제2 패드(500)의 제2 서브 패드(510)와 제1 서브 패드(520)를 연결하는 추가 배선이 배치될 수 있다. 제1 코너부(C1) 또는 제2 코너부(C2)에 배치되는 추가 배선은 제2 패드(500)와 제1 패드(230) 간의 합착(또는 접착) 면적을 넓혀 패드 간의 도전성을 향상시킬 수 있다.
추가 배선의 형상은 직선형 또는 곡선형일 수 있고, 이에 한정되지 않는다. 예를 들면, 추가 배선의 직선형상은 사각형, 삼각형 등일 수 있다. 예를 들면, 추가 배선의 곡선형상은 코너부를 향하여 볼록하거나, 코너부를 향하여 오목한 원호 형상일 수 있다.
도 10a 내지 도 10c는 9b의 절단선 B-B'에 따른 단면도이다.
도 10a 내지 도 10c를 참고하면, 본 명세서의 실시예에 따른 표시 장치는 표시 패널(110), 연성 회로기판(F-PCB), 및 표시 패널(110)과 연성 회로기판(F-PCB) 사이에 배치되는 도전 필름(550)을 포함할 수 있다. 도 10a 내지 도 10c의 구성요소에 대한 설명은 도 9a의 구성요소와 실질적으로 동일하므로 생략하거나 간략히 할 수 있다.
표시 패널(110)은 일측에 배치된 제1 패드(230), 표시 패널(110)의 아래에 배치되는 제1 부재(113) 및 제2 부재(115)를 포함할 수 있다. 표시 패널(110)의 일측부 및 단면부에는 절단 공정에서 발생되는 잔류물(245)이 배치될 수 있다.
제1 부재(113) 및/또는 제2 부재(115)는 표시 패널(110)의 강성을 보완하는 부재일 수 있다. 표시 패널(110)의 두께가 얇아 강성이 약하므로, 후속 공정에서 힘 또는 충격을 받을 경우 파손될 위험이 있을 수 있다. 이를 보완하기 위하여 제1 부재(113) 및/또는 제2 부재(115)를 표시 패널(110)의 아래에 배치하여 표시 패널(110)의 강성을 보완할 수 있다.
제1 부재(113)는 백 플레이트(back plate), SUS(stainless steel), 또는 보강 부재 등일 수 있으며, 용어에 한정되지 않는다. 제2 부재(115)는 보호 필름(protective film), 연질 보강 부재 등일 수 있으며, 용어에 한정되지 않는다.
연성 회로기판(F-PCB)은 배면에 배치된 제2 패드(500), 및 제2 패드(500)의 일부를 커버하는 제3 부재(570)를 포함할 수 있다. 제3 부재(570)는 제1 패드(230)와 합착되지 않는 제2 패드(500)의 일부를 커버할 수 있다. 제3 부재(570)는 제2 패드(500)의 강성을 보완할 수 있고, 이물에 의한 제2 패드(500)의 단락 또는 오염을 방지할 수 있다.
표시 패널(110)과 연성 인쇄회로기판(F-PCB) 사이에는 도전 필름(550)이 배치될 수 있다. 도전 필름(550)은 도전볼을 포함하는 접착 물질일 수 있고, 이에 제한되지 않는다. 도전 필름(550)은 복수의 제1 패드(230)을 커버하도록 X 방향으로 길게 배치될 수 있다. 도전 필름(550)의 높이(또는 Y 방향으로의 길이)는 제1 패드(230)(또는 제2 변(233))의 길이보다 클 수 있다. 예를 들면, 도전 필름(550)의 높이는 제1 패드(230)를 포함하는 크기일 수 있다.
본딩(또는 합착) 공정에서는 도전 필름(550)의 접착 물질이 연성을 가질 수 있도록 열이 가해질 수 있다. 본딩 공정에서는 연성 회로기판(F-PCB)의 상부에서 -Z 방향으로 힘(F1)이 가해질 수 있고, 표시 패널(110)의 하부에서 Z 방향으로 힘(F2)이 가해질 수 있다. 중심을 향하는 서로 반대 방향의 힘에 의해 제1 패드(230), 도전 필름(550), 및 제2 패드(500)가 합착될 수 있고, 도전 필름(550)에 함유된 도전볼에 의해 제1 패드(230)와 제2 패드(500)가 전기적으로 연결될 수 있다.
도 10a를 참고하면, 제2 패드(500)의 제2 서브 패드(510)의 일측 제1 변(511)은 제2 간격(MA2)만큼 제1 패드(230)의 일측 제1 변(231) 보다 표시 영역(AA)에 인접하도록 배치될 수 있다. 제2 패드(500)의 높이(또는 Y 방향으로의 길이)는 도전 필름(550)의 높이(또는 Y 방향으로의 길이)보다 클 수 있다. 예를 들면, 제2 패드(500)의 높이(또는 노출된 제2 서브 패드(510) 및 제1 서브 패드(520)의 길이)는 도전 필름(550)을 포함하는 크기일 수 있다.
압착된 도전 필름(550)은 면적이 넓어지며, 도전 필름(550)의 상면 및 하면에 있는 구성요소들에 의존하는 형상으로 배치될 수 있다. 도전 필름(550)의 하면은 일부가 제1 패드(230)의 상면을 커버하고, 잔부가 제1 패드(230)의 하측(또는 -Y 방향)에서 표시 패널(110) 및 제2 배선(250)과 접하거나 상측(또는 +Y 방향)에서 표시 패널(110) 및 제1 배선(240)과 접할 수 있다. 도전 필름(550)의 상면은 일부가 제2 패드(500)의 배면을 커버하고, 잔부가 제2 패드(500)의 하측(또는 -Y 방향)에서 연성 회로기판(F-PCB)의 측면과 접하거나 상측(또는 +Y 방향)에서 제3 부재(570)와 접할 수 있다.
도 10b를 참고하면, 제2 패드(500)의 제2 서브 패드(510)의 일측 제1 변(511)이 제1 패드(230)의 일측 제1 변(231)간의 제2 간격(MA2)이 도 10a의 소정의 값보다 커질 경우, 제3 부재(570)가 표시 영역(AA)으로 방향으로 이동할 수 있다. 예를 들면, 제3 부재(570)의 일부가 제1 패드(230)와 제2 패드(500)의 합착 영역에 개재하게 되어 도전 필름(550) 내의 도전볼이 제1 패드(230)와 제2 패드(500)를 전기적으로 연결하지 못할 수 있다. 이에 의해, 표시 패널(110)에 인가되는 신호가 오동작하게 되어, 표시 장치(100)의 불량을 야기할 수 있다.
도 10c를 참고하면, 제2 패드(500)의 제2 서브 패드(510)의 일측 제1 변(511)보다 제1 패드(230)의 일측 제1 변(231)이 표시 영역(AA)에 인접하게 배치될 수 있다. 예를 들면, 소정의 제2 간격(MA2)이 음의 값을 가질 수 있다. 이 경우, 제1 패드(230)에 제2 패드(500)와 합착되지 않은 영역이 발생할 수 있다. 예를 들면, 제1 패드(230)와 제2 패드(500)간에 도전 면적이 축소 될 수 있다. 예를 들면, 제1 패드(230)의 제2 패드(500)와 합착되지 않은 영역은 후속 공정에서 노출되어 이물에 의한 단락을 야기할 수 있고, 이에 의해 표시 패널(110)에 인가되는 신호가 오동작하게 되어 표시 장치(100)의 불량을 야기할 수 있다.
본 명세서의 실시예에 의하면, 표시 패널(110)에 배치된 제1 패드(230) 및 연성 회로기판(F-PCB)에 배치된 제2 패드(500)의 본딩 공정에서 발생할 수 있는 오정렬을 최소화하고, 표시 패널(110)의 외곽부를 절단하는 공정에서의 잔류물(245)에 의해 발생할 수 있는 후속 본딩 공정에서의 제1 배선(240) 간 또는 제2 패드(500) 간의 단락을 방지할 수 있다.
본 명세서의 실시예에 따른 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역 및 표시 영역의 외부 영역인 비표시 영역을 포함하고, 비표시 영역에 배치된 복수의 제1 패드 및 복수의 배선을 포함하는 표시 패널, 및 복수의 제2 패드 및 인쇄 회로를 포함하는 연성 회로기판을 포함하고, 복수의 제2 패드 각각은 몸통부 및 연장부를 포함하고, 복수의 제1 패드 각각은 몸통부 각각과 중첩하여 연결되고, 복수의 배선 각각은 연장부 각각과 중첩하여 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 제1 패드 각각과 몸통부 각각의 사이 및 복수의 검사 신호 배선 각각과 연장부 각각의 사이에 배치된 도전 필름을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 검사 신호 배선 각각의 일측은 표시 영역 방향으로 복수의 제1 패드 각각의 일측과 연결되고, 복수의 검사 신호 배선 각각의 일측과 다른 타측은 연성 회로기판 방향으로 표시 패널의 일측과 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널의 일측에는, 표시 패널의 단면 및 복수의 검사 신호 배선 각각의 타측이 노출될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 패널의 일측에 복수의 검사 신호 배선과 동일한 재질의 잔류물이 있을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 몸통부 각각의 일측은 표시 패널 방향으로 연성 회로기판의 일측과 연결되고, 몸통부 각각의 타측은 각 연장부의 일측과 연결될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 몸통부 각각의 일측은 복수의 제1 패드의 타측보다 표시 영역에 인접할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 각 몸통부 각각의 타측은 복수의 제1 패드의 일측보다 표시 영역에 인접할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 몸통부 각각의 타측의 너비는 연장부 각각의 일측의 너비보다 크고, 몸통부 각각과 연장부 각각이 접하는 영역에 하나 이상의 코너부가 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 하나 이상의 코너부는 직선 또는 곡선형의 형상을 가질 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 제1 패드 각각과 몸통부 각각은 동일한 형상일 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 제1 패드 각각과 몸통부 각각은 평행사변형 또는 직사각형일 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 제1 패드 각각의 너비와 몸통부 각각의 너비가 같을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 연장부 각각의 너비와 복수의 검사 신호 배선 각각의 너비가 같을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 복수의 제1 패드 각각은 적어도 하나 이상의 층으로 구성될 수 있다.
본 명세서의 다른 실시예에 따르면, 표시 영역 및 표시 영역의 외부 영역인 비표시 영역을 포함하고, 비표시 영역에 배치된 복수의 제1 패드 및 복수의 제1 패드로부터 외곽부로 연장된 복수의 제1 배선을 포함하는 표시 패널, 및 제1 패드와 전기적으로 연결되는 복수의 제2 패드 및 인쇄 회로를 포함하는 연성 회로기판을 포함하고, 복수의 제2 패드 각각은 인쇄 회로와 연결된 제1 서브 패드 및 제1 서브 패드로부터 표시 패널을 향하여 연성 회로기판의 외곽까지 연장된 제2 서브 패드를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 서브 패드의 적어도 일부는 제1 배선과 중첩하고, 제2 서브 패드의 적어도 일부는 제1 패드와 중첩할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 서브 패드의 너비는 제2 서브 패드의 너비보다 작을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 서브 패드의 너비는 제2 서브 패드의 너비의 00 내지 00% 일 수 있다.
본 명세서의 몇몇 실시예에 따르면, 연성 회로기판의 외곽으로 연장된 제2 서브 패드의 외측은 복수의 제1 패드보다 표시 영역에 인접하도록 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되지 않는다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 표시 패널
120: 게이트 구동 회로 130: 데이터 구동 회로
140: 콘트롤러
230: 제1 패드 240: 검사 신호 배선
245: 잔류물
500: 제2 패드 550: 도전 필름

Claims (20)

  1. 표시 영역 및 상기 표시 영역의 외부에 있는 비표시 영역을 포함하고, 상기 비표시 영역에 배치된 복수의 제1 패드 및 복수의 검사 신호 배선을 포함하는 표시 패널; 및
    복수의 제2 패드 및 인쇄 회로를 포함하는 연성 회로기판을 포함하고,
    상기 복수의 제2 패드 각각은 몸통부 및 연장부를 포함하고,
    상기 복수의 제1 패드 각각은 상기 몸통부 각각과 중첩하여 연결되고,
    상기 복수의 검사 신호 배선 각각은 상기 연장부 각각과 중첩하여 연결되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 복수의 제1 패드 각각과 상기 몸통부 각각의 사이 및 상기 복수의 검사 신호 배선 각각과 상기 연장부 각각의 사이에 배치된 도전 필름을 더 포함하는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 복수의 검사 신호 배선 각각의 일측은 상기 표시 영역 방향으로 연장되어 상기 복수의 제1 패드 각각의 일측과 연결되고,
    상기 복수의 검사 신호 배선 각각의 타측은 상기 연성 회로기판 방향으로 연장되어 상기 표시 패널의 외곽부와 연결되는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 표시 패널의 외곽부에는,
    상기 표시 패널의 단면 및 상기 복수의 검사 신호 배선 각각의 타측이 노출되는, 표시 장치.
  5. 제 4 항에 있어서,
    상기 표시 패널의 외곽부에 상기 복수의 검사 신호 배선과 동일한 재질의 잔류물이 있는, 표시 장치.
  6. 제 1 항에 있어서,
    상기 몸통부 각각의 일측은 상기 표시 패널 방향으로 연장되어 상기 연성 회로기판의 외곽부와 연결되고,
    상기 몸통부 각각의 타측은 상기 연장부 각각의 일측과 연결되는, 표시 장치.
  7. 제 3 항 또는 제 6 항에 있어서,
    상기 몸통부 각각의 일측은 상기 복수의 제1 패드의 타측보다 상기 표시 영역에 인접한, 표시 장치.
  8. 제 3 항 또는 제 6 항에 있어서,
    상기 몸통부 각각의 타측은 상기 복수의 제1 패드의 일측보다 상기 표시 영역에 인접한, 표시 장치.
  9. 제 6 항에 있어서,
    상기 몸통부 각각의 타측의 너비는 상기 연장부 각각의 일측의 너비보다 크고,
    상기 몸통부 각각과 상기 연장부 각각이 접하는 영역에 하나 이상의 코너부가 배치되는, 표시 장치.
  10. 제 9 항에 있어서,
    상기 하나 이상의 코너부는 직선 또는 곡선형의 형상을 가지는, 표시 장치.
  11. 제 1 항에 있어서,
    상기 복수의 제1 패드 각각과 상기 몸통부 각각은 동일한 형상인, 표시 장치.
  12. 제 11 항에 있어서,
    상기 복수의 제1 패드 각각과 상기 몸통부 각각은 평행사변형 또는 직사각형인, 표시 장치.
  13. 제 11 항에 있어서,
    상기 복수의 제1 패드 각각의 너비와 상기 몸통부 각각의 너비가 같은, 표시 장치.
  14. 제 1 항에 있어서,
    상기 연장부 각각의 너비와 상기 복수의 검사 신호 배선 각각의 너비가 같은, 표시 장치.
  15. 제 1 항에 있어서,
    상기 복수의 제1 패드 각각은 적어도 하나 이상의 층으로 구성되는, 표시 장치.
  16. 표시 영역 및 상기 표시 영역의 외부에 있는 비표시 영역을 포함하고, 상기 비표시 영역에 배치된 복수의 제1 패드 및 상기 복수의 제1 패드로부터 외곽부로 연장된 복수의 제1 배선을 포함하는 표시 패널; 및
    상기 제1 패드와 전기적으로 연결되는 복수의 제2 패드 및 인쇄 회로를 포함하는 연성 회로기판을 포함하고,
    상기 복수의 제2 패드 각각은 상기 인쇄 회로와 연결된 제1 서브 패드 및 상기 제1 서브 패드로부터 상기 표시 패널을 향하여 상기 연성 회로기판의 외곽까지 연장된 제2 서브 패드를 포함하는, 표시 장치.
  17. 제 16 항에 있어서,
    상기 제1 서브 패드의 적어도 일부는 상기 제1 배선과 중첩하고, 상기 제2 서브 패드의 적어도 일부는 상기 제1 패드와 중첩하는, 표시 장치.
  18. 제 17 항에 있어서,
    상기 제1 서브 패드의 너비는 상기 제2 서브 패드의 너비보다 작은, 표시 장치.
  19. 제 18 항에 있어서,
    상기 제1 서브 패드의 너비는 상기 제2 서브 패드의 너비의 50% 이하인, 표시 장치.
  20. 제 16 항에 있어서,
    상기 연성 회로기판의 외곽으로 연장된 상기 제2 서브 패드의 외측은 상기 복수의 제1 패드보다 상기 표시 영역에 인접하도록 배치되는, 표시 장치.
KR1020220175658A 2022-12-15 2022-12-15 표시 장치 KR20240092873A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220175658A KR20240092873A (ko) 2022-12-15 2022-12-15 표시 장치
US18/498,544 US20240206259A1 (en) 2022-12-15 2023-10-31 Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220175658A KR20240092873A (ko) 2022-12-15 2022-12-15 표시 장치

Publications (1)

Publication Number Publication Date
KR20240092873A true KR20240092873A (ko) 2024-06-24

Family

ID=91472792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220175658A KR20240092873A (ko) 2022-12-15 2022-12-15 표시 장치

Country Status (2)

Country Link
US (1) US20240206259A1 (ko)
KR (1) KR20240092873A (ko)

Also Published As

Publication number Publication date
US20240206259A1 (en) 2024-06-20

Similar Documents

Publication Publication Date Title
JP4345743B2 (ja) 電気光学装置
US9373299B2 (en) Display device and method of forming a display device
KR102468366B1 (ko) 유기발광 표시장치
KR102534678B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
CN106469748B (zh) 透明显示面板及包括该透明显示面板的透明显示装置
KR102379779B1 (ko) 칩 온 필름 및 그를 포함하는 디스플레이 장치
EP3040770B1 (en) Pad structure and display device having the same
KR102443832B1 (ko) 유기발광표시패널 및 이를 포함하는 유기발광표시장치
US9716115B2 (en) Flexible display and method of manufacturing the same
KR102308663B1 (ko) 표시장치 및 표시패널
KR102539495B1 (ko) 플렉서블 표시패널 및 플렉서블 표시장치
US10565921B2 (en) Display panel and display device
KR20150037198A (ko) 표시패널 및 이를 갖는 표시장치
CN113130557B (zh) 显示装置
KR20220092289A (ko) 표시 패널, 표시 장치 및 터치 표시 패널
KR20240092873A (ko) 표시 장치
KR102568512B1 (ko) 표시 장치
KR20140042657A (ko) 연성 필름 케이블을 가지는 표시장치
KR20190081251A (ko) 표시장치
US20220155906A1 (en) Touch display device
KR102537387B1 (ko) 유기발광표시모듈 및 유기발광표시장치
JP4715933B2 (ja) 電気光学装置
KR20240092311A (ko) 표시 패널
KR20240096162A (ko) 표시 장치
KR20230141988A (ko) 표시 장치 및 그 검사 방법