KR20240083518A

KR20240083518A - 발광 표시장치

Info

Publication number: KR20240083518A
Application number: KR1020220167755A
Authority: KR
Inventors: 김강일; 이성구; 이기형; 김성광
Original assignee: 엘지디스플레이 주식회사
Priority date: 2022-12-05
Filing date: 2022-12-05
Publication date: 2024-06-12
Also published as: CN118159082A; US20240188362A1

Abstract

이 명세서에 따른 발광 표시장치는, 공통 전원 배선과 구동 전원 배선, 제1 화소, 제1 연결부, 제1 더미 영역, 공통 전극을 포함한다. 공통 전원 배선과 구동 전원 배선은 기판 상에 나란하게 배치된다. 제1 화소는, 공통 전원 배선과 구동 전원 배선 사이에 위치하며, 좌변, 우변, 상변 및 하변을 구비한다. 제1 연결부는, 좌변과 상변이 교차하는 제1 교차부에 배치된다. 제1 더미 영역은, 우변과 하변이 교차하는 제2 교차부에 배치된다. 공통 전극은, 기판 전체에 걸쳐 하나의 박막층으로 형성된다. 공통 전원 배선은, 제1 연결부에서 공통 전극과 연결된다. 구동 전원 배선은, 상기 제1 더미 영역을 지난다.

Description

발광 표시장치{LIGHT EMITTING DISPLAY DEVICE}

이 명세서는 발광 표시장치에 관한 것이다.

표시 장치들 중에서 상부 발광형 발광 표시장치는 개구율이 높아 사용 전력 대비 휘도가 높은 우수한 표시 품질을 제공할 수 있다. 상부 발광형 발광 표시장치의 경우, 공통 전극이 투명 도전 물질로 형성된다. 하여 대면적 상부 발광형 표시장치는 공통 전극의 면 저항을 낮추어 전체 면적에 걸쳐 휘도 차이가 발생하지 않도록 하여야 한다.

이를 위해, 공통 전극의 저항을 낮추기 위해, 전기 저항이 낮은 금속 물질로 보조 배선을 형성하고, 보조 배선과 공통 전극을 전기적으로 연결하는 구조를 요구한다. 이 경우, 표시 패널 전체 면적에 대비하여, 보조 배선과 공통 전극의 연결 부위의 면적을 최소화하면서도, 연결 저항을 낮게 유지하기 위한 구조적 개선이 필요하다.

이 명세서의 몇몇 실시 예는 종래 기술의 문제점을 극복하기 위한 것으로 사용 전력 대비 휘도가 높아 저전력으로 고 휘도를 구현한 상부 발광형 발광 표시장치를 제공하는 데 있다.

이 명세서의 몇몇 실시 예는 발광 다이오드를 구성하는 공통 전극의 면 저항을 낮추기 위한 보조 배선을 구비한 상부 발광형 발광 표시장치를 제공하는 데 있다.

이 명세서의 몇몇 실시 예는 표시 패널 전체 면적에 대비하여, 공통 전극과 보조 배선을 연결하는 연결부의 면적을 최소화하되, 연결부에서의 접촉 저항을 낮게 유지할 수 있는 상부 발광형 발광 표시장치를 제공하는 데 있다.

이 명세서의 몇몇 실시 예는 표시 패널 전체 면적에서 공통 전극과 보조 배선을 연결하는 연결부가 차지하는 면적 비율을 최적화하여, 공통 전극의 저항을 낮추면서, 개구율을 최대한 확보할 수 있는 저전력 상부 발광형 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위한 이 명세서의 일 실시 예에 따른 발광 표시장치는, 공통 전원 배선과 구동 전원 배선, 제1 화소, 제1 연결부, 제1 더미 영역, 공통 전극을 포함한다. 공통 전원 배선과 구동 전원 배선은 기판 상에 나란하게 배치된다. 제1 화소는, 공통 전원 배선과 구동 전원 배선 사이에 위치하며, 좌변, 우변, 상변 및 하변을 구비한다. 제1 연결부는, 좌변과 상변이 교차하는 제1 교차부에 배치된다. 제1 더미 영역은, 우변과 하변이 교차하는 제2 교차부에 배치된다. 공통 전극은, 기판 전체에 걸쳐 하나의 박막층으로 형성된다. 공통 전원 배선은, 제1 연결부에서 공통 전극과 연결된다. 구동 전원 배선은, 상기 제1 더미 영역을 지난다.

일례로, 제1 리페어부와 제2 리페어부를 더 포함한다. 제1 리페어부는, 좌변과 하변이 교차하는 제3 교차부에 배치되며, 공통 전원 배선이 지나간다. 제2 리페어부는, 우변과 상변이 교차하는 제4 교차부에 배치되며, 구동 전원 배선이 지나간다.

일례로, 제1 리페어부는, 개방 영역, 버퍼층, 스캔 배선, 보호막, 평탄화 막, 뱅크를 포함한다. 개방 영역은, 공통 전원 배선의 중앙부에 형성된다. 버퍼층은, 공통 전원 배선 위에 적층된다. 스캔 배선은, 버퍼층 위에서 개방 영역을 지나간다. 보호막은 스캔 배선을 덮는다. 평탄화 막은, 보호막 위에 적층된다. 뱅크는 평탄화 막 위에 적층된다.

일례로, 제2 리페어부는 개방 영역, 버퍼층, 스캔 배선, 보호막, 평탄화 막, 뱅크를 포함한다. 개방 영역은, 구동 전원 배선의 중앙부에 형성된다. 버퍼층은, 구동 전원 배선 위에 적층된다. 스캔 배선은, 버퍼층 위에서 개방 영역을 지나간다. 보호막은 스캔 배선을 덮는다. 평탄화 막은, 보호막 위에 적층된다. 뱅크는 평탄화 막 위에 적층된다.

일례로, 공통 전원 배선을 사이에 두고, 제1 화소의 좌변에 인접하여 배치된 제2 화소를 더 포함한다. 제2 화소의 좌변과 제2 화소의 상변이 교차하는 제5 교차부에 배치된 제3 리페어부, 그리고 제2 화소의 좌변과 제2 화소의 하변이 교차하는 제6 교차부에 배치된 제2 더미 영역을 더 포함한다.

일례로, 구동 전원 배선을 사이에 두고, 제1 화소의 우변에 인접하여 배치된 제2 화소를 더 포함한다. 제2 화소의 우변과 제2 화소의 상변이 교차하는 제5 교차부에 배치된 제2 연결부, 그리고 제2 화소의 우변과 제2 화소의 하변이 교차하는 제6 교차부에 배치된 제3 리페어부를 더 포함한다.

일례로, 제1 화소는, 적어도 세 개의 서브 화소들을 포함한다. 서브 화소 하나는, 구동 소자, 구동 전극, 발광층 및 공통 전극을 포함한다. 구동 소자는, 서브 화소들 각각에 배치된다. 구동 전극은, 구동 소자에 연결된다. 발광층은, 구동 전극 위에 배치된다. 공통 전극은, 발광층 위에 배치된다.

일례로, 제1 연결부는, 공통 전원 배선, 버퍼층, 보조 전극, 보호막, 환형의 트랜치, 평탄화 막, 뱅크 및 언더-컷 영역을 포함한다. 공통 전원 배선은, 기판 위에 배치된다. 버퍼층은, 공통 전원 배선을 덮는다. 보조 전극은, 버퍼층 위에서 제1 교차부에 배치되고, 공통 전원 배선에 연결된다. 보호막은, 보조 전극을 덮는다. 환형의 트랜치는, 보호막에 배치되고, 보조 전극의 일부를 노출한다. 평탄화 막은, 보호막 위에 적층되며, 트랜치를 노출한다. 뱅크는, 평탄화 막 위에서 트랜치를 노출한다. 언더-컷 영역은, 뱅크 아래에서 평탄화 막 일부가 제거되어 형성된다. 발광층은, 언더-컷 영역을 제외하고, 뱅크 및 평탄화 막 위에 적층된다. 공통 전극은, 언더-컷 영역에서 노출된 보조 전극과 연결된다.

일례로, 구동 전압 배선은, 우변에 배치된다. 제2 교차부에는, 구동 전압 배선을 덮는 버퍼층, 보호막, 평탄화 막, 뱅크, 발광층 및 공통 전극이 순차 적층된다.

또한, 이 명세서에 의한 발광 표시장치는, 제1 화소, 제2 화소, 제3 화소, 제4 화소, 공통 전극, 제1 공통 전원 배선, 제2 공통 전원 배선, 연결부 및 더미 영역을 포함한다. 제1 화소는, 기판 상에 2X2 행렬 단위의 제1행-제1열 위치에 배치된다. 제2 화소는, 제1행-제2열 위치에 배치된다. 제3 화소는, 제2행-제1열 위치에 배치된다. 제4 화소는, 제2행-제2열 위치에 배치된다. 공통 전극은, 제1 화소 내지 제4 화소를 포함하여 기판 전체에 걸쳐 하나의 박막층으로 형성된다. 제1 공통 전원 배선은, 제1 화소 및 제3 화소의 좌측변에 배치된다. 제2 공통 전원 배선은, 제2 화소 및 제3 화소의 우측변에 배치된다. 연결부는, 제1 화소의 좌상단 꼭지부, 제2 화소의 우상단 꼭지부, 제3 하소의 좌하단 꼭지부, 제4 화소의 우하단 꼭지부에 배치된다. 더미 영역은, 제1 화소 내지 제4 화소들이 공통으로 교차하는 영역에 배치된다. 공통 전극은, 연결부에서 제1 공통 전원 배선 및 제2 공통 전원 배선과 연결된다.

일례로, 제1 화소와 제2 화소 사이 및 제3 화소와 제4 화소 사이에 배치된 구동 전원 배선을 더 포함한다.

일례로, 제1 화소의 우상단 꼭지부, 제2 화소의 좌하단 꼭지부, 제3 화소의 좌상단 꼭지부 및 제4 화소의 좌하단 꼭지부에 배치된 리페어부를 더 포함한다.

일례로, 연결부에 배치되며, 상기 제1 공통 전원 배선 및 상기 제2 공통 전원 배선과 연결된 보조 전극을 더 포함한다. 보조 전극은, 공통 전극과 연결된다.

일례로, 제1 스캔 배선, 제1 보조 스캔 배선, 제1 연결 스캔 배선, 제2 스캔 배선, 제2 보조 스캔 배선 및 제2 연결 스캔 배선을 더 포함한다. 제1 스캔 배선은, 제1 화소 및 제2 화소의 하변에 배치된다. 제1 보조 스캔 배선은, 제1 스캔 배선과 일정 거리 이격하여 배치된다. 제1 연결 스캔 배선은, 리페어 부에 배치되며, 제1 스캔 배선과 제1 보조 스캔 배선을 연결한다. 제2 스캔 배선은, 제3 화소 및 제4 화소의 하변에 배치된다. 제2 보조 스캔 배선은, 제2 스캔 배선과 일정 거리 이격하여 배치된다. 제2 연결 스캔 배선은, 리페어 부에 배치되며, 제2 스캔 배선과 제2 보조 스캔 배선을 연결한다.

일례로, 제1 화소 내지 제4 화소들 각각은, 적어도 세 개의 서브 화소들을 구비한다. 서브 화소들 각각은, 구동 소자, 구동 소자에 연결된 구동 전극 및 구동 전극 위의 발광층을 포함한다. 공통 전극은, 발광층 위에 적층된다.

이 명세서에 따른 발광 표시장치는, 사용 전력 대비 휘도가 높은 상부 발광형 발광 표시장치를 제공할 수 있다.

이 명세서에 따른 상부 발광형 표시장치는, 표시 패널 전체 면적에서 공통 전극과 보조 배선을 연결하는 연결부가 차지하는 면적 비율을 최소화 및 최적화하여, 공통 전극의 저항을 낮추면서, 개구율을 최대한 확보하여 저전력으로 구동할 수 있다.

위에서 언급된 이 명세서의 효과 외에도, 이 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 이 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 이 명세서의 일례에 의한 발광 표시장치의 전체적인 구조를 나타내는 평면도이다.
도 2는 이 명세서의 제1 실시 예에 의한 발광 표시장치에 배치된 화소들 네 개가 배치된 구조를 나타내는 확대 평면도이다.
도 3은 도 3에서 한 화소의 구조를 나타내는 확대 평면도이다.
도 4는 도 3에서 의한 발광 표시장치를 구성하는 서브 화소 하나의 구조를 나타내는 등가 회로도이다.
도 5는 도 3의 I-I'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 발광 표시장치에서 한 서브 화소의 구조를 나타내는 단면도이다.
도 6은 도 3의 II-II'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치에서 공통 전극과 보조 배선 사이의 연결부 구조를 나타내는 단면도이다.
도 7은 도 3의 III-III'을 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치에서 리페어부의 구조를 나타내는 단면도이다.
도 8은 도 3의 IV-IV'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치에서 더미 영역의 구조를 나타내는 단면도이다.
도 9는 이 명세서의 제2 실시 예에 의한 한 화소의 구조를 나타내는 확대 평면도이다.
도 10은 도 9의 V-V'를 따라 절취한, 이 명세서의 제2 실시 예에 의한 전계 발광 표시장치에서 공통 전극과 보조 배선 사이의 연결부 구조를 나타내는 단면도이다.

이 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 명세서는 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 명세서의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 명세서의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 명세서는 청구항의 범주에 의해 정의될 뿐이다.

이 명세서의 예시 적인 실시 예들을 첨부된 도면을 상세히 참조하여 설명한다. 도면 전체에 걸쳐 동일한 참조 번호는 동일하거나 유사한 구성 요소들을 지칭하는 데 사용한다. 이 명세서의 다른 도면에서 유사한 구성 요소를 나타내기 위해 이미 사용된 유사한 참조 부호는 가급적 하나의 구성 요소에 대해 사용된다. 이하의 설명에서 이 명세서의 기술적 사상이 속하는 기술 분야에서 통상의 지식을 가진 자에게 알려진 기능 및 구성이 이 명세서의 본질적인 구성과 무관한 경우 그 상세한 설명은 생략할 수 있다. 이 명세서에 기재된 용어는 다음과 같이 이해되어야 한다.

이 명세서의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시 적인 것이므로 이 명세서에 도시된 사항에 한정되는 것은 아니다. 이 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 명세서의 예를 설명할 때, 관련된 공지 기술에 대한 구체적인 설명이 이 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 이 명세서의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

이 명세서의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 조합 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 조합될 수 있는 모든 항목의 조합을 의미할 수 있다.

이 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 명세서에 따른 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.

이하, 첨부된 도면을 참조하여 이 명세서에 의한 발광 표시장치에 대해 상세히 설명한다. 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.

도 1은 이 명세서의 일례에 의한 발광 표시장치의 전체적인 구조를 나타내는 평면도이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.

도 1을 참조하면, 이 명세서에 의한 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 패드부(300), 소스 구동 집적회로(410), 연성 회로 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.

기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있으며, 예를 들어, 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.

기판(110)은 표시 영역(AA), 및 비-표시 영역(NDA)으로 구분될 수 있다. 표시 영역(AA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(AA)에는 스캔 배선들(혹은 게이트 배선들)(SL) 및 보조 스캔 배선들(SLa), 데이터 배선들(DL1, DL2, DL3) 및 화소(P1, P2)들이 형성된다. 화소들(P1, P2) 각각은 복수의 서브 화소들(SP1, SP2, SP3)을 포함하며, 복수의 서브 화소들(SP1, SP2, SP3)은 각각 데이터 배선들(DL1, DL2, DL3) 중 하나와 스캔 배선(SL) 및 보조 스캔 배선(SLa)을 포함한다.

일례로, 두 개의 화소들(P1, P2)이 이웃하여 X축 방향으로 나란히 배치될 수 있다. 각 화소들은 세 개의 서브 화소들(SP1, SP2, SP3)을 포함할 수 있다. 화소들(P1, P2)은 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a)을 구비할 수 있다. 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a)은 동일한 스캔 신호를 인가 받는 것으로, 서로 연결되어 있을 수 있다. 제1 보조 스캔 배선(SL1a)을 구비하는 이유는 제1 스캔 배선(SL1)에서 손상이 발생하더라도 제1 보조 스캔 배선(SL1a)을 이용하여 정상적으로 스캔 신호를 전달하도록 하기 위함이다.

각 서브 화소들(SP1, SP2, SP3)은 하나의 데이터 배선을 구비할 수 있다. 제1 서브 화소(SP1)에는 제1 데이터 배선(DL1)이, 제2 서브 화소(SP2)에는 제2 데이터 배선(DL2)이 그리고 제3 서브 화소(SP3)에는 제3 데이터 배선(DL3)이 배치되어 있다.

두 개의 이웃하는 화소들(P1, P2) 사이에는 구동 전원 배선(VDD)이 배치될 수 있다. 또한 제1 화소(P1)의 좌측변과, 제2 화소(P2)의 우측변에는 각각 공통 전원 배선(AX)이 배치될 수 있다.

구동 전원 배선(VDD)은 비-표시 영역(NDA)에 배치된 고-전위 배선(VDM)과 연결될 수 있다. 공통 전원 배선(AX)은 비-표시 영역(NDA)에 배치되며, 표시 영역(AA)을 둘러싸는 저-전위 배선(VSS)에 연결될 수 있다.

비-표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(AA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비-표시 영역(NDA)에는 게이트 구동부(200)와 패드부(300)가 형성될 수 있다.

게이트 구동부(200)는 타이밍 제어부(500)로부터 패드부(300)를 통해 입력되는 게이트 제어신호에 따라 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a)에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(AA)의 일측 가장자리의 비-표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다. 예를 들어, 게이트 구동부(200)는 쉬프트 레지스터로 구성될 수 있으며, GIP 방식은 게이트 구동부(200)의 쉬프트 레지스터를 구성하는 트랜지스터들이 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.

패드부(300)는 기판(110)의 표시 영역(AA)의 일측 가장자리의 비-표시 영역(NDA)에 배치될 수 있다. 패드부(300)는 데이터 배선들 각각에 연결된 데이터 패드들, 구동 전류 배선에 연결된 구동 전류 패드들, 고-전위를 인가 받는 고-전위 패드 및 저-전위를 인가 받는 저-전위 패드를 포함할 수 있다.

소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 회로 필름(430)에 실장될 수 있다.

연성 회로 필름(430)에는 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 회로 필름(430)은 이방성 도전 필름(anisotropic conducting film)을 이용하여 패드부(300) 상에 부착되며, 이로 인해 패드부(300)와 연성 회로 필름(430)의 배선들이 연결될 수 있다.

회로 보드(450)는 연성 회로 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.

타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 통합되어 패드부(300)에 연결되도록 기판(110) 상에 실장될 수도 있다.

<제1 실시 예>

이하, 도 2 내지 3을 참조하여 이 명세서의 제1 실시 예에 의한 발광 표시장치의 구조를 설명한다. 도 2는 이 명세서의 제1 실시 예에 의한 발광 표시장치에 배치된 화소들 네 개가 배치된 구조를 나타내는 확대 평면도이다. 도 3은 도 3에서 한 화소의 구조를 나타내는 확대 평면도이다.

도 2 내지 도 3을 참조하면, 이 명세서에 따른 발광 표시장치는, 네 개의 화소들이 모여 하나의 반복되는 패턴을 갖는다. 일례로, 2X2 행렬 방식으로 배열된 네 개의 화소들(P1, P2, P3, P4)이 하나의 반복 패턴을 가질 수 있다. 각 화소들(P1, P2, P3, P4)은 사각형 모양을 가질 수 있다. 화소의 모양이 사각형에 국한되는 것은 아니지만, 여기서는 설명의 편의상 사각형 모양으로 설명한다.

제1 화소(P1)은 1행 1열에, 제2 화소(P2)는 1행 2열에, 제3 화소(P3)는 2행 1열에 그리고 제4 화소(P4)는 2행 2열에 배치될 수 있다. 제1 화소(P1)와 제2 화소(P2)의 사이, 그리고 제3 화소(P3)와 제4 화소(P4)의 사이에는 하나의 구동 전원 배선(VDD)이 배치되어 있다. 제1 화소(P1)와 제3 화소(P3)의 좌변과, 제2 화소(P2)와 제4 화소(P4)의 우변 각각에는 공통 전원 배선(AX)이 하나씩 배치되어 있다.

2X2 행렬로 이루어진 반복 패턴 단위에서, 네 개의 외곽 꼭지부에는 캐소드 전극과 보조 배선(VSS)을 연결하는 연결부(700)가 형성되어 있다. 예를 들어, 연결부(700)는 제1 화소의 좌상단 꼭지부, 제2 화소의 우상단 꼭지부, 제3 하소의 좌하단 꼭지부, 그리고 제4 화소의 우하단 꼭지부에만 배치된다.

또한, 2X2 행렬로 이루어진 반복 패턴 단위에서, 정 중앙의 교차부에는 더미 영역이 배치될 수 있다. 예를 들어, 제1 화소(P1), 제2 화소(P2), 제3 화소(P3) 및 제4 화소(P4)가 모두 교차하는 꼭지부에는 더미 영역(720)이 배치되어 있다. 더미 영역(700)은, 연결부(700)나 리페어부(710)와 같이, 연결이나 리페어를 위한 구성 요소들이 없는 영역을 의미한다. 따라서, 더미 영역(700)에는 구동 전원 배선(VDD)만 배치되어 있다. 이 명세서에서는 이와 같은 배열 방식을 하나의 패턴으로 하여, 이 패턴이 반복되는 구조를 갖는다.

또한, 제1 화소(P1)와 제2 화소(P2)는 동일한 행에 있으므로, 동일한 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a)이 할당되어 있다. 이들 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a)은 서로 연결되어 있다. 일례로, 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a)은 제1 연결 스캔 배선(SLB1)에 의해 연결되어 있다.

제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a)을 연결하는 제1 연결 스캔 배선(SLB1)은, 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a) 중 어느 하나에 전기적 문제가 발생할 경우, 연결성을 절단하기 위한 리페어부(710)에 해당한다. 리페어부(710)는 구동 전원 배선(VDD) 또는 공통 전원 배선(AX)이 배치된 부분에 형성될 수 있다. 제1 스캔 배선(SL1) 혹은 제1 보조 스캔 배선(SL1a)에 문제가 발생하였을 때, 연결성을 절단하기 용이하도록 하기 위해 구동 전원 배선(VDD) 또는 공통 전원 배선(AX)이 리페어부(710)를 노출할 수 있도록, 구동 전원 배선(VDD) 또는 공통 전원 배선(AX)에는 개구 영역(OA)이 형성되어 있다.

제3 화소(P3)와 제4 화소(P4)는 동일한 행에 있으므로, 제2 스캔 배선(SL2)과 제2 보조 스캔 배선(SL2a)이 할당되어 있다. 이들 제2 스캔 배선(SL2)과 제2 보조 스캔 배선(SL2a)은 서로 연결되어 있다. 일례로, 제2 스캔 배선(SL2)과 제2 보조 스캔 배선(SL2a)은 연결 제2 연결 스캔 배선(SLB2)에 의해 연결되어 있다.

2X2 행렬 단위로 배열된 네 개의 화소들(P1, P2, P3, P4)에서 리페어 부(710)는 제1 화소(P1)의 우측 상단 꼭지부, 제2 화소(P2)의 우측 하단 꼭지부, 제3 화소(P3)의 좌측 상단 꼭지부, 그리고 제4 화소(P4)의 좌측 하단 꼭지부에만 배치될 수 있다.

이하, 도 4 내지 도 8을 참조하여, 이 명세서의 제1 실시 예에 의한 표시 장치의 상세한 구조들을 설명한다. 도 4는 도 3에서 의한 발광 표시장치를 구성하는 서브 화소 하나의 구조를 나타내는 등가 회로도이다. 도 5는 도 3의 I-I'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 발광 표시장치에서 한 서브 화소의 구조를 나타내는 단면도이다. 도 6은 도 3의 II-II'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치에서 공통 전극과 보조 배선 사이의 연결부 구조를 나타내는 단면도이다. 도 7은 도 3의 III-III'을 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치에서 리페어부의 구조를 나타내는 단면도이다. 도 8은 도 3의 IV-IV'를 따라 절취한, 이 명세서의 제1 실시 예에 의한 전계 발광 표시장치에서 더미 영역의 구조를 나타내는 단면도이다.

도 3 및 4를 참조하면, 이 명세서에 따른 발광 표시장치의 한 화소(P1)는 세 개의 서브 화소들(SP1, SP2, SP3)로 이루어져 있을 수 있다. 여기에 국한하는 것은 아니며, 네 개의 서브 화소들을 구비할 수도 있다. 여기서는 설명의 편의상 세 개의 서브 화소들(SP1, SP2, SP3)을 구비한 경우로 설명한다.

제1 서브 화소(SP1)는 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL1a), 제1 데이터 배선(DL1), 구동 전원 배선(VDD) 및 공통 전원 배선(AX)에 의해 정의될 수 있다. 발광 표시장치의 제1 서브 화소(SP1) 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전원 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.

예를 들어, 스위칭 박막 트랜지스터(ST)는 제1 스캔 배선(SL1)과 제1 데이터 배선(DL1)에 연결되도록 구성될 수 있다. 스위칭 박막 트랜지스터(ST)는 게이트 전극(SG), 반도체 층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함한다. 게이트 전극(SG)은 제1 스캔 배선(SL1)의 일부로 구성될 수 있다. 반도체 층(SA)은 게이트 전극(SG)와 중첩하도록 가로 질러 배치되어 있다. 반도체 층(SA)과 게이트 전극(SG)이 중첩하는 영역이 채널 층으로 정의된다. 소스 전극(SS)은 제1 데이터 배선(DL1)에서 분기되며, 반도체 층(SA)의 일측변에 연결된다. 드레인 전극(SD)은, 반도체 층(SA)의 타측변에 연결되며, 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.

구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 게이트 전극(DG), 반도체 층(DA), 소스 전극(DS) 및 드레인 전극(DD)을 포함한다. 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된다. 일례로, 구동 박막 트랜지스터(DT)의 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에서 연장된 구조를 가질 수 있다. 구동 박막 트랜지스터(DT)의 반도체 층(DA)은 게이트 전극(DG)를 가로 지르도록 배치되어 있다. 반도체 층(DA)과 게이트 전극(DG)이 중첩된 영역이 채널 층으로 정의된다.

구동 박막 트랜지스터(DT)에서 반도체 층(DA)은 드레인 전극(DD)과 소스 전극(DS)을 포함할 수 있다. 일례로, 반도체 층(DA)에서 채널 영역의 일측변을 드레인 전극(DD)으로 정의하고, 타측변을 소스 전극(DS)으로 정의할 수 있다. 드레인 전극(DD)은 수평 구동 전원 배선(VDDh)에 연결된다. 수평 구동 전원 배선(VDDh)은 수직 방향(Y축 방향)으로 진행하는 구동 전원 배선(VDD)에서 수평 방향(X축 방향)으로 분기될 수 있다. 소스 전극(DS)은 발광 다이오드(또는 발광 소자)(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 게이트 전극(DG)(혹은 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD))과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 커패시터(Cst)가 형성될 수 있다.

구동 박막 트랜지스터(DT)는 수평 구동 전원 배선(VDDh)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 게이트 전극(DG)과 소스 전극(DS)의 차 전압에 따라 구동 전원 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 제어한다.

발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광함으로써 영상을 표시할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 소스 전극(DS)에 접속되고, 캐소드 전극(CAT)은 공통 전원 배선(AX)에 연결된다. 공통 전원 배선(AX)은, 도 1에서와 같이 저-전원 배선(VSS)과 연결되어 있다. 따라서, 캐소드 전극(CAT)은 공통 전원 배선(AX)을 통해 저-전원 배선(VSS)과 전기적으로 연결된다. 따라서, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 고-전위 배선(VDM)으로부터 저-전원 배선(VSS)으로 흐르는 전류에 의해 구동된다.

세 개의 서브 화소들(SP1, SP2, SP3)은 각각 가로 방향으로 배치된 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)에 하나씩 할당된 구조를 가질 수 있다. 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 제1 화소(P1)를 형성할 수 있다. 도면으로 도시하지 않았지만 다른 예로, 가로 방향으로 적색 화소, 녹색 화소, 백색 화소 및 청색 화소가 연속하여 배치될 수 있다. 적색 화소, 녹색 화소, 백색 화소 및 청색 화소는 하나의 화소를 형성할 수 있다.

도 5를 참조하여 이 명세서에 의한 발광 표시장치의 단면 구조를 설명한다. 발광 표시장치는, 기판(110), 구동 소자층(220) 그리고 발광 소자층(330)을 포함한다. 구동 소자층(220)은 기판(110) 위에 형성된 다층 박막들을 포함한다. 구동 소자층(220)은 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 구비한다.

구체적으로, 기판(110) 위에 제1 데이터 배선(DL1)과 구동 전원 배선(VDD)이 적층되어 있다. 도면으로 도시하지 않았으나, 제1 데이터 배선(DL1) 및 구동 전원 배선(VDD) 이외에 반도체 층(SA, DA)과 중첩하도록 배치한 차광층(도시하지 않음)을 더 포함할 수 있다. 차광층은 제1 데이터 배선(DL1) 및 구동 전원 배선(VDD)과 일정 거리 떨어지고, 반도체 층(SA, DA)과 중첩하는 섬 모양으로 배치될 수 있다.

제1 데이터 배선(DL1) 및 구동 전원 배선(VDD) 위에는 버퍼층(BUF)이 기판(110)의 표면 전체를 덮도록 적층되어 있다. 버퍼층(BUF) 위에는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다.

스위칭 박막 트랜지스터(ST)의 반도체 층(SA) 및 구동 박막 트랜지스터(DT)의 반도체 층(DA)이 형성되어 있다. 차광층을 구비한 경우, 반도체 층(SA, DA)에서 채널 영역은 차광층과 중첩하도록 배치되는 것이 바람직하다.

반도체 층(SA, DA)이 형성된 기판(110) 위에 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI) 위에는 스위칭 박막 트랜지스터(ST)의 반도체 층(SA)의 채널 영역과 중첩하는 게이트 전극(SG), 그리고 구동 박막 트랜지스터(DT)의 반도체 층(DA)의 채널 영역과 중첩하는 게이트 전극(DG)이 형성되어 있다.

스위칭 박막 트랜지스터(ST)의 반도체 층(SA)에서 게이트 전극(SG)과 중첩하는 채널 영역에서 양 측으로 연장된 양 측변은 소스 영역과 드레인 영역으로 정의할 수 있다. 반도체 층(SA)의 소스 영역은 소스 전극(SS)으로 사용할 수 있고, 소스 전극(SS)은 제1 데이터 배선(DL1)과 연결되어 있다. 반도체 층(SA)의 드레인 영역은, 드레인 전극(SD)과 연결될 수 있다. 드레인 전극(SD)은 게이트 전극(SG)과 동일한 층에 동일한 물질로 형성될 수 있다.

마찬가지로, 구동 박막 트랜지스터(ST)의 반도체 층(SA)에서 게이트 전극(DG)과 중첩하는 채널 영역에서 양 측으로 연장된 양 측변은 소스 영역과 드레인 영역으로 정의할 수 있다. 게이트 절연막(GI) 위에는 게이트 전극(DG)과 이격되면서 반도체 층(DA)의 일측과 접촉하는 소스 전극(DS), 그리고 구동 반도체 층(DA)의 타측과 접촉하는 드레인 전극(DD)이 형성되어 있다. 반도체 층(DA)의 드레인 영역은 드레인 전극(DD)과 연결될 수 있다. 반도체 층(DA)의 소스 영역은 소스 전극(DS)과 연결될 수 있다. 드레인 전극(DD)과 소스 전극(DS)은 게이트 전극(DG)과 동일한 층에 동일한 물질로 형성될 수 있다.

구동 반도체 층(DA)의 드레인 전극(DD)은 수평 구동 전원 배선(VDDh)에 연결되어 있다. 일례로, 드레인 전극(DD)은 수평 구동 전원 배선(VDDh)에서 분기되는 형상을 가질 수 있다. 수평 구동 전원 배선(VDDh)은 구동 전원 배선(VDD)과 콘택홀을 통해 연결된다.

게이트 전극(SG, DG), 소스-드레인 전극(SD, DS, DD) 및 수평 구동 전원 배선(VDDh)들은 동일한 층에 형성되지만, 서로 공간적으로 또는 서로 전기적으로 분리되어 있다. 또한, 스위칭 박막 트랜지스터(ST)의 소스 전극(SS)은 버퍼층(BUF)을 관통하는 콘택홀을 통해, 제1 데이터 배선(DL1)과 연결되어 있다. 한편, 구동 박막 트랜지스터(DT)의 드레인 전극(DD)은 수평 구동 전원 배선(VDDh)에서 분기/연장된 구조를 갖는다. 수평 구동 전원 배선(VDDh)은 게이트 절연막(GI)을 관통하는 콘택홀을 통해, 구동 전원 배선(VDD)과 연결되어 있다.

박막 트랜지스터(ST, DT)가 형성된 기판(110) 위에는 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘 혹은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다.

구동 소자층(220) 위에는 발광 소자층(330)이 형성되어 있다. 발광 소자층(330)은 발광 다이오드(OLE)를 구비한다. 발광 다이오드(OLE)를 형성하기 전에, 보호막(PAS) 위에 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 소스 전극(DS) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.

평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 소스 전극(DS)과 연결되어 있다. 애노드 전극(ANO)은 발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 다른 예로, 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다. 이 명세서는, 상부 발광형 표시장치에 대한 것이므로, 애노드 전극(ANO)은 금속 물질을 포함하는 것이 바람직하다.

애노드 전극(ANO)이 형성된 기판(110)의 표면 위에는 뱅크(BA)가 형성되어 있다. 뱅크(BA)는 산화 실리콘 혹은 질화 실리콘과 같은 무기 물질로 이루어진 절연막인 것이 바람직하다. 뱅크(BA)는 애노드 전극(ANO)의 가장자리 일부를 덮어, 중앙 영역 대부분을 노출한다. 뱅크(BA)에 의해 덮이지 않은 중앙 영역이 발광 영역(EA)으로 정의되며, 뱅크(BA)가 형성된 영역은 비-발광 영역(NEA)으로 정의된다.

애노드 전극(AN0)과 뱅크(BA) 위에는, 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(AA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위해 수직 적층된 제1 발광부와 제2 발광부를 포함할 수 있다.

다른 예로 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

발광층(EL)이 형성된 기판(110)의 전체 표면 위에 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 상부 발광형의 경우, 캐소드 전극(CAT)은 투명 도전 물질을 포함한다. 예를 들어, 캐소드 전극(CAT)은, 인듐-주석 산화물(Indium-Tin-Oxide; ITO) 혹은 인듐-아연-산화물(Indium-Zinc-Oxide; IZO)와 같은 투명 도전 물질로 이루어질 수 있다.

이하 도 6을 참조하여, 이 명세서의 제1 실시 예에 의한 발광 표시장치에서 캐소드 전극(CAT)과 공통 전원 배선(AX)이 연결되는 구조를 설명한다. 도 6을 참조하여 연결부(700)의 단면 구조를 설명한다.

기판(110) 위에 공통 전원 배선(AX)이 배치되어 있다. 공통 전원 배선(AX)은 저-전위 배선(VSS)과 동일한 층에 동일한 물질로 형성될 수 있다. 도 1에 도시한 바와 같이, 공통 전원 배선(AX)은 표시 영역(AA)의 상변과 하변 외측에서 저-전위 배선(VSS)과 연결되거나, 분기된 일체형으로 형성될 수 있다.

공통 전원 배선(AX) 위에는 버퍼층(BUF)과 게이트 절연막(GI)이 순차 적층되어 있다. 게이트 절연막(GI) 위에는 게이트 물질로 형성된 보조 전극(AD)이 형성되어 있다. 보조 전극(AD)은 도 5에 도시한 게이트 전극(SG, DG)과 동일한 층에 동일한 물질로 형성될 수 있다. 공통 전원 배선(AX)은 버퍼층(BUF)과 게이트 절연막(GI)을 관통하는 제1 콘택홀(CH1)을 통해 공통 전원 배선(AX)과 연결되어 있다.

보조 전극(AD) 위에는 보호막(PAS)이 적층되어 있다. 보호막(PAS) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)을 패턴하여, 폐곡선 형상의 트랜치(TR)를 형성한다. 폐곡선 형상의 트랜치(TR)를 통해 보호막(PAS)의 일부가 노출된다. 이 후에, 노출된 보호막(PAS)을 선택적으로 식각한다. 이 때 평탄화 막(PL)은 식각되지 않고, 보호막(PAS)만 선택적으로 식각할 수 있는 식각액을 사용하는 것이 바람직하다. 그 결과, 평탄화 막(PL) 아래에 트랜치(TR)에 의해 노출된 보호막(PAS)이 과-식각되어 보조 전극(AD) 일부를 노출하는 언더-컷(UC) 영역이 형성된다.

이후에 언더-컷(UC)이 형성된 평탄화 막(PL) 위에 애노드 전극(ANO)을 형성한다. 애노드 전극(ANO)은 도 5에 도시한 바와 같이 서브 화소(SP1) 영역 내에 형성된다. 따라서, 애노드 전극(ANO)은 언더-컷(UC) 영역에는 형성되지 않는다. 애노드 전극(ANO)에서 발광 영역(EA)을 정의하는 뱅크(BA)를 형성한다. 뱅크(BA)는 애노드 전극(ANO)이 없는 영역에 모두 형성되므로, 언터-컷(UC) 영역에도 뱅크(BA)가 적층될 수 있다. 뱅크(BA)를 패턴하여, 연결부(700)에서 언더-컷(UC)이 형성된 부분을 노출시킨다. 뱅크(BA) 위에는 발광층(EL)이 적층된다. 발광층(EL)은 뱅크(BA) 상부 표면 및 노출된 평탄화 막(PL) 위에 적층된다. 이 때, 트랜치(TR)와 언더-컷(UC)이 형성된 부분에서는 트랜치(TR)에 의해 노출된 보조 전극(AD) 부분에만 발광층(EL)이 적층되고, 언더-컷(UC)이 형성된 부분에 노출된 보조 전극(AD) 위에는 발광층(EL)이 적층되지 않는다.

발광층(EL) 위에 캐소드 전극(CAT)이 적층된다. 캐소드 전극(CAT)은 언더-컷(UC) 영역의 단면 프로파일 형상을 그대로 따라서 적층된다. 따라서, 캐소드 전극(CAT)은 언더-컷(UC) 영역에서 노출된 보조 전극(AD) 위와 언더-컷(UC)을 구성하는 측벽과 상변에도 적층된다. 따라서, 캐소드 전극(CAT)은 보조 전극(AD)과 연결된다. 보조 전극(AD)은 공통 전원 배선(AX)과 연결되어 있으며, 공통 전원 배선(AX)은 저-전위 배선(VSS)과 연결되므로, 캐소드 전극(CAT)은 표시 패널 전체 면적에 고르게 분포된 연결부(700)를 통해 저-전위 배선(VSS)과 연결된 구조를 갖는다.

연결부(700)는 2X2 행렬 단위별로 1개가 할당된다. 상부 발광형 대면적 표시 패널에서 매 4개의 화소당 1개의 연결부(700)가 배치되어 있다. 따라서, 연결부(700)의 개수를 최소화 및 최적화하면서, 캐소드 전극(CAT)의 면 저항을 낮게 유지할 수 있다. 그 결과, 표시 영역(AA) 전체 면적 대비 연결부(700)가 차지하는 면적 비율을 최소화하면서도, 캐소드 전극(CAT)의 저-전위 상태를 일정하게 유지할 수 있다.

이하 도 7을 참조하여, 이 명세서의 제1 실시 예에 의한 발광 표시장치에서 리페어부(710)의 단면 구조를 설명한다. 기판(110) 위에 구동 전원 배선(VDD)이 형성되어 있다. 구동 전원 배선(VDD)은 일정 폭을 갖는 배선 형상을 갖는다. 한편, 리페어부(710)에서는 구동 전원 배선(VDD)의 중앙부를 제거한 개구 영역(OA)이 형성되어 있다. 도 3을 참조하면, 리페어부(710)는 구동 전원 배선(VDD)의 일부 뿐만 아니라 공통 전원 배선(AX)의 일부에도 배치된다. 여기서는 편의상 구동 전원 배선(VDD)의 일부에 배치된 부분에 대해 설명한다.

구동 전원 배선(VDD) 위에는 버퍼층(BUF)과 게이트 절연막(GI)이 순차 적층되어 있다. 게이트 절연막(GI) 위에는 제1 연결 스캔 배선(SLB1)이 형성되어 있다. 제1 연결 스캔 배선(SLB1)은 제1 스캔 배선(SL1)과 제1 보조 스캔 배선(SL2)를 연결하는 구성 요소이다.

제1 연결 스캔 배선(SLB1) 위에는 보호막(PAS)이 적층되어 있다. 보호막(PAS) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL) 위에는 뱅크(BA)가 형성되어 있다. 뱅크(BA) 위에는 발광층(EL)과 캐소드 전극(CAT)이 순차 적층되어 있다.

제1 연결 스캔 배선(SLB1)은 구동 전원 배선(VDD)에 형성된 개구 영역(OA)을 통해 기판(110) 방향에서 노출된 구조를 갖는다. 따라서, 제1 연결 스캔 배선(SLB1)을 단선할 필요가 있는 경우, 레이저를 기판(110) 아래에서 개구부(OA)를 통해 조사하여, 제1 연결 스캔 배선(SLB1)을 단선할 수 있다.

도 7에서는 편의상 도 3에서 공통 전원 배선(AX)에 배치된 리페어부(710)의 단면 구조를 도시하였고, 이를 중심으로 설명하였다. 하지만, 도 3에 의하면 리페어부(710)는 구동 전원 배선(VDD)에도 하나 더 배치되어 있다. 이 경우, 도 7에서 구동 전원 배선(VDD) 대신에 공통 전원 배선(AX)이 배치될 수 있다.

이하 도 8을 참조하여, 이 명세서의 제1 실시 예에 의한 발광 표시장치에서 더미 영역(720)의 단면 구조를 설명한다. 더미 영역(720)은 연결부(700)나 리페어부(710)와 달리 연결이나 단선을 위한 구조를 구비하지 않은 영역을 의미한다.

따라서, 더미 영역(720)에는 기판(110) 위에 구동 전원 배선(VDD)이 형성되어 있다. 도면으로 도시하지 않았으나, 더미 영역(720)은 공통 전원 배선(AX)의 일부에도 배치될 수 있다. 여기서는 설명의 편의상 구동 전원 배선(VDD)에 배치된 경우를 설명한다. 구동 전원 배선(VDD) 위에는 버퍼층(BUF), 게이트 절연막(GI) 및 보호막(PAS)이 순차 적층되어 있다. 보호막(PAS) 위에는 평탄화 막(PL)과 뱅크(BA)가 순차 적층되어 있다. 뱅크(BA) 위에는 발광층(EL)과 캐소드 전극(CAT)이 순차 적층되어 있다.

이와 같은 구조에서는, 캐소드 전극(CAT)과 보조 전극(AD)이 연결되는 연결부(700)가 2X2 화소 단위 별로 하나씩 배치된다. 따라서, 매 화소의 네 꼭지부에 하나씩 연결부(700)가 배치되는 경우보다, 연결부(700)가 배치되지 않은 다른 꼭지부에는 리페어부(710)과 같은 다른 구성 요소들을 배치할 수 있다. 따라서, 표시 패널의 표시 영역(AA)에서 발광 영역(EA)의 비율을 더 많이 확보할 수 있다. 또한, 2X2 화소 단위 별로 하나씩 배치되는 것으로도 캐소드 전극(CAT)의 저항을 낮은 상태로 유지할 수 있어, 보조 전극(AD)을 통해 전달되는 저-전위 전압을 일정하게 캐소드 전극(CAT)으로 공급할 수 있다. 그 결과, 표시 패널의 표시 품질을 안정화 할 수 있다.

<제2 실시 예>

이하, 도 9 내지 10을 참조하여 이 명세서의 제2 실시 예에 의한 발광 표시장치의 구조를 설명한다. 도 9는 이 명세서의 제2 실시 예에 의한 하나의 화소의 구조를 나타내는 확대 평면도이다. 도 10은 도 9의 V-V'를 따라 절취한, 이 명세서의 제2 실시 예에 의한 전계 발광 표시장치에서 공통 전극과 보조 배선 사이의 연결부 구조를 나타내는 단면도이다.

제1 실시 예와 비교하면, 이 명세서의 제2 실시 예는 연결부(700)의 구조에서 차이가 있고, 다른 부분에서는 차이가 없다. 따라서, 연결부(700)의 구조적 특징에 대해서 설명하며, 다른 영역은 제1 실시 예의 경우를 참조한다.

먼저, 도 9를 참조하면, 연결부(700)에는 공통 전원 배선(AX)과 중첩하도록 보조 전극(AD)과 보호 전극(CL)이 형성되어 있다. 보호 전극(CL)은 보조 전극(AD) 영역 내부에 형성되어 있다. 보호 전극(CL)의 영역 내에는 트랜치(TR)가 형성되어 있다.

보조 전극(AD)에는 제1 콘택홀(CH1)이 형성되어 있다. 보조 전극(AD)은 제1 콘택홀(CH1)을 통해 공통 전원 배선(AX)과 연결된다. 보호 전극(CL)에는 제2 콘택홀(CH2)이 형성되어 있다. 보호 전극(CL)은 제2 콘택홀(CH2)을 통해 보조 전극(AD)과 연결된다.

이하 도 10을 참조하여, 이 명세서의 제2 실시 예에 의한 발광 표시장치에서 캐소드 전극(CAT)과 공통 전원 배선(AX)이 연결되는 구조를 설명한다. 도 10을 참조하여 연결부(700)의 단면 구조를 설명한다.

보조 전극(AD) 위에는 제1 보호막(PAS1)이 적층되어 있다. 제1 보호막(PAS1) 위에는 보호 전극(CL)이 형성되어 있다. 보호 전극(CL)은 내 부식성이 우수한 금속 물질로 형성하는 것이 바람직하다. 일례로, 몰리브덴(Mo), 티타늄(Ti), 크롬(Cr), 니켈(Ni) 또는 이들의 합금으로 형성할 수 있다.

예를 들어, 제1 실시 예와 동일한 구조에서, 게이트 전극(SG, DG)을 몰리브덴-티타늄 합금(MoTi)과 구리(Cu)가 순차 적층된 구조를 갖는 경우, 구리(Cu)가 상부층에 적층된다. 이 경우, 보조 전극(AD)이 트랜치(TR)에 의해 노출될 경우, 노출된 구리(Cu)가 산화되어 손상이 발생할 수 있다. 캐소드 전극(CAT)의 저항을 낮게 유지하기 위한 보조 전극(AD)이 손상될 경우, 연결성이 열화되어 캐소드 전극(CAT)의 저항을 낮게 유지할 수 없게 된다.

제2 실시 예에서는, 게이트 전극(SG, DG)이 산화되기 쉬운 물질을 포함하는 경우, 보조 전극(AD)의 손상을 방지하기 위해 보호 전극(CL)을 더 구비한다. 보호 전극(CL)은 제1 보호막(PAS1)을 관통하는 제2 콘택홀(CH2)을 통해 보조 전극(AD)과 연결되어 있다.

보호 전극(CL) 상부에는 기판(110) 전체 표면을 덮는 제2 보호막(PAS2)이 적층되어 있다. 제2 보호막(PAS2) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)을 패턴하여, 폐곡선 형상의 트랜치(TR)를 형성한다. 폐곡선 형상의 트랜치(TR)를 통해 제2 보호막(PAS2)의 일부가 노출된다. 이 후에, 노출된 제2 보호막(PAS2)을 선택적으로 식각한다. 이 때 평탄화 막(PL)은 식각되지 않고, 제2 보호막(PAS2)만 선택적으로 식각할 수 있는 식각액을 사용하는 것이 바람직하다. 그 결과, 평탄화 막(PL) 아래에 트랜치(TR)에 의해 노출된 제2 보호막(PAS2)이 과-식각되어 보호 전극(CL) 일부를 노출하는 언더-컷(UC) 영역이 형성된다.

이후에 언더-컷(UC)이 형성된 평탄화 막(PL) 위에 애노드 전극(ANO)을 형성한다. 애노드 전극(ANO)은 도 5에 도시한 바와 같이 서브 화소(SP1) 영역 내에 형성된다. 따라서, 애노드 전극(ANO)은 언더-컷(UC) 영역에는 형성되지 않는다. 애노드 전극(ANO)에서 발광 영역(EA)을 정의하는 뱅크(BA)를 형성한다. 뱅크(BA)는 애노드 전극(ANO)이 없는 영역에 모두 형성되므로, 언터-컷(UC) 영역에도 뱅크(BA)가 적층될 수 있다. 뱅크(BA)를 패턴하여, 연결부(700)에서 언더-컷(UC)이 형성된 부분을 노출시킨다. 뱅크(BA) 위에는 발광층(EL)이 적층된다. 발광층(EL)은 뱅크(BA) 상부 표면 및 노출된 평탄화 막(PL) 위에 적층된다. 이 때, 트랜치(TR)와 언더-컷(UC)이 형성된 부분에서는 트랜치(TR)에 의해 노출된 보호 전극(CL) 부분에만 발광층(EL)이 적층되고, 언더-컷(UC)이 형성된 부분에 노출된 보호 전극(CL) 위에는 발광층(EL)이 적층되지 않는다.

발광층(EL) 위에 캐소드 전극(CAT)이 적층된다. 캐소드 전극(CAT)은 언더-컷(UC) 영역의 단면 프로파일 형상을 그대로 따라서 적층된다. 따라서, 캐소드 전극(CAT)은 언더-컷(UC) 영역에서 노출된 보호 전극(CL) 위와 언더-컷(UC)을 구성하는 측벽과 상변에도 적층된다. 따라서, 캐소드 전극(CAT)은 보호 전극(CL)과 연결된다. 보호 전극(CL)은 보조 전극(AD)과 연결되고, 보조 전극(AD)은 공통 전원 배선(AX)과 연결되어 있다. 또한 공통 전원 배선(AX)은 저-전위 배선(VSS)과 연결되므로, 캐소드 전극(CAT)은 표시 패널 전체 면적에 고르게 분포된 연결부(700)를 통해 저-전위 배선(VSS)과 연결된 구조를 갖는다.

상술한 이 출원의 다양한 실시 예들에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.

110: 기판 ST: 스위칭 박막 트랜지스터
DT: 구동 박막 트랜지스터 OLE: 발광 다이오드
200: 게이트 구동 회로 300: 구동 집적 회로
ANO: 애노드 전극 EL: 발광층
CAT: 캐소드 전극 PL: 평탄화 층
BA: 뱅크층 TR: 트랜치
AX: 공통 전원 배선 VSS: 저-전위 배선
VDD: 구동 전원 배선 VDM: 고-전위 배선
700: 연결부 710: 리페어부
720: 더미 영역 UC: 언더-컷 (영역)

Claims

기판 상에 나란하게 배치된 공통 전원 배선과 구동 전원 배선; 그리고
상기 공통 전원 배선과 상기 구동 전원 배선 사이에 위치하며, 좌변, 우변, 상변 및 하변을 구비한 제1 화소;
상기 좌변과 상기 상변이 교차하는 제1 교차부에 배치된 제1 연결부;
상기 우변과 상기 하변이 교차하는 제2 교차부에 배치된 제1 더미 영역; 그리고
상기 기판 전체에 걸쳐 하나의 박막층으로 형성된 공통 전극을 포함하고,
상기 공통 전원 배선은 상기 제1 연결부에서 상기 공통 전극과 연결되며,
상기 구동 전원 배선은 상기 제1 더미 영역을 지나는 발광 표시장치.
제 1 항에 있어서,
상기 좌변과 상기 하변이 교차하는 제3 교차부에 배치되며, 상기 공통 전원 배선이 지나는 제1 리페어부; 그리고
상기 우변과 상기 상변이 교차하는 제4 교차부에 배치되며, 상기 구동 전원 배선이 지나는 제2 리페어부를 더 포함하는 발광 표시장치.
제 2 항에 있어서,
상기 제1 리페어부는,
상기 공통 전원 배선의 중앙부에 형성된 개방 영역;
상기 공통 전원 배선 위의 버퍼층;
상기 버퍼층 위에서 상기 개방 영역을 지나는 스캔 배선;
상기 스캔 배선을 덮는 보호막;
상기 보호막 위의 평탄화 막;
상기 평탄화 막 위에 뱅크를 포함하는 발광 표시장치.
제 2 항에 있어서,
상기 제2 리페어부는,
상기 구동 전원 배선의 중앙부에 형성된 개방 영역;
상기 구동 전원 배선 위의 버퍼층;
상기 버퍼층 위에서 상기 개방 영역을 지나는 스캔 배선;
상기 스캔 배선을 덮는 보호막;
상기 보호막 위의 평탄화 막;
상기 평탄화 막 위에 뱅크를 포함하는 발광 표시장치.
제 1 항에 있어서,
상기 공통 전원 배선을 사이에 두고, 제1 화소의 상기 좌변에 인접하여 배치된 제2 화소를 더 포함하고,
상기 제2 화소의 좌변과 상기 제2 화소의 상변이 교차하는 제5 교차부에 배치된 제3 리페어부; 그리고
상기 제2 화소의 좌변과 상기 제2 화소의 하변이 교차하는 제6 교차부에 배치된 제2 더미 영역을 더 포함하는 발광 표시장치.
제 1 항에 있어서,
상기 구동 전원 배선을 사이에 두고, 상기 제1 화소의 상기 우변에 인접하여 배치된 제2 화소를 더 포함하고,
상기 제2 화소의 우변과 상기 제2 화소의 상변이 교차하는 제5 교차부에 배치된 제2 연결부; 그리고
상기 제2 화소의 우변과 상기 제2 화소의 하변이 교차하는 제6 교차부에 배치된 제3 리페어부를 더 포함하는 발광 표시장치.
제 1 항에 있어서,
상기 제1 화소는, 세 개 이상의 서브 화소들을 포함하며,
상기 서브 화소 하나는,
상기 서브 화소들 각각에 배치된 구동 소자;
상기 구동 소자에 연결된 구동 전극;
상기 구동 전극 위의 발광층; 그리고
상기 발광층 위의 상기 공통 전극을 포함하는 발광 표시장치.
제 7 항에 있어서,
상기 제1 연결부는,
상기 기판 위에 배치된 상기 공통 전원 배선;
상기 공통 전원 배선을 덮는 버퍼층;
상기 버퍼층 위에서 상기 제1 교차부에 배치되고, 상기 공통 전원 배선에 연결된 보조 전극;
상기 보조 전극을 덮는 보호막;
상기 보호막에 배치되고, 상기 보조 전극의 일부를 노출하는 환형의 트랜치;
상기 보호막 위에 적층되며, 상기 트랜치를 노출하는 평탄화 막;
상기 평탄화 막 위에서, 상기 트랜치를 노출하는 뱅크; 그리고
상기 뱅크 아래에 상기 평탄화 막 일부가 제거된 언더-컷 영역을 포함하며,
상기 발광층은, 상기 언더-컷 영역을 제외하고, 상기 뱅크 및 상기 평탄화 막 위에 적층되고,
상기 공통 전극은, 상기 언더-컷 영역에서 노출된 상기 보조 전극과 연결된 발광 표시장치.
제 8 항에 있어서,
상기 구동 전압 배선은 상기 우변에 배치되고,
상기 제2 교차부에는, 상기 구동 전압 배선을 덮는 상기 버퍼층, 상기 보호막, 상기 평탄화 막, 상기 뱅크, 상기 발광층 및 상기 공통 전극이 순차 적층된 발광 표시장치.
기판 상에 2X2 행렬 단위의 제1행-제1열 위치에 배치된 제1 화소;
제1행-제2열 위치에 배치된 제2 화소;
제2행-제1열 위치에 배치된 제3 화소;
제2행-제2열 위치에 배치된 제4 화소;
상기 제1 화소 내지 상기 제4 화소를 포함하여 상기 기판 전체에 걸쳐 하나의 박막층으로 형성된 공통 전극;
상기 제1 화소 및 상기 제3 화소의 좌측변에 배치된 제1 공통 전원 배선;
상기 제2 화소 및 상기 제3 화소의 우측변에 배치된 제2 공통 전원 배선;
상기 제1 화소의 좌상단 꼭지부, 상기 제2 화소의 우상단 꼭지부, 상기 제3 하소의 좌하단 꼭지부, 상기 제4 화소의 우하단 꼭지부에 배치된 연결부; 그리고
상기 제1 화소 내지 상기 제4 화소들이 공통으로 교차하는 영역에 배치된 더미 영역을 포함하며,
상기 공통 전극은 상기 연결부에서 상기 제1 공통 전원 배선 및 상기 제2 공통 전원 배선과 연결된 발광 표시장치.
제 10 항에 있어서,
상기 제1 화소와 상기 제2 화소 사이 및 상기 제3 화소와 상기 제4 화소 사이에 배치된 구동 전원 배선을 더 포함하는 발광 표시장치.
제 11 항에 있어서,
상기 제1 화소의 우상단 꼭지부, 상기 제2 화소의 좌하단 꼭지부, 상기 제3 화소의 좌상단 꼭지부 및 상기 제4 화소의 좌하단 꼭지부에 배치된 리페어부를 더 포함하는 발광 표시장치.
제 12 항에 있어서,
상기 연결부에 배치되며, 상기 제1 공통 전원 배선 및 상기 제2 공통 전원 배선과 연결된 보조 전극을 더 포함하고
상기 보조 전극은, 상기 공통 전극과 연결된 발광 표시장치.
제 13 항에 있어서,
상기 제1 화소 및 상기 제2 화소의 하변에 배치된 제1 스캔 배선;
상기 제1 스캔 배선과 일정 거리 이격하여 배치된 제1 보조 스캔 배선;
상기 리페어 부에 배치되며, 상기 제1 스캔 배선과 상기 제1 보조 스캔 배선을 연결하는 제1 연결 스캔 배선;
상기 제3 화소 및 상기 제4 화소의 하변에 배치된 제2 스캔 배선;
상기 제2 스캔 배선과 일정 거리 이격하여 배치된 제2 보조 스캔 배선;
상기 리페어 부에 배치되며, 상기 제2 스캔 배선과 상기 제2 보조 스캔 배선을 연결하는 제2 연결 스캔 배선을 더 포함하는 발광 표시장치.
제 10 항에 있어서,
상기 제1 화소 내지 상기 제4 화소들 각각은, 세 개 이상의 서브 화소들을 구비하고,
상기 서브 화소들 각각은,
구동 소자;
상기 구동 소자에 연결된 구동 전극; 그리고
상기 구동 전극 위의 발광층을 포함하며,
상기 공통 전극은 상기 발광층 위에 적층된 발광 표시장치.