KR20240079034A - 디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법 - Google Patents

디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR20240079034A
KR20240079034A KR1020220161915A KR20220161915A KR20240079034A KR 20240079034 A KR20240079034 A KR 20240079034A KR 1020220161915 A KR1020220161915 A KR 1020220161915A KR 20220161915 A KR20220161915 A KR 20220161915A KR 20240079034 A KR20240079034 A KR 20240079034A
Authority
KR
South Korea
Prior art keywords
output
voltage
output node
charge sharing
display
Prior art date
Application number
KR1020220161915A
Other languages
English (en)
Inventor
이충민
박종민
최정민
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020220161915A priority Critical patent/KR20240079034A/ko
Priority to CN202410088813.4A priority patent/CN118098112A/zh
Priority to US18/420,323 priority patent/US20240177642A1/en
Publication of KR20240079034A publication Critical patent/KR20240079034A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 2 단계의 챠지 쉐어링 동작을 할 수 있는 디스플레이용 구동 회로 및 그 동작 방법에 관한 것이다.

Description

디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법{CHARGE SHARING DRIVER CIRCUIT FOR DISPLAY AND OPERATING METHOD THEREOF}
본 발명은 디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법에 관한 것으로 항복 전압이 큰 고전압용 트랜지스터 대신 일반적이고 통상적인 항복 전압을 가지는 트랜지스터를 사용할 수 있도록 하는 2 단계의 챠지 쉐어링 기술에 관한 것이다.
디스플레이 장치의 화면 크기는 항상 대형화, 저전력화, 고해상도 등의 기술발달 방향을 추구하고 있다. 이에 따라 디스플레이 장치에 화상 데이터를 제공하는 디스플레이 구동 칩(Chip)들 또한 점차 많은 개수가 필요할 뿐만 아니라 점차 고속화, 저전력화도 함께 달성하고자 하는 설계상의 노력이 집중되고 있다. 디스플레이 구동 칩은 드라이버(Driver) IC(집적회로, I ntegrated C ircuits), 구동 IC 등으로 호칭된다. 현재 많이 사용되고 있는 LCD나 OLED를 막론하고 디스플레이 화면의 각 픽셀들은 스위칭을 위해 얇은 박막의 트랜지스터인 TFT( T hin F ilm T ransistor)가 포함되어 있다. TFT의 컬럼(Column) 또는 소오스(source) 방향으로 구동하는 칩은 소오스 구동 칩(SDIC, Source Driver IC), 게이트(Gate) 방향으로 구동하는 칩은 게이트 구동 칩(Gate Driver IC)라고 부른다.
한편, 디스플레이 픽셀의 특징상 박막 트랜지스터의 소오스를 통해 한 방향의 전압만 계속 인가될 경우에는 히스테리시스 현상에 의해 잔상(Image Sticking)이 생기게 된다. 이를 방지하기 위하여 화면에는 각 프레임 구간 별로 반대 극성의 전압을 인가하여 구동함에 의해 잔상이 남지 않도록 균형을 맞추게 된다. 그러므로 소오스 구동 칩에는 다른 종류의 반도체 칩과는 달리 양(+)의 전원 전압과 음(-)의 전원 전압이 동시에 사용되는데 이들은 절대값이 서로 같다. 이 경우, 디스플레이 구동 칩의 출력 버퍼에 연결된 출력 멀티플렉서와 출력 트랜지스터에는 전원 전압의 두 배에 달하는 전압이 가해지게 되어 이들 소자의 내압(耐壓) 특성은 보통의 트랜지스터보다 커야 하는 불편함이 생기게 된다. 내압 특성은 당 업계에서 항복 전압(Breakdown Voltage)으로 표시되고 약자로는'BVDSS'라고 표기된다.
전술하여 설명한 항복 전압의 문제점을 보다 상세하게 설명하기 위하여 도 1의 회로를 예로 든다. 도 1의 회로는 발명자들이 비교 예로서 제시하는 것 뿐이며, 이 회로가 반드시 종래의 기술임을 나타내지는 않음은 미리 밝혀 둔다. 구동 칩에 포함된 출력 회로(100)는 출력 버퍼 회로들(111, 112)로 구성된 출력 버퍼부(110), 전달 스위치들(121~124)로 구성된 출력 먹스(mux)부 및 출력 스위치(130)를 포함한다. 양(+)의 전원 전압은 PVDD로, 음(-)의 전원 전압은 NVDD로 표시되어 있다. 만약 PVDD가 +7.4V라면 NVDD는 -7.4V의 전압이 되어 이 두 전압은 극성만 반대일 뿐 절대값은 서로 같다. PVDD와 NVDD의 중간 전압은 0 볼트이며 접지(GND)되어 있다. 만약 별도의 접지가 없는 시스템이라면 GND 대신 PVDD와 NVDD 사이의 중간 값이 될 수 있다. 예를 들어 PVDD가 9 볼트, NVDD가 0 볼트라면 중간 값은 4.5 볼트가 된다. 출력 버퍼부(110)에는 한 쌍의 입력(VIN1, VIN2)이 연결된다. 출력 먹스부(120)의 전달 스위치들(121~124)은 출력 버퍼 회로(111, 112)와 각각 연결되어 한 쌍의 입력 신호(VIN1, VIN2)를 다이렉트 전달 경로, 또는 크로스 전달 경로를 통해 출력 노드(VOUT1, VOUT2)에 선택적으로 연결한다. 설명의 편의를 위해 도 1의 회로에서는 크로스 전달 경로 상에 존재하는 전달 스위치들(123, 124)은 회색선으로 도시되어 있다. 또한 각 노드의 이름과 그 전압을 나타내는 명칭은 혼용하여 쓰일 수 있다.
구동 칩의 출력 노드 신호들(VOUT1, VOUT2)는 각각 다이렉트 전달 경로의 타이밍과 크로스 전달 경로의 타이밍에서, PVDD와 NVDD 전압 사이를 스윙하게 되어 전달 스위치들(121~124) 및 출력 스위치(130)은 결국 양(+)의 전원 전압의 두 배에 달하는 전압이 가해지게 되므로 통상의 다른 트랜지스터들과는 달리 BVDSS 전압, 즉 항복 전압이 큰 소자들이 필요하게 된다. 즉, 일반의 트랜지스터들과는 달리 고전압용 트랜지스터로 별도 제작되어야 하므로 반도체 제조 공정상에서 별도의 디자인 룰 또는 별도의 마스크 스텝이 필요하여 제작 비용이 증가하게 된다. 이에 대해서는 후술하여 설명한다
본 발명이 해결하고자 하는 기술적 과제는 디스플레이를 구동하는 칩에 포함된 출력 회로에서 높은 항복 전압이 요구되는 소자를 배제하는 회로 구성을 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 소비 전력이 절감되고 동작속도가 개선되는 챠지 쉐어링 출력 구동 회로를 제공하는 것에 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따르면, 한 쌍의 입력 신호를 버퍼링하는 출력 버퍼부; 디스플레이 패널로 연결되는 제 1 출력 노드 및 제 2 출력 노드; 상기 제 1 출력 노드 및 상기 제 2 출력 노드와 상기 출력 버퍼부 사이를 전기적으로 연결하는 출력 먹스부; 상기 제 1 출력 노드 및 상기 제 2 출력 노드 사이에 연결된 출력 스위칭부;가 포함되되, 상기 출력 스위칭부의 제 1 스위칭 소자는 상기 제 1 출력 노드와 공통 노드 사이에 연결되고, 상기 출력 스위칭부의 제 2 스위칭 소자는 상기 공통 노드와 접지 사이에 연결되고, 상기 출력 스위칭부의 제 3 스위칭 소자는 상기 제 2 출력 노드와 공통 노드 사이에 연결된 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로임을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따르면, 제 1 버퍼 증폭기 및 제 2 버퍼 증폭기를 포함하는 출력 버퍼부(210); 디스플레이 패널에 전기적으로 연결된 제 1 출력 노드(VOUT1) 및 제 2 출력 노드(VOUT2); 출력 먹스부(220); 상기 제 1 출력 노드와 상기 제 2 출력 노드 사이에 배치된 출력 스위칭부;를 포함하되 상기 출력 스위칭부(230)는 상기 출력 먹스부(220)로부터 신호의 전달이 없는 동안 두 단계로 나누어 스위칭 동작을 실행하는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로임을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시 예에 따르면, 출력 버퍼부가 한 쌍의 입력 신호를 전달하고, 출력 먹스부가 정상 극성의 프레임 구간 동안에는 제 1 전달 스위치 및 제 2 전달 스위치를 통한 다이렉트 전달 경로를 이용하고, 반대 극성의 프레임 구간 동안에는 제 3 전달 스위치 및 제 4 전달 스위치를 통한 크로스 전달 경로를 이용하여 상기 전달된 신호를 한 쌍의 출력 노드에 전달하고, 출력 스위칭부는 여유 구간 동안 상기 한 쌍의 출력 노드 가운데 제 1 출력 노드와 접지 전압을 챠지 쉐어링하는 1단계와, 상기 제 1 출력 노드와 상기 한 쌍의 출력 노드 가운데 제 2 출력 노드를 서로 챠지 쉐어링하는 2 단계로 이루어 진 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로의 동작 방법임을 특징으로 한다
본 발명에 따르면 중간 전압 소자의 이용으로 인해 고전압 소자의 이용을 배제할 수 있어 칩 면적이 감소되어 디스플레이 구동 칩의 제작 비용이 절감되는 효과가 있다.
본 발명에 따르면 챠지 쉐어링으로 인하여 AC 소비 전력 또한 절감되는 효과가 있다.
도 1은 본 발명의 배경 설명을 위해 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 회로도를 도시한 것이다.
도 3은 본 발명에서 정상 극성의 프레임 구간 동안 형성되는 다이렉트 전달 경로를 도시한 것이다.
도 4는 본 발명에서 반대 극성의 프레임 구간 동안 형성되는 크로스 전달 경로를 도시한 것이다.
도 5는 본 발명에 따른 타이밍도와 전압 파형을 나타낸 것이다.
도 6은 본 발명에 따른 일부 회로 동작을 도시한 것이다.
도 7은 본 발명의 다른 실시예에 따른 동작 방법을 도시한 것이다.
본 발명의 내용을 기술하기에 앞서 몇 가지 용어에 대하여 미리 설명한다. '소자'라 함은 MOS 트랜지스터로 제조된 능동 소자를 말한다. '중간 전압 소자'라 함은 소자들 가운데 항복 전압 특성이 전원 전압 부근, 또는 이에다 약간의 전압 마진이 더해진 값을 가지는 소자를 의미한다. 예를 들어 양의 전원 전압이 7.4V이고, 음의 전원 전압이 -7.4V일 경우에 중간 전압 소자는 대략 7.4V보다 약간의 마진 전압을 더한 값을 가지게 된다. '고전압 소자'라 함은 항복 전압 특성이 전원 전압의 두 배 이상인 특성을 가지는 소자를 말한다. 예를 들어 양의 전원 전압이 7.4V이고, 음의 전원 전압이 -7.4V일 경우에 고전압 소자는 최소한 14.8V, 또는 그 이상의 항복 전압을 가지는 소자를 말한다.
이하, 도 2의 회로도를 참조하여 본 발명의 바람직한 실시 예를 설명한다. 본 발명의 디스플레이 구동 칩의 출력 회로(200)는 출력 버퍼부(210), 출력 먹스부(220) 및 출력 스위칭부(230)를 포함한다. 출력 버퍼부(210)는 디스플레이의 화면 픽셀을 구동하기 위하여 큰 구동 능력을 가지는 버퍼 증폭기들(211, 212)이 포함된다. 증폭기는 필요에 따라 이득이 1인 유니티 게인(unity gain) 버퍼일 수 있다. 출력 먹스(Mux)부(220)의 입력은 한 쌍의 버퍼 증폭기들(211, 212)에 연결되어 있고, 다이렉트 전달 경로 상에 있는 제 1 및 제 2 전달 스위치들(221, 222)과 크로스 전달 경로 상에 있는 제 3 및 제 4 전달 스위치들(223, 224)이 포함되어 있다.
출력 스위칭부(230)는 다수의 스위칭 소자들(231~233)로 구성되어 있고, 제 1 출력 노드(VOUT1)과 제 2 출력 노드(VOUT2) 사이에 위치하고 있다. 제 1 내지 제 3 스위칭 소자(231~233) 각각은 스위칭 제어 신호들인 VSW1 내지 VSW3에 의해 온-오프된다. 제 1 스위칭 소자(231)는 제 1 출력 노드(VOUT1)과 공통 노드 사이에 연결되어 있고, 제 2 스위칭 소자(232)는 접지 전압(GND)와 공통 노드 사이에, 제 3 스위칭 소자는 공통 노드와 제 2 출력 노드(VOUT2) 사이에 연결되어 있다.
출력 노드들의 전압 신호는 VOUT1, VOUT2로 표시되어 있다. 참고로, 도 2의 각 출력 노드나 접지 전압을 나타내는 GND 노드는 용량성 부하의 표시가 생략되어 있을 수 있다. 용량성 부하는 기생 커패시턴스 및 해당 노드의 등가 커패시턴스가 모두 포함될 수 있다.
도 3의 회로도 및 도 5의 타이밍도를 참조하여 정상 극성의 프레임 구간 동안의 회로 동작을 설명한다. 출력 버퍼부(210) 가운데 하나인 제 1 버퍼 증폭기(211)는 양(+)의 전원 전압인 PVDD와 접지 전압인 GND 사이의 값으로 스윙(swing)하며, 다른 하나인 제 2 버퍼 증폭기(212)는 접지 전압인 GND와 음(-)의 전원 전압인 NVDD 사이의 값으로 스윙(swing)한다. 참고로 '접지 전압'에 대하여 보다 구체적으로 제시하면, 양(+)의 전원 전압인 PVDD와 음(-)의 전원 전압 NVDD은 접지 전압을 중심으로 대칭이 되는 값을 가지고 있다.
정상적인 극성의 신호 프레임 구간에서는, 다이렉트 전달 경로 상의 제 1 및 제2 전달 스위치들(221, 222)들은 켜져 있는 반면, 크로스 전달 경로 상에 있는 제 3 및 제 4전달 스위치들(223, 224)은 꺼져 있다. 꺼져 있는 전달 스위치들은 점선으로 표시되어 있다. 다이렉트 전달 경로는 도 3의 회로도에서 화살표로 도시되어 있다. 이에 따라 제 1 버퍼 증폭기(211)의 출력은 제 1 전달 스위치(221)를 거쳐 제 1 출력 노드(VOUT1)로 전달된다. 제 1 버퍼 증폭기(211)는 양의 전원 전압(PVDD)과 접지 전압(GND) 사이를 스윙(swing)하는 값이므로 제 1 출력 노드(VOUT1)의 전압 역시 도 5에 도시된 바와 같이 정상 극성의 프레임 구간 동안에는 양의 전원 전압(PVDD)과 접지 전압(GND) 사이에서 변화하는 값이 된다. 이와 유사하게 제 2 버퍼 증폭기(212)의 출력은 제 2 전달 스위치(222)를 거쳐 제 2 출력 노드(VOUT2)로 전달되고 제 2 버퍼 증폭기(212)는 접지 전압(GND)과 음의 전원 전압(NVDD) 사이를 스윙(swing)하게 된다. 이 구간 동안에는 출력 스위칭부(230)에 포함된 모든 소자(231 ~233)들은 턴-오프되어 있을 뿐 아니라, 도 3에 기재된 모든 소자들은 최대 전압이 인가되지는 않는다. 여기서 '최대 전압'이라 함은 즉 양의 전원 전압(PVDD)과 음의 전원 전압(NVDD)의 차이를 의미한다. 예를 들어 양의 전원 전압(PVDD가 7.4V, 음의 전원 전압(NVDD)가 -7.4V 인 경우에는 최대 전압이 14.8V가 된다.
도 4에 도시된 바와 같이 반전 극성의 신호 프레임 구간에서는 이와 반대로 크로스 전달 경로 상의 제 3및 제 4 전달 스위치들(223, 224)들은 켜져 있는 반면, 다이렉트 전달 경로 상에 있는 제 1 및 제 2 전달 스위치들(221, 222)은 꺼져 있다. 꺼져 있는 전달 스위치들은 점선으로 표시되어 있다. 크로스 전달 경로는 도 4의 회로도에서 화살표로 도시되어 있다. 이에 따라 제 1 버퍼 증폭기(211)의 출력은 이번에는 제 3 전달 스위치(223)를 거쳐 제 2 출력 노드(VOUT2)로 전달된다. 제 1 버퍼 증폭기(211)는 양의 전원 전압(PVDD)과 접지 전압(GND) 사이를 스윙(swing)하는 값이므로 제 2 출력 노드(VOUT2)의 전압은 좀 전과는 달리 양의 전원 전압(PVDD)과 접지 전압(GND) 사이에서 변화하는 값이 된다. 이와 유사하게 제 2 버퍼 증폭기(211)의 출력은 제 4 전달 스위치(224)를 거쳐 제 1 출력 노드(VOUT1)로 전달되고, 제 1 출력 노드(VOUT1)의 전압 역시 접지 전압과 음의 전원 전압 사이의 값으로 스윙하게 된다. 이 구간 동안에는 출력 스위칭부(230)에 포함된 모든 소자(231 ~233)들은 턴-오프되어 있을 뿐 아니라, 정상 극성의 프레임 구간과 동일하게 도 4에 기재된 모든 소자들은 최대 전압이 인가되지는 않는다. 정상 극성의 프레임과 반대 극성의 프레임 사이에 존재하는 여유 구간에서는 출력 스위칭부(230)가 챠지 쉐어링(Charge Sharing)을 위해 2단계로 나누어 스위칭 동작을 한다. 이하 도 5 및 도 6의 도면을 참고로 하여 2단계의 챠지 쉐어링 동작을 설명한다. 설명에 앞서 제 1 출력 노드(VOUT1)의 직전 전압은 양의 전원 전압(PVDD)에 도달해 있고 제 2 출력 노드(VOUT2)의 직전 전압은 음의 전원 전압(NVDD)에 도달해 있다고 가정한다. 이러한 가정들은 가장 극단적인 전압 조건을 상정함에 의하여 본 발명의 작용동작을 보다 쉽게 설명하고자 하는 것이다. 실제로는 제 1 출력 노드(VOUT1)는 양의 전원 전압과 접지 사이의 어느 한 전압 값을 가지고 있고, 제 2 출력 노드(VOUT2) 역시 음의 전원 전압과 접지 사이의 어느 한 전압 값을 가지고 있을 것이다.
정상 극성의 프레임 동안 제 1 출력 노드(VOUT1)의 전압은 양의 전원 전압(PVDD)와 접지 전압의 사이에 임의의 값을 가지고 있게 되지만 여기서는 전술한 바와 같이 설명의 편의를 위해 양의 전원 전압(PVDD)을 가지고 있다고 가정하였음을 유의하여야 한다. 여유 구간이 시작되면 도 5의 타이밍도에서 도시한 바와 같이 T1 구간동안 제어 신호 VSW1 및 VSW2에 의해 출력 스위칭부(230)에 포함된 소자 가운데서 제 1 스위칭 소자(231) 및 제 2 스위칭 소자(232)가 먼저 턴-온된다. 이 턴-온 동작에 의하여 제 1 출력 노드(VOUT1) 전압은 즉 양의 전원 전압(PVDD)에서 출발하여 접지 전압으로 감소하여 1 단계의 챠지 쉐어링이 일어난다. 이 구간은 도 5에 'T1'으로 도시되어 있고, 도 6에서는 상부 회로가 이에 해당한다. 전술한 바과 같이 턴-오프된 스위칭 소자는 점선으로 도시되어 있다.
T2 구간이 시작되면 제어 신호 VSW2에 의해 제 2 스위칭 소자(232)는 턴-오프되는 대신 제 3 스위칭 소자(233)가 턴-온된다. 이때 제 1 스위칭 소자(231)은 턴-온 상태를 유지하고 있다. 이 스위칭 동작에 의해 접지 전압(GND)으로 미리 감소된 제 1 출력 노드(VOUT1)의 전압은 음의 전원 전압(NVDD)인 제 2 출력 노드(VOUT2)의 전압과 서로 챠지 쉐어링하게 된다. 이 구간의 동작은 도 5의 타이밍도에서 'T2'로 도시되어 있고, 도 6에서는 하부의 회로도가 이에 해당한다.
여유 구간이 종료됨과 동시에 출력 스윙부(230)의 모든 스위칭 소자는 턴-오프되고 제 1 출력 노드(VOUT1)과 제 2 출력 노드(VOUT2)는 전기적으로 서로 격리되어 다음 프레임 구간의 동작에 영향이 없도록 준비한다.
상술한 바와 같이 여유 구간에서 이루어지는 2 단계의 챠지 쉐어링 동작 동안 출력 스위칭부(230)의 어떠한 스위칭 소자들도 최대 전압이 가해지지 않는다. 예를 들어 양의 전원 전압이 7.4V이고 음의 전원 전압이 -7.4V를 사용하는 디스플레이 구동 칩이라면, 본 발명의 출력 스위칭부(230)에 속한 스위칭 소자들(231~233)은 7.4V에다 약간의 여유 전압을 둔 정도의 항복 전압(BVDSS) 특성을 가지는 '중간 전압 소자'이면 충분하다. 그러므로 스위칭 소자들(231~233)이 굳이 PVDD-NVDD, 즉 14.8V의 항복 전압을 가지는 '고전압 소자'로 형성할 필요가 없다는 이점을 가지게 된다. 이러한 이점은 첫째, 큰 항복 전압을 가지는 소자의 제작을 위한 별도의 공정이 필요치 않게 되거나, 둘째, 큰 항복 전압을 견딜 수 있도록 하는 별도의 디자인 룰이 필요 없게 된다.
이하, 전술한 이들 이점에 대하여 상세히 설명한다. 큰 항복 전압을 위한 별도의 소자는 예를 들어, MOS 트랜지스터의 드레인(drain) 영역에 추가의 이온 주입을 통하여 불순물의 농도가 변화된 부가 또는 별도의 활성(active) 영역을 만드는 방법으로 제조될 수 있다. 또 다른 방법으로는 MOS 트랜지스터가 속하는 웰(well)을 별도로 만들어 MOS 트랜지스터의 PN 접합 다이오드의 항복 전압을 높이는 방법도 쓰일 수 있다. 이들은 모두 별도의 이온 주입 스텝을 부가해야 하는 불편한 점이 있지만 본 발명에 의해서는 이들 부가의 제작 스텝이 필요 없게 된다.
고전압 소자를 위한 별도의 디자인 룰(design rule)이 필요없다는 이점은 다음과 같다. 예를 들어 7.4V의 전원 전압용으로 쓰이는 최소 크기의 MOS 트랜지스터 소자('중간 전압 소자')의 폭/길이의 크기가 0.6um/0.9um라고 가정하면 14.8V의 전압을 견디기 위해서는 이보다 큰 크기의 소자('고전압 소자')가 필요하다. 큰 크기로 인해 단위 길이당 인가되는 전압의 크기가 감쇄되어 보다 큰 전압을 수용할 수 있게 됨에 따라 큰 항복 전압을 가지게 된다. 만약 2 배 크기의 소자가 필요하다면 폭과 길이 각각 2배가 되어야 하므로 트랜지스터의 게이트 면적을 4배로 늘어나게 된다. 이로 인해 기판 면적이 더 많이 소비되어 경제성이 떨어지는 단점이 있게 되지만, 본 발명의 실시 예에 의한 회로 구성 및 동작에 의해서는 이런 불편한 점 또 한 해소될 수 있다.
전술하여 설명한 T1, T2 구간으로 나뉜 2 단계의 스위칭 동작으로 달성하는 챠지 쉐어링(Charge Sharing)은, 반대 극성의 프레임 구간에서 정상 극성의 프레임 구간으로 바뀔 경우에도 같은 원리로 동작함은 이 분야의 설계 기술자들에게는 당연하게 받아들여진다.
본 발명의 실시 예에 의하여 출력 먹스부(220)의 각종 트랜지스터들, 출력 스위칭부(230)의 각종 스위칭 소자들에는 특별히 고전압용 소자를 형성할 필요가 없게 된다.
그러므로 이들 트랜지스터의 드레인이나 소오스 같은 액티브 영역과 웰(Well) 사이에 생성되는 PN 접합 다이오드는 항복 전압(BVDSS)이 항상 PVDD 이상이면 충분하고, 굳이 최대 전압인 2PVDD 이상을 확보할 필요가 없게 된다. 나아가, 최대의 항복 전압을 확보하기 위한 별도의 이온 주입 공정이나, 이를 위한 추가의 포토 마스크 스텝이 생략될 수 있고, 연쇄적으로는 포토 마스크의 제작 비용의 절감뿐 아니라, 반도체 제조 공정 비용의 절감 및 공정 기간의 단축도 도모할 수 있게 된 장점이 있다.
전술하여 설명한 본 발명의 일 실시예로부터 다른 실시 예가 도출된다. 도출된 예는 도 7에 도시된 바와 같이 출력 스위칭부(230)의 2 단계 스위칭 동작 방법에 관한 것이다. 한 프레임 구간, 예를 들어 정상 극성의 프레임 구간 동안 이루어 지는 화상 데이터 전달 동작이 끝나고 나면(S10 단계), 1 단계의 스위칭에 의해 한 쌍을 이루는 출력 노드 가운데 한 출력 노드 전압을 중간 전압으로 변압하는 챠지 쉐어링을 먼저 실행한 다음(S20 단계), 2 단계의 스위칭을 통하여 다른 하나의 출력 노드 전압을 변압하는 챠지 쉐어링을 실행한다(S30 단계). 여유 구간 동안 이루어지는 상기 여러 단계의 챠지 쉐어링이 모두 종료되면 반대 극성의 프레임 구간을 시작한다(S40 단계). 상기 1 단계 및 2 단계의 스위칭 동작 모두 중간 전압을 이용한 챠지 쉐어링(Charge Sharing) 동작이며, 이로 인해 제 1 출력 노드 (VOUT1) 및 제 2 출력 노드(VOUT2)의 전압들이 양(+)의 전원 전압 PVDD와 음(-)의 전원 전압 NVDD사이에서 충전, 또는 방전하는 극단적인 동작에서 탈피되고, 결과적으로는 소비 전력 또한 절감될 뿐만 아니라 충방전에 걸리는 시간이 절약되므로 동작 속도 역시 빨라지는 등의 장점이 연쇄적으로 나타나게 된다. 이러한 효과는 반전 극성의 프레임 구간에서 정상 극성의 프레임 구간으로 바뀔 때에도 같은 스위칭 동작에 의해 나타남은 당연하다.

Claims (17)

  1. 한 쌍의 입력 신호를 버퍼링하는 출력 버퍼부;
    디스플레이 패널로 연결되는 제 1 출력 노드 및 제 2 출력 노드;
    상기 제 1 출력 노드 및 상기 제 2 출력 노드와 상기 출력 버퍼부 사이를 전기적으로 연결하는 출력 먹스부;
    상기 제 1 출력 노드 및 상기 제 2 출력 노드 사이에 연결된 출력 스위칭부;가 포함되되,
    상기 출력 스위칭부의 제 1 스위칭 소자는 상기 제 1 출력 노드와 공통 노드 사이에 연결되고, 상기 출력 스위칭부의 제 2 스위칭 소자는 상기 공통 노드와 접지 사이에 연결되고, 상기 출력 스위칭부의 제 3 스위칭 소자는 상기 제 2 출력 노드와 공통 노드 사이에 연결된 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  2. 제 1항에 있어서 상기 출력 스위칭부는,
    중간 전압 소자로 구성된 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  3. 제 1항에 있어서 상기 출력 스위칭부는,
    정상 극성의 프레임 구간 또는 반대 극성의 프레임 구간에 속하지 않은 여유 구간 동안 두 단계로 나누어 스위칭하는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  4. 제 3항에 있어서 상기 두 단계의 스위칭은,
    상기 제 1 출력 노드의 전압과 접지 전압을 챠지 쉐어링하는 제 1 단계 및 상기 제 1 출력 노드의 전압과 상기 제 2 출력 노드의 전압을 챠지 쉐어링하는 제 2 단계로 구성된 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  5. 제 1항에 있어서 상기 출력 버퍼부는,
    양의 전원 전압과 접지 사이에 연결된 제 1 버퍼 증폭기 및 접지와 음의 전원 전압 사이에 연결된 제 2 버퍼 증폭기를 포함하는 디스플레이용 챠지 쉐어링 구동 회로.
  6. 제 1항에 있어서 상기 출력 먹스부는,
    상기 출력 버퍼부의 제 1 버퍼 증폭기와 상기 제 1 출력 노드 사이에 연결된 제 1 전달 스위치;
    상기 출력 버퍼부의 상기 제 2 버퍼 증폭기와 상기 제 2 출력 노드 사이에 연결된 제 2 전달 스위치;
    상기 출력 버퍼부의 제 1 버퍼 증폭기와 상기 제 2 출력 노드 사이에 연결된 제 3 전달 스위치; 및
    상기 출력 버퍼부의 상기 제 2 버퍼 증폭기와 상기 제 1 출력 노드 사이에 연결된 제 4 전달 스위치;를 포함하는 디스플레이용 챠지 쉐어링 구동 회로.
  7. 제 1 버퍼 증폭기 및 제 2 버퍼 증폭기를 포함하는 출력 버퍼부;
    디스플레이 패널에 전기적으로 연결된 제 1 출력 노드 및 제 2 출력 노드;
    출력 먹스부;
    상기 제 1 출력 노드와 상기 제 2 출력 노드 사이에 배치된 출력 스위칭부;를 포함하되 상기 출력 스위칭부는 상기 출력 먹스부로부터 신호의 전달이 없는 동안 두 단계로 나누어 스위칭 동작을 실행하는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  8. 제 7항에 있어서 상기 두 단계의 스위칭은,
    상기 제 1 출력 노드의 전압과 접지 전압을 챠지 쉐어링하는 제 1 단계 및 상기 제 1 출력 노드의 전압과 상기 제 2 출력 노드의 전압을 챠지 쉐어링하는 제 2 단계로 구성된 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  9. 제 7항에 있어서 상기 출력 스위칭부는,
    상기 제 1 출력 노드와 공통 노드 사이에 연결된 제 1 스위칭 소자, 상기 공통 노드와 접지 사이에 연결된 제 2 스위칭 소자 및 상기 제 2 출력 노드와 공통 노드 사이에 연결된 제 3 스위칭 소자를 포함하는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  10. 제 7항 또는 제 9항에 있어서 상기 출력 스위칭부는,
    중간 전압 소자들로만 구성된 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  11. 제 7항에 있어서 상기 출력 먹스부는,
    상기 제 1 버퍼 증폭기의 출력에 연결된 제 1 전달 스위치 및 제 3 전달 스위치;
    상기 제 2 버퍼 증폭기의 출력에 연결된 제 2 전달 스위치 및 제 4 전달 스위치;를 포함하는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  12. 제 7항에 있어서 상기 출력 먹스부는,
    정상 극성의 프레임 또는 반대 극성의 프레임 구간 동안에는 신호의 전달을 멈추는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  13. 제 7항에 있어서 상기 출력 먹스부는,
    정상 극성의 프레임 또는 반대 극성의 프레임 구간 가운데 한 프레임 구간 동안에는 상기 제 1 전달 스위치 및 상기 제 2 전달 스위치를 통하여 다이렉트 전달 경로를 형성하고, 다른 프레임 구간 동안에는 상기 제 2 전달 스위치 및 상기 제 4 전달 스위치를 통하여 크로스 전달 경로를 형성하는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로.
  14. 출력 버퍼부가 한 쌍의 입력 신호를 전달하고,
    출력 먹스부가 정상 극성의 프레임 구간 동안에는 제 1 전달 스위치 및 제 2 전달 스위치를 통한 다이렉트 전달 경로를 이용하고, 반대 극성의 프레임 구간 동안에는 제 3 전달 스위치 및 제 4 전달 스위치를 통한 크로스 전달 경로를 이용하여 상기 전달된 신호를 한 쌍의 출력 노드에 전달하고,
    출력 스위칭부는 여유 구간 동안 상기 한 쌍의 출력 노드 가운데 제 1 출력 노드와 접지 전압을 챠지 쉐어링하는 1단계와, 상기 제 1 출력 노드와 상기 한 쌍의 출력 노드 가운데 제 2 출력 노드를 서로 챠지 쉐어링하는 2 단계로 이루어 진 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로의 동작 방법.
  15. 제 14항에 있어서 상기 1 단계는
    상기 출력 스위칭부에 포함된 제 1 스위칭 소자 및 제 2 스위칭 소자에 의해 실행되고, 상기 2 단계는 제 1 스위칭 소자와 제 3 스위칭 소자에 의해 실행되는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로의 동작 방법.
  16. 제 14항에 있어서 상기 정상 극성의 프레임 구간 동안의 상기 1 단계는 상기 제 1 출력 노드가 양의 전원 전압과 접지 전압 사이의 전압을 가질 때 실행되고, 상기 2 단계는 상기 제 2 출력 노드가 음의 전원 전압과 접지 전압 사이의 전압을 가질 때 실행되는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로의 동작 방법.
  17. 제 14항에 있어서 상기 반대 극성의 프레임 구간 동안의 상기 1 단계는 상기 제 1 출력 노드가 음의 전원 전압과 접지 전압 사이의 전압을 가질 때 실행되고, 상기 2 단계는 상기 제 2 출력 노드가 양의 전원 전압과 접지 전압 사이의 전압을 가질 때 실행되는 것을 특징으로 하는 디스플레이용 챠지 쉐어링 구동 회로의 동작 방법.
KR1020220161915A 2022-11-28 2022-11-28 디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법 KR20240079034A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220161915A KR20240079034A (ko) 2022-11-28 2022-11-28 디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법
CN202410088813.4A CN118098112A (zh) 2022-11-28 2024-01-22 显示屏用电荷共享驱动电路及其动作方法
US18/420,323 US20240177642A1 (en) 2022-11-28 2024-01-23 Charge sharing driver circuit for display and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220161915A KR20240079034A (ko) 2022-11-28 2022-11-28 디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20240079034A true KR20240079034A (ko) 2024-06-04

Family

ID=91153927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220161915A KR20240079034A (ko) 2022-11-28 2022-11-28 디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법

Country Status (3)

Country Link
US (1) US20240177642A1 (ko)
KR (1) KR20240079034A (ko)
CN (1) CN118098112A (ko)

Also Published As

Publication number Publication date
US20240177642A1 (en) 2024-05-30
CN118098112A (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
US10825538B2 (en) Shift register unit, driving method thereof and gate driving circuit
US8964932B2 (en) Shift register, gate driving circuit and display
US9208725B2 (en) Displays with pixel circuits capable of compensating for transistor threshold voltage drift
US8102357B2 (en) Display device
JP4237219B2 (ja) データ受信回路とデータドライバ及び表示装置
US7911437B1 (en) Stacked amplifier with charge sharing
US8542162B2 (en) Shift register unit, gate drive circuit, and display apparatus
US20140079175A1 (en) Shift Register Driving Apparatus And Display
US11069272B2 (en) Shift register, gate drive circuit, display panel, and driving method
US20210225312A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
CN100412942C (zh) 显示装置
US8610470B2 (en) Inverter circuit
KR100941843B1 (ko) 인버터 및 이를 구비한 표시장치
CN109686332B (zh) 补偿模块及逻辑门电路、栅极驱动电路和显示装置
US8558779B2 (en) Display device
US7750689B1 (en) High voltage switch with reduced voltage stress at output stage
US10971102B2 (en) Shift register unit and driving method, gate driving circuit, and display device
JPH07235844A (ja) アナログドライバｉｃの出力バッファ回路
KR20240079034A (ko) 디스플레이용 챠지 쉐어링 구동 회로 및 그 동작 방법
US10249227B2 (en) Scanning driving circuits having charge sharing and display panels
US11462149B2 (en) Shift register unit and method for driving the same, gate driving circuit and display device
US10553140B2 (en) Inversion control circuit, method for driving the same, display panel, and display device
US9590620B2 (en) Gate driving circuit and display panel using the same
US11763724B2 (en) Shift register unit and method for driving shift register unit, gate drive circuit, and display device
US20220076604A1 (en) Display panel and display device