KR20240073722A - Graphene laminate containing heterogeneous electronic structures and preparing method of the same - Google Patents

Graphene laminate containing heterogeneous electronic structures and preparing method of the same Download PDF

Info

Publication number
KR20240073722A
KR20240073722A KR1020230002179A KR20230002179A KR20240073722A KR 20240073722 A KR20240073722 A KR 20240073722A KR 1020230002179 A KR1020230002179 A KR 1020230002179A KR 20230002179 A KR20230002179 A KR 20230002179A KR 20240073722 A KR20240073722 A KR 20240073722A
Authority
KR
South Korea
Prior art keywords
graphene
layer
substrate
double
laminate
Prior art date
Application number
KR1020230002179A
Other languages
Korean (ko)
Inventor
안종열
이도희
임성현
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of KR20240073722A publication Critical patent/KR20240073722A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본원은 기판; 상기 기판 상에 배치된 이중층 그래핀; 및 상기 이중층 그래핀 상에 배치된 단층 그래핀; 을 포함하고, 상기 기판 상에 상기 이중층 그래핀 및 상기 단층 그래핀이 상이한 방향성을 가지고 배치되는 것이며, 상기 기판 및 상기 이중층 그래핀 사이에 수소 원자가 삽입된 것인, 그래핀 적층체에 대한 것이다.This application is a substrate; Double-layer graphene disposed on the substrate; and single-layer graphene disposed on the double-layer graphene; It is about a graphene laminate, including: the double-layer graphene and the single-layer graphene are arranged with different directions on the substrate, and hydrogen atoms are inserted between the substrate and the double-layer graphene.

Description

이종 전자구조를 포함하는 그래핀 적층체 및 이의 제조 방법 {GRAPHENE LAMINATE CONTAINING HETEROGENEOUS ELECTRONIC STRUCTURES AND PREPARING METHOD OF THE SAME}Graphene laminate containing heterogeneous electronic structure and method of manufacturing same {GRAPHENE LAMINATE CONTAINING HETEROGENEOUS ELECTRONIC STRUCTURES AND PREPARING METHOD OF THE SAME}

본원은 이종 전자구조를 포함하는 그래핀 적층체 및 이의 제조 방법에 관한 것이다.The present application relates to a graphene laminate including a heterogeneous electronic structure and a method of manufacturing the same.

그래핀의 전자구조는 운동량 공간의 K 점에서 선형이기 때문에 전자들이 마치 질량이 없는(massless) 입자처럼 움직일 수 있어 전하 이동도가 매우 높다. 반면, 그래핀이 한 층 더 쌓인 이중 층 그래핀은 K 점에서 선형 전자구조 특성의 원인이 되는 반전대칭성이 깨지게 되어 전자들은 질량이 있는(massive) 입자처럼 움직이게 된다. Because the electronic structure of graphene is linear at point K in momentum space, electrons can move like massless particles, resulting in very high charge mobility. On the other hand, in double-layer graphene, in which one more layer of graphene is piled up, the inversion symmetry that causes the linear electronic structure characteristics is broken at point K, causing electrons to move like massive particles.

여태까지 전자구조를 연구했던 물질은 전자들이 massive와 massless 둘 중 하나의 특성만 가지는 경우만 존재하였고, massive 특성을 가지는 전자들과 massless 특성을 가지는 전자들이 동시에 존재하는 물질에 대해서는 보고된 바 없다.Materials whose electronic structures have been studied so far have only existed in cases where electrons have either massive or massless properties, and there has been no report on materials in which electrons with massive properties and electrons with massless properties exist simultaneously.

본원의 배경이 되는 기술인 대한민국 등록특허 제10-1842019호는 다층 그래핀의 제조 방법에 관한 것이다. 상기 특허에서는 그래핀층 상에 다른 하나의 그래핀 층을 배치하여 다층 그래핀을 제조하는 방법을 개시하고 있으나, 상기 각각의 그래핀 층이 상이한 방향성을 가지도록 배치된 적층체에 대해서는 개시하고 있지 않다.Republic of Korea Patent No. 10-1842019, which is the background technology of this application, relates to a method of manufacturing multilayer graphene. The patent discloses a method of manufacturing multilayer graphene by arranging one graphene layer on top of another, but does not disclose a laminate in which each graphene layer is arranged to have a different orientation. .

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 이중층 그래핀 및 상기 이중층 그래핀 상에 배치된 단층 그래핀을 포함하는 그래핀 적층체를 제공한다.The present application is intended to solve the problems of the prior art described above, and provides a graphene laminate including double-layer graphene and single-layer graphene disposed on the double-layer graphene.

또한, 상기 그래핀 적층체의 제조 방법을 제공한다.Additionally, a method for manufacturing the graphene laminate is provided.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical challenges sought to be achieved by the embodiments of the present application are not limited to the technical challenges described above, and other technical challenges may exist.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 기판; 상기 기판 상에 배치된 이중층 그래핀; 및 상기 이중층 그래핀 상에 배치된 단층 그래핀; 을 포함하고, 상기 기판 상에 상기 이중층 그래핀 및 상기 단층 그래핀이 상이한 방향성을 가지고 배치되는 것이며, 상기 기판 및 상기 이중층 그래핀 사이에 수소 원자가 삽입된 것인, 그래핀 적층체를 제공한다.As a technical means for achieving the above-described technical problem, the first aspect of the present application includes a substrate; Double-layer graphene disposed on the substrate; and single-layer graphene disposed on the double-layer graphene; It provides a graphene laminate, including: the double-layer graphene and the single-layer graphene are arranged with different directions on the substrate, and hydrogen atoms are inserted between the substrate and the double-layer graphene.

본원의 일 구현예에 따르면, 상기 이중층 그래핀 및 상기 단층 그래핀은 각각 독립적으로 상기 기판 대비 0° 내지 90°의 방향성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene and the single-layer graphene may each independently have an orientation of 0° to 90° relative to the substrate, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 이중층 그래핀 및 상기 단층 그래핀은 상이한 전자 구조를 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene and the single-layer graphene may have different electronic structures, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 이중층 그래핀은 반도체의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene may have the electronic structure characteristics of a semiconductor, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 단층 그래핀은 금속의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the single-layer graphene may have the electronic structure characteristics of a metal, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 그래핀 적층체는 6회전 대칭성을 갖는 준결정인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the graphene laminate may be a quasicrystal with 6 rotational symmetry, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 기판은 실리콘 카바이드, 실리콘, 사파이어, 단결정 다이아몬드, 구리, 니켈, 금, 백금, 코발트, 철, InGaN, GaN, AlN, SiO2/Si, Si3N4/Si 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the substrate is silicon carbide, silicon, sapphire, single crystal diamond, copper, nickel, gold, platinum, cobalt, iron, InGaN, GaN, AlN, SiO 2 /Si, Si 3 N 4 /Si and combinations thereof, but are not limited thereto.

또한, 본원의 제 2 측면은 기판 상에 육방정계 질화붕소를 형성하는 단계; 상기 육방정계 질화붕소를 가열하여 단층 그래핀으로 변환함과 동시에, 상기 기판 및 상기 단층 그래핀 사이에 제 1 그래핀 버퍼층을 형성하는 단계; 상기 제 1 그래핀 버퍼층을 가열하여 제 1 그래핀층으로 형성함과 동시에, 상기 기판 및 상기 제 1 그래핀층 사이에 제 2 그래핀 버퍼층을 형성하는 단계; 및 상기 기판 및 상기 제 2 그래핀 버퍼층 사이에 수소 원자를 삽입하여 상기 제 2 그래핀 버퍼층을 제 2 그래핀층으로 형성함으로써 상기 제 1 그래핀층 및 상기 제 2 그래핀층을 포함하는 이중층 그래핀을 형성하는 단계; 를 포함하는, 그래핀 적층체의 제조 방법에 있어서, 상기 이중층 그래핀 및 상기 단층 그래핀이 상이한 방향성을 가지는 것인, 그래핀 적층체의 제조 방법을 제공한다.In addition, a second aspect of the present disclosure includes forming hexagonal boron nitride on a substrate; Heating the hexagonal boron nitride to convert it into single-layer graphene and simultaneously forming a first graphene buffer layer between the substrate and the single-layer graphene; Heating the first graphene buffer layer to form a first graphene layer and simultaneously forming a second graphene buffer layer between the substrate and the first graphene layer; And forming double-layer graphene including the first graphene layer and the second graphene layer by inserting hydrogen atoms between the substrate and the second graphene buffer layer to form the second graphene buffer layer into a second graphene layer. steps; It provides a method of manufacturing a graphene laminate, including wherein the double-layer graphene and the single-layer graphene have different directions.

본원의 일 구현예에 따르면, 상기 이중층 그래핀 및 상기 단층 그래핀은 각각 독립적으로 상기 기판 대비 0° 내지 90°의 방향성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene and the single-layer graphene may each independently have an orientation of 0° to 90° relative to the substrate, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 이중층 그래핀 및 상기 단층 그래핀은 상이한 전자 구조를 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene and the single-layer graphene may have different electronic structures, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 이중층 그래핀은 반도체의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene may have the electronic structure characteristics of a semiconductor, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 단층 그래핀은 금속의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the single-layer graphene may have the electronic structure characteristics of a metal, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 그래핀 적층체는 6회전 대칭성을 갖는 준결정인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the graphene laminate may be a quasicrystal with 6 rotational symmetry, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 육방정계 질화붕소를 형성하는 단계는 상기 기판을 보라진(borazine) 가스 분위기 하에서 가열하여 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the step of forming the hexagonal boron nitride may be performed by heating the substrate in a borazine gas atmosphere, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 기판은 실리콘 카바이드, 실리콘, 사파이어, 단결정 다이아몬드, 구리, 니켈, 금, 백금, 코발트, 철, InGaN, GaN, AlN, SiO2/Si, Si3N4/Si 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the substrate is silicon carbide, silicon, sapphire, single crystal diamond, copper, nickel, gold, platinum, cobalt, iron, InGaN, GaN, AlN, SiO 2 /Si, Si 3 N 4 /Si and combinations thereof, but are not limited thereto.

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-described means of solving the problem are merely illustrative and should not be construed as intended to limit the present application. In addition to the exemplary embodiments described above, additional embodiments may be present in the drawings and detailed description of the invention.

본원에 따른 그래핀 적층체는, 하나의 시스템 안에 반도체의 전자 구조 특성을 갖는 질량이 있는(massive) 전자들 및 금속의 전자 구조 특성을 갖는 질량이 없는(massless) 전자들이 동시에 존재함으로써 이들 전자 사이의 상호작용을 이용한 소자의 제작이 가능할 수 있다.The graphene laminate according to the present application has mass electrons having the electronic structure characteristics of a semiconductor and massless electrons having the electronic structure characteristics of a metal simultaneously existing in one system, thereby allowing the interaction between these electrons. It may be possible to manufacture devices using the interaction of .

다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.However, the effects that can be obtained herein are not limited to the effects described above, and other effects may exist.

도 1 은 본원의 일 구현예에 따른 그래핀 적층체의 제조 방법의 모식도이다.
도 2 는 본원의 일 구현예에 따른 그래핀 적층체의 제조 방법의 순서도이다.
도 3 은 본원의 일 실시예에 따른 그래핀 적층체의 Γ 점 근처에서 측정한 ARPES Constant Energy Map 이다.
도 4 는 본원의 일 실시예에 따른 그래핀 적층체 내의 단층 그래핀 및 이중층 그래핀의 ARPES 그래프이다.
도 5 는 본원의 일 실시예에 따른 그래핀 적층체의 LEED 패턴이다.Figure 1 is a schematic diagram of a method for manufacturing a graphene laminate according to an embodiment of the present application.
Figure 2 is a flowchart of a method for manufacturing a graphene laminate according to an embodiment of the present application.
Figure 3 is an ARPES Constant Energy Map measured near the Γ point of a graphene laminate according to an embodiment of the present application.
Figure 4 is an ARPES graph of single-layer graphene and double-layer graphene in a graphene laminate according to an embodiment of the present application.
Figure 5 is a LEED pattern of a graphene laminate according to an embodiment of the present application.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Below, with reference to the attached drawings, embodiments of the present application will be described in detail so that those skilled in the art can easily implement them. However, the present application may be implemented in various different forms and is not limited to the embodiments described herein. In order to clearly explain the present application in the drawings, parts that are not related to the description are omitted, and similar parts are given similar reference numerals throughout the specification.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is said to be “connected” to another part, this includes not only the case where it is “directly connected,” but also the case where it is “electrically connected” with another element in between. do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is said to be located “on”, “above”, “at the top”, “below”, “at the bottom”, or “at the bottom” of another member, this means that a member is located on another member. This includes not only cases where they are in contact, but also cases where another member exists between two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification of the present application, when a part "includes" a certain element, this means that it may further include other elements rather than excluding other elements, unless specifically stated to the contrary.

본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.As used herein, the terms “about,” “substantially,” and the like are used to mean at or close to a numerical value when manufacturing and material tolerances inherent in the stated meaning are presented, and to aid understanding of the present application. It is used to prevent unscrupulous infringers from unfairly exploiting disclosures that contain precise or absolute figures. Additionally, throughout the specification herein, “a step of” or “a step of” does not mean “a step for.”

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term "combination thereof" included in the Markushi format expression means a mixture or combination of one or more components selected from the group consisting of the components described in the Markushi format expression, It means including one or more selected from the group consisting of.

본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A, B, 또는, A 및 B" 를 의미한다.Throughout this specification, description of “A and/or B” means “A, B, or A and B.”

이하, 본원의 그래핀 적층체 및 이의 제조 방법에 대하여 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.Hereinafter, the graphene laminate and its manufacturing method of the present application will be described in detail with reference to implementation examples, examples, and drawings. However, the present application is not limited to these embodiments, examples, and drawings.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 기판; 상기 기판 상에 배치된 이중층 그래핀; 및 상기 이중층 그래핀 상에 배치된 단층 그래핀; 을 포함하고, 상기 기판 상에 상기 이중층 그래핀 및 상기 단층 그래핀이 상이한 방향성을 가지고 배치되는 것이며, 상기 기판 및 상기 이중층 그래핀 사이에 수소 원자가 삽입된 것인, 그래핀 적층체를 제공한다.As a technical means for achieving the above-described technical problem, the first aspect of the present application includes a substrate; Double-layer graphene disposed on the substrate; and single-layer graphene disposed on the double-layer graphene; It provides a graphene laminate, including: the double-layer graphene and the single-layer graphene are arranged with different directions on the substrate, and hydrogen atoms are inserted between the substrate and the double-layer graphene.

본원에 따른 그래핀 적층체는, 하나의 시스템 안에 반도체의 전자 구조 특성을 갖는 질량이 있는(massive) 전자들 및 금속의 전자 구조 특성을 갖는 질량이 없는(massless) 전자들이 동시에 존재함으로써 이들 전자 사이의 상호작용을 이용한 소자의 제작이 가능할 수 있다.The graphene laminate according to the present application has mass electrons having the electronic structure characteristics of a semiconductor and massless electrons having the electronic structure characteristics of a metal simultaneously existing in one system, thereby allowing the interaction between these electrons. It may be possible to manufacture devices using the interaction of .

본원의 일 구현예에 따르면, 상기 이중층 그래핀 및 상기 단층 그래핀은 각각 독립적으로 상기 기판 대비 0° 내지 90°의 방향성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene and the single-layer graphene may each independently have an orientation of 0° to 90° relative to the substrate, but are not limited thereto.

예를 들어, 상기 이중층 그래핀이 상기 기판 대비 30°의 방향성을 가지고 배치되고, 상기 단층 그래핀이 상기 기판 대비 0°의 방향성을 가지고 배치될 수 있으며, 상기 이중층 그래핀 및 상기 단층 그래핀의 방향성이 상이하게 배치될 경우 서로 다른 전기적 특성을 얻을 수 있다.For example, the double-layer graphene may be disposed with an orientation of 30° relative to the substrate, the single-layer graphene may be disposed with an orientation of 0° relative to the substrate, and the double-layer graphene and the single-layer graphene may be disposed with an orientation of 0° relative to the substrate. When the directions are arranged differently, different electrical characteristics can be obtained.

본원의 일 구현예에 따르면, 상기 이중층 그래핀 및 상기 단층 그래핀은 상이한 전자 구조를 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene and the single-layer graphene may have different electronic structures, but are not limited thereto.

예를 들어, 상기 이중층 그래핀은 반도체의 전자 구조 특성을 가지고, 상기 단층 그래핀은 금속의 전자 구조 특성을 가져 하나의 시스템 안에서 상이한 전자 구조를 가지는 그래핀 적층체를 제공할 수 있고, 이로 인해 질량이 있는(massive) 전자들 및 질량이 없는(massless) 전자가 동시에 존재하게 되어 이들 전자 사이의 상호작용을 이용한 소자 제작이 가능할 수 있다.For example, the double-layer graphene has the electronic structure characteristics of a semiconductor, and the single-layer graphene has the electronic structure characteristics of a metal, so it is possible to provide a graphene laminate with different electronic structures within one system. Massive electrons and massless electrons exist at the same time, making it possible to manufacture a device using the interaction between these electrons.

본원의 일 구현예에 따르면, 상기 이중층 그래핀은 반도체의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene may have the electronic structure characteristics of a semiconductor, but is not limited thereto.

본원에 따른 그래핀 적층체는 상기 적층체 내에 반도체의 전자 구조 특성을 가지는 이중층 그래핀을 포함함으로써 질량이 있는(massive) 전자들을 포함할 수 있다. 질량이 있는(massive) 전자는 유효 질량이 있는 전자를 의미한다.The graphene laminate according to the present disclosure may contain massive electrons by including double-layer graphene having the electronic structure characteristics of a semiconductor in the laminate. Massive electrons refer to electrons with effective mass.

본원의 일 구현예에 따르면, 상기 단층 그래핀은 금속의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the single-layer graphene may have the electronic structure characteristics of a metal, but is not limited thereto.

본원에 따른 그래핀 적층체는 상기 적층체 내에 금속의 전자 구조 특성을 가지는 단층 그래핀을 포함함으로써 질량이 없는(massless) 전자들을 포함할 수 있다. 질량이 없는(massless) 전자는 유효 질량이 0인 전자를 의미하며, 전하 이동도가 유효 질량이 있는 전자보다 매우 높다.The graphene laminate according to the present disclosure may contain massless electrons by including single-layer graphene having the electronic structure characteristics of a metal in the laminate. A massless electron refers to an electron with an effective mass of 0, and its charge mobility is much higher than that of an electron with an effective mass.

본원의 일 구현예에 따르면, 상기 그래핀 적층체는 6회전 대칭성을 갖는 준결정인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the graphene laminate may be a quasicrystal with 6 rotational symmetry, but is not limited thereto.

본원에 따른 그래핀 적층체는 6회전 대칭성을 가져 앞으로의 4 회전 대칭성, 8 회전 대칭성 등을 가지는 준결정 연구로 확장될 수 있다.The graphene laminate according to the present application has 6 rotational symmetry and can be expanded to future research on quasicrystals with 4 rotational symmetry, 8 rotational symmetry, etc.

본원의 일 구현예에 따르면, 상기 기판은 실리콘 카바이드, 실리콘, 사파이어, 단결정 다이아몬드, 구리, 니켈, 금, 백금, 코발트, 철, InGaN, GaN, AlN, SiO2/Si, Si3N4/Si 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the substrate is silicon carbide, silicon, sapphire, single crystal diamond, copper, nickel, gold, platinum, cobalt, iron, InGaN, GaN, AlN, SiO 2 /Si, Si 3 N 4 /Si and combinations thereof, but are not limited thereto.

또한, 본원의 제 2 측면은 기판 상에 육방정계 질화붕소를 형성하는 단계; 상기 육방정계 질화붕소를 가열하여 단층 그래핀으로 변환함과 동시에, 상기 기판 및 상기 단층 그래핀 사이에 제 1 그래핀 버퍼층을 형성하는 단계; 상기 제 1 그래핀 버퍼층을 가열하여 제 1 그래핀층으로 형성함과 동시에, 상기 기판 및 상기 제 1 그래핀층 사이에 제 2 그래핀 버퍼층을 형성하는 단계; 및 상기 기판 및 상기 제 2 그래핀 버퍼층 사이에 수소 원자를 삽입하여 상기 제 2 그래핀 버퍼층을 제 2 그래핀층으로 형성함으로써 상기 제 1 그래핀층 및 상기 제 2 그래핀층을 포함하는 이중층 그래핀을 형성하는 단계; 를 포함하는, 그래핀 적층체의 제조 방법에 있어서, 상기 이중층 그래핀 및 상기 단층 그래핀이 상이한 방향성을 가지는 것인, 그래핀 적층체의 제조 방법을 제공한다.In addition, a second aspect of the present disclosure includes forming hexagonal boron nitride on a substrate; Heating the hexagonal boron nitride to convert it into single-layer graphene and simultaneously forming a first graphene buffer layer between the substrate and the single-layer graphene; Heating the first graphene buffer layer to form a first graphene layer and simultaneously forming a second graphene buffer layer between the substrate and the first graphene layer; And forming double-layer graphene including the first graphene layer and the second graphene layer by inserting hydrogen atoms between the substrate and the second graphene buffer layer to form the second graphene buffer layer into a second graphene layer. steps; It provides a method of manufacturing a graphene laminate, including wherein the double-layer graphene and the single-layer graphene have different directions.

본원의 제 2 측면에 따른 그래핀 적층체의 제조 방법에 대하여, 본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면에 기재된 내용은 본원의 제 2 측면에 동일하게 적용될 수 있다.Regarding the method for manufacturing a graphene laminate according to the second aspect of the present application, detailed description of parts overlapping with the first aspect of the present application has been omitted. However, even if the description is omitted, the content described in the first aspect of the present application is the same as the present application. The same can be applied to the second aspect of .

도 1 은 본원의 일 구현예에 따른 그래핀 적층체의 제조 방법의 모식도이고, 도 2 는 본원의 일 구현예에 따른 그래핀 적층체의 제조 방법의 순서도이다.FIG. 1 is a schematic diagram of a method for manufacturing a graphene laminate according to an embodiment of the present application, and FIG. 2 is a flowchart of a method for manufacturing a graphene laminate according to an embodiment of the present application.

이하, 도 1 및 2 를 참조하여 본원의 그래핀 적층체의 제조 방법에 대하여 상세히 설명하도록 한다. 이와 관련하여, 도 1 에서는 단층 그래핀이 기판 대비 0°의 방향성을 가지고 배치되고, 이중층 그래핀이 기판 대비 30°의 방향성을 가지고 배치되는 것을 예시적으로 나타내고 있으나, 상기 단층 그래핀 및 이중층 그래핀이 각각 상기 기판 대비 0° 및 30°의 방향성을 가지고 배치되는 것으로 한정되는 것은 아니다.Hereinafter, the manufacturing method of the graphene laminate of the present application will be described in detail with reference to FIGS. 1 and 2. In this regard, Figure 1 exemplarily shows that single-layer graphene is arranged with an orientation of 0° with respect to the substrate, and double-layer graphene is arranged with an orientation of 30° with respect to the substrate. However, the single-layer graphene and the double-layer graphene are arranged with an orientation of 30° with respect to the substrate. The fins are not limited to being arranged with directions of 0° and 30° relative to the substrate, respectively.

먼저, 기판 상에 육방정계 질화붕소를 형성한다 (S100).First, hexagonal boron nitride is formed on the substrate (S100).

본원의 일 구현예에 따르면, 상기 기판은 실리콘 카바이드, 실리콘, 사파이어, 단결정 다이아몬드, 구리, 니켈, 금, 백금, 코발트, 철, InGaN, GaN, AlN, SiO2/Si, Si3N4/Si 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the substrate is silicon carbide, silicon, sapphire, single crystal diamond, copper, nickel, gold, platinum, cobalt, iron, InGaN, GaN, AlN, SiO 2 /Si, Si 3 N 4 /Si and combinations thereof, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 육방정계 질화붕소를 형성하는 단계는 상기 기판을 보라진(borazine) 가스 분위기 하에서 가열하여 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the step of forming the hexagonal boron nitride may be performed by heating the substrate in a borazine gas atmosphere, but is not limited thereto.

이어서, 육방정계 질화붕소를 가열하여 단층 그래핀으로 변환함과 동시에, 기판 및 단층 그래핀 사이에 제 1 그래핀 버퍼층을 형성한다 (S200).Next, the hexagonal boron nitride is heated to convert it into single-layer graphene, and at the same time, a first graphene buffer layer is formed between the substrate and the single-layer graphene (S200).

상기 기판을 가열하여 형성된 육방정계 질화붕소는 추가적인 가열을 통해 단층 그래핀층으로 변환될 수 있고, 이와 동시에 기판 및 단층 그래핀 사이에 제 1 그래핀 버퍼층이 형성될 수 있다. The hexagonal boron nitride formed by heating the substrate can be converted into a single-layer graphene layer through additional heating, and at the same time, a first graphene buffer layer can be formed between the substrate and the single-layer graphene.

상기 단층 그래핀 및 상기 제 1 그래핀 버퍼층은 각각 독립적으로 상기 기판 대비 0° 내지 90°의 방향성을 가질 수 있고, 상기 기판 대비 상이한 방향성을 가지고 형성될 수 있으나, 이에 제한되는 것은 아니다.The single-layer graphene and the first graphene buffer layer may each independently have an orientation of 0° to 90° relative to the substrate, and may be formed with different orientations compared to the substrate, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 단층 그래핀은 금속의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the single-layer graphene may have the electronic structure characteristics of a metal, but is not limited thereto.

본원에 따른 그래핀 적층체는 상기 단층 그래핀을 포함함으로써 질량이 없는(massless) 전자들을 포함할 수 있다.The graphene laminate according to the present disclosure can contain massless electrons by including the single-layer graphene.

이어서, 제 1 그래핀 버퍼층을 가열하여 제 1 그래핀층으로 형성함과 동시에, 기판 및 제 1 그래핀층 사이에 제 2 그래핀 버퍼층을 형성한다 (S300).Next, the first graphene buffer layer is heated to form a first graphene layer, and at the same time, a second graphene buffer layer is formed between the substrate and the first graphene layer (S300).

상기 제 1 그래핀층 및 상기 제 2 그래핀 버퍼층은 각각 독립적으로 상기 기판 대비 0° 내지 90°의 방향성을 가질 수 있고, 동일한 방향성을 가지고 형성될 수 있으나, 이에 제한되는 것은 아니다.The first graphene layer and the second graphene buffer layer may each independently have an orientation of 0° to 90° relative to the substrate, and may be formed with the same orientation, but are not limited thereto.

마지막으로, 상기 기판 및 상기 제 2 그래핀 버퍼층 사이에 수소 원자를 삽입하여 상기 제 2 그래핀 버퍼층을 제 2 그래핀층으로 형성함으로써 상기 제 1 그래핀층 및 상기 제 2 그래핀층을 포함하는 이중층 그래핀을 형성한다 (S400).Finally, a hydrogen atom is inserted between the substrate and the second graphene buffer layer to form the second graphene buffer layer into a second graphene layer, thereby forming a double-layer graphene including the first graphene layer and the second graphene layer. forms (S400).

상기 제 2 그래핀 버퍼층을 수소 분위기 하에서 가열함으로써 상기 기판 및 상기 제 2 그래핀 버퍼층 사이에 수소 원자가 삽입되고, 상기 제 2 그래핀 버퍼층이 그래핀 자체의 특성을 가지는 제 2 그래핀층으로 변환될 수 있다.By heating the second graphene buffer layer under a hydrogen atmosphere, hydrogen atoms are inserted between the substrate and the second graphene buffer layer, and the second graphene buffer layer can be converted into a second graphene layer having the characteristics of graphene itself. there is.

본원의 일 구현예에 따르면, 상기 이중층 그래핀은 반도체의 전자 구조 특성을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the double-layer graphene may have the electronic structure characteristics of a semiconductor, but is not limited thereto.

본원에 따른 그래핀 적층체는 상기 이중층 그래핀을 포함함으로써 질량이 있는(massive) 전자들을 포함할 수 있다.The graphene laminate according to the present disclosure may contain massive electrons by including the double-layer graphene.

본원의 일 구현예에 따르면, 상기 그래핀 적층체는 6회전 대칭성을 갖는 준결정인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the graphene laminate may be a quasicrystal with 6 rotational symmetry, but is not limited thereto.

본원에 따른 그래핀 적층체는 6회전 대칭성을 가져 앞으로의 4 회전 대칭성, 8 회전 대칭성 등을 가지는 준결정 연구로 확장될 수 있다.The graphene laminate according to the present application has 6 rotational symmetry and can be expanded to future research on quasicrystals with 4 rotational symmetry, 8 rotational symmetry, etc.

이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다. The present invention will be described in more detail through examples below. However, the examples below are for illustrative purposes only and are not intended to limit the scope of the present application.

[실시예 1] 그래핀 적층체의 제조[Example 1] Preparation of graphene laminate

먼저, 보라진 가스 분위기에서 850℃로 30분간 가열해 실리콘 카바이드 기판 위에 h-BN을 합성했다.First, h-BN was synthesized on a silicon carbide substrate by heating at 850°C for 30 minutes in a borazine gas atmosphere.

이어서, 1250℃로 5분 가열하여 h-BN 층을 실리콘 카바이드 기판 대비 0°의 방향성을 가진 단층 그래핀으로 변환하였고, 동시에 실리콘 카바이드 기판 대비 30°의 방향성을 가진 제 1 그래핀 버퍼층을 성장시켰다.Subsequently, the h-BN layer was converted to single-layer graphene with an orientation of 0° compared to the silicon carbide substrate by heating to 1250°C for 5 minutes, and at the same time, a first graphene buffer layer with an orientation of 30° compared to the silicon carbide substrate was grown. .

이어서, 1450℃로 10분 가열하여 상기 제 1 그래핀 버퍼층 아래에 제 2 그래핀 버퍼층을 성장시켰고, 동시에 상기 제 1 그래핀 버퍼층을 제 1 그래핀층으로 변환하였다. 상기 제 2 그래핀 버퍼층을 제외한 그래핀층(단층 그래핀 및 제 1 그래핀층)은 12회전 대칭성을 갖는 준결정이 된다.Subsequently, it was heated to 1450°C for 10 minutes to grow a second graphene buffer layer under the first graphene buffer layer, and at the same time, the first graphene buffer layer was converted into a first graphene layer. The graphene layers (single-layer graphene and first graphene layer) excluding the second graphene buffer layer are quasicrystals with 12 rotational symmetry.

마지막으로, 수소 분위기에서 660℃로 4시간동안 가열해 수소 원자를 실리콘 카바이드 기판과 제 2 그래핀 버퍼층 사이에 삽입하여 실리콘 카바이드 기판 대비 30°의 방향성을 가진 이중층 그래핀 및 상기 이중층 그래핀 상에 배치된 상기 기판 대비 0°의 방향성을 가진 단층 그래핀이 적층된 그래핀 적층체를 제조하였다.Finally, by heating at 660°C for 4 hours in a hydrogen atmosphere, hydrogen atoms are inserted between the silicon carbide substrate and the second graphene buffer layer to form double-layer graphene with an orientation of 30° relative to the silicon carbide substrate and on the double-layer graphene. A graphene laminate was manufactured in which single-layer graphene was laminated with an orientation of 0° relative to the disposed substrate.

이런 구조는 6회전대칭 준결정이 되며, massive 전자는 30°의 방향성을 가진 그래핀 두 층에서 기인하고 massless 전자는 0°의 방향성을 가진 그래핀 한 층에서 기인한다.This structure becomes a 6-rotation symmetric quasicrystal, and massive electrons originate from two layers of graphene with an orientation of 30°, and massless electrons originate from one layer of graphene with an orientation of 0°.

도 3 은 본원의 일 실시예에 따른 그래핀 적층체의 Γ 점 근처에서 측정한 ARPES Constant Energy Map 이다.Figure 3 is an ARPES Constant Energy Map measured near the Γ point of a graphene laminate according to an embodiment of the present application.

도 3 을 참조하면, 본원의 일 실시예에 따른 그래핀 적층체가 전자구조에서 6 회전 대칭성을 나타내는 것을 확인할 수 있다.Referring to FIG. 3, it can be seen that the graphene laminate according to an embodiment of the present application exhibits 6 rotational symmetry in its electronic structure.

도 4 는 본원의 일 실시예에 따른 그래핀 적층체 내의 단층 그래핀 및 이중층 그래핀의 ARPES 그래프이다.Figure 4 is an ARPES graph of single-layer graphene and double-layer graphene in a graphene laminate according to an embodiment of the present application.

도 4 를 참조하면, 기판 대비 0°의 방향성을 가지는 그래핀 및 기판대비 30°의 방향성을 가지는 그래핀이 동시에 존재하는 것을 확인할 수 있다.Referring to FIG. 4, it can be seen that graphene with an orientation of 0° relative to the substrate and graphene with an orientation of 30° relative to the substrate exist simultaneously.

도 5 는 본원의 일 실시예에 따른 그래핀 적층체의 LEED 패턴이다.Figure 5 is a LEED pattern of a graphene laminate according to an embodiment of the present application.

도 5 를 참조하면, 본원의 일 실시예에 따른 그래핀 적층체의 회전 대칭성을 확인할 수 있다.Referring to FIG. 5, the rotational symmetry of the graphene laminate according to an embodiment of the present application can be confirmed.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The description of the present application described above is for illustrative purposes, and those skilled in the art will understand that the present application can be easily modified into other specific forms without changing its technical idea or essential features. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. For example, each component described as single may be implemented in a distributed manner, and similarly, components described as distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present application is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present application.

Claims (15)

기판;
상기 기판 상에 배치된 이중층 그래핀; 및
상기 이중층 그래핀 상에 배치된 단층 그래핀;
을 포함하고,
상기 기판 상에 상기 이중층 그래핀 및 상기 단층 그래핀이 상이한 방향성을 가지고 배치되는 것이며,
상기 기판 및 상기 이중층 그래핀 사이에 수소 원자가 삽입된 것인,
그래핀 적층체.
Board;
Double-layer graphene disposed on the substrate; and
Single-layer graphene disposed on the double-layer graphene;
Including,
The double-layer graphene and the single-layer graphene are arranged with different orientations on the substrate,
Hydrogen atoms are inserted between the substrate and the double-layer graphene,
Graphene laminate.
 제 1 항에 있어서,
상기 이중층 그래핀 및 상기 단층 그래핀은 각각 독립적으로 상기 기판 대비 0° 내지 90°의 방향성을 가지는 것인,
그래핀 적층체.
According to claim 1,
The double-layer graphene and the single-layer graphene each independently have an orientation of 0° to 90° relative to the substrate.
Graphene laminate.
 제 1 항에 있어서,
상기 이중층 그래핀 및 상기 단층 그래핀은 상이한 전자 구조를 가지는 것인,
그래핀 적층체.
According to claim 1,
The double-layer graphene and the single-layer graphene have different electronic structures,
Graphene laminate.
 제 3 항에 있어서,
상기 이중층 그래핀은 반도체의 전자 구조 특성을 가지는 것인,
그래핀 적층체.
According to claim 3,
The double-layer graphene has the electronic structure characteristics of a semiconductor,
Graphene laminate.
 제 3 항에 있어서,
상기 단층 그래핀은 금속의 전자 구조 특성을 가지는 것인,
그래핀 적층체.
According to claim 3,
The single-layer graphene has the electronic structure characteristics of a metal,
Graphene laminate.
 제 1 항에 있어서,
상기 그래핀 적층체는 6회전 대칭성을 갖는 준결정인 것인,
그래핀 적층체.
According to claim 1,
The graphene laminate is a quasicrystal with 6 rotational symmetry,
Graphene laminate.
 제 1 항에 있어서,
상기 기판은 실리콘 카바이드, 실리콘, 사파이어, 단결정 다이아몬드, 구리, 니켈, 금, 백금, 코발트, 철, InGaN, GaN, AlN, SiO2/Si, Si3N4/Si 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인,
그래핀 적층체.
According to claim 1,
The substrate is a group consisting of silicon carbide, silicon, sapphire, single crystal diamond, copper, nickel, gold, platinum, cobalt, iron, InGaN, GaN, AlN, SiO 2 /Si, Si 3 N 4 /Si, and combinations thereof. which includes those selected from,
Graphene laminate.
 기판 상에 육방정계 질화붕소를 형성하는 단계;
상기 육방정계 질화붕소를 가열하여 단층 그래핀으로 변환함과 동시에, 상기 기판 및 상기 단층 그래핀 사이에 제 1 그래핀 버퍼층을 형성하는 단계;
상기 제 1 그래핀 버퍼층을 가열하여 제 1 그래핀층으로 형성함과 동시에, 상기 기판 및 상기 제 1 그래핀층 사이에 제 2 그래핀 버퍼층을 형성하는 단계; 및
상기 기판 및 상기 제 2 그래핀 버퍼층 사이에 수소 원자를 삽입하여 상기 제 2 그래핀 버퍼층을 제 2 그래핀층으로 형성함으로써 상기 제 1 그래핀층 및 상기 제 2 그래핀층을 포함하는 이중층 그래핀을 형성하는 단계;
를 포함하는,
그래핀 적층체의 제조 방법에 있어서,
상기 이중층 그래핀 및 상기 단층 그래핀이 상이한 방향성을 가지는 것인,
그래핀 적층체의 제조 방법.
Forming hexagonal boron nitride on a substrate;
Heating the hexagonal boron nitride to convert it into single-layer graphene and simultaneously forming a first graphene buffer layer between the substrate and the single-layer graphene;
Heating the first graphene buffer layer to form a first graphene layer and simultaneously forming a second graphene buffer layer between the substrate and the first graphene layer; and
Forming double-layer graphene including the first graphene layer and the second graphene layer by inserting hydrogen atoms between the substrate and the second graphene buffer layer to form the second graphene buffer layer into a second graphene layer. step;
Including,
In the method of manufacturing a graphene laminate,
wherein the double-layer graphene and the single-layer graphene have different orientations,
Method for manufacturing graphene laminates.
 제 8 항에 있어서,
상기 이중층 그래핀 및 상기 단층 그래핀은 각각 독립적으로 상기 기판 대비 0° 내지 90°의 방향성을 가지는 것인,
그래핀 적층체의 제조 방법.
According to claim 8,
The double-layer graphene and the single-layer graphene each independently have an orientation of 0° to 90° relative to the substrate.
Method for manufacturing graphene laminates.
 제 8 항에 있어서,
상기 이중층 그래핀 및 상기 단층 그래핀은 상이한 전자 구조를 가지는 것인,
그래핀 적층체의 제조 방법.
According to claim 8,
The double-layer graphene and the single-layer graphene have different electronic structures,
Method for manufacturing graphene laminates.
 제 10 항에 있어서,
상기 이중층 그래핀은 반도체의 전자 구조 특성을 가지는 것인,
그래핀 적층체의 제조 방법.
According to claim 10,
The double-layer graphene has the electronic structure characteristics of a semiconductor,
Method for manufacturing graphene laminates.
 제 10 항에 있어서,
상기 단층 그래핀은 금속의 전자 구조 특성을 가지는 것인,
그래핀 적층체의 제조 방법.
According to claim 10,
The single-layer graphene has the electronic structure characteristics of a metal,
Method for manufacturing graphene laminates.
 제 8 항에 있어서,
상기 그래핀 적층체는 6회전 대칭성을 갖는 준결정인 것인,
그래핀 적층체의 제조 방법.
According to claim 8,
The graphene laminate is a quasicrystal with 6 rotational symmetry,
Method for manufacturing graphene laminates.
 제 8 항에 있어서,
상기 육방정계 질화붕소를 형성하는 단계는 상기 기판을 보라진(borazine) 가스 분위기 하에서 가열하여 수행되는 것인,
그래핀 적층체의 제조 방법.
According to claim 8,
The step of forming the hexagonal boron nitride is performed by heating the substrate in a borazine gas atmosphere,
Method for manufacturing graphene laminates.
 제 8 항에 있어서,
상기 기판은 실리콘 카바이드, 실리콘, 사파이어, 단결정 다이아몬드, 구리, 니켈, 금, 백금, 코발트, 철, InGaN, GaN, AlN, SiO2/Si, Si3N4/Si 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인,
그래핀 적층체의 제조 방법.According to claim 8,
The substrate is a group consisting of silicon carbide, silicon, sapphire, single crystal diamond, copper, nickel, gold, platinum, cobalt, iron, InGaN, GaN, AlN, SiO 2 /Si, Si 3 N 4 /Si, and combinations thereof. which includes those selected from,
Method for manufacturing graphene laminates.
KR1020230002179A 2022-11-18 2023-01-06 Graphene laminate containing heterogeneous electronic structures and preparing method of the same KR20240073722A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220155103 2022-11-18
KR20220155103 2022-11-18

Publications (1)

Publication Number Publication Date
KR20240073722A true KR20240073722A (en) 2024-05-27

Family

ID=91332369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230002179A KR20240073722A (en) 2022-11-18 2023-01-06 Graphene laminate containing heterogeneous electronic structures and preparing method of the same

Country Status (1)

Country Link
KR (1) KR20240073722A (en)

Similar Documents

Publication Publication Date Title
US20110014457A1 (en) Graphene Layer With An Engineered Stress Supported On A Substrate
US8946692B2 (en) Graphene (multilayer) boron nitride heteroepitaxy for electronic device applications
TWI305037B (en) Composite structure with high heat dissipation
US8048693B2 (en) Methods and structures for relaxation of strained layers
WO2013008461A1 (en) Iii nitride epitaxial substrate and method for manufacturing same
JP6085371B2 (en) Semiconductor device substrate
CN104756245B (en) The semiconductor devices and its manufacture method of reliability and working life with raising
CN109804456A (en) It is integrated with the electronic power components of engineering substrate
US20110108854A1 (en) Substantially lattice matched semiconductor materials and associated methods
CN113690298A (en) Semiconductor composite substrate, semiconductor device and preparation method
JP5702058B2 (en) Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element
CA2712148A1 (en) Method for producing a laminated body having a1-based group-iii nitride single crystal layer, laminated body produced by the method, method for producing a1-based group-iii nitride single crystal substrate employing the laminated body, and aluminum nitride single crystal substrate
CN102479683A (en) Reducing wafer distortion through a high cte layer
TW202013433A (en) A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
US20070246802A1 (en) Semiconductor device and methods thereof
JP2014240340A (en) Substrate, method of producing substrate, and electronic apparatus
KR20240073722A (en) Graphene laminate containing heterogeneous electronic structures and preparing method of the same
Pitera et al. Coplanar Integration of Lattice-Mismatched Semiconductors with Silicon by Wafer Bonding Ge/Si1− x Ge x/Si Virtual Substrates
Wu et al. High quality AlN film assisted by graphene/sputtered AlN buffer layer for deep-ultraviolet-LED
Jin et al. Multiple Dirac fermions from a topological insulator and graphene superlattice
JP2009065082A (en) Compound semiconductor substrate
KR101942528B1 (en) Epitaxial substrate and method for the same
JP6163024B2 (en) Substrate manufacturing method
CN114447099A (en) Epitaxial structure of high electron mobility transistor and preparation method thereof
JP2014009144A (en) Polycrystalline diamond composite and method for producing the same