KR20240070425A - Plating additive for pattern formation and via hole filling - Google Patents

Plating additive for pattern formation and via hole filling Download PDF

Info

Publication number
KR20240070425A
KR20240070425A KR1020230155061A KR20230155061A KR20240070425A KR 20240070425 A KR20240070425 A KR 20240070425A KR 1020230155061 A KR1020230155061 A KR 1020230155061A KR 20230155061 A KR20230155061 A KR 20230155061A KR 20240070425 A KR20240070425 A KR 20240070425A
Authority
KR
South Korea
Prior art keywords
substituted
group
unsubstituted
plating
additive
Prior art date
Application number
KR1020230155061A
Other languages
Korean (ko)
Inventor
강진석
성 욱 전
정보묵
김대근
김정규
고낙은
전현우
Original Assignee
와이엠티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와이엠티 주식회사 filed Critical 와이엠티 주식회사
Publication of KR20240070425A publication Critical patent/KR20240070425A/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Abstract

본 발명은 회로패턴의 형성과 비아홀 충진에 공통적으로 사용될 수 있을 뿐만 아니라 패턴형성 및 비아홀 충진을 동시에 수행할 수 있도록 하는 패턴형성 및 비아홀 충진을 위한 도금용 첨가제에 관한 것이다. 본 발명은 하기의 화학식 1 표시되는 구조단위를 포함하는 도금용 첨가제를 제공한다.
[화학식 1]
The present invention relates to a plating additive for pattern formation and via hole filling that can be commonly used in circuit pattern formation and via hole filling, and allows pattern formation and via hole filling to be performed simultaneously. The present invention provides an additive for plating containing a structural unit represented by the following formula (1).
[Formula 1]

Description

패턴형성 및 비아홀 충진을 위한 도금용 첨가제{Plating additive for pattern formation and via hole filling}Plating additive for pattern formation and via hole filling}

본 발명은 패턴형성 및 비아홀 충진을 위한 도금용 첨가제에 관한 것으로, 더욱 상세하게는 회로패턴의 형성과 비아홀 충진에 공통적으로 사용될 수 있을 뿐만 아니라 패턴형성 및 비아홀 충진을 동시에 수행할 수 있도록 하는 패턴형성 및 비아홀 충진을 위한 도금용 첨가제에 관한 것이다.The present invention relates to a plating additive for pattern formation and via hole filling. More specifically, it relates to a plating additive that can be commonly used for forming circuit patterns and via hole filling, as well as enabling pattern formation and via hole filling to be performed simultaneously. and a plating additive for filling via holes.

일반적으로 인쇄회로기판은 각종 합성수지로 이루어진 기판의 일면 또는 양면에 금속 배선을 형성한 후, 반도체 칩, 집적회로(IC) 또는 전자부품들을 배치 및 고정하고, 이들간의 전기적 배선을 구현하는 과정을 거쳐 제조된다. 이러한 인쇄회로기판은 전자기기의 고밀도, 고성능, 박막화 등이 요구되는 추세에 따라 다층화, 미세화, 고집적회로화 등이 이루어지고 있다.In general, printed circuit boards are made by forming metal wiring on one or both sides of a board made of various synthetic resins, then placing and fixing semiconductor chips, integrated circuits (ICs), or electronic components, and implementing electrical wiring between them. It is manufactured. These printed circuit boards are becoming multilayered, miniaturized, and highly integrated circuits in accordance with trends requiring high density, high performance, and thinning of electronic devices.

상기 인쇄회로기판의 다층화는 빌드업(Build-up) 방식 또는 비아홀(Via Hole) 방식 등을 통해 구현되고 있다. 이중 비아홀은 중소구경에서는 일반적으로 스택비아(Stack via)가, 대구경에는 스킵비아(Skip Via)가 각각 구분되어 사용되고 있다. 일반적으로 두 층 이상 기판 상하의 연결을 위하여 스텍비아 및 스킵비아를 사용하고 있지만, 스택비아는 각각의 층에 형성되는 비아홀이 수직으로 증축된 형태를 가지고 있으며, 스킵비아는 두 층 이상을 동시에 관통하는 비아홀을 형성하고 있다는 점에서 차이를 가지고 있다.The multilayering of the printed circuit board is implemented through a build-up method or a via hole method. Among these, via holes are generally used as stack vias for small and medium diameters, and as skip vias for large diameters. In general, stack vias and skip vias are used to connect the top and bottom of two or more layers of a substrate, but stack vias have a form in which the via holes formed in each layer are extended vertically, and skip vias penetrate two or more layers simultaneously. The difference is that it forms a via hole.

또한 빌드 업 도금이란 블라인드 비아를 형성할 때 층간을 접속하는 전해동 도금을 의미한다. 최근 황산동 도금첨가제 기술의 향상에 의해 등각의 비아 내벽에 줄지어 석출하는 비아 충전이 동시에 가능한 것으로 알려져 있다. 비아가 충전됨으로 기판은 소형화되고 면적이 작아진다. Additionally, build-up plating refers to electrolytic copper plating that connects layers when forming blind vias. It is known that with recent improvements in copper sulfate plating additive technology, via filling that deposits in a line on the inner wall of a conformal via is possible at the same time. As vias are filled, the substrate is miniaturized and its area is reduced.

이러한 황산동 도금은 황산농도가 높을수록 용액의 전도성과 전류분포를 균일하게 한다. 역으로 비아 충전의 경우에는 영역 특성을 높이기 위하여 황산 농도를 낮추고, 황산동 염 농도를 올리고 있다. 이러한 첨가제의 역할이 중요하며 기판 표면에는 석출 억제제를, 비아의 바닥부에는 석출 촉진제를 흡착시켜서 첨가제를 배합한다. 이러한 황산과 황산구리 농도에 따른 성능 차이로 인해 패턴 및 비아 형성부에 도금 첨가제 흡착을 균일하게 구현하는 것이 필요하다. This type of copper sulfate plating equalizes the conductivity and current distribution of the solution as the sulfuric acid concentration increases. Conversely, in the case of via filling, the sulfuric acid concentration is lowered and the copper sulfate salt concentration is increased to improve area characteristics. The role of these additives is important, and the additives are mixed by adsorbing the precipitation inhibitor on the surface of the substrate and the precipitation accelerator on the bottom of the via. Due to the difference in performance depending on the concentration of sulfuric acid and copper sulfate, it is necessary to achieve uniform adsorption of the plating additive in the pattern and via formation area.

현재 전자 장치가 더 작고, 얇고, 정교하고, 다기능화 됨에 따라 BGA와 같은 패키지 기판의 배선이 좁아지고 수지 두께가 얇아지고 있다. 따라서 패키지 기판용 황산구리 도금은 충진성 뿐만 아니라 우수한 도금 피막 두께 균일성을 가질 것이 요구된다.Currently, as electronic devices become smaller, thinner, more sophisticated, and more multi-functional, the wiring of package substrates such as BGA is becoming narrower and the resin thickness is becoming thinner. Therefore, copper sulfate plating for package substrates is required to have excellent plating film thickness uniformity as well as filling properties.

한편 인쇄회로기판의 제조 시 기판에 회로패턴을 형성하는 방법으로는 서브트랙티브 공법(Subtractive process), 애디티브 공법(Additive process), 풀 애디티브 공법(Full additive process), 세미 애디티브 공법(Semi additive process), 모디파이드 세미 애디티브 공법(Modified semi additive process) 등을 들 수 있다.Meanwhile, when manufacturing printed circuit boards, methods for forming circuit patterns on the board include subtractive process, additive process, full additive process, and semi-additive process. additive process, modified semi additive process, etc.

이중 MSAP(modified Semi Additive Process)는 차세대 PCB(인쇄회로기판) 제조 기술이다. 기존 텐팅 공법은 원판을 구리로 도금한 뒤, 회로를 형성할 부분만을 코팅하고 나머지는 화학약품으로 식각하는 과정을 거친다. 반면 MSAP는 회로가 아닌 부분을 코팅하고 빈 부분을 도금하기 때문에 회로를 보다 미세하게 구현할 수 있으며, 코어 기판에 절연층을 형성하여 패턴 (1층)과 패턴 (2층)이 전기적으로 연결되며, 비아 패턴을 형성하는 단계를 갖게 되며, 이를 구현하기 위해, 각진 도금 패턴 형태 및 비아 충진이 이루어져야 한다. Among these, MSAP (modified Semi Additive Process) is a next-generation PCB (printed circuit board) manufacturing technology. The existing tenting method involves plating a raw plate with copper, coating only the part that will form a circuit, and etching the rest with chemicals. On the other hand, MSAP coats the non-circuit parts and plating the empty parts, so the circuit can be implemented more finely. By forming an insulating layer on the core board, the pattern (1st layer) and the pattern (2nd layer) are electrically connected. There is a step to form a via pattern, and to implement this, an angled plating pattern shape and via filling must be achieved.

현재 패턴 레이아웃은 최소 배선 폭이 10μm 이하로 매우 미세하기 때문에 양호한 도금 도막 두께 균일성을 얻기 어렵다. 또한 생산성 향상을 위해 고전류밀도(1.5~2.0A/dm2)의 조건이 필요하며, 이는 기존 공정(~1.5A/dm2) 다루기 어려운 상황이다. Because the current pattern layout is very fine, with a minimum interconnection width of 10 μm or less, it is difficult to obtain good plating film thickness uniformity. In addition, to improve productivity, conditions of high current density (1.5~2.0A/dm 2 ) are required, which is difficult to handle with existing processes (~1.5A/dm 2 ).

따라서 이러한 비아홀의 충진 및 회로패턴의 형성에 사용될 수 있는 새로운 첨가제의 개발이 필요한 실정이다.Therefore, there is a need to develop new additives that can be used to fill these via holes and form circuit patterns.

(0001) 대한민국 공개특허 제10-2019-0061627호(0001) Republic of Korea Patent Publication No. 10-2019-0061627 (0002) 대한민국 등록특허 제10-2190874호(0002) Republic of Korea Patent No. 10-2190874

전술한 문제를 해결하기 위하여, 본 발명은 회로패턴의 형성과 비아홀 충진에 공통적으로 사용될 수 있을 뿐만 아니라 패턴형성 및 비아홀 충진을 동시에 수행할 수 있도록 하는 패턴형성 및 비아홀 충진을 위한 도금용 첨가제를 제공하고자 한다.In order to solve the above-described problem, the present invention provides a plating additive for pattern formation and via hole filling that can be commonly used in circuit pattern formation and via hole filling, and allows pattern formation and via hole filling to be performed simultaneously. I want to do it.

상술한 문제를 해결하기 위해, 본 발명은 하기의 화학식 1 표시되는 구조단위를 포함하는 도금용 첨가제를 제공한다.In order to solve the above-described problem, the present invention provides an additive for plating containing a structural unit represented by the following formula (1).

[화학식 1][Formula 1]

(상기 화학식 1에서, 상기 R1 및 R2는 각각 독립적으로, 수소, 치환 또는 비치환된 C1~C10의 알킬기, 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C6 내지 C20의 아릴기, 치환 또는 비치환된 C2 내지 C20의 헤테로아릴기, 치환 또는 비치환된 C6 내지 C20의 아릴렌기 및 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기로 이루어진 군에서 선택되며, 상기 A1 및 A2는 각각 독립적으로 치환 또는 비치환된 C1~C10의 알킬기, 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C1 내지 C10의 알켄기, 치환 또는 비치환된 C1 내지 C10의 헤테로알켄기, 치환 또는 비치환된 C1~C10의 알카일기, 치환 또는 비치환된 C1~C10의 헤테로알카일기, 치환 또는 비치환된 C6 내지 C20의 아릴렌기, 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기, 치환 또는 비치환된 C3 내지 C20의 시클로알킬기, 치환 또는 비치환된 C1 내지 C20의 헤테로시클로알킬기 및 치환 또는 비치환된 이미다졸기의 군에서 선택되고, 상기 x:y는 1:1~10:1 이며, n은 1 내지 10의 정수)(In Formula 1, R 1 and R 2 are each independently hydrogen, a substituted or unsubstituted C 1 to C 10 alkyl group, a substituted or unsubstituted C 1 to C 10 heteroalkyl group, or a substituted or unsubstituted C 1 to C 10 heteroalkyl group. a C 6 to C 20 aryl group, a substituted or unsubstituted C 2 to C 20 heteroaryl group, a substituted or unsubstituted C 6 to C 20 arylene group, and a substituted or unsubstituted C 6 to C 20 It is selected from the group consisting of heteroarylene groups, wherein A 1 and A 2 are each independently a substituted or unsubstituted C 1 to C 10 alkyl group, a substituted or unsubstituted C 1 to C 10 heteroalkyl group, substituted or unsubstituted. Substituted C 1 to C 10 alkene group, substituted or unsubstituted C 1 to C 10 heteroalkene group, substituted or unsubstituted C 1 to C 10 alkyl group, substituted or unsubstituted C 1 to C 10 heteroalkyl group, substituted or unsubstituted C 6 to C 20 arylene group, substituted or unsubstituted C 6 to C 20 heteroarylene group, substituted or unsubstituted C 3 to C 20 cycloalkyl group, substituted or selected from the group of unsubstituted C 1 to C 20 heterocycloalkyl groups and substituted or unsubstituted imidazole groups, where x:y is 1:1 to 10:1, and n is an integer of 1 to 10)

일 실시예에 있어서, 상기 R1 및 R2는 각각 독립적으로, C1~C10의 알킬기, C1~C10의 헤테로알킬기 및 C6 내지 C20의 아릴렌기에서 선택되는 것일 수 있다.In one embodiment, R 1 and R 2 may each independently be selected from a C 1 to C 10 alkyl group, a C 1 to C 10 heteroalkyl group, and a C 6 to C 20 arylene group.

일 실시예에 있어서, 상기 A1 및 A2는 각각 독립적으로 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기, 치환 또는 비치환된 C1 내지 C20의 헤테로시클로알킬기 및 치환 또는 비치환된 이미다졸기의 군에서 선택되는 것일 수 있다.In one embodiment, A 1 and A 2 are each independently a substituted or unsubstituted C 1 to C 10 heteroalkyl group, a substituted or unsubstituted C 6 to C 20 heteroarylene group, or a substituted or unsubstituted C 1 to C 20 heteroarylene group. It may be selected from the group of C 1 to C 20 heterocycloalkyl groups and substituted or unsubstituted imidazole groups.

일 실시예에 있어서, 상기 도금용 첨가제는 패턴형성 및 비아홀충진 공정에 사용되는 것일 수 있다.In one embodiment, the plating additive may be used in pattern formation and via hole filling processes.

일 실시예에 있어서, 상기 도금용 첨가제는 패턴형성 및 비아홀충진 공정을 동시에 수행하는 것일 수 있다.In one embodiment, the additive for plating may be used to simultaneously perform pattern formation and via hole filling processes.

본 발명은 또한 금속 이온 공급원; 상기 도금용 첨가제; 억제제; 및 광택제를 포함하는 전기도금 조성물을 제공한다.The present invention also provides a metal ion source; The additive for plating; inhibitor; and a brightener.

일 실시예에 있어서, 상기 억제제는 알콕시레이트 알코올계 중합체일 수 있다.In one embodiment, the inhibitor may be an alkoxylate alcohol-based polymer.

일 실시예에 있어서, 상기 억제제는 프로필렌 옥사이드와 에틸렌 옥사이드가 중량비로 0.4:5~5:0.4의 비율로 혼합된 중합체일 수 있다.In one embodiment, the inhibitor may be a polymer in which propylene oxide and ethylene oxide are mixed in a weight ratio of 0.4:5 to 5:0.4.

일 실시예에 있어서, 상기 광택제는 이황화물 결합을 가지고 있으며, 1개 이상의 머캅토(Mercapto) 작용기를 포함하는 화합물일 수 있다.In one embodiment, the brightener has a disulfide bond and may be a compound containing one or more mercapto functional groups.

본 발명은 또한 금속 기재와 절연 기재가 결합된 기판을 준비하는 단계; 금속박을 상기 절연 기재 상에 결합시키는 단계; 상기 절연 기재와 상기 금속박을 관통하는 하나 이상의 비아홀을 형성하는 단계; 상기 비아홀의 내벽에 씨드부(seed part)를 형성하는 단계; 상기 금속박 상에 드라이 필름을 배치하고, 배치한 드라이 필름을 패터닝하는 단계; 및 상기 패터닝이 완료된 이후 전해도금을 수행하여 상기 비아홀을 충진함과 동시에 회로패턴을 형성하는 단계를 포함하고, 상기 전해 도금은 상기 전기도금 조성물로 이루어지는 것인 기판의 회로패턴 형성 방법을 제공한다.The present invention also includes preparing a substrate in which a metal substrate and an insulating substrate are combined; Bonding metal foil to the insulating substrate; Forming one or more via holes penetrating the insulating substrate and the metal foil; forming a seed part on the inner wall of the via hole; Placing a dry film on the metal foil and patterning the disposed dry film; And performing electroplating after the patterning is completed to fill the via hole and form a circuit pattern at the same time, wherein the electrolytic plating is made of the electroplating composition.

본 발명에 의한 도금용 첨가제는 회로패턴 형성 및 바아홀의 충진을 동시에 실시할 수 있어 기존의 두 단계로 나뉘어진 공정을 하나로 통합할 수 있다.The additive for plating according to the present invention can form a circuit pattern and fill a bar hole at the same time, allowing the existing two-step process to be integrated into one.

또한 본 발명에 의한 도금용 첨가제는 해턴 희소성 차이로 인한 도금막 두께편차가 기존의 공정 대비 20% 감소될 수 있으며 이에 따라 10㎛이하크기를 가지는 미세 회로패턴의 형성에 사용될 수 있다.In addition, the plating additive according to the present invention can reduce the plating film thickness deviation by 20% compared to the existing process due to the difference in hatton rarity, and thus can be used to form fine circuit patterns with a size of 10㎛ or less.

또한 본 발명에 의한 도금용 첨가제는 광범위한 전류밀도(1.0~2.0A/dm2)에서 균일한 성능을 보여줄 수 있으므로, 높은 황산 농도 및 고전류조건에서 도금이 가능하며, 이에 따라 도금공정은 빠른 시간내에 완료할 수 있다.In addition, the additive for plating according to the present invention can show uniform performance over a wide range of current densities (1.0 to 2.0 A/dm 2 ), so plating is possible under high sulfuric acid concentration and high current conditions, and thus the plating process can be completed in a short time. It can be completed.

도 1은 본 발명의 일 실시예에 따른 기판의 회로패턴 형성공정을 나타낸 흐름도이다.
도 2는 본 발명의 일 실시예에 의한 금속박의 표면에 형성되는 돌기의 측면을 도식화한 것이다.
도 3은 본 발명의 일 실시예에 의한 금속박 표면에 형성되는 돌기를 도식화한 것이다.
도 4는 본 발명의 일 실시예에 의한 SAP공정과 mSAP공정 사이의 회로형성 차이를 나타낸 것이다.
도 5는 본 발명의 일 실시예에 의한 양호한 패턴 도금과 불량한 패턴도금 사이의 차이를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 의한 첨가제 제조방법을 간략히 나타낸 것이다.
도 7은 본 발명의 일 실시예에 의한 패턴 단면을 이용한 직각도 측정방법 및 직각도의 차이에 의한 패턴의 단면 형상의 차이를 나타낸 것이다.
도 8은 본 발명의 일 실시예에 의한 비아홀 충진 이후 단면을 관찰한 사진이다.
도 9는 본 발명의 일 실시예에 의한 비아홀 충진 이후 단면을 관찰한 사진이다.
도 10은 본 발명의 일 실시예에 의한 회로패턴 형성이후 단면을 각각 나타낸 사진이다.
도 11은 본 발명의 일 실시예에 의한 회로패턴 형성이후 단면을 각각 나타낸 사진이다.
1 is a flowchart showing a circuit pattern forming process for a substrate according to an embodiment of the present invention.
Figure 2 is a schematic diagram of the side surface of a protrusion formed on the surface of a metal foil according to an embodiment of the present invention.
Figure 3 is a schematic diagram of protrusions formed on the surface of a metal foil according to an embodiment of the present invention.
Figure 4 shows the difference in circuit formation between the SAP process and the mSAP process according to an embodiment of the present invention.
Figure 5 shows the difference between good and poor pattern plating according to an embodiment of the present invention.
Figure 6 briefly shows an additive manufacturing method according to an embodiment of the present invention.
Figure 7 shows a method for measuring perpendicularity using a pattern cross-section according to an embodiment of the present invention and the difference in cross-sectional shape of the pattern due to a difference in perpendicularity.
Figure 8 is a photograph of a cross-section observed after filling a via hole according to an embodiment of the present invention.
Figure 9 is a photograph showing a cross section after filling a via hole according to an embodiment of the present invention.
Figure 10 is a photograph showing a cross section after forming a circuit pattern according to an embodiment of the present invention.
Figure 11 is a photograph showing a cross section after forming a circuit pattern according to an embodiment of the present invention.

이하에서는 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐리게 할 수 있다고 판단되는 경우 그 상세한 설명을 생략하기로 한다. 명세서 전체에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, “포함하다” 또는 “가지다”등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.Hereinafter, preferred embodiments of the present invention will be described in detail. In describing the present invention, if it is determined that a detailed description of related known technologies may obscure the gist of the present invention, the detailed description will be omitted. Throughout the specification, singular expressions should be understood to include plural expressions, unless the context clearly indicates otherwise, and terms such as “comprise” or “have” refer to the features, numbers, steps, operations, or components being described. , it is intended to specify the existence of a part or a combination thereof, but should be understood as not excluding in advance the possibility of the existence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof. . In addition, when performing a method or manufacturing method, each process forming the method may occur differently from the specified order unless a specific order is clearly stated in the context. That is, each process may occur in the same order as specified, may be performed substantially simultaneously, or may be performed in the opposite order.

본 명세서에 개시된 기술은 여기서 설명되는 구현예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 여기서 소개되는 구현예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 기술의 기술적 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 또한, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명의 사상을 다양한 다른 형태로 구현할 수 있을 것이다. 그리고 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.The technology disclosed in this specification is not limited to the implementation examples described herein and may be embodied in other forms. However, the implementation examples introduced here are provided to ensure that the disclosed content is thorough and complete and that the technical idea of the present technology can be sufficiently conveyed to those skilled in the art. In order to clearly express the components of each device in the drawing, the sizes of the components, such as width and thickness, are shown somewhat enlarged. When describing the drawing as a whole, it is described from the observer's point of view, and when an element is mentioned as being located above another element, this means that the element may be located directly above another element or that additional elements may be interposed between those elements. Includes. Additionally, those skilled in the art will be able to implement the idea of the present invention in various other forms without departing from the technical idea of the present invention. In addition, the same symbols in a plurality of drawings refer to substantially the same elements.

본 명세서에서, '및/또는' 이라는 용어는 복수의 기재된 항목들의 조합 또는 복수의 기재된 항목들 중의 어느 항목을 포함한다. 본 명세서에서, 'A 또는 B'는, 'A', 'B', 또는 'A와 B 모두'를 포함할 수 있다.As used herein, the term 'and/or' includes a combination of a plurality of listed items or any of a plurality of listed items. In this specification, 'A or B' may include 'A', 'B', or 'both A and B'.

본 발명은 하기의 화학식 1 표시되는 구조단위를 포함하는 도금용 첨가제에 관한 것이다.The present invention relates to an additive for plating containing a structural unit represented by the following formula (1).

[화학식 1][Formula 1]

(상기 화학식 1에서, 상기 R1 및 R2는 각각 독립적으로, 수소, 치환 또는 비치환된 C1~C10의 알킬기, 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C6 내지 C20의 아릴기, 치환 또는 비치환된 C2 내지 C20의 헤테로아릴기, 치환 또는 비치환된 C6 내지 C20의 아릴렌기 및 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기로 이루어진 군에서 선택되며, 상기 A1 및 A2는 각각 독립적으로 치환 또는 비치환된 C1~C10의 알킬기, 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C1 내지 C10의 알켄기, 치환 또는 비치환된 C1 내지 C10의 헤테로알켄기, 치환 또는 비치환된 C1~C10의 알카일기, 치환 또는 비치환된 C1~C10의 헤테로알카일기, 치환 또는 비치환된 C6 내지 C20의 아릴렌기, 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기, 치환 또는 비치환된 C3 내지 C20의 시클로알킬기, 치환 또는 비치환된 C1 내지 C20의 헤테로시클로알킬기 및 치환 또는 비치환된 이미다졸기의 군에서 선택되고, 상기 x:y는 1:1~10:1 이며, n은 1 내지 10의 정수)(In Formula 1, R 1 and R 2 are each independently hydrogen, a substituted or unsubstituted C 1 to C 10 alkyl group, a substituted or unsubstituted C 1 to C 10 heteroalkyl group, or a substituted or unsubstituted C 1 to C 10 heteroalkyl group. a C 6 to C 20 aryl group, a substituted or unsubstituted C 2 to C 20 heteroaryl group, a substituted or unsubstituted C 6 to C 20 arylene group, and a substituted or unsubstituted C 6 to C 20 It is selected from the group consisting of heteroarylene groups, wherein A 1 and A 2 are each independently a substituted or unsubstituted C 1 to C 10 alkyl group, a substituted or unsubstituted C 1 to C 10 heteroalkyl group, substituted or unsubstituted. Substituted C 1 to C 10 alkene group, substituted or unsubstituted C 1 to C 10 heteroalkene group, substituted or unsubstituted C 1 to C 10 alkyl group, substituted or unsubstituted C 1 to C 10 heteroalkyl group, substituted or unsubstituted C 6 to C 20 arylene group, substituted or unsubstituted C 6 to C 20 heteroarylene group, substituted or unsubstituted C 3 to C 20 cycloalkyl group, substituted or selected from the group of unsubstituted C 1 to C 20 heterocycloalkyl groups and substituted or unsubstituted imidazole groups, where x:y is 1:1 to 10:1, and n is an integer of 1 to 10)

본 발명에서 용어 "알킬" 또는 “알킬기”는 그 자체로 또는 또다른 치환체의 일부로서 달리 설명하지 않으면 직쇄 또는 분지쇄, 또는 환식 탄화수소 라디칼, 또는 이들의 조합물을 의미하고, 이는 완전 포화되거나, 일부 또는 전부 불포화일 수 있고, 지정된 수의 탄소 원자를 갖는 (예를 들어, C1-C10은 1 내지 10개 탄소를 의미한다) 2가 및 다가 라디칼을 포함할 수 있다. 포화 탄화수소 라디칼의 예는 메틸, 에틸, n-프로필, 이소프로필, n-부틸, t-부틸, 이소부틸, sec-부틸, 시클로헥실, (시클로헥실)메틸, 시클로프로필메틸, 예를 들어, n-펜틸, n-헥실, n-헵틸, n-옥틸 등의 동족체 및 이성질체 등과 같은 기를 포함하고 이로 제한되지 않는다. 불포화 알킬기는 하나 이상의 이중 결합 또는 삼중 결합을 갖는 것이다. 불포화 알킬기의 예는 비닐, 2-프로페닐, 크로틸, 2-이소펜테닐, 2-(부타디에닐), 2,4-펜타디에닐, 3-(1,4-펜타디에닐), 에티닐, 1- 및 3-프로피닐, 3-부티닐, 및 고급 동족체 및 이성질체를 포함하고 이로 제한되지 않는다.As used herein, the term “alkyl” or “alkyl group”, by itself or as part of another substituent, unless otherwise specified, means a straight-chain or branched-chain, or cyclic hydrocarbon radical, or a combination thereof, which is fully saturated, or It may be partially or fully unsaturated and may contain divalent and multivalent radicals having a specified number of carbon atoms (e.g., C1-C10 means 1 to 10 carbons). Examples of saturated hydrocarbon radicals are methyl, ethyl, n-propyl, isopropyl, n-butyl, t-butyl, isobutyl, sec-butyl, cyclohexyl, (cyclohexyl)methyl, cyclopropylmethyl, for example n -Includes but is not limited to groups such as homologues and isomers such as pentyl, n-hexyl, n-heptyl, and n-octyl. An unsaturated alkyl group is one that has one or more double or triple bonds. Examples of unsaturated alkyl groups are vinyl, 2-propenyl, crotyl, 2-isopentenyl, 2-(butadienyl), 2,4-pentadienyl, 3-(1,4-pentadienyl), Includes, but is not limited to, thynyl, 1- and 3-propynyl, 3-butynyl, and higher homologs and isomers.

본 발명에서 용어 "헤테로알킬" 또는 “헤테로알킬기”는 그 자체로 또는 또다른 용어와 조합하여 달리 설명하지 않으면, 언급된 수의 탄소 원자 및 O, N, Si 및 S로 이루어지는 군 중에서 선택된 하나 이상의 헤테로원자로 이루어지는 안정한 직쇄 또는 분지쇄, 또는 환식 탄화수소 라디칼, 또는 이들의 조합물을 의미하고, 여기서 질소 및 황 원자는 임의로 산화될 수 있고, 질소 헤테로원자는 임의로 4급화될 수 있다. 헤테로원자(들) O, N 및 S 및 Si는 헤테로알킬기의 임의의 내부 위치에 또는 알킬기가 분자의 나머지에 부착되는 위치에 놓일 수 있다. 그 예는 -CH2-CH2-O-CH3, -CH2-CH2-NH-CH3, -CH2-CH2-N(CH3)-CH3, -CH2-S=CH2-CH3, -CH2-CH2-S(O)-CH3, -CH2-CH2-S(O)2-CH3, -CH=CH-O-CH3, -Si(CH3)3, -CH2-CH=N-OCH3, 및 -CH=CH-N(CH3)-CH3을 포함하고 이로 제한되지 않는다. 예를 들어, -CH2-NH-OCH3 및 -CH2-OSi(CH3)3과 같이, 2개 이하의 헤테로원자는 연속될 수 있다.In the present invention, the term "heteroalkyl" or "heteroalkyl group" by itself or in combination with another term, unless otherwise specified, refers to the mentioned number of carbon atoms and one or more selected from the group consisting of O, N, Si and S. refers to a stable straight or branched chain consisting of heteroatoms, or cyclic hydrocarbon radicals, or combinations thereof, wherein the nitrogen and sulfur atoms may be optionally oxidized and the nitrogen heteroatoms may be optionally quaternized. The heteroatom(s) O, N and S and Si may be placed at any internal position of the heteroalkyl group or at the position at which the alkyl group is attached to the remainder of the molecule. Examples include -CH2-CH2-O-CH3, -CH2-CH2-NH-CH3, -CH2-CH2-N(CH3)-CH3, -CH2-S=CH2-CH3, -CH2-CH2-S(O )-CH3, -CH2-CH2-S(O)2-CH3, -CH=CH-O-CH3, -Si(CH3)3, -CH2-CH=N-OCH3, and -CH=CH-N( CH3)-CH3. Up to two heteroatoms may be consecutive, for example -CH2-NH-OCH3 and -CH2-OSi(CH3)3.

본 발명에서 용어 "아릴" 또는 “아릴기”는 달리 설명하지 않으면, 함께 융합되거나 공유 연결되는 단일 고리 또는 다중 고리 (바람직하게는 1 내지 3 고리)일 수 있는 다가불포화의 방향족 치환체를 의미한다. 또한 용어 "헤테로아릴"은 N, O, 및 S로 이루어지는 군 중에서 선택되는 1 내지 4개의 헤테로원자를 함유하는 아릴기 (또는 고리)를 나타내고, 여기서 질소 및 황 원자는 임의로 산화되고, 질소 원자(들)은 임의로 4급화된다. 헤테로아릴기는 헤테로원자를 통해 분자의 나머지에 부착될 수 있다. 아릴 및 헤테로아릴기의 비-제한적인 예는 페닐, 벤질, 1-나프틸, 2-나프틸, 4-비페닐, 1-피롤릴, 2-피롤릴, 3-피롤릴, 3-피라졸릴, 2-이미다졸릴, 4-이미다졸릴, 피라지닐, 2-옥사졸릴, 4-옥사졸릴, 2-페닐-4-옥사졸릴, 5-옥사졸릴, 3-이속사졸릴, 4-이속사졸릴, 5-이속사졸릴, 2-티아졸릴, 4-티아졸릴, 5-티아졸릴, 2-푸릴, 3-푸릴, 2-티에닐, 3-티에닐, 2-피리딜, 3-피리딜, 4-피리딜, 2-피리미딜, 4-피리미딜, 5-벤조티아졸릴, 푸리닐, 2-벤즈이미다졸릴, 5-인돌릴, 1-이소퀴놀릴, 5-이소퀴놀릴, 2-퀴녹살리닐, 5-퀴녹살리닐, 3-퀴놀릴 및 6-퀴놀릴을 포함하지만 이에 제한되는 것은 아니다. 각각의 상기 언급한 아릴 및 헤테로아릴 고리계에 대한 치환체는 아래 설명되는 허용되는 치환체의 군 중에서 선택된다.In the present invention, unless otherwise specified, the term “aryl” or “aryl group” refers to a polyunsaturated aromatic substituent that may be a single ring or multiple rings (preferably 1 to 3 rings) fused or covalently linked together. The term "heteroaryl" also refers to an aryl group (or ring) containing 1 to 4 heteroatoms selected from the group consisting of N, O, and S, where the nitrogen and sulfur atoms are optionally oxidized and the nitrogen atom ( ) are arbitrarily quaternized. Heteroaryl groups can be attached to the rest of the molecule through heteroatoms. Non-limiting examples of aryl and heteroaryl groups include phenyl, benzyl, 1-naphthyl, 2-naphthyl, 4-biphenyl, 1-pyrrolyl, 2-pyrrolyl, 3-pyrrolyl, 3-pyrazolyl. , 2-imidazolyl, 4-imidazolyl, pyrazinyl, 2-oxazolyl, 4-oxazolyl, 2-phenyl-4-oxazolyl, 5-oxazolyl, 3-isoxazolyl, 4-isoxa Zolyl, 5-isoxazolyl, 2-thiazolyl, 4-thiazolyl, 5-thiazolyl, 2-furyl, 3-furyl, 2-thienyl, 3-thienyl, 2-pyridyl, 3-pyridyl , 4-pyridyl, 2-pyrimidyl, 4-pyrimidyl, 5-benzothiazolyl, purinyl, 2-benzimidazolyl, 5-indolyl, 1-isoquinolyl, 5-isoquinolyl, 2 -Includes, but is not limited to, quinoxalinyl, 5-quinoxalinyl, 3-quinolyl, and 6-quinolyl. Substituents for each of the above-mentioned aryl and heteroaryl ring systems are selected from the group of acceptable substituents described below.

본 발명에서 용어 “아렐렌”은 달리 설명하지 않으면, 함께 융합되거나 공유 연결되는 단일 고리 또는 다중 고리 (바람직하게는 1 내지 3 고리)일 수 있는 다가불포화의 방향족 치환체를 의미한다. 상기 아릴의 경우 일반적으로 방향족 탄화수소에 1개의 수소원자를 제거하여 형성되며, 상기 제거된 수소원자의 자리가 결합부로 작용하지만, 아릴렌의 경우 2개의 수소원자가 제거되어 2개의 결합부가 존재하는 화합물을 의미한다. 또한 용어 "헤테로아릴렌"은 N, O, 및 S로 이루어지는 군 중에서 선택되는 1 내지 4개의 헤테로원자를 함유하는 아릴렌기 (또는 고리)를 나타내고, 여기서 질소 및 황 원자는 임의로 산화되고, 질소 원자(들)은 임의로 4급화된다. 헤테로아릴렌기는 헤테로원자를 통해 분자의 나머지에 부착될 수 있다.In the present invention, unless otherwise specified, the term “arelene” refers to a polyunsaturated aromatic substituent that may be a single ring or multiple rings (preferably 1 to 3 rings) fused or covalently linked together. In the case of aryl, it is generally formed by removing one hydrogen atom from an aromatic hydrocarbon, and the site of the removed hydrogen atom acts as a bonding site, but in the case of arylene, two hydrogen atoms are removed to form a compound in which two bonding sites exist. it means. The term "heteroarylene" also refers to an arylene group (or ring) containing 1 to 4 heteroatoms selected from the group consisting of N, O, and S, where the nitrogen and sulfur atoms are optionally oxidized, and the nitrogen atom (s) are arbitrarily quaternized. Heteroarylene groups can be attached to the rest of the molecule through heteroatoms.

본 발명에서 용어 “알켄” 또는 ”알켄기”는 이중결합을 가지는 불포화알킬기를 의미하는 것으로 상기 알킬기의 탄소-탄소 결합중 하나 또는 그 이상이 이중결합을 가지는 것을 의미한다. 또한 용어 "헤테로알켄"은 N, O, 및 S로 이루어지는 군 중에서 선택되는 1 내지 4개의 헤테로원자를 함유하는 알켄기를 나타내고, 여기서 질소 및 황 원자는 임의로 산화되고, 질소 원자(들)은 임의로 4급화된다. In the present invention, the term “alkene” or “alkene group” refers to an unsaturated alkyl group having a double bond, and one or more of the carbon-carbon bonds of the alkyl group has a double bond. The term "heteroalkene" also refers to an alkene group containing 1 to 4 heteroatoms selected from the group consisting of N, O, and S, wherein the nitrogen and sulfur atoms are optionally oxidized and the nitrogen atom(s) are optionally 4 It becomes urgent.

본 발명에서 용어 “알카일” 또는 “알카일기”는 삼중결합을 가지는 불포화알킬기를 의미하는 것으로 상기 알킬기의 탄소-탄소 결합중 하나 또는 그 이상이 삼중결합을 가지는 것을 의미한다. 또한 용어 "헤테로알카일"은 N, O, 및 S로 이루어지는 군 중에서 선택되는 1 내지 4개의 헤테로원자를 함유하는 알카일기를 나타내고, 여기서 질소 및 황 원자는 임의로 산화되고, 질소 원자(들)은 임의로 4급화된다. In the present invention, the term “alkyl” or “alkyyl group” refers to an unsaturated alkyl group having a triple bond, and one or more of the carbon-carbon bonds of the alkyl group has a triple bond. The term "heteroalkyl" also refers to an alkyl group containing 1 to 4 heteroatoms selected from the group consisting of N, O, and S, wherein the nitrogen and sulfur atoms are optionally oxidized and the nitrogen atom(s) are Arbitrarily graded to level 4.

본 발명에서 용어 “시클로알킬” 또는 “시클로알킬기”는 3개 이상의 탄소가 고리형화합물을 형성하는 것으로 상기 아릴 또는 아릴렌과는 달리 벤젠구조를 가지지 않은 고리형화합물을 의미한다. 또한 용어 "헤테로시클로알킬"은 N, O, 및 S로 이루어지는 군 중에서 선택되는 1 내지 4개의 헤테로원자를 함유하는 시클로알킬기 (또는 고리)를 나타내고, 여기서 질소 및 황 원자는 임의로 산화되고, 질소 원자(들)은 임의로 4급화된다. 헤테로시클로알킬기는 헤테로원자를 통해 분자의 나머지에 부착될 수 있다.In the present invention, the term “cycloalkyl” or “cycloalkyl group” refers to a cyclic compound in which three or more carbons form a cyclic compound and, unlike the aryl or arylene, does not have a benzene structure. The term "heterocycloalkyl" also refers to a cycloalkyl group (or ring) containing 1 to 4 heteroatoms selected from the group consisting of N, O, and S, wherein the nitrogen and sulfur atoms are optionally oxidized and the nitrogen atom (s) is arbitrarily quaternized. Heterocycloalkyl groups can be attached to the rest of the molecule through heteroatoms.

본 발명에서 용어 “이미다졸”은 3개의 탄소 및 2개의 질소원자로 구성되는 5각형 고리구조의 화합물을 의미하는 것으로 일반적으로 제조 및 판매되는 이미다졸과 동일한 구조를 가질 수 있다.In the present invention, the term “imidazole” refers to a compound with a pentagonal ring structure consisting of three carbon and two nitrogen atoms, and may have the same structure as imidazole that is generally manufactured and sold.

구체적으로 도금용 첨가제와 전기도금 조성물에 첨가되는 첨가제(예를 들어, 광택제, 캐리어, 가속화제 등) 간의 상호작용을 고려할 때, 상기 R1, 및 R2는 각각 독립적으로, 수소, C1~C10의 알킬기, C1~C10의 헤테로알킬기 및 C6 내지 C20의 아릴렌기의 군에서 선택될 수 있다.Specifically, when considering the interaction between plating additives and additives added to the electroplating composition (e.g., brightener, carrier, accelerator, etc.), R 1 and R 2 are each independently hydrogen, C 1 ~ It may be selected from the group of C 10 alkyl groups, C 1 to C 10 heteroalkyl groups, and C 6 to C 20 arylene groups.

또한 상기 A1 및 A2는 각각 독립적으로 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기, 치환 또는 비치환된 C1 내지 C20의 헤테로시클로알킬기 및 치환 또는 비치환된 이미다졸기의 군에서 선택되는 것일 수 있다.In addition, A 1 and A 2 are each independently a substituted or unsubstituted C 1 to C 10 heteroalkyl group, a substituted or unsubstituted C 6 to C 20 heteroarylene group, or a substituted or unsubstituted C 1 to C 20 It may be selected from the group of heterocycloalkyl groups and substituted or unsubstituted imidazole groups.

여기서 화학식 1로 표시되는 구조단위로 표시되는 화합물(n=1인 단량체) 또는 구조단위가 복수로 결합된 화합물(n=2 내지 10인 중합체)의 양말단에 각각 결합되는 작용기는 특별히 정의하지 않는 한 수소(H)일 수 있다.Here, the functional groups bonded to both ends of the compound represented by the structural unit represented by Formula 1 (monomer with n = 1) or a compound with multiple structural units (polymer with n = 2 to 10) are not specifically defined. It may be hydrogen (H).

구체적으로 본 발명에 따른 도금용 첨가제는 상기 화학식 1의 구조를 가지는 경우 하기의 화학식 2~8로 표시되는 구조단위로 이루어진 군에서 선택된 구조단위(n=1 내지 10의 정수)를 포함하는 화합물로 구체화될 수 있으나, 이들로 한정되는 것은 아니다.Specifically, the plating additive according to the present invention, when having the structure of Formula 1, is a compound containing a structural unit (n = integer of 1 to 10) selected from the group consisting of structural units represented by the following Formulas 2 to 8. It may be specified, but is not limited to these.

[화학식 2][Formula 2]

[화학식 3][Formula 3]

[화학식 4][Formula 4]

[화학식 5][Formula 5]

[화학식 6][Formula 6]

[화학식 7][Formula 7]

[화학식 8][Formula 8]

한편 본 발명에 따른 도금용 첨가제를 합성하는 방법은 특별히 한정되지 않으나, 합성효율을 높이기 위해 용매 존재 하에 알킬화제(alkylation agent) 화합물과 아민계 화합물을 반응시키는 방법이 적용될 수 있다. 구체적으로 아민계 화합물을 용매에 용해시킨 후 알킬화제 화합물을 첨가 및 반응시키는 과정을 거쳐 본 발명에 따른 도금용 첨가제를 합성할 수 있다. 여기서 알킬화제 화합물은 상기 아민계 화합물과 치환 반응을 하면서, 분자 내 알킬기 또는 알킬렌기를 부여하는 화합물로 정의할 수 있다.Meanwhile, the method of synthesizing the plating additive according to the present invention is not particularly limited, but a method of reacting an alkylation agent compound with an amine-based compound in the presence of a solvent may be applied to increase synthesis efficiency. Specifically, the plating additive according to the present invention can be synthesized by dissolving an amine compound in a solvent and then adding and reacting an alkylating agent compound. Here, the alkylating agent compound can be defined as a compound that imparts an alkyl group or alkylene group within the molecule while undergoing a substitution reaction with the amine-based compound.

상기 알킬화제 화합물은 특별히 한정되지 않으나, 1,2-비스(2-클로로에톡시)에탄(1,2-Bis(2-chloroethoxy)ethane), 1,6-디클로로핵산(1,6-Dichlorohexane), 디클로로-p-자일렌(Dichloro-p-xylene) 및 디클로로-m-자일렌(Dichloro-m-xylene)의 군에서 선택되는 1종 이상일 수 있다.The alkylating agent compound is not particularly limited, but includes 1,2-Bis(2-chloroethoxy)ethane, 1,6-dichlorohexane, It may be one or more types selected from the group of dichloro-p-xylene and dichloro-m-xylene.

상기 아민계 화합물은 특별히 한정되지 않으나, 1,4-비스[(1H-이미다졸-1-일)메틸]벤젠(1,4-Bis[(1H-imidazol-1-yl)methyl]benzene). 이미다졸(Imidazole), 피라진(Pyrazine), 피페라진(Piperazine), 피리다진(Pyridazine), 피리미딘(Pyrimidine), 2-아미노 이미다졸(2-Amino imidazole), 2,2`-바이피리딜(2,4`-Bipyridyl), 2,4`-바이피리딜(2,4`-Bipyridyl), 4,4`-바이피리딜(4,4`-Bipyridyl) 및 벤즈이미다졸(Benzimidazole)의 군에서 선택되는 1종 이상일 수 있다.The amine-based compound is not particularly limited, but includes 1,4-bis[(1H-imidazol-1-yl)methyl]benzene. Imidazole, Pyrazine, Piperazine, Pyridazine, Pyrimidine, 2-Amino imidazole, 2,2`-bipyridyl ( The group of 2,4`-Bipyridyl), 2,4`-Bipyridyl, 4,4`-Bipyridyl and benzimidazole There may be one or more types selected from.

상기 알킬화제 화합물을 용매에 용해시키는 온도는 특별히 한정되지 않으나, 50 내지 250℃일 수 있다. 또한 알킬화제 화합물(R1, 또는 R2)과 아민계 화합물(A1 또는 A2)의 반응비율(a:b)은 특별히 한정되지 않으나, 1:2 내지 6:1의 중량비일 수 있다. 또한 상기 아민계 화합물을 2종 이상(A1, A2)투입하는 경우 상기 아민계 화합물 사이의 몰비(A1:A2)는 1:1~10:1인 것이 바람직하다.The temperature at which the alkylating agent compound is dissolved in the solvent is not particularly limited, but may be 50 to 250°C. Additionally, the reaction ratio (a:b) between the alkylating agent compound (R1 or R2) and the amine compound (A1 or A2) is not particularly limited, but may be a weight ratio of 1:2 to 6:1. In addition, when two or more types of amine compounds (A1 and A2) are added, the molar ratio (A1:A2) between the amine compounds is preferably 1:1 to 10:1.

이 경우 상기 A1은 1,4-비스[(1H-이미다졸-1-일)메틸]벤젠(1,4-Bis[(1H-imidazol-1-yl)methyl]benzene). 이미다졸(Imidazole), 피라진(Pyrazine), 피페라진(Piperazine), 피리다진(Pyridazine), 피리미딘(Pyrimidine)의 군에서 선택되어 사용될 수 있으며, 상기 A2는 2-아미노 이미다졸(2-Amino imidazole), 2,2`-바이피리딜(2,4`-Bipyridyl), 2,4`-바이피리딜(2,4`-Bipyridyl), 4,4`-바이피리딜(4,4`-Bipyridyl) 및 벤즈이미다졸(Benzimidazole)의 군에서 선택되어 사용될 수 있다.In this case, A1 is 1,4-bis[(1H-imidazol-1-yl)methyl]benzene (1,4-Bis[(1H-imidazol-1-yl)methyl]benzene). It can be selected from the group of imidazole, pyrazine, piperazine, pyridazine, and pyrimidine, and A2 is 2-Amino imidazole. ), 2,2`-Bipyridyl (2,4`-Bipyridyl), 2,4`-Bipyridyl (2,4`-Bipyridyl), 4,4`-Bipyridyl (4,4`- Bipyridyl) and benzimidazole (Benzimidazole) can be selected and used.

상기 알킬화제 화합물 및 상기 아민계 화합물을 용해시키기 위해 사용되는 용매는 통상적으로 공지된 용매라면 특별히 한정되지 않으나, 용해성 및 합성 효율 등을 고려하여 수성 용매(물, 정제수, 탈이온수 등) 및 알코올계 용매(에탄올, 메탄올, 에틸렌글리콜 등)로 이루어진 군에서 선택되는 1종 이상이 사용될 수 있다.The solvent used to dissolve the alkylating agent compound and the amine compound is not particularly limited as long as it is a commonly known solvent, but considering solubility and synthesis efficiency, aqueous solvents (water, purified water, deionized water, etc.) and alcohol-based solvents are used. One or more types selected from the group consisting of (ethanol, methanol, ethylene glycol, etc.) may be used.

본 발명은 상기 도금용 첨가제를 포함하는 전기도금 조성물을 제공한다. 구체적으로 본 발명에 따른 전기도금 조성물은 금속 이온 공급원; 상기 도금용 첨가제; 억제제; 및 광택제를 포함한다.The present invention provides an electroplating composition containing the above plating additive. Specifically, the electroplating composition according to the present invention includes a metal ion source; The additive for plating; inhibitor; and brighteners.

본 발명에 따른 전기도금 조성물에 포함되는 도금용 첨가제에 대한 설명은 상기에서 설명한 바와 동일하므로 생략하도록 한다. 이러한 도금용 첨가제의 농도(함유량)는 특별히 한정되지 않으나, 회로패턴의 균일성 및 도금 효율 등을 고려할 때, 3 내지 50 ml/L일 수 있고, 구체적으로는 7.5 내지 20 ml/L일 수 있다.The description of the plating additive included in the electroplating composition according to the present invention is the same as described above and will therefore be omitted. The concentration (content) of this plating additive is not particularly limited, but considering the uniformity of the circuit pattern and plating efficiency, it may be 3 to 50 ml/L, specifically 7.5 to 20 ml/L. .

본 발명에 따른 전기도금 조성물에 포함되는 금속 이온 공급원은 조성물 내에 금속 이온을 공급하는 것으로, 통상적으로 공지된 물질을 사용할 수 있다. 구체적으로 금속 이온 공급원은 구리 이온 공급원일 수 있다. 이러한 금속 이온 공급원의 농도(함유량)는 특별히 한정되지 않으나, 회로패턴의 균일성 및 밀도 등을 고려할 때, 100 내지 400 g/L일 수 있고, 구체적으로는 200 내지 300 g/L일 수 있다.The metal ion source included in the electroplating composition according to the present invention supplies metal ions in the composition, and commonly known materials can be used. Specifically, the metal ion source may be a copper ion source. The concentration (content) of this metal ion source is not particularly limited, but considering the uniformity and density of the circuit pattern, it may be 100 to 400 g/L, and specifically 200 to 300 g/L.

본 발명에 따른 전기도금 조성물에 포함되는 광택제(brightener)는 금속 이온의 환원속도를 증가시켜 도금을 촉진시키는 것으로, 통상적으로 공지된 물질을 사용할 수 있다. 구체적으로 상기 광택제는 이황화물 결합을 가지고 있으며, 1개 이상의 머캅토(Mercapto) 작용기를 포함하는 것이 사용되는 것이 바람직하며, 더욱 상세하게는 비스-(3-설포프로필) 디설파이드(나트륨염)(bis-(3-sulfopropyl)disulfide, sodium salt), 3-머캅토-1-프로판설폰산(나트륨염)(3-mercapto-1-propanesulfonic acid, sodium salt), 3-아미노-1-프로판설폰산(3-Amino-1-propanesulfonic acid), O-에틸-S-(3-설포프로필)디티오카보네이트(나트륨염)(O-Ethyl-S-(3-sulphopropyl) dithiocarbonate, sodium salt), 3-(2-벤즈티아졸일-1-티오)-1-프로판설폰산(나트륨염)(3-(2-Benzthiazoly-1-thio)-1-propanesulfonic acid, sodium salt) 및 N,N-디메틸디티오카르밤산-(3-설포프로필)에스테르(나트륨염)(N,N-Dimethyldithiocarbamic acid-(3-sulfopropyl)ester, sodium salt)으로 이루어진 군에서 선택된 1종 이상일 수 있다. 이러한 광택제의 농도(함유량)는 특별히 한정되지 않으나, 도금 속도 등을 고려할 때, 0.001 내지 1 ml/L일 수 있고, 구체적으로는 0.005 내지 0.01 ml/L일 수 있다. 상기 범위 미만의 광택제를 함유하는 경우 광택제의 효과를 기대하기 어려우며, 상기 범위를 초과하는 경우 도금의 성장이 과도하게 촉진되어 비아홀 내부에 보이드가 발생할 수 있다.The brightener included in the electroplating composition according to the present invention promotes plating by increasing the reduction rate of metal ions, and commonly known materials can be used. Specifically, the brightener has a disulfide bond and is preferably used as one containing at least one mercapto functional group, and more specifically, bis-(3-sulfopropyl) disulfide (sodium salt) (bis). -(3-sulfopropyl)disulfide, sodium salt), 3-mercapto-1-propanesulfonic acid (sodium salt), 3-amino-1-propanesulfonic acid ( 3-Amino-1-propanesulfonic acid), O-Ethyl-S-(3-sulphopropyl) dithiocarbonate, sodium salt), 3-( 2-Benzthiazoly-1-thio)-1-propanesulfonic acid (3-(2-Benzthiazoly-1-thio)-1-propanesulfonic acid, sodium salt) and N,N-dimethyldithiocar It may be one or more types selected from the group consisting of bamateric acid-(3-sulfopropyl)ester (sodium salt) (N,N-Dimethyldithiocarbamic acid-(3-sulfopropyl)ester, sodium salt). The concentration (content) of this brightener is not particularly limited, but considering the plating speed, etc., it may be 0.001 to 1 ml/L, specifically 0.005 to 0.01 ml/L. If the brightener is contained below the above range, it is difficult to expect the effect of the brightener, and if it exceeds the above range, the growth of plating may be excessively promoted and voids may occur inside the via hole.

본 발명에 따른 전기도금 조성물에 포함되는 억제제는 회로패턴의 표면 평탄도를 높이기 위한 것으로, 통상적으로 공지된 물질이 사용될 수 있다. 이러한 억제제는 구체적으로 알콕시레이트 알코올계 중합체가 사용될 수 있으며, 프로필렌 옥사이드와 에틸렌 옥사이드가 중량비로 0.4:5~5:0.4의 비율로 혼합된 중합체가 사용될 수 있다. 또한 상기 중합체를 사용하는 경우 상기 중합체의 분자량은 3,000~10,000g/mol일 수 있으며 바람직하게는 2000~5000g/mol일 수 있다. 상기 분자량 내에서는 정상적인 도금 및 비아홀 충진 성능을 보일 수 있지만 상기 범위를 벗어나는 경우 표면의 평활도가 떨어져 얼룩이 발생하여나 딤플의 깊이가 깊어질 수 있다. 상기 억제제의 농도(함유량)는 특별히 한정되지 않으나, 회로패턴의 균일성 및 도금 효율 등을 고려할 때, 0.1 내지 10 ml/L일 수 있고, 구체적으로는 0.02 내지 0.45 ml/L일 수 있다. 상기 범위 미만의 억제제를 포함하는 경우 억제제의 효과를 기대하기 어려우며, 상기 범위를 초과하여 포함되는 경우 표면에 얼룩이 발생할 수 있다.The inhibitor included in the electroplating composition according to the present invention is to increase the surface flatness of the circuit pattern, and commonly known materials can be used. As such an inhibitor, an alkoxylate alcohol-based polymer may be used, and a polymer in which propylene oxide and ethylene oxide are mixed in a weight ratio of 0.4:5 to 5:0.4 may be used. Additionally, when using the polymer, the molecular weight of the polymer may be 3,000 to 10,000 g/mol, preferably 2000 to 5000 g/mol. Within the above molecular weight, normal plating and via hole filling performance may be achieved, but if it is outside the above range, the smoothness of the surface may decrease, causing stains or deepening of dimples. The concentration (content) of the inhibitor is not particularly limited, but considering the uniformity of the circuit pattern and plating efficiency, it may be 0.1 to 10 ml/L, specifically 0.02 to 0.45 ml/L. If the inhibitor is contained below the above range, it is difficult to expect the effect of the inhibitor, and if it is contained above the above range, stains may occur on the surface.

본 발명은 상기 전기도금 조성물로 기판의 비아홀을 충진함과 동시에 회로패턴을 형성하는 방법을 제공한다. 구체적으로 금속 기재와 절연 기재가 결합된 기판을 준비하는 단계; 금속박을 상기 절연 기재 상에 결합시키는 단계; 상기 절연 기재와 상기 금속박을 관통하는 하나 이상의 비아홀을 형성하는 단계; 상기 비아홀의 내벽에 씨드부(seed part)를 형성하는 단계; 상기 금속박 상에 드라이 필름을 배치하고, 배치한 드라이 필름을 패터닝하는 단계; 및 상기 패터닝이 완료된 이후 전해도금을 수행하여 상기 비아홀을 충진함과 동시에 회로패턴을 형성하는 단계를 포함하고, 상기 전해 도금은 상기 전기도금 조성물로 이루어지는 것인 기판의 회로패턴 형성 방법을 제공한다(도 1 참조).The present invention provides a method of filling via holes in a substrate with the electroplating composition and simultaneously forming a circuit pattern. Specifically, preparing a substrate in which a metal substrate and an insulating substrate are combined; Bonding metal foil to the insulating substrate; Forming one or more via holes penetrating the insulating substrate and the metal foil; forming a seed part on the inner wall of the via hole; Placing a dry film on the metal foil and patterning the disposed dry film; And performing electroplating after the patterning is completed to fill the via hole and form a circuit pattern at the same time, wherein the electrolytic plating is made of the electroplating composition. see Figure 1).

상기 금속 기재는 기판의 방열 성능 확보와 다층 회로패턴 간의 전기적 연결을 위한 것으로, 통상적으로 공지된 금속 성분을 포함할 수 있다. 구체적으로 금속 기재는 구리(Cu) 및 티타늄(Ti)으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. The metal substrate is used to ensure heat dissipation performance of the substrate and electrical connection between multilayer circuit patterns, and may include commonly known metal components. Specifically, the metal substrate may include one or more types selected from the group consisting of copper (Cu) and titanium (Ti).

또한 상기 절연 기재는 기판의 절연 성능을 확보하기 위한 것으로, 통상적으로 공지된 소재로 이루어질 수 있다. 구체적으로 절연 기재는 에폭시 수지, 폴리이미드 수지 등과 같은 절연 수지가 탄소 섬유, 유리 섬유 등과 같은 섬유 기재에 함침된 프리프레그일 수 있다.Additionally, the insulating base is used to ensure the insulating performance of the substrate, and may be made of commonly known materials. Specifically, the insulating substrate may be a prepreg in which an insulating resin such as epoxy resin, polyimide resin, etc. is impregnated into a fiber substrate such as carbon fiber, glass fiber, etc.

상기 금속박을 상기 절연 기재 상에 결합시키는 단계는 절연기재의 상부에 금속박을 결합시켜 후술할 도금이 수행될 수 있도록 하는 단계이다. 기존 회로패턴 형성방법의 경우 금속박 대신 무전해도금을 사용하고 있지만, 도금의 균일성이 떨어질 수 있으며, 더욱 얇은 두께의 금속층을 형성하기 위하여 본 발명의 경우 상기와 같이 금속박을 사용하는 것이 바람직하다.The step of bonding the metal foil to the insulating substrate is a step of bonding the metal foil to the top of the insulating substrate so that plating, which will be described later, can be performed. In the case of the existing circuit pattern forming method, electroless plating is used instead of metal foil, but the uniformity of plating may be poor, and in the case of the present invention, it is preferable to use metal foil as described above in order to form a thinner metal layer.

상기 금속박을 절연 기재 상에 결합시키는 방법은 특별히 한정되지 않으나, 기존에 사용되는 금속박 부착방법을 사용할 수 있다. 이를 구체적으로 살펴보면 상기 금속박의 부착(Lamination) 조건은 1차 부착시 온도 100℃, 압력 5kg/㎡의 조건에서 60초, 2차 부착시 온도 100℃, 압력 5kg/㎡의 조건에서 60초간 가압한 다음, 가압이후 130℃에서 30분 및 165℃에서 30분간 경화를 진행할 수 있다.The method of bonding the metal foil to the insulating substrate is not particularly limited, but existing metal foil attachment methods can be used. Looking at this in detail, the conditions for lamination of the metal foil are: for the first attachment, pressurizing for 60 seconds at a temperature of 100℃ and a pressure of 5kg/m2, and for second attachment, pressing for 60 seconds at a temperature of 100℃ and a pressure of 5kg/m2. Next, after pressurization, curing can be carried out at 130°C for 30 minutes and at 165°C for 30 minutes.

상기 금속박은 상부가 평평한 돌기를 하나 이상, 즉, 복수로 포함하고 있어 특이한 표면 특성(구조)을 가질 수 있다. 구체적으로, 상기 금속박은 그 표면 측에 복수의 돌기가 존재하는(형성된) 구조를 가질 수 있다. 상기 돌기는 금속박의 표면에서 수직 상부방향으로 돌출된 금속 결정 입자를 의미할 수 있다. 구체적으로 상기 돌기는 돌출부와 평탄부를 포함할 수 있다(도 2 참조).The metal foil may have a unique surface characteristic (structure) because it includes one or more protrusions with flat tops, that is, a plurality of them. Specifically, the metal foil may have a structure in which a plurality of protrusions are present (formed) on the surface side. The protrusions may refer to metal crystal particles protruding vertically upward from the surface of the metal foil. Specifically, the protrusion may include a protrusion and a flat portion (see FIG. 2).

상기 돌기에 포함되는 돌출부는 금속박의 표면에서 돌출되는 부분으로, 원뿔대 형상 또는 다각뿔대 형상을 가질 수 있다. 구체적으로 돌출부는 표면(옆면)이 평면인 원뿔대 형상 또는 표면이 각진(angulate) 다각뿔대 형상을 가지는 것으로, 이로 인해 절연 기재와의 밀착 앵커(anchor) 효과가 증대되어, 금속박이 절연 기재와 높은 밀착력을 갖도록 결합될 수 있다. 보다 구체적으로 돌출부는 다각뿔대 형상 중에서도 오각뿔대 형상, 육각뿔대 형상, 칠각뿔대 형상 및 팔각뿔대 형상으로 이루어진 군에서 선택되는 1종 이상의 형상을 가질 수 있다(도 3 참조).The protrusion included in the protrusion is a part that protrudes from the surface of the metal foil and may have a truncated cone shape or a polygonal pyramid shape. Specifically, the protrusion has the shape of a truncated cone with a flat surface (side) or a polygonal pyramid shape with an angulate surface. This increases the anchor effect of adhesion to the insulating substrate, resulting in high adhesion between the metal foil and the insulating substrate. Can be combined to have. More specifically, the protrusion may have one or more shapes selected from the group consisting of a pentagonal pyramid shape, a hexagonal pyramid shape, a heptagonal pyramid shape, and an octagonal pyramid shape (see FIG. 3).

상기 돌출부에는 표면적 증가로 인해 절연 기재와의 밀착력을 높일 수 있도록 하는 복수의 미세돌기가 형성되어 있을 수 있다. 이러한 미세돌기에 의해 돌출부는 표면조도(Ra)가 0.05 내지 0.3㎛, 구체적으로는 0.08 내지 0.2㎛을 나타낼 수 있다. 여기서 돌출부의 표면조도(Ra)는 평탄부를 제외한 돌출부 옆면의 표면조도(Ra)로 정의될 수 있다.A plurality of fine protrusions may be formed on the protrusion to increase adhesion to the insulating substrate by increasing the surface area. Due to these fine protrusions, the protrusion may have a surface roughness (Ra) of 0.05 to 0.3 ㎛, specifically 0.08 to 0.2 ㎛. Here, the surface roughness (Ra) of the protrusion can be defined as the surface roughness (Ra) of the side of the protrusion excluding the flat part.

한편 상기 돌출부의 밑변 길이(a) 대 돌출부의 높이(b)의 비율(b/a)은 0.4 내지 1.5, 구체적으로는 0.6 내지 1.2일 수 있다. 상기 비율(b/a)이 상기 범위 내임에 따라 금속박과 절연 기재 간의 밀착력을 높일 수 있다.Meanwhile, the ratio (b/a) of the length of the base of the protrusion (a) to the height (b) of the protrusion may be 0.4 to 1.5, specifically 0.6 to 1.2. As the ratio (b/a) is within the above range, the adhesion between the metal foil and the insulating substrate can be increased.

상기 돌기에 포함되는 평탄부는 돌출부 상단에 구비되는 평탄(flat)한 면이다. 상기 평탄부는 원뿔대 형상 또는 다각뿔대 형상을 갖는 돌출부의 윗면을 의미할 수 있다. 구체적으로 평탄부는 원형, 타원형, 또는 다각형 형상을 가질 수 있다. 한편 표면에 미세한 요철이 형성되어 있더라도 미세한 요철이 조밀하게 형성되어 평탄한 면을 이루는 경우도 본 발명의 평탄부 범주에 포함되는 것으로 볼 수 있다.The flat portion included in the protrusion is a flat surface provided at the top of the protrusion. The flat portion may refer to the upper surface of a protrusion having a truncated cone shape or a polygonal pyramid shape. Specifically, the flat portion may have a circular, oval, or polygonal shape. On the other hand, even if fine irregularities are formed on the surface, a case where the fine irregularities are formed densely to form a flat surface can be considered to be included in the scope of the flat part of the present invention.

이러한 돌기에서, 돌출부의 밑변 길이(a) 대 평탄부의 길이(c)의 비율(c/a)은 0.1 내지 0.7, 구체적으로는 0.2 내지 0.6일 수 있다. 상기 비율(c/a)이 상기 범위 내임에 따라 금속박과 절연 기재 간의 밀착력을 높일 수 있다. 상기 평탄부(31a)의 길이(c)는 평탄부(31a)를 이루는 면에서 가장 긴 길이를 의미할 수 있다.In these protrusions, the ratio (c/a) of the length of the base of the protrusion (a) to the length of the flat portion (c) may be 0.1 to 0.7, specifically 0.2 to 0.6. As the ratio (c/a) is within the above range, the adhesion between the metal foil and the insulating substrate can be increased. The length (c) of the flat portion (31a) may refer to the longest length on the surface forming the flat portion (31a).

이와 같은 돌기(31)의 개수는 금속박(30)과 절연 기재(20) 간의 밀착력, 회로패턴 해상도 등을 고려할 때, 금속박(30) 단위 면적(1 ㎛2) 당 25 개 이하, 구체적으로 5 내지 20 개, 보다 구체적으로 7 내지 15 개일 수 있다.Considering the adhesion between the metal foil 30 and the insulating substrate 20, the circuit pattern resolution, etc., the number of such protrusions 31 is 25 or less per unit area (1 ㎛2) of the metal foil 30, specifically 5 to 5. It may be 20 pieces, more specifically 7 to 15 pieces.

상기 돌기(31)를 하나 이상 포함하는 금속박(30)은 무전해 도금에 의해 형성될 수 있다. 구체적으로 본 발명에 따른 금속박(30)은 무전해 도금으로 제조되는 것으로, 무전해 도금 과정에서 금속시드박이 형성된 후 금속시드박 상에 결정 입자의 성장이 계속적으로 일어나 복수의 돌기(31)가 표면에 존재하는 금속박(30)이 제조될 수 있다. 이와 같이 금속박(30)이 무전해 도금으로 제조됨에 따라 본 발명은 전해 도금으로 제조되는 금속박보다 두께가 얇고 표면조도가 낮으며 다공성을 갖는 금속박(30)을 얻을 수 있으며, 이를 기판의 회로패턴 형성 공정에 효율적으로 도입할 수 있다.The metal foil 30 including one or more protrusions 31 may be formed by electroless plating. Specifically, the metal foil 30 according to the present invention is manufactured by electroless plating. After the metal seed foil is formed in the electroless plating process, crystal grains continue to grow on the metal seed foil, and a plurality of protrusions 31 are formed on the surface. The metal foil 30 present in can be manufactured. As the metal foil 30 is manufactured by electroless plating, the present invention can obtain a metal foil 30 that is thinner, has lower surface roughness, and is more porous than the metal foil manufactured by electrolytic plating, and can be used to form a circuit pattern on a substrate. It can be efficiently introduced into the process.

상기 금속박(30)의 제조를 위해 무전해 도금 시 사용되는 무전해 도금액은 특별히 한정되지 않으나, 금속 이온 공급원과 질소 함유 화합물을 포함하는 무전해 도금액일 수 있다.The electroless plating solution used during electroless plating to manufacture the metal foil 30 is not particularly limited, but may be an electroless plating solution containing a metal ion source and a nitrogen-containing compound.

상기 금속 이온 공급원은 구체적으로 황산구리, 염화구리, 질산구리, 수산화구리 및 구리 설파메이트로 이루어진 군에서 선택되는 1종 이상의 구리 이온 공급원일 수 있다. 이러한 금속 이온 공급원의 농도는 0.5 내지 300 g/L, 구체적으로 100 내지 200 g/L일 수 있다.The metal ion source may specifically be one or more copper ion sources selected from the group consisting of copper sulfate, copper chloride, copper nitrate, copper hydroxide, and copper sulfamate. The concentration of this metal ion source may be 0.5 to 300 g/L, specifically 100 to 200 g/L.

상기 질소 함유 화합물은 금속 이온을 확산시켜 금속 이온 공급원에 의해 형성된 금속시드박 표면에 복수의 돌기(31)가 형성되도록 한다. 상기 질소 함유 화합물은 구체적으로 퓨린, 아데닌, 구아닌, 하이포크산틴, 크산틴, 피리다진, 메틸피페리딘, 1,2-디-(2-피리딜)에틸렌, 1,2-디-(피리딜)에틸렌, 2,2'-디피리딜아민, 2,2'-비피리딜, 2,2'-비피리미딘, 6,6'-디메틸-2,2'-디피리딜, 디-2-피릴케톤, N,N,N',N'-테트라에틸렌디아민, 1,8-나프티리딘, 1,6-나프티리딘 및 터피리딘으로 이루어진 군에서 선택되는 1종 이상일 수 있다. 이러한 질소 함유 화합물의 농도는 0.01 내지 10 g/L, 구체적으로 0.05 내지 1 g/L일 수 있다.The nitrogen-containing compound diffuses metal ions so that a plurality of protrusions 31 are formed on the surface of the metal seed foil formed by the metal ion source. The nitrogen-containing compounds specifically include purine, adenine, guanine, hypoxanthine, xanthine, pyridazine, methylpiperidine, 1,2-di-(2-pyridyl)ethylene, 1,2-di-(pyridyl) ) Ethylene, 2,2'-dipyridylamine, 2,2'-bipyridyl, 2,2'-bipyrimidine, 6,6'-dimethyl-2,2'-dipyridyl, di-2 -It may be one or more selected from the group consisting of pyryl ketone, N,N,N',N'-tetraethylenediamine, 1,8-naphthyridine, 1,6-naphthyridine, and terpyridine. The concentration of these nitrogen-containing compounds may be 0.01 to 10 g/L, specifically 0.05 to 1 g/L.

상기 무전해 도금액은 킬레이트제, pH 조절제 및 환원제로 이루어진 군에서 선택되는 1종 이상의 첨가제를 더 포함할 수 있다.The electroless plating solution may further include one or more additives selected from the group consisting of a chelating agent, a pH adjuster, and a reducing agent.

상기 킬레이트제는 구체적으로 타르타르산, 시트르산, 아세트산, 말산, 말론산, 아스코르브산, 옥살산, 락트산, 숙신산, 포타슘소듐타르트레이트, 디포타슘타르트레이트, 히단토인, 1-메틸히단토인, 1,3-디메틸히단토인, 5,5-디메틸히단토인, 니트릴로아세트산, 트리에탄올아민, 에틸렌디아민테트라아세트산, 테트라소듐에틸렌디아민테트라아세테이트, N-하이드록시에틸렌디아민트리아세테이트 및 펜타하이드록시 프로필디에틸렌트리아민으로 이루어진 군에서 선택되는 1종 이상일 수 있다. 이러한 킬레이트제의 농도는 0.5 내지 600 g/L, 구체적으로 300 내지 450 g/L일 수 있다.The chelating agent specifically includes tartaric acid, citric acid, acetic acid, malic acid, malonic acid, ascorbic acid, oxalic acid, lactic acid, succinic acid, potassium sodium tartrate, dipotassium tartrate, hydantoin, 1-methylhydantoin, 1,3-dimethyl. A group consisting of hydantoin, 5,5-dimethylhydantoin, nitriloacetic acid, triethanolamine, ethylenediaminetetraacetic acid, tetrasodium ethylenediaminetetraacetate, N-hydroxyethylenediaminetriacetate and pentahydroxy propyldiethylenetriamine. There may be one or more types selected from. The concentration of this chelating agent may be 0.5 to 600 g/L, specifically 300 to 450 g/L.

상기 pH 조절제는 구체적으로 수산화나트륨, 수산화칼륨 및 수산화리튬으로 이루어진 군에서 선택되는 1종 이상일 수 있다. 이러한 pH 조절제는 무전해 도금액의 pH가 8 이상, 구체적으로 10 내지 14, 더 구체적으로 11 내지 13.5로 조절되도록 무전해 도금액에 포함될 수 있다.The pH adjuster may specifically be one or more selected from the group consisting of sodium hydroxide, potassium hydroxide, and lithium hydroxide. This pH adjuster may be included in the electroless plating solution so that the pH of the electroless plating solution is adjusted to 8 or more, specifically 10 to 14, and more specifically 11 to 13.5.

상기 환원제는 구체적으로 포름알데히드, 소듐하이포포스파이트, 소듐하이드록시메탄설피네이트, 글리옥실산, 수소화붕소염 및 디메틸아민보란으로 이루어진 군에서 선택되는 1종 이상일 수 있다. 이러한 환원제의 농도는 1 내지 20 g/L, 구체적으로 5 내지 20 g/L일 수 있다.The reducing agent may be one or more selected from the group consisting of formaldehyde, sodium hypophosphite, sodium hydroxymethane sulfinate, glyoxylic acid, boron hydride, and dimethylamine borane. The concentration of this reducing agent may be 1 to 20 g/L, specifically 5 to 20 g/L.

상기 무전해 도금액으로 무전해 도금하여 금속박(30)을 제조하는 도금 조건은 금속박(30)의 두께에 따라 적절히 조절될 수 있다. 구체적으로 무전해 도금 온도는 20 내지 60 ℃, 구체적으로 30 내지 40 ℃일 수 있고, 무전해 도금 시간은 2 내지 30 분, 구체적으로 5 내지 20 분일 수 있다.Plating conditions for manufacturing the metal foil 30 by electroless plating with the electroless plating solution can be appropriately adjusted depending on the thickness of the metal foil 30. Specifically, the electroless plating temperature may be 20 to 60°C, specifically 30 to 40°C, and the electroless plating time may be 2 to 30 minutes, specifically 5 to 20 minutes.

이와 같이 무전해 도금으로 제조되는 금속박(30)의 두께는 5 ㎛ 이하, 구체적으로 0.1 내지 1.2 ㎛일 수 있다. 금속박(30)의 두께가 5 ㎛ 이하임에 따라 미세 회로패턴을 형성할 수 있는 대응력(라인/스페이스(L/S) 10 내지 15 ㎛ 제어가능)을 높일 수 있다.The thickness of the metal foil 30 manufactured by electroless plating in this way may be 5 ㎛ or less, specifically 0.1 to 1.2 ㎛. As the thickness of the metal foil 30 is 5 ㎛ or less, the responsiveness for forming a fine circuit pattern (line/space (L/S) controllable from 10 to 15 ㎛) can be increased.

또한 금속박(30)의 표면조도(Rz)는 0.05~1.5㎛, 바람직하게는 0.05~1.0㎛, 더욱 바람직하게는 0.05~0.4㎛일 수 있다. 상기와 같이 금속박 표면의 조도가 상기 절연기재의 표면에 전사되는 것으로 상기 절연기재의 표면적이 늘어나게 되어 밀착력이 확보될 수 있으며, 이러한 밀착력이 확보되지 않는 경우 이후의 공정이 진행되지 않거나 회로의 형성시 들뜸 또는 박리증상이 나타날 수 있다. 아울러 본 발명에 의한 금속박은 기존의 발명에 비하여 표면조도가 낮기 때문에 Skip depth에 의한 전송 손실이 작아 고주파를 사용하는 5G 통신에 더욱 유리하게 작용할 수 있다.Additionally, the surface roughness (Rz) of the metal foil 30 may be 0.05 to 1.5 μm, preferably 0.05 to 1.0 μm, and more preferably 0.05 to 0.4 μm. As described above, the roughness of the surface of the metal foil is transferred to the surface of the insulating base, thereby increasing the surface area of the insulating base and ensuring adhesion. If such adhesion is not secured, the subsequent process does not proceed or when the circuit is formed. Symptoms of lifting or peeling may appear. In addition, since the metal foil according to the present invention has a lower surface roughness compared to the existing invention, the transmission loss due to skip depth is small, so it can be more advantageous for 5G communication using high frequencies.

이러한 금속박(30)을 이루는 성분은 특별히 한정되지 않으나, 구체적으로 구리, 은, 금, 니켈 및 알루미늄으로 이루어진 군에서 선택되는 1종 이상일 수 있다.The components constituting the metal foil 30 are not particularly limited, but may specifically be one or more selected from the group consisting of copper, silver, gold, nickel, and aluminum.

한편 상기 금속박(30)과 절연 기재(20)의 결합 시 금속박(30)에 존재하는 복수의 돌기(31)가 절연 기재(20)와 대면하도록 금속박(30)을 절연 기재(20) 상에 배치한 후 금속박(30)과 절연 기재(20)가 결합될 수 있다. 즉, 복수의 돌기(31)가 존재하는 금속박(30) 면이 절연 기재(20)와 결합되도록 하는 것으로, 이에 따라 금속박(30)과 절연 기재(20) 간의 강한 밀착력을 확보할 수 있다.Meanwhile, when the metal foil 30 and the insulating substrate 20 are combined, the metal foil 30 is placed on the insulating substrate 20 so that the plurality of protrusions 31 present on the metal foil 30 face the insulating substrate 20. After this, the metal foil 30 and the insulating substrate 20 can be combined. That is, the surface of the metal foil 30 where the plurality of protrusions 31 are present is coupled to the insulating base 20, thereby ensuring strong adhesion between the metal foil 30 and the insulating base 20.

한편 상기 금속박의 표면에 형성된 복수의 돌기는 상기 절연 기재의 표면과 결합되어 상기 금속박의 표면조도를 상기 절연기재에 전사할 수 있다. 위에서 살펴본 바와 같이 금속박의 부탁을 위해서 상기 금속박을 일정한 압력으로 가압할 수 있으며, 이 과정에서 상기 금속박 표면의 표면조도가 상기 절연기재의 표면에 전사될 수 있다. Meanwhile, a plurality of protrusions formed on the surface of the metal foil can be combined with the surface of the insulating substrate to transfer the surface roughness of the metal foil to the insulating substrate. As seen above, in order to attach the metal foil, the metal foil can be pressed with a certain pressure, and in this process, the surface roughness of the surface of the metal foil can be transferred to the surface of the insulating base material.

구체적으로 이 과정을 통하여 상기 절연 기재의 표면은 상기 금속박과 동일한 표면조도가 형성될 수 있으며, 2~100개/㎛2의 공극이 형성되며, 구체적으로는 5~20개/㎛2, 보다 구체적으로는 7~15개/㎛2의 공극이 형성될 수 있다. 이 공극을 통하여 상기 절연기재의 밀착력이 강해질 수 있다.Specifically, through this process, the surface of the insulating substrate can have the same surface roughness as the metal foil, and 2 to 100 pores/㎛2 are formed, specifically 5 to 20 pores/㎛2, and more specifically, 5 to 20 pores/㎛2. With this, 7 to 15 pores/㎛2 can be formed. Through this gap, the adhesion of the insulating material can be strengthened.

아울러 상기 공극의 형성은 위에 나타난 바와 같이 금속박을 직접 부착하여 기판의 표면에 공극을 형성할 수도 있지만, 상기 금속박의 표면에 프라이머를 부착한 다음, 이 프라이머와 결합된 금속박을 상기 기판의 표면에 부착하고 금속박을 제거하여 조도를 형성하는 것도 가능하다. 즉 상기 프라이머를 사용하는 공정에서는 상기 금속박에 부착된 프라이머가 상기 기판의 표면에서 조도를 형성할 수 있다. 이러한 프라이머의 사용은 기판의 표면에 금속박을 이용하여 조도를 형성할 수 없는 경우 사용될 수 있으며, 상기 프라이머의 재질은 상기 기판의 표면에 부착될 수 있으면서 상기 금속박의 조도가 전사될 수 있는 물질이면 제한없이 사용될 수 있다. 다만 후술할 공정을 위하여 고분자 레진을 사용하는 것이 더욱 바람직하다(도 8 참조).In addition, the formation of the voids can be done by directly attaching the metal foil to form the voids on the surface of the substrate as shown above. However, a primer is attached to the surface of the metal foil, and then the metal foil combined with this primer is attached to the surface of the substrate. It is also possible to create roughness by removing the metal foil. That is, in the process using the primer, the primer attached to the metal foil can form roughness on the surface of the substrate. The use of such a primer can be used when roughness cannot be formed on the surface of the substrate using metal foil, and the material of the primer is limited as long as it can be attached to the surface of the substrate and the roughness of the metal foil can be transferred. Can be used without. However, for the process to be described later, it is more preferable to use polymer resin (see Figure 8).

또한 본 발명은 세미 에디티브법(Semi additive process, SAP), 또는 모디파이드 세미 에디티브법(Modified semi additive process, mSAP) 등과 같은 회로패턴 형성 공정을 통해 기판에 회로패턴을 형성함에 있어, 기판에 관통홀을 형성한 후 무전해 도금 또는 스퍼터링을 통해 기판의 표면과 관통홀 내부에 전해도금을 위한 씨드층을 형성하던 종래기술과 달리, 관통홀 형성 전인 기판에 특이한 표면 특성을 갖는 금속박을 결합시키는 과정을 거치는 것이 특징으로, 이에 대해 도면을 참조하여 구체적으로 설명하면 다음과 같다(도 4 참조).In addition, the present invention relates to forming a circuit pattern on a substrate through a circuit pattern formation process such as a semi additive process (SAP) or a modified semi additive process (mSAP). Unlike the prior art, which forms a seed layer for electroplating on the surface of the substrate and inside the through hole through electroless plating or sputtering after forming the through hole, this method combines a metal foil with unique surface characteristics on the substrate before forming the through hole. It is characterized by going through a process, which is explained in detail with reference to the drawings as follows (see Figure 4).

상기 절연 기재와 상기 금속박을 관통하는 하나 이상의 비아홀을 형성하는 단계는 상기와 같이 금속박이 부착된 절연기제에 비아홀(관통홀)을 형성하는 단계이다. 상기 비아홀(H)은 금속박(30)과 절연 기재(20)는 관통하되, 금속 기재(10)는 관통하지 않도록 형성된다. 이러한 비아홀(H)은 통상적으로 공지된 드릴링 또는 레이저 가공 등으로 형성될 수 있다. 여기서 비아홀(H) 형성 단계를 거친 후 비아홀(H)의 내벽에 조도를 형성하는 디스미어 단계(예를 들어, Plasma Desmear) 및/또는 비아홀(H)의 내부 또는 금속박(30) 표면 등에 존재하는 불순물을 제거하는 단계(예를 들어, ash 제거) 등을 추가로 거칠 수 있다.The step of forming one or more via holes penetrating the insulating base and the metal foil is a step of forming a via hole (through hole) in the insulating base to which the metal foil is attached as described above. The via hole (H) is formed to penetrate the metal foil 30 and the insulating substrate 20, but not to penetrate the metal substrate 10. This via hole (H) may be formed through commonly known drilling or laser processing. Here, after going through the via hole (H) forming step, a desmear step (e.g., Plasma Desmear) that forms roughness on the inner wall of the via hole (H) and/or a desmear step (e.g., Plasma Desmear) present on the inside of the via hole (H) or on the surface of the metal foil (30). Additional steps such as removing impurities (e.g., ash removal) may be performed.

상기와 같이 비아홀이 형성된 이후 비아홀의 벽면에 씨드부를 형성할 수 있다. 상기 씨드부(40)는 추후 전해 도금을 통해 비아홀(H)의 내부가 도금 및 충진될 수 있도록 하는 것으로, 전기적 도통이 가능한 물질로 이루어질 수 있다. 이러한 씨드부(40)는 비아홀(H)의 내벽에 전도성 수지 조성물을 코팅하거나 무전해 도금액을 이용한 무전해 도금을 통해 형성될 수 있다. 상기 전도성 수지 조성물은 통상적으로 공지된 전도성 수지를 포함하는 조성물일 수 있고, 상기 무전해 도금액은 구리 이온 공급원을 포함하는 통상적으로 공지된 무전해 도금액일 수 있다.After the via hole is formed as described above, a seed portion can be formed on the wall of the via hole. The seed portion 40 allows the interior of the via hole H to be plated and filled later through electrolytic plating, and may be made of a material capable of electrical conduction. This seed portion 40 may be formed by coating the inner wall of the via hole (H) with a conductive resin composition or through electroless plating using an electroless plating solution. The conductive resin composition may be a composition containing a commonly known conductive resin, and the electroless plating solution may be a commonly known electroless plating solution containing a copper ion source.

상기와 같이 비아홀내에 시드부가 형성된 이후 금속박 상에 드라이 필름을 배치하고, 배치한 드라이 필름을 패터닝할 수 있다. 구체적으로 금속박(30) 상에 드라이 필름(50)을 배치하고, 원하는 회로패턴이 형성될 수 있도록 배치한 드라이 필름(50)을 노광 및 현상하는 과정을 거쳐 드라이 필름(50)을 패터닝하는 것이다. 상기 드라이 필름(50)의 노광 및 현상은 통상적으로 공지된 방법으로 이루어질 수 있다.After the seed portion is formed in the via hole as described above, a dry film can be placed on the metal foil, and the placed dry film can be patterned. Specifically, the dry film 50 is placed on the metal foil 30, and the dry film 50 is patterned through the process of exposing and developing the arranged dry film 50 so that a desired circuit pattern can be formed. Exposure and development of the dry film 50 may be performed using commonly known methods.

상기 패터닝이 완료된 이후 전해도금을 수행하여 상기 비아홀을 충진함과 동시에 회로패턴을 형성할 수 있다.After the patterning is completed, electroplating can be performed to fill the via hole and simultaneously form a circuit pattern.

상기 전해 도금 시 사용되는 전기도금 조성물은 특별히 한정되지 않으나, 금속 이온 공급원, 강산, 할로겐 이온 공급원, 광택제, 레벨링제 및 캐리어를 포함하는 전기도금 조성물일 수 있다.The electroplating composition used in the electrolytic plating is not particularly limited, but may be an electroplating composition containing a metal ion source, a strong acid, a halogen ion source, a brightener, a leveling agent, and a carrier.

상기 금속 이온 공급원은 구리 이온 공급원일 수 있고, 구체적으로는 황산구리 5수화물일 수 있다.The metal ion source may be a copper ion source, and specifically may be copper sulfate pentahydrate.

상기 강산은 황산, 염산, 메탄설폰산, 에탄설폰산, 프로판설폰산, 트리플루오로메탄설폰산, 설폰산, 브롬화수소산 및 플루오로붕산으로 이루어진 군에서 선택되는 1종 이상일 수 있다.The strong acid may be at least one selected from the group consisting of sulfuric acid, hydrochloric acid, methanesulfonic acid, ethanesulfonic acid, propanesulfonic acid, trifluoromethanesulfonic acid, sulfonic acid, hydrobromic acid, and fluoroboric acid.

상기 할로겐 이온 공급원은 염소 이온 공급원일 수 있고, 구체적으로는 염산일 수 있다.The halogen ion source may be a chlorine ion source, and specifically may be hydrochloric acid.

상기 광택제는 비스-(3-설포프로필)디설파이드(나트륨염)(bis-(3-sulfopropyl)disulfide, sodium salt), 3-머캅토-1-프로판설폰산(나트륨염)(3-mercapto-1-propanesulfonic acid, sodium salt), 3-아미노-1-프로판설폰산(3-Amino-1-propanesulfonic acid), O-에틸-S-(3-설포프로필)디티오카보네이트(나트륨염)(O-Ethyl-S-(3-sulphopropyl)dithiocarbonate, sodium salt) 3-(2-벤즈티아졸일-1-티오)-1-프로판설폰산(나트륨염)(3-(2-Benzthiazoly-1-thio)-1-propanesulfonic acid, sodium salt) 및 N,N-디메틸디티오카르밤산-(3-설포프로필)에스테르(나트륨염)(N,N-Dimethyldithiocarbamic acid-(3-sulfopropyl)ester, sodium salt)으로 이루어진 군에서 선택되는 1종 이상일 수 있다.The brightener is bis-(3-sulfopropyl)disulfide (sodium salt), 3-mercapto-1-propanesulfonic acid (sodium salt) (3-mercapto-1) -propanesulfonic acid, sodium salt), 3-Amino-1-propanesulfonic acid, O-ethyl-S-(3-sulfopropyl)dithiocarbonate (sodium salt) (O- Ethyl-S-(3-sulphopropyl)dithiocarbonate, sodium salt) 3-(2-Benzthiazoly-1-thio)-1-propanesulfonic acid (sodium salt)(3-(2-Benzthiazoly-1-thio)- Consisting of 1-propanesulfonic acid, sodium salt) and N,N-Dimethyldithiocarbamic acid-(3-sulfopropyl)ester, sodium salt) It may be one or more types selected from the group.

상기 캐리어는 통상적으로 공지된 물질일 수 있으며, 구체적으로는 금속 또는 고분자 수지로 제작된 캐리어를 사용할 수 있다. 금속으로 제작되는 캐리어의 경우 상기 금속박의 보관 및 이동에서 발생하는 정전기를 효과적으로 방출할 수 있으며, 상기 고분자 수지로 제작되는 캐리어의 경우 상기 금속박과 분리가 용이하므로 각 공정 및 사용자의 선택에 따라 적절한 것을 선택하여 사용할 수 있다.The carrier may be a commonly known material, and specifically, a carrier made of metal or polymer resin may be used. In the case of a carrier made of metal, it is possible to effectively discharge static electricity generated during the storage and movement of the metal foil, and in the case of a carrier made of the polymer resin, it is easy to separate from the metal foil, so an appropriate choice is made according to each process and user's choice. You can select and use it.

이와 같은 전해 도금액으로 관통홀(H)의 내부 및 금속박(30)의 노출면을 전해 도금함에 따라 보이드와 같은 결함 발생을 최소화하면서 전해 도금이 이루어져 회로패턴의 균일성 및 신뢰성 등을 확보할 수 있다.By electroplating the inside of the through hole (H) and the exposed surface of the metal foil (30) with this electrolytic plating solution, electrolytic plating is performed while minimizing the occurrence of defects such as voids, thereby ensuring uniformity and reliability of the circuit pattern. .

또한 본 발명의 경우 이단계에서 상기 비아홀이 충진될 뿐만 아니라 회로패턴까지 동시에 형성될 수 있다. 상기 비아홀의 경우 그 크기가 크며, 상기 회로패턴에 비하여 깊게 형성되어 있는 것이 일반적이다. 따라서 기존에 사용되는 전해도금법에서는 상기 비아홀의 충진과 상기 회로패턴의 형성을 독립된 공정으로 수행하고 있다. 하지만 본 발명에 사용되는 전해도금액, 특히 상기 도금용 첨가제를 포함하는 전기도금조성물을 사용하는 경우 상기 비아홀의 충진과 상기 회로패턴의 형성을 동시에 수행할 수 있다.Additionally, in the case of the present invention, not only the via hole is filled but also the circuit pattern can be formed at the same time in this step. In the case of the via hole, the size is large and it is generally formed deeper than the circuit pattern. Therefore, in the electroplating method used previously, the filling of the via hole and the formation of the circuit pattern are performed as independent processes. However, when the electroplating solution used in the present invention, especially the electroplating composition containing the plating additive, is used, the filling of the via hole and the formation of the circuit pattern can be performed simultaneously.

상기와 같이 전해도금이 완료된 이후 패터닝된 드라이 필름(50)을 박리하고, 드라이 필름(50)의 박리에 의해 노출된 잔류 금속박(30) 부분을 식각 조성물로 식각하는 단계((g) 단계)를 추가로 거쳐 원하는 회로패턴을 기판에 형성할 수 있다. 상기 식각 조성물로는 통상적으로 공지된 것을 사용할 수 있다.After the electroplating is completed as described above, peeling off the patterned dry film 50 and etching the portion of the remaining metal foil 30 exposed by peeling of the dry film 50 with an etching composition (step (g)). Through additional processes, the desired circuit pattern can be formed on the board. Commonly known etching compositions can be used.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 당해 분야의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명하기로 한다. 또한, 본 발명을 설명함에 있어 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 도면에 제시된 어떤 특징들은 설명의 용이함을 위해 확대 또는 축소 또는 단순화된 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement them. Additionally, in describing the present invention, if it is determined that a detailed description of a related known function or known configuration may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Additionally, some features presented in the drawings are enlarged, reduced, or simplified for ease of explanation, and the drawings and their components are not necessarily drawn to appropriate scale. However, those skilled in the art will easily understand these details.

실시예 1Example 1

제1 아민(A1)으로 1,2-비스[(1H-이미다졸-1-일)메틸]벤젠(1,4-Bis[(1H-imidazol-1-yl)methyl]benzene)와 제2 아민(A2)으로 4,4'-바이피리딜(4,4'-Bipyridyl)을 에틸렌글리콜과 혼합한 다음, 140℃의 온도에서 완전히 용해하였다. 용해가 완료된 이후 제1 및 제2 알킬화제(R1, R2)인 1,2-비스(2-클로로에톡시)에탄(1,2-Bis(2-chloroethoxy)ethane)을 투입하고 8시간 동안 반응시켜, 레벨링제 화합물(화학식 1)을 합성하였다. 이때 상기 A1과 A2의 무게비는 3:1이며, 상기 A1과 R1의 무게비는 1:3으로 하였다.1,2-bis[(1H-imidazol-1-yl)methyl]benzene (1,4-Bis[(1H-imidazol-1-yl)methyl]benzene) as the primary amine (A1) and secondary amine In (A2), 4,4'-Bipyridyl was mixed with ethylene glycol and then completely dissolved at a temperature of 140°C. After dissolution was complete, 1,2-Bis(2-chloroethoxy)ethane, the first and second alkylating agent (R1, R2), was added and reacted for 8 hours. , a leveling agent compound (Formula 1) was synthesized. At this time, the weight ratio of A1 and A2 was 3:1, and the weight ratio of A1 and R1 was 1:3.

실시예 2Example 2

제1 아민(A1)으로 이미다졸(Imidazole) 제2 아민(A2)으로 피리미딘(Pyrimidine)을 물과 혼합한 다음, 80℃의 온도에서 리플럭스(Reflux)하며 완전히 용해하였다. 용해가 완료된 이후 제1 및 제2 알킬화제(R1, R2)인 1,6-디클로로핵산(1,6-Dichlorohexane)을 투입하고 8시간동안 반응시켜 레벨링제 화합물(화학식 3)을 합성하였다. 이때 상기 A1과 A2의 무게비는 3:1이며, 상기 A1과 R1의 무게비는 1:3으로 하였다.Imidazole as the primary amine (A1) and pyrimidine as the secondary amine (A2) were mixed with water and then refluxed at a temperature of 80°C to completely dissolve. After dissolution was completed, 1,6-dichlorohexane, the first and second alkylating agent (R1, R2), was added and reacted for 8 hours to synthesize a leveling agent compound (Formula 3). At this time, the weight ratio of A1 and A2 was 3:1, and the weight ratio of A1 and R1 was 1:3.

실시예 3Example 3

제1 아민(A1)으로 이미다졸(Imidazole), 제2아민(A2)으로 2-아미노 이미다졸(2-Amino imidazole)을 에탄올과 혼합한 다음, 80℃의 온도에서 리플럭스(Reflux)하며 완전히 용해하였다. 용해가 완료된 이후 제1 및 제2 알킬화제(R1, R2)인 1,2-비스(2-클로로에톡시)에탄(1,2-Bis(2-chloroethoxy)ethane)을 투입하고 8시간동안 반응시켜 레벨링제 화합물(화학식 4)을 합성하였다. 이때 상기 A1과 A2의 무게비는 3:1이며, 상기 A1과 R1의 무게비는 1:3으로 하였다.Imidazole as the primary amine (A1) and 2-Amino imidazole as the secondary amine (A2) were mixed with ethanol, then refluxed at a temperature of 80°C and completely dissolved. dissolved. After dissolution was complete, 1,2-Bis(2-chloroethoxy)ethane, the first and second alkylating agent (R1, R2), was added and reacted for 8 hours. A leveling agent compound (Formula 4) was synthesized. At this time, the weight ratio of A1 and A2 was 3:1, and the weight ratio of A1 and R1 was 1:3.

비교예 1Comparative Example 1

기존의 도금용 레벨링제로 사용되는 야누스그린비(janus green b, JGB, CAS No. 2869-83-2)를 사용하였다.Janus green b (JGB, CAS No. 2869-83-2), which is used as a leveling agent for existing plating, was used.

비교예 2Comparative Example 2

기존의 도금용 레벨링제로 사용되는 메틸 바이올렛(Methyl violet, CAS No. 8004-87-3)을 사용하였다.Methyl violet (CAS No. 8004-87-3), which is used as a leveling agent for existing plating, was used.

비교예 3Comparative Example 3

기존의 도금용 레벨링제로 사용되는 사프라닌 O(Safranin O, CAS No. 477-73-6)를 사용하였다.Safranin O (CAS No. 477-73-6), which is used as a leveling agent for conventional plating, was used.

실험예 1Experimental Example 1

황산구리 5수화물 250 g/L, 황산 500 g/L, 염산 50mg/L, 광택제로서 비스-(소듐 설포프로필)-디설페이드(Bis-(sodium sulfopropyl)-disulfide) 0.005 ml/L, 캐리어로서 알콕시레이트 부탄올(에틸렌 옥사이드 & 프로필렌옥사이드) 0.2 ml/L, 실시예 1~3 및 비교예 1~3의 레벨링제 10 ml/l을 포함하는 전기도금 조성물을 준비하였다(도 5 참조).Copper sulfate pentahydrate 250 g/L, sulfuric acid 500 g/L, hydrochloric acid 50 mg/L, Bis-(sodium sulfopropyl)-disulfide 0.005 ml/L as brightener, alkoxylate as carrier. An electroplating composition containing 0.2 ml/L of butanol (ethylene oxide & propylene oxide) and 10 ml/L of the leveling agent of Examples 1 to 3 and Comparative Examples 1 to 3 was prepared (see Figure 5).

두께 200 ㎛의 에폭시 수지 기판에 직경 60 ㎛, 깊이 30 ㎛인 비아홀을 레이저로 가공하여 형성시켰다. 다음, 황산구리, EDTA, 포르말린, 가성소다 및 표면 안정용 첨가제를 포함하는 무전해 도금액에 비아홀이 형성된 에폭시 수지 기판을 투입하고 65 ℃에서 무전해 도금을 진행하여 구리 시드층을 형성하였다. 그 다음, 각각 준비된 레벨링제를 포함하는 상기 전기도금 조성물로 전해 도금을 진행하여 비아홀을 충진하였다. 상기 전기도금 조성물로 도금 시 도금 조건은 다음과 같이 설정하였다.A via hole with a diameter of 60 μm and a depth of 30 μm was formed on a 200 μm thick epoxy resin substrate by laser processing. Next, the epoxy resin substrate with via holes was placed in an electroless plating solution containing copper sulfate, EDTA, formalin, caustic soda, and a surface stabilizing additive, and electroless plating was performed at 65°C to form a copper seed layer. Next, electrolytic plating was performed using the electroplating composition containing each prepared leveling agent to fill the via hole. When plating with the electroplating composition, the plating conditions were set as follows.

- 전기도금 조성물 온도: 23 ℃- Electroplating composition temperature: 23 ℃

- 교반: 0.5 내지 1.5 LPM/con.- Agitation: 0.5 to 1.5 LPM/con.

- 전극: 불용성 전극- Electrode: Insoluble electrode

- 전류밀도: 1.3ASD- Current density: 1.3ASD

- 유량 20Hz(15L/con)- Flow rate 20Hz (15L/con)

- 도금시간: 60분- Plating time: 60 minutes

실시예 1~3 및 비교예 1~3을 사용하여 상기와 동일하게 실험을 실시한 다음, 딤플(dimple)의 깊이를 측정하고 그 결과를 하기의 표 1 및 도 6, 7에 나타내었다.The same experiment as above was performed using Examples 1 to 3 and Comparative Examples 1 to 3, then the depth of the dimple was measured, and the results are shown in Table 1 and Figures 6 and 7 below.

딤플 깊이(Ground via, ㎛)Dimple depth (Ground via, ㎛) 딤플 깊이(Iland via, ㎛)Dimple depth (Iland via, ㎛) 실시예 1Example 1 2.42.4 0.80.8 실시예 2Example 2 2.12.1 -1.4-1.4 실시예 3Example 3 0.90.9 -1.2-1.2 비교예 1Comparative Example 1 4.54.5 3.73.7 비교예 2Comparative Example 2 4.14.1 3.73.7 비교예 3Comparative Example 3 4.94.9 4.14.1

(표 1에서 음수 값은 비아홀 충진 이후 충진부의 높이가 주변부에 비하여 높아진 것을 의미함)(In Table 1, a negative value means that the height of the filling area after filling the via hole is higher than the surrounding area)

표 1, 도 6 및 도 7에 나타난 바와 같이 본 발명에 의한 실시예 1~3의 첨가제를 사용하는 경우 비아홀의 깊이가 최소화 되는 것을 확인할 수 있었으며, 일부 실시예에서는 충진부의 높이가 주변부보다 높게 형성되는 것을 확인할 수 있었다(도 8-Ground via, 도 9-Iland via). 일반적으로 비아홀의 상부에 발생되는 딤플이 깊이는 10㎛미만인 경우 고객사의 기준을 만족시킬 수 있으며, 최근 회로의 미세화에 따라 5㎛미만을 요구하는 경우가 늘어나고 있다. 본 발명의 실시예의 경우 이러한 조건을 충분하게 만족시키고 있으며, 또한 기존에 사용되는 레벨링제와는 달리 3㎛미만의 깊이를 가지고 있어 향후 고객사의 납품조건이 더욱 엄격해지는 경우에도 대응할 수 있다(도 5 참조).As shown in Table 1 and Figures 6 and 7, it was confirmed that when using the additives of Examples 1 to 3 according to the present invention, the depth of the via hole was minimized, and in some examples, the height of the filling area was formed to be higher than the surrounding area. (Figure 8-Ground via, Figure 9-Iland via). In general, if the dimple generated at the top of the via hole is less than 10㎛ in depth, it can satisfy the customer's standard. Recently, with the miniaturization of circuits, the number of cases requiring less than 5㎛ is increasing. The embodiment of the present invention satisfies these conditions sufficiently, and unlike existing leveling agents, it has a depth of less than 3㎛, so it can respond even when the customer's delivery conditions become more stringent in the future (Figure 5 reference).

반면에 기존의 레벨링제를 사용한 비교예 1~3의 경우 3.7~4.9㎛의 딤플 깊이를 가지고 있어 납품조건을 간신히 통과하는 실정이다. On the other hand, Comparative Examples 1 to 3 using a conventional leveling agent had a dimple depth of 3.7 to 4.9 μm and barely passed the delivery conditions.

실험예 2Experimental Example 2

상기 실험예 1과 동일한 전기도금 조성물을 사용하되, 회로패턴의 형성에 사용하였다.The same electroplating composition as in Experimental Example 1 was used, but was used to form a circuit pattern.

두께 200 ㎛의 에폭시 수지 기판에 20㎛의 폭을 가지며, 각 패턴사이의 간격이 18㎛가 되도록 제1 포토마스크를 형성한 다음, 상기 실시예 1~3 및 비교예 1~3의 레벨링제를 도금하며 패턴(18㎛ 패턴)을 형성하였다. 이때 패턴의 형성조건은 상기 심험예 1과 동일하게 실시하였다(도 10).A first photomask was formed on an epoxy resin substrate with a thickness of 200 ㎛ to have a width of 20 ㎛ and the gap between each pattern was 18 ㎛, and then the leveling agent of Examples 1 to 3 and Comparative Examples 1 to 3 was applied. Plating was performed to form a pattern (18㎛ pattern). At this time, the pattern formation conditions were the same as those in Test Example 1 (FIG. 10).

또한 제2 포토마스크로서 15㎛의 폭을 가지며, 각 패턴사이의 간격이 9㎛가되도록 하여 동일한 실험을 실시(9㎛ 패턴)하였다(도 11).In addition, the same experiment was performed using a second photomask with a width of 15㎛ and an interval between each pattern of 9㎛ (9㎛ pattern) (FIG. 11).

상기와 같이 패턴의 형성이 완료된 이후 단면을 관찰하여 직각도(Flat ratio)를 측정하였다. 이때 직각도는 패턴 중앙부에 대한 패턴 측면부의 길이차를 비율(%)로 나타낸 것이다.After the formation of the pattern was completed as described above, the cross section was observed and the flat ratio was measured. At this time, the perpendicularity is expressed as a ratio (%) of the difference in length of the side part of the pattern with respect to the central part of the pattern.

18㎛ 패턴18㎛ pattern 9㎛ 패턴9㎛ pattern 실시예 1Example 1 66 77 실시예 2Example 2 66 77 실시예 3Example 3 66 66 비교예 1Comparative Example 1 1111 88 비교예 2Comparative Example 2 1111 1212 비교예 3Comparative Example 3 1515 1313

표 2, 도 10 및 도 11에 나타난 바와 같이 본 발명의 실시예의 경우 직각도가 7%이하로 나타나는 것이 확인되었다. 일반적으로 직각도가 높을수록 각 패턴의 모서리 부분이 수직을 이루도록 형성되며, 이에 따라 후속 에칭 공정에서 회로의 형성이 원활할 수 있다. 본 발명의 경우 10%미만의 직각도를 가지고 있어 많은 에칭을 수행하더라도 회로가 정상적으로 형성될 수 있으며, 이는 더욱 미새한 공정에 사용하는 경우에도 적용할 수 있음을 의미한다. As shown in Table 2, Figures 10 and 11, it was confirmed that the perpendicularity was less than 7% in the embodiment of the present invention. In general, the higher the perpendicularity, the more vertical the corners of each pattern are, which allows for smoother circuit formation in the subsequent etching process. In the case of the present invention, the perpendicularity is less than 10%, so the circuit can be formed normally even if a lot of etching is performed, which means that it can be applied even when used in more delicate processes.

하지만 기존에 사용되는 레벨링제인 비교예 1~3의 경우 직각도가 10%를 초과하는 것으로 나타나고 있어 미세회로의 적용에는 한계를 가지고 있을 것으로 확인되었다.However, in the case of Comparative Examples 1 to 3, which are conventionally used leveling agents, the perpendicularity was found to exceed 10%, so it was confirmed that there would be limitations in application to microcircuits.

실험예 3Experimental Example 3

상기 실시예 1~3의 조합으로 형성되는 레벨링제 이외에 다른 알킬화제 및 아민을 조합하여 동일한 효과를 보일 수 있는지 확인하였다. 표 3의 조합과 같이 A1, A2, R1 및 R2를 사용하되 제조방법은 실시예 1과 동일하게 실시하였다.It was confirmed whether the same effect could be achieved by combining other alkylating agents and amines in addition to the leveling agent formed by the combination of Examples 1 to 3. A1, A2, R1, and R2 were used as in the combinations in Table 3, but the manufacturing method was the same as Example 1.

A1A1 A2A2 R1R1 R2R2 실시예 4Example 4 PyrazinePyrazine PyrazinePyrazine 1,6-Dichlorohexane1,6-Dichlorohexane Dichloro-p-xyleneDichloro-p-xylene 실시예 5Example 5 PyrazinePyrazine 2,4'-Bipyridyl2,4'-Bipyridyl 1,2-Bis(2-chloroethoxy)ethane1,2-Bis(2-chloroethoxy)ethane 1,2-Bis(2-chloroethoxy)ethane1,2-Bis(2-chloroethoxy)ethane 실시예 6Example 6 PiperazinePiperazine 2,2'-Bipyridyl2,2'-Bipyridyl 1,2-Bis(2-chloroethoxy)ethane1,2-Bis(2-chloroethoxy)ethane 1,2-Bis(2-chloroethoxy)ethane1,2-Bis(2-chloroethoxy)ethane 실시예 7Example 7 PiperazinePiperazine PyrimidinePyrimidine 1,2-Bis(2-chloroethoxy)ethane1,2-Bis(2-chloroethoxy)ethane Dichloro-m-xyleneDichloro-m-xylene 실시예 8Example 8 PyrazinePyrazine 4,4'-Bipyridyl4,4'-Bipyridyl Dichloro-p-xyleneDichloro-p-xylene Dichloro-p-xyleneDichloro-p-xylene 실시예 9Example 9 PiperazinePiperazine BenzimidazoleBenzimidazole 1,6-Dichlorohexane1,6-Dichlorohexane Dichloro-m-xyleneDichloro-m-xylene 실시예 10Example 10 PyridazinePyridazine PyridazinePyridazine Dichloro-p-xyleneDichloro-p-xylene Dichloro-p-xyleneDichloro-p-xylene

상기 실시예 4~10을 사용하여 상기 실험예 2 및 3과 동일한 실험을 실시하였다.The same experiments as Experimental Examples 2 and 3 were conducted using Examples 4 to 10.

딤플 깊이(Ground via, ㎛)Dimple depth (Ground via, ㎛) 딤플 깊이(Iland via, ㎛)Dimple depth (Iland via, ㎛) 18㎛ 패턴18㎛ pattern 9㎛ 패턴9㎛ pattern 실시예 4Example 4 3.13.1 1.11.1 77 88 실시예 5Example 5 2.82.8 1.21.2 88 66 실시예 6Example 6 2.62.6 1.61.6 88 88 실시예 7Example 7 3.43.4 2.52.5 99 88 실시예 8Example 8 3.03.0 2.12.1 88 77 실시예 9Example 9 2.92.9 0.80.8 88 99 실시예 10Example 10 3.53.5 2.62.6 77 99

표 4에 나타난 바와 같이 상기와 같은 조합을 사용하는 경우에도 기존의 레벨링제보다 뛰어는 효과를 가질 수 있다는 것을 확인할 수 있었다.As shown in Table 4, it was confirmed that even when using the above combination, it can have an effect superior to that of existing leveling agents.

이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는 바, 당업계의 통상의 지식을 가진 자에게 있어서 이러한 구체적 기술은 단지 바람직한 실시 양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서, 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.As the specific parts of the present invention have been described in detail above, it is clear to those skilled in the art that these specific techniques are merely preferred embodiments and do not limit the scope of the present invention. will be. Accordingly, the substantial scope of the present invention will be defined by the appended claims and their equivalents.

10: 금속 기재
20: 절연 기재
30: 금속박
40: 씨드부
50: 드라이 필름
10: Metal substrate
20: Insulating substrate
30: Metal foil
40: Seed part
50: dry film

Claims (10)

하기의 화학식 1 표시되는 구조단위를 포함하는 도금용 첨가제.
[화학식 1]

(상기 화학식 1에서, 상기 R1 및 R2는 각각 독립적으로, 수소, 치환 또는 비치환된 C1~C10의 알킬기, 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C6 내지 C20의 아릴기, 치환 또는 비치환된 C2 내지 C20의 헤테로아릴기, 치환 또는 비치환된 C6 내지 C20의 아릴렌기 및 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기로 이루어진 군에서 선택되며, 상기 A1 및 A2는 각각 독립적으로 치환 또는 비치환된 C1~C10의 알킬기, 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C1 내지 C10의 알켄기, 치환 또는 비치환된 C1 내지 C10의 헤테로알켄기, 치환 또는 비치환된 C1~C10의 알카일기, 치환 또는 비치환된 C1~C10의 헤테로알카일기, 치환 또는 비치환된 C6 내지 C20의 아릴렌기, 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기, 치환 또는 비치환된 C3 내지 C20의 시클로알킬기, 치환 또는 비치환된 C1 내지 C20의 헤테로시클로알킬기 및 치환 또는 비치환된 이미다졸기의 군에서 선택되고, 상기 x:y는 1:1~10:1 이며, n은 1 내지 10의 정수)
An additive for plating containing a structural unit represented by Chemical Formula 1 below.
[Formula 1]

(In Formula 1, R 1 and R 2 are each independently hydrogen, a substituted or unsubstituted C 1 to C 10 alkyl group, a substituted or unsubstituted C 1 to C 10 heteroalkyl group, or a substituted or unsubstituted C 1 to C 10 heteroalkyl group. Aryl group of C 6 to C 20 , substituted or unsubstituted C 2 to C 20 heteroaryl group, substituted or unsubstituted C 6 to C 20 arylene group and substituted or unsubstituted C 6 to C 20 It is selected from the group consisting of heteroarylene groups, wherein A 1 and A 2 are each independently a substituted or unsubstituted C 1 to C 10 alkyl group, a substituted or unsubstituted C 1 to C 10 heteroalkyl group, or a substituted or unsubstituted C 1 to C 10 heteroalkyl group. Substituted C 1 to C 10 alkene group, substituted or unsubstituted C 1 to C 10 heteroalkene group, substituted or unsubstituted C 1 to C 10 alkyl group, substituted or unsubstituted C 1 to C 10 heteroalkyl group, substituted or unsubstituted C 6 to C 20 arylene group, substituted or unsubstituted C 6 to C 20 heteroarylene group, substituted or unsubstituted C 3 to C 20 cycloalkyl group, substituted or selected from the group of unsubstituted C 1 to C 20 heterocycloalkyl groups and substituted or unsubstituted imidazole groups, where x:y is 1:1 to 10:1, and n is an integer of 1 to 10)
제1항에 있어어서,
상기 R1 및 R2는 각각 독립적으로, C1~C10의 알킬기, C1~C10의 헤테로알킬기 및 C6 내지 C20의 아릴렌기에서 선택되는 것인 도금용 첨가제.
In paragraph 1,
The additive for plating wherein R 1 and R 2 are each independently selected from a C 1 to C 10 alkyl group, a C 1 to C 10 heteroalkyl group, and a C 6 to C 20 arylene group.
제1항에 있어어서,
상기 A1 및 A2는 각각 독립적으로 치환 또는 비치환된 C1~C10의 헤테로알킬기, 치환 또는 비치환된 C6 내지 C20의 헤테로아릴렌기, 치환 또는 비치환된 C1 내지 C20의 헤테로시클로알킬기 및 치환 또는 비치환된 이미다졸기의 군에서 선택되는 것인 도금용 첨가제.
In paragraph 1,
Wherein A 1 and A 2 are each independently a substituted or unsubstituted C 1 to C 10 heteroalkyl group, a substituted or unsubstituted C 6 to C 20 heteroarylene group, or a substituted or unsubstituted C 1 to C 20 heteroarylene group. An additive for plating selected from the group of heterocycloalkyl groups and substituted or unsubstituted imidazole groups.
제1항에 있어어서,
상기 도금용 첨가제는 패턴형성 및 비아홀충진 공정에 사용되는 것인 도금용 첨가제.
In paragraph 1,
The additive for plating is used in pattern formation and via hole filling processes.
제4항에 있어어서,
상기 도금용 첨가제는 패턴형성 및 비아홀충진 공정을 동시에 수행하는 것인 도금용 첨가제.
In paragraph 4,
The plating additive is a plating additive that simultaneously performs pattern formation and via hole filling processes.
금속 이온 공급원;
제1항 내지 제5항 중 어느 한 항의 도금용 첨가제;
억제제; 및
광택제를 포함하는 전기도금 조성물.
metal ion source;
The additive for plating according to any one of claims 1 to 5;
inhibitor; and
Electroplating composition comprising a brightener.
제6항에 있어어서,
상기 억제제는 알콕시레이트 알코올계 중합체인 전기도금 조성물.
In paragraph 6,
The electroplating composition wherein the inhibitor is an alkoxylate alcohol-based polymer.
제7항에 있어어서,
상기 억제제는 프로필렌 옥사이드와 에틸렌 옥사이드가 중량비로 0.4:5~5:0.4의 비율로 혼합된 중합체인 전기도금 조성물.
In paragraph 7,
The inhibitor is an electroplating composition in which propylene oxide and ethylene oxide are mixed in a weight ratio of 0.4:5 to 5:0.4.
제6항에 있어어서,
상기 광택제는 이황화물 결합을 가지고 있으며, 1개 이상의 머캅토(Mercapto) 작용기를 포함하는 화합물인 전기도금 조성물.
In paragraph 6,
The electroplating composition wherein the brightener is a compound having a disulfide bond and containing at least one mercapto functional group.
금속 기재와 절연 기재가 결합된 기판을 준비하는 단계;
금속박을 상기 절연 기재 상에 결합시키는 단계;
상기 절연 기재와 상기 금속박을 관통하는 하나 이상의 비아홀을 형성하는 단계;
상기 비아홀의 내벽에 씨드부(seed part)를 형성하는 단계;
상기 금속박 상에 드라이 필름을 배치하고, 배치한 드라이 필름을 패터닝하는 단계; 및
상기 패터닝이 완료된 이후 전해도금을 수행하여 상기 비아홀을 충진함과 동시에 회로패턴을 형성하는 단계를 포함하고,
상기 전해 도금은 제6항에 따른 전기도금 조성물로 이루어지는 것인 기판의 회로패턴 형성 방법.
Preparing a substrate combining a metal substrate and an insulating substrate;
Bonding a metal foil to the insulating substrate;
Forming one or more via holes penetrating the insulating substrate and the metal foil;
forming a seed part on the inner wall of the via hole;
Placing a dry film on the metal foil and patterning the placed dry film; and
After the patterning is completed, performing electroplating to fill the via hole and simultaneously form a circuit pattern,
A method of forming a circuit pattern on a substrate, wherein the electrolytic plating is made of the electroplating composition according to claim 6.
KR1020230155061A 2022-11-11 2023-11-10 Plating additive for pattern formation and via hole filling KR20240070425A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220150303 2022-11-11

Publications (1)

Publication Number Publication Date
KR20240070425A true KR20240070425A (en) 2024-05-21

Family

ID=

Similar Documents

Publication Publication Date Title
US9321741B2 (en) Copper plating bath containing a tertiary amine compound and use thereof
US20040217009A1 (en) Electroplating bath
US20020127847A1 (en) Electrochemical co-deposition of metals for electronic device manufacture
JP3780302B2 (en) Method for plating substrate having via hole and through hole
EP3196339B1 (en) Method for manufacturing wiring substrate
JP2004250791A (en) Electroplating composition
KR20240070425A (en) Plating additive for pattern formation and via hole filling
WO2011135673A1 (en) Novel compound and use thereof
KR102339867B1 (en) Leveler and electroplating composition for filling via hole
KR102339868B1 (en) Leveler and electroplating composition for filling via hole
KR20120095888A (en) Copper electroplating composition
KR102339866B1 (en) Leveler and electroplating compositior plating through glass via substrate
KR20240078353A (en) Electroplating method for filling via holes
EP4299796A2 (en) Leveler and electroplating composition for filling via hole
KR102447478B1 (en) Electrolytic copper plating additive for embedded trace substrate process and manufacturing thereof
JP2002302789A (en) Electrolyte
US20190330753A1 (en) Nickel (alloy) electroplating solution
KR20230080171A (en) Method for fabricating circuit pattern of substrate using metal foil having low surface roughness
CN109154093B (en) Electrolytic nickel (alloy) plating solution
KR20020032347A (en) Seed layer