KR20240047358A - 캘리브레이션과 같은, 측정되는 회로로부터의 입력 신호의 반복적인 측정을 지원하는 프로그램 가능 아날로그 캘리브레이션 회로, 및 관련 방법 - Google Patents

캘리브레이션과 같은, 측정되는 회로로부터의 입력 신호의 반복적인 측정을 지원하는 프로그램 가능 아날로그 캘리브레이션 회로, 및 관련 방법 Download PDF

Info

Publication number
KR20240047358A
KR20240047358A KR1020247002477A KR20247002477A KR20240047358A KR 20240047358 A KR20240047358 A KR 20240047358A KR 1020247002477 A KR1020247002477 A KR 1020247002477A KR 20247002477 A KR20247002477 A KR 20247002477A KR 20240047358 A KR20240047358 A KR 20240047358A
Authority
KR
South Korea
Prior art keywords
circuit
reference voltage
voltage
input
selection
Prior art date
Application number
KR1020247002477A
Other languages
English (en)
Inventor
아니르반 배너지
부페시 판디타
찰스 복커
에릭 그로엔
Original Assignee
마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 filed Critical 마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Publication of KR20240047358A publication Critical patent/KR20240047358A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

측정되는 회로(measured circuit)로부터의 입력 신호의 반복적인 측정을 지원하는 아날로그 캘리브레이션(analog calibration, ACAL) 회로 및 관련 방법이 개시된다. ACAL 회로는 전압 레퍼런스 생성 회로와 비교기 회로를 포함한다. 전압 레퍼런스 생성 회로는 입력 레퍼런스 전압을 제공하도록 구성된다. 비교기 회로는 입력 레퍼런스 전압을 측정되는 회로의 입력 회로 전압과 비교하고 상기 비교에 기초하여 디지털 측정 신호를 생성하도록 구성된다. 입력 회로 전압을 보다 정확하게 측정하는 ACAL 회로를 제공하기 위해, 전압 레퍼런스 생성 회로는 프로그램 가능하고 프로그램된 레퍼런스 전압 선택에 기초하여 입력 레퍼런스 전압을 생성하도록 구성된다. 이러한 방식으로, ACAL 회로는 입력 회로 전압의 보다 정확한 측정을 위해 상이한 프로그램된 입력 레퍼런스 전압들에 기초하여 반복적인 방식으로 입력 회로 전압을 측정하는 데 사용될 수 있다.

Description

캘리브레이션과 같은, 측정되는 회로로부터의 입력 신호의 반복적인 측정을 지원하는 프로그램 가능 아날로그 캘리브레이션 회로, 및 관련 방법
본 개시의 기술은 아날로그 캘리브레이션(analog calibration, ACAL) 회로에 관한 것이며, 특히 시스템-온-칩(SoC)에 있는 것을 포함하여 프로세서와 온칩(on-chip)으로 위치되어, 프로세서에 있는 회로들의 캘리브레이션에 사용될 정확한 전압 측정을 제공할 수 있는 ACAL 회로에 관한 것이다.
"아날로그 캘리브레이션 엔진(analog calibration engine)"이라고도 하는 아날로그 캘리브레이션(ACAL) 회로는 온칩 정밀 전압 측정에 사용되는 범용 맞춤형 아날로그 회로이다. 예를 들어, ACAL 회로는 고속 직렬화기/역직렬화기(serializer/deserializer, SerDes) 회로 시스템과 온칩으로 사용되어 SerDes 회로의 캘리브레이션에 사용되는 온칩 측정 신호를 제공할 수 있다. 온칩 ACAL 회로는 다양한 회로 캘리브레이션을 지원하기 위해 사용될 수 있다. 예를 들어, 회로의 의도된 작동 및 성능을 위해서는, 프로세스, 전압 및/또는 온도(PVT) 변동과 같은 것으로 인해 작동 중에 회로를 캘리브레이션하는 것이 바람직하거나 필요할 수 있다. 하나의 예로서, ACAL 회로는 SerDes 시스템의 아날로그-디지털 변환기(analog-to-digital converter, ADC) 고속 수신기에 사용되어 ADC 오프셋 캘리브레이션(offset calibration)에 사용될 수 있는 레퍼런스 전압(reference volatge)을 제공할 수 있다. 또 다른 예에서, ACAL 회로는 고속 송신기에 사용되어 출력 드라이버 저항 및 클럭 듀티 사이클(clock duty cycle)의 조정을 캘리브레이션할 수 있다. 또 다른 예에서, ACAL 회로는 회로의 캘리브레이션 및/또는 작동에 사용될 수 있는 정확한 온칩 바이어스 전압(on-chip bias voltages) 및/또는 전류 측정값을 생성하기 위해 사용될 수도 있다.
고속 SerDes 회로 설계에서는 온칩 회로 캘리브레이션을 위한 종래 기술이 구현되었다. 그러나, 이러한 종래 기술에는 알려진 문제들이 있다. 예를 들어, ACAL 회로 매크로(macro)는 칩에 ACAL 회로 매크로의 다수 인스턴스(instance)들을 제공하는 것이 어렵거나 실현 가능하지 않은 경우 집적 회로(IC) 칩의 큰 다이(die) 영역을 소비할 수 있다. 따라서 캘리브레이션될 회로 시스템으로부터의 출력 신호는 캘리브레이션을 위한 온칩 측정 신호를 생성하기 위해 더 적은 수의 ACAL 회로들 또는 ACAL 회로(들)에 대한 중앙 ACAL 회로로 라우팅되어야 하고, 따라서 라우팅 복잡성과 회로를 캘리브레이션하기 위한 신호 라우팅 지연이 증가한다. 또한, 더 적은 수의 ACAL 회로들 또는 중앙 ACAL 회로를 제공한다는 것은 ACAL 회로가 복수의 다른 온칩 회로들을 지원하기 위해 다수의 온칩 측정 신호를 생성할 수 있도록 설계되어야 한다는 것을 의미하고, 따라서 ACAL 회로(들)의 크기와 전력 소비를 증가시킨다. 예를 들어, 고속 SerDes 회로에서는 성능상의 이유로 SerDes 회로의 각각의 레인(lane)에 대해 온칩 측정 신호를 생성할 수 있는 ACAL 회로를 제공하는 것이 필요하거나 바람직할 수 있다. 프로세스 노드 크기의 축소에서의 진전과 같은 것으로 인해, 설계 사이클들에 걸쳐 칩 내의 SerDes 회로의 전체 풋프린트(footprint)와 레인들의 수가 증가함에 따라, SerDes 회로의 캘리브레이션을 지원하는 ACAL 회로(들)는 칩 상에서 풋프린트가 증가할 가능성이 있다.
본 명세서에 개시된 예시적인 양태는 측정되는 회로(measured circuit)로부터의 입력 신호의 반복적인 측정(iterative measurement)을 지원하는 프로그램 가능(programmable) 아날로그 캘리브레이션(ACAL) 회로를 포함한다. 관련 방법이 또한 개시된다. 하나의 비제한적인 예로서, ACAL 회로는 캘리브레이션 목적을 위해 측정되는 회로의 온칩 측정값을 제공하기 위해 측정되는 회로를 포함하는 동일한 집적 회로(IC) 칩에 사용될 수 있다. 예를 들어, 측정되는 회로는 IC 칩에서 직렬화기/역직렬화기(SerDes) 회로일 수 있다. 예시적인 양태에서, ACAL 회로는 전압 레퍼런스 생성 회로 및 비교기 회로를 포함한다. 전압 레퍼런스 생성 회로는 비교기 회로에 입력 레퍼런스 전압을 제공하도록 구성된다. 비교기 회로는 입력 레퍼런스 전압을 측정되는 회로(예를 들어, 캘리브레이션될 회로)로부터의 입력 회로 전압과 비교하고 상기 비교에 기초하여 디지털 측정 신호(예를 들어, 논리 '0' 또는 논리 '1')를 생성하도록 구성된다. 비교기 회로는 아날로그-디지털 변환기(ADC) 회로처럼 동작한다. 예를 들어, 입력 회로 전압이 입력 레퍼런스 전압보다 높으면, 비교기 회로는 디지털 측정 신호를 디지털 논리 '0' 값으로 생성하도록 구성될 수 있다. 입력 회로 전압이 입력 레퍼런스 전압보다 낮으면, 비교기 회로는 디지털 측정 신호로서 디지털 논리 '1' 값을 생성하도록 구성될 수 있다. 이러한 방식으로, 디지털 측정 신호는 입력 회로 전압의 전압 레벨의 표시자이다.
예시적인 양태에서, 입력 회로 전압을 더 정확하게 측정하는 ACAL 회로의 능력을 제공하기 위해, ACAL 회로는 전압 레퍼런스 생성 회로로서 프로그램 가능 전압 레퍼런스 생성 회로를 포함한다. 프로그램 가능 전압 레퍼런스 생성 회로는 디지털-아날로그 변환기(DAC) 회로와 유사하게 동작할 수 있다. 예를 들어, 프로그램 가능 전압 레퍼런스 생성 회로는 저항기들에 걸친 점진적인 전압 강하에 기초하여 상이한 스텝 레퍼런스 전압(step reference voltage)들을 갖는 복수의 탭 노드(tap node)들을 제공하는 복수의 직렬 연결된 저항기들을 포함하는 저항기 래더 회로(resister ladder circuit)일 수 있다. 프로그램 가능 전압 레퍼런스 생성 회로는 레퍼런스 전압 선택 회로에 의해 생성된 레퍼런스 전압 프로그래밍 선택에 기초하여 특정 선택된 스텝 레퍼런스 전압의 프로그램된(programmed) 스텝 레퍼런스 전압(들)을 제공하도록 구성된다. 비교기 회로에 제공되는 입력 레퍼런스 전압은 프로그램된 스텝 레퍼런스 전압(들)에 기초한다. 프로그램 가능 전압 레퍼런스 생성 회로가 원하는 스텝 전압 레벨의 스텝 레퍼런스 전압(들)을 프로그램 가능하게 생성할 수 있음으로써, ACAL 회로는 입력 회로 전압의 보다 정확한 측정을 위해 반복적인 방식으로 입력 회로 전압을 측정하는 데 사용될 수 있다. ACAL 회로의 주어진 동작 반복에서 비교기 회로에 의해 생성된 디지털 측정 신호에 기초하여, 프로그램 가능 전압 레퍼런스 생성 회로는 후속 동작 반복에서 다음(next) 선택된 스텝 레퍼런스 전압의 스텝 레퍼런스 전압(들)을 생성하여, 그런 다음 비교기 회로에 의해 입력 회로 전압과 다시 비교될 수 있도록 프로그램될 수 있다. ACAL 회로에서 이 프로그램 가능 전압 레퍼런스 생성 회로는 비교기 회로가 입력 회로 전압이 프로그램된 입력 레퍼런스 전압에 상응한다고 결정할 때까지 반복적으로 프로그램될 수 있다.
다른 예시적인 양태에서, 필터 회로(예를 들어, 로우 패스 필터(low pass filter) 회로)가 ACAL 회로에 제공되고 프로그램 가능 전압 레퍼런스 생성 회로와 비교기 회로 사이에 결합된다. 필터 회로는 더 정확한 측정을 위해 비교기 회로에 보다 안정적인 입력 레퍼런스 전압을 제공하기 위해 프로그램 가능 전압 레퍼런스 생성 회로에 의해 생성된 입력 레퍼런스 전압의 노이즈(noise) 및/또는 리플(ripples)을 필터링하도록 구성된다. 또한, 프로그램 가능 전압 레퍼런스 생성 회로가 비교기 회로에 제공되는 입력 레퍼런스 전압을 생성하는 데 사용되는 스텝 레퍼런스 전압(들)을 생성하도록 구성됨으로써, 필터 회로의 구성요소들(예를 들어, 저항기(들) 및 커패시터(들))은 입력 레퍼런스 전압을 적절하게 필터링하기 위해 더 작은 저항 및 커패시턴스의 더 작은 크기로 될 수 있다. 필터 회로는 흔히 IC 칩에 필터 구성요소들이 제조되는 특성으로 인해 ACAL 회로 내에서 IC 칩의 더 크거나 가장 큰 영역을 소비한다. 축소된 크기의 필터 회로는 더 많은 수의 ACAL 회로들이 IC 칩에 포함되고/되거나 개개의 ACAL 회로들에 의해 캘리브레이션될 회로들에 대해 IC 칩의 다이 상에서 매우 근접하여 위치되도록 허용할 수 있다. 따라서 더 많은 수의 축소된 풋프린트 ACAL 회로들이 캘리브레이션될 회로들에 물리적으로 매우 근접하여 배치될 수 있다. 이러한 방식으로, 온칩 ACAL 회로들과 그 개개의 캘리브레이션되는 온칩 회로들 간의 라우팅 지연이 감소되어 캘리브레이션 지연으로 인한 성능 저하를 완화할 수 있다. 또한, 칩 상의 특정 회로들에 더욱 전념하는(dedicated) 더 많은 수의 더 작은 풋프린트 온칩 ACAL 회로들을 제공하는 것은 ACAL 회로들에 의한 전체 전력 소비를 감소시킬 수 있다.
또한, 또 다른 예시적인 양태에서, 프로그램 가능 전압 레퍼런스 생성 회로는 비교기 회로에 제공될 보간된(interpolated) 입력 레퍼런스 전압을 생성하기 위해 프로그램된 차동 스텝 레퍼런스 전압(programmed differential step reference voltage)들을 수신하고 혼합하도록 구성된 선택적 멀티플렉서 회로를 포함할 수 있다. 차동 스텝 레퍼런스 전압들을 혼합하는 것은 입력 레퍼런스 전압의 노이즈 및/또는 리플을 추가로 감소시킬 수 있다. 이는 비교기 회로가 입력 회로 전압과 입력 레퍼런스 전압의 더욱 정확한 비교를 수행할 수 있게 하여, 입력 회로 전압의 더욱 정확한 측정을 수행할 수 있게 한다.
또한, 또 다른 예시적인 양태에서, 프로그램 가능 전압 레퍼런스 생성 회로는 선택적 델타-시그마(delta-sigma) 변조기 회로를 포함할 수 있다. 델타-시그마 변조기 회로는 멀티플렉서 회로의 출력 선택을 제어하기 위해 입력 듀티 사이클 선택에 따라 프로그램된 듀티 사이클의 펄스형 신호를 생성하도록 구성된다. 펄스형 신호의 듀티 사이클은 비교기 회로가 입력 회로 전압을 훨씬 더 정확하게 측정할 수 있게 하기 위해 훨씬 더 높은 분해능(resolution)의 입력 레퍼런스 전압을 생성할 수 있도록 차동 스텝 레퍼런스 전압들에 대한 가중 혼합(weighted mixing)(즉, 보간(interpolation))을 제어한다.
또한, 또 다른 예시적인 양태에서, ACAL 회로는 프로그램 가능 전압 레퍼런스 생성 회로와 비교기 회로 사이에 결합된 측정 모드 선택기 회로를 포함한다. 측정 모드 선택기 회로는 입력 전압으로서 프로그램 가능 전압 레퍼런스 생성 회로에 의해 프로그램 가능하게 선택된 직접적인(direct) 스텝 레퍼런스 전압(들), 프로그램 가능 전압 레퍼런스 생성 회로에 의해 생성된 입력 레퍼런스 전압, 및 하나 이상의 입력 회로 전압을 수신하도록 구성된다. 측정 모드 입력에 기초하여, 모드 선택기 회로는 비교기 회로에 의해 수행되기를 원하는 원하는 측정 모드에 기초하여 이러한 입력 전압들을 비교기 회로에 전달하도록 구성된다. 예를 들어, 측정 모드 선택기 회로는 비교기 회로가 단일 종단(single ended) 전압 측정, 레퍼런스 전압이 있는 차동 전압 측정, 레퍼런스 전압이 없는 차동 전압 측정, 및/또는 테스트 전압 측정(예를 들어, 비교기 회로에서의 오프셋을 결정하기 위해)을 수행하게 하도록 구성된다.
이와 관련하여, 하나의 예시적인 양태에서, ACAL 회로가 제공된다. ACAL 회로는 레퍼런스 전압 선택 회로에 의해 선택된 레퍼런스 전압 프로그래밍 선택(reference voltage programming selection) 및 공급 전압에 기초하여 복수의 프로그램 가능 스텝 레퍼런스 전압들 중에서 스텝 레퍼런스 전압을 생성하도록 구성된 프로그램 가능 전압 레퍼런스 생성 회로를 포함한다. ACAL 회로는 선택된 스텝 레퍼런스 전압에 기초하여 입력 레퍼런스 전압을 생성하도록 구성된다. ACAL 회로는 비교기 회로를 더 포함한다. 비교기 회로는 입력 레퍼런스 전압을 측정되는 회로로부터의 입력 회로 전압과 비교하고, 입력 레퍼런스 전압과 입력 회로 전압 간의 차에 기초하여 디지털 측정 신호를 생성하도록 구성된다.
또 다른 예시적인 양태에서, 측정되는 회로의 입력 회로 전압을 측정하는 방법이 제공된다. 방법은 복수의 프로그램 가능 스텝 레퍼런스 전압들 중에서 스텝 레퍼런스 전압을 선택하기 위해 레퍼런스 전압 프로그래밍 선택을 설정하는 단계를 포함한다. 방법은 또한 레퍼런스 전압 프로그래밍 선택을 설정하는 것에 응답하여, 공급 전압 및 레퍼런스 전압 프로그래밍 선택에 기초하여 복수의 프로그램 가능 스텝 레퍼런스 전압들 중에서 스텝 레퍼런스 전압을 생성하는 단계, 선택된 스텝 레퍼런스 전압에 기초하여 입력 레퍼런스 전압을 생성하는 단계, 입력 레퍼런스 전압을 측정되는 회로로부터의 입력 회로 전압과 비교하는 단계, 및 입력 레퍼런스 전압과 입력 회로 전압 간의 차에 기초하여 디지털 측정 신호를 생성하는 단계를 포함한다.
이 분야의 기술자들은 첨부된 도면과 연관된 바람직한 실시예에 대한 다음의 상세한 설명을 읽은 후 본 개시의 범위를 이해하고 그 추가적인 양태들을 인식할 것이다.
본 명세서에 포함되어 그 일부를 형성하는 첨부 도면들은 본 개시의 여러 양태들을 예시하고, 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1은 프로그램된 스텝 레퍼런스 전압(들)에 기초한 입력 레퍼런스 전압을 비교기 회로에 제공하여 측정되는 회로로부터의 입력 회로 전압을 측정하는 데 사용되도록 구성된 프로그램 가능 전압 레퍼런스 생성 회로를 포함하는 예시적인 아날로그 캘리브레이션(ACAL) 회로의 블록도이며, 상기 프로그램 가능 전압 레퍼런스 생성 회로는 입력 회로 전압을 보다 정확하게 측정하기 위해 반복적인 방식으로 상이한 스텝 레퍼런스 전압(들)의 프로그래밍을 지원한다.
도 2는 프로그램 가능 전압 레퍼런스 생성 회로에 의해 생성될 프로그램된 스텝 레퍼런스 전압(들)의 연속적인 선택에 기초하여, 측정되는 회로로부터의 입력 회로 전압을 반복적으로 측정하는 도 1의 ACAL 회로의 예시적인 프로세스를 예시하는 흐름도이다.
도 3a 및 도 3b는 측정되는 회로로부터의 입력 회로 전압을 측정하는 데 사용되는 비교기 회로에, 프로그램된 스텝 레퍼런스 전압(들)에 기초한 입력 레퍼런스 전압을 제공하도록 구성된 프로그램 가능 전압 레퍼런스 생성 회로를 포함하는 또 다른 예시적인 ACAL 회로의 회로도이며, 상기 프로그램 가능 전압 레퍼런스 생성 회로는 입력 회로 전압을 보다 정확하게 측정하기 위해 반복적인 방식으로 상이한 스텝 레퍼런스 전압(들)의 프로그래밍을 지원한다.
도 4a는 ACAL 회로에 대한 프로그램 가능 선택에 기초하여 도 3a 및 도 3b에서의 ACAL 회로 동작에 대한 상이한 측정 모드들을 예시하는 차트이다.
도 4b는 도 4a의 차트에서의 측정 모드들 각각에 대한 도 3a 및 도 3b에서의 ACAL 회로의 동작 모드를 설명하는 일련의 식들이다.
도 5는 집적 회로(IC) 칩에 제공될 수 있는 예시적인 프로세서 기반 시스템의 블록도이며, 상기 프로세서 기반 시스템은 실행을 위한 컴퓨터 명령을 실행하도록 각각 구성된 하나 이상의 프로세서 코어를 구비한 프로세서를 포함하고, 프로그램 가능 전압 레퍼런스 생성 회로를 구비한 하나 이상의 ACAL 회로는 도 1 및 도 3a 내지 도 3b에서의 ACAL 회로들을 포함하여(이에 제한되지 않음) 입력 회로 전압을 보다 정확하게 측정하기 위해 반복적인 방식으로 상이한 스텝 레퍼런스 전압(들)의 프로그래밍을 지원한다.
본 명세서에 개시된 예시적인 양태는 측정되는 회로로부터의 입력 신호의 반복적인 측정을 지원하는 프로그램 가능 아날로그 캘리브레이션(ACAL) 회로를 포함한다. 관련 방법이 또한 개시된다. 하나의 비제한적인 예로서, ACAL 회로는 캘리브레이션 목적을 위해 측정되는 회로의 온칩 측정값을 제공하기 위해 측정되는 회로를 포함하는 동일한 집적 회로(IC) 칩에 사용될 수 있다. 예를 들어, 측정되는 회로는 IC 칩에서 직렬화기/역직렬화기(SerDes) 회로일 수 있다. 예시적인 양태에서, ACAL 회로는 전압 레퍼런스 생성 회로 및 비교기 회로를 포함한다. 전압 레퍼런스 생성 회로는 비교기 회로에 입력 레퍼런스 전압을 제공하도록 구성된다. 비교기 회로는 입력 레퍼런스 전압을 측정되는 회로(예를 들어, 캘리브레이션될 회로)로부터의 입력 회로 전압과 비교하고 상기 비교에 기초하여 디지털 측정 신호(예를 들어, 논리 '0' 또는 논리 '1')를 생성하도록 구성된다. 비교기 회로는 아날로그-디지털 변환기(ADC) 회로처럼 동작한다. 예를 들어, 입력 회로 전압이 입력 레퍼런스 전압보다 높으면, 비교기 회로는 디지털 측정 신호를 디지털 논리 '0' 값으로 생성하도록 구성될 수 있다. 입력 회로 전압이 입력 레퍼런스 전압보다 낮으면, 비교기 회로는 디지털 측정 신호를 디지털 논리 '1' 값으로 생성하도록 구성될 수 있다. 이러한 방식으로, 디지털 측정 신호는 입력 회로 전압의 전압 레벨의 표시자이다.
예시적인 양태에서, 입력 회로 전압을 더 정확하게 측정하는 ACAL 회로의 능력을 제공하기 위해, ACAL 회로는 전압 레퍼런스 생성 회로로서 프로그램 가능 전압 레퍼런스 생성 회로를 포함한다. 프로그램 가능 전압 레퍼런스 생성 회로는 디지털-아날로그 변환기(DAC) 회로와 유사하게 동작할 수 있다. 예를 들어, 프로그램 가능 전압 레퍼런스 생성 회로는 저항기들에 걸친 점진적인 전압 강하에 기초하여 상이한 스텝 레퍼런스 전압들을 갖는 복수의 탭 노드들을 제공하는 복수의 직렬 연결된 저항기들을 포함하는 저항기 래더 회로일 수 있다. 프로그램 가능 전압 레퍼런스 생성 회로는 레퍼런스 전압 선택 회로에 의해 생성된 레퍼런스 전압 프로그래밍 선택에 기초하여 특정 선택된 스텝 레퍼런스 전압의 프로그램된 스텝 레퍼런스 전압(들)을 제공하도록 구성된다. 비교기 회로에 제공되는 입력 레퍼런스 전압은 프로그램된 스텝 레퍼런스 전압(들)에 기초한다. 프로그램 가능 전압 레퍼런스 생성 회로가 원하는 스텝 전압 레벨의 스텝 레퍼런스 전압(들)을 프로그램 가능하게 생성할 수 있음으로써, ACAL 회로는 입력 회로 전압의 보다 정확한 측정을 위해 반복적인 방식으로 입력 회로 전압을 측정하는 데 사용될 수 있다. ACAL 회로의 주어진 동작 반복에서 비교기 회로에 의해 생성된 디지털 측정 신호에 기초하여, 프로그램 가능 전압 레퍼런스 생성 회로는 후속 동작 반복에서 다음 선택된 스텝 레퍼런스 전압의 스텝 레퍼런스 전압(들)을 생성하여, 그런 다음 비교기 회로에 의해 입력 회로 전압과 다시 비교될 수 있도록 프로그램될 수 있다. ACAL 회로에서 이 프로그램 가능 전압 레퍼런스 생성 회로는 비교기 회로가 입력 회로 전압이 프로그램된 입력 레퍼런스 전압에 상응한다고 결정할 때까지 반복적으로 프로그램될 수 있다.
이와 관련하여, 도 1은 측정되는 회로(102)로부터 입력 회로 전압(VIN)을 측정하도록 구성된 예시적인 ACAL 회로(100)의 블록도이다. ACAL 회로(100)는 캘리브레이션 목적 등을 위해 측정되는 회로(102)의 온칩 측정값을 제공하기 위해 측정되는 회로(102)를 포함하는 동일한 IC 칩(104)에 포함될 수 있다. 예를 들어, 측정되는 회로(102)는 IC 칩(104)에 있는 SerDes 회로일 수 있다. ACAL 회로(100)는 프로그램 가능 전압 레퍼런스 생성 회로(106) 및 비교기 회로(108)를 포함한다. 예를 들어, 비교기 회로(108)는 연산 증폭기(operational amplifier, op-amp)일 수 있다. 프로그램 가능 전압 레퍼런스 생성 회로(106)는 비교기 회로(108)에 입력 레퍼런스 전압(VREF)을 제공하도록 구성된다. 필터 회로(110)(예를 들어, 접지에 결합된 커패시터(C)에 결합된 저항기(R))는 입력 레퍼런스 전압(VREF)의 노이즈 및/또는 다른 주파수 성분을 필터링하기 위해 프로그램 가능 전압 레퍼런스 생성 회로(106)와 비교기 회로(108) 사이에 인라인(inline)으로 결합된다. 비교기 회로(108)는 입력 레퍼런스 전압(VREF)을 측정되는 회로(102)로부터의(예를 들어, 캘리브레이션될 회로로부터의) 입력 회로 전압(VIN)과 비교하고 상기 비교에 기초하여 디지털 측정 신호(111)(예를 들어, 논리 '0' 또는 논리 '1')를 생성하도록 구성된다. 비교기 회로(108)는 ADC 회로처럼 동작한다. 예를 들어, 입력 회로 전압(VIN)이 입력 레퍼런스 전압(VREF)보다 높으면, 비교기 회로(108)는 디지털 측정 신호(111)를 디지털 논리 '0' 값으로 생성하도록 구성될 수 있다. 그러나, 입력 회로 전압(VIN)이 입력 레퍼런스 전압(VREF)보다 낮으면, 비교기 회로(108)는 디지털 측정 신호(111)를 디지털 논리 '1' 값으로 생성하도록 구성될 수 있다. 이러한 방식으로, 디지털 측정 신호(111)는 입력 레퍼런스 전압(VREF)에 대한 측정되는 회로(102)의 입력 회로 전압(VIN)의 전압 레벨의 표시자이다.
측정되는 회로(102)로부터의 입력 회로 전압(VIN)을 보다 정확하게 측정하기 위한 도 1의 ACAL 회로(100)의 능력을 제공하기 위해, 프로그램 가능 전압 레퍼런스 생성 회로(106)는 원하는 전압 레벨로 입력 레퍼런스 전압(VREF)을 생성하도록 프로그램 가능하다. 이는 예를 들어 IC 칩(104)의 더 높은 레벨의 포지티브(positive) 공급 전압("공급 전압")(VDD)을 입력 레퍼런스 전압(VREF)으로서 제공하는 것과 대조된다. 입력 레퍼런스 전압(VREF)이 입력 회로 전압(VIN)의 실제 전압 레벨에 가까울수록 입력 회로 전압(VIN)이 보다 정확하게 측정될 수 있다. 하기에서 더 상세히 논의되는 바와 같이, 프로그램 가능 전압 레퍼런스 생성 회로(106)는 레퍼런스 전압 선택 회로(114)에 의해 생성된 레퍼런스 전압 프로그래밍 선택(112)에 기초하여 특정 선택된 스텝 레퍼런스 전압의 프로그램된 입력 레퍼런스 전압(VREF)을 제공하도록 구성된다. 예를 들어, 프로그램 가능 전압 레퍼런스 생성 회로(106)는 25 밀리볼트(mV) 스텝으로 입력 레퍼런스 전압(VREF)을 생성할 수 있다. 비교기 회로(108)에 제공되는 주어진 스텝 레퍼런스 전압의 입력 레퍼런스 전압(VREF)은 레퍼런스 전압 프로그래밍 선택(112)에 기초한다. 프로그램 가능 전압 레퍼런스 생성 회로(106)가 원하는 스텝 레퍼런스 전압의 입력 레퍼런스 전압(VREF)을 프로그램 가능하게 생성할 수 있음으로써, ACAL 회로(100)는 입력 회로 전압(VIN)의 보다 정확한 측정을 위해 반복적인 방식으로 입력 회로 전압(VIN)을 측정하는 데 사용될 수 있다. ACAL 회로(100)의 주어진 동작 반복에서 비교기 회로(108)에 의해 생성된 디지털 측정 신호(111)에 기초하여, 프로그램 가능 전압 레퍼런스 생성 회로(106)는 후속 동작 반복에서 입력 레퍼런스 전압(VREF)으로서 다음 스텝 레퍼런스 전압을 생성하여 그런 다음 비교기 회로(108)에 의해 입력 회로 전압(VIN)과 다시 비교될 수 있도록 반복적인 방식으로 다시 프로그램될 수 있다. 이 프로그램 가능 전압 레퍼런스 생성 회로(106)는 비교기 회로(108)가 레퍼런스 전압 선택 회로(114)에 의해 프로그램된 주어진 프로그램된 입력 회로 전압(VIN)에 상응하는(즉, 일치하거나(matching) 가장 가깝게 일치하는) 입력 회로 전압(VIN)으로서 디지털 측정 신호(111)를 생성할 때까지, 후속의 다음 입력 레퍼런스 전압(VREF)을 다음 전압 스텝으로 생성하도록 계속해서 반복적으로 프로그램될 수 있다.
도 1의 ACAL 회로(100)의 이 예에서, 프로그램 가능 전압 레퍼런스 생성 회로(106)는 저항기 래더 회로(116)의 형태로 제공된다. 저항기 래더 회로(116)는 직렬 연결된 복수의 저항기들(Ro-Rx)을 포함하며, 저항기(Ro)는 포지티브 공급 전압(VDD)에 결합되고 마지막 저항기(Rx)는 접지 전압(Vss)에 결합된다. 탭 노드들(To-Tx)은 인접한 결합된 저항기들(Ro-Rx) 사이에 형성된다. 저항기 래더 회로(116)는 포지티브 공급 전압(VDD)이 각각의 저항기(Ro-Rx)에 걸쳐 'X' 레퍼런스 스텝 전압들(VREF-O - VREF-X)로 분할되는 전압 분배기 회로이다. 예를 들어, Rx에서 'X'가 31과 같다면 R0-R31로 총 32 개의 저항기가 있을 것이다. 저항기들(Ro-Rx, R31) 각각이 동일한 저항을 갖는 경우, 포지티브 공급 전압(VDD)은 각각의 탭 노드(To-Tx, T31)에 존재하는 레퍼런스 스텝 전압들(VREF-O - VREF-X, VREF-31)의 32 개 짝수(even) 레퍼런스 전압 스텝들로 분할될 것이다. 예를 들어, 포지티브 공급 전압(VDD)이 0.8 V인 경우, 각각의 탭 노드(T0-T31)에서 생성된 전압 스텝들은 0.8 V/32 스텝 = 대략 25 mV 스텝이 될 것이다. 스위치들(So-Sx)은 저항기들(Ro-Rx) 각각에 결합되어 필터 회로(110)에 그리고 간접적으로 비교기 회로(108)에 결합되는 저항기 래더 출력(118)에 대한 개개의 탭 노드들(To-Tx)의 결합을 제어한다. 그러므로 이 예에서, 레퍼런스 전압 프로그래밍 선택(112)은, 프로그램된 스텝 레퍼런스 전압(VREF-O - VREF-X)을 입력 레퍼런스 전압(VREF)으로서 제공하기 위해 개개의 선택된 탭 노드(To-Tx)를 저항기 래더 출력(118)에 결합하기 위해, 어느 스위치(So-Sx)가 프로그램 가능 전압 레퍼런스 생성 회로(106)에 의해 닫히는지 제어한다. 프로그램 가능 전압 레퍼런스 생성 회로(106)는 DAC 회로처럼 행동하며 여기서 레퍼런스 전압 선택 회로(114)는 예를 들어, 디지털 워드 입력(digital word input)을 받아들이고 디지털 워드 입력에 따라 스위치들(So-Sx)을 활성화하기 위해 단일 출력을 "핫(hot)" 출력으로서 활성화하는 디코더(decoder)이다.
따라서, 레퍼런스 전압 프로그래밍 선택(112)을 통해 프로그램 가능 전압 레퍼런스 생성 회로(106)를 프로그래밍함으로써, 프로그램 가능 전압 레퍼런스 생성 회로(106)는 입력 회로 전압(VIN)과 비교될 비교기 회로(108)에 제공되는 입력 레퍼런스 전압(VREF)을, 입력 회로 전압(VIN)이 입력 레퍼런스 전압(VREF)으로서 알려진 프로그램된 스텝 레퍼런스 전압(VREF-O - VREF-X)에 기초하여 정확하게 측정될 때까지, 반복적인 방식으로 제공하고 변경하도록 제어될 수 있다. 예로서, 하드웨어, 펌웨어, 또는 소프트웨어 상태 기계가 프로그램 가능 전압 레퍼런스 생성 회로(106)의 반복적인 프로그래밍을 유도하여 ACAL 회로(100)가 입력 회로 전압(VIN)을 측정하게 하도록 IC 칩(104)에 제공될 수 있다. 또 다른 예로서, ACAL 회로(100)는 IC 칩(104)의 생산 후에 IC 칩(104)이 작동할 때 전압이 설정 및 조정될 수 있게 하기 위해 사용될 수 있다. 이러한 방식으로, IC 칩(104)은 IC 칩(104)의 작동을 조정하고/하거나 프로세스, 전압, 온도(PVT) 변동을 보상하기 위해 전압이 측정되고 변경되도록 허용하는 유연성을 갖는다.
도 2는 프로그램 가능 전압 레퍼런스 생성 회로(106)에 의해 생성될 프로그램된 스텝 레퍼런스 전압(들)의 연속적인 선택에 기초하여, 측정되는 회로(102)로부터의 입력 회로 전압(VIN)을 반복적으로 측정하는 도 1의 ACAL 회로(100)의 예시적인 프로세스(200)를 예시하는 흐름도이다. 이와 관련하여, 도 2에 예시된 바와 같이, 이 예에서 측정되는 회로(102)로부터의 입력 회로 전압(VIN)을 측정하는 프로세스(200)의 제1 단계는 복수의 프로그램 가능 스텝 레퍼런스 전압들(VREF-O-VREF-X) 중에서 다음 스텝 레퍼런스 전압(VREF-O-VREF-X)을 선택하도록 다음 레퍼런스 전압 프로그래밍 선택(112)을 설정하는 단계를 포함한다(도 2의 블록(202)). 다음 레퍼런스 전압 프로그래밍 선택(112)은 입력 회로 전압(VIN)이 정확하게 측정되기 전에 입력 회로 전압(VIN)을 측정하는 초기 반복에 기초한 제1 레퍼런스 전압 프로그래밍 선택(112)이거나, 입력 회로 전압(VIN)을 측정하는 후속 반복에서의 후속 레퍼런스 전압 프로그래밍 선택(112)일 수 있다. 레퍼런스 전압 프로그래밍 선택(112)을 설정하는 것에 응답하여(도 2의 블록(204)), 프로세스(200)의 다음 단계는 레퍼런스 전압 프로그래밍 선택(112)이 포지티브 공급 전압(VDD) 및 다음 레퍼런스 전압 프로그래밍 선택(112)에 기초하여 프로그램 가능 전압 레퍼런스 생성 회로(106)에서 복수의 프로그램 가능 스텝 레퍼런스 전압들(VREF-O-VREF-X) 중에서 다음 스텝 레퍼런스 전압(VREF-O-VREF-X)을 생성하는 단계를 포함한다(도 2의 블록(206)). 레퍼런스 전압 프로그래밍 선택(112)은 다음 선택된 스텝 레퍼런스 전압(VREF-O-VREF-X)에 기초하여 다음 입력 레퍼런스 전압(VREF)을 생성한다(도 2의 블록(208)).
도 2를 계속 참조하면, 프로세스(200)의 다음 단계는 비교기 회로(108)가 프로그램 가능 전압 레퍼런스 생성 회로(106)에 의해 생성된 다음 입력 레퍼런스 전압(VREF)을 측정되는 회로(102)로부터의 입력 회로 전압(VIN)과 비교하는 단계를 포함한다(도 2의 블록(210)). 비교기 회로(108)는 입력 레퍼런스 전압(VREF)과 입력 회로 전압(VIN) 간의 차에 기초하여 디지털 측정 신호(111)를 생성한다(도 2의 블록(212)). 입력 회로 전압(VIN)이 아직 정확하게 측정되지 않은 경우(도 2의 블록(214)), 프로세스는 프로그램 가능 전압 레퍼런스 생성 회로(106)가 입력 레퍼런스 전압(VREF)을 생성하는 데 사용할 다음 스텝 레퍼런스 전압(VREF-O-VREF-X)을 설정하기 위해 단계(202)로 돌아가서 반복된다. 그러나 입력 회로 전압(VIN)이 정확하게 측정되면(도 2의 블록(214)), 프로세스는 종료된다(도 2의 블록(216)). 예로서, 비교기 회로(108)에 의해 생성된 디지털 측정 신호(111)에 기초하여 입력 회로 전압(VIN)이 프로그램 가능 전압 레퍼런스 생성 회로(106)에 의해 생성된 현재 및 마지막 입력 회로 전압(VIN) 사이의 전압인 것으로 결정되면 입력 회로 전압(VIN)이 정확하게 측정되었는지 여부가 결정될 수 있다.
도 3a 및 도 3b는 측정되는 회로로부터 포지티브 입력 회로 전압(VINP) 또는 네거티브 입력 회로 전압(VINN)(도 3b 참조)을 측정하도록 구성된 ACAL 회로(300)의 또 다른 예를 예시한다. 도 1의 ACAL 회로(100)와 마찬가지로, 도 3a 및 도 3b에서의 ACAL 회로(300)는 캘리브레이션 목적 등을 위해 측정되는 회로의 온칩 측정값을 제공하기 위해, 포지티브 및 네거티브 입력 회로 전압들(VINP, VINN)을 갖는 측정되는 회로를 포함하는 동일한 IC 칩에 포함될 수 있다. 도 1의 ACAL 회로(100)와 마찬가지로, 도 3a 및 도 3b의 ACAL 회로(300)도 프로그램 가능 전압 레퍼런스 생성 회로(306)(도 3a) 및 비교기 회로(308)(도 3b)를 포함한다. 예를 들어, 비교기 회로(308)는 연산 증폭기(309)를 포함할 수 있다. 프로그램 가능 전압 레퍼런스 생성 회로(306)는 비교기 회로(308)에 차동 입력 레퍼런스 전압들(VREFO, VREFI)을 제공하도록 구성된다. 하기에서 더 상세히 설명되는 바와 같이, 차동 입력 레퍼런스 전압들(VREFO, VREFI)은 프로그램 가능 전압 레퍼런스 생성 회로(306)의 저항기 래더 회로(316)에서 선택된 저항기의 양쪽에 있는 탭 노드들 상의 상이한 스텝 레퍼런스 전압들이다. 또한 하기에서 더 상세히 설명되는 바와 같이, ACAL 회로(300)는 또한 입력 회로 전압(VINP, VINN)을 측정하는 데 사용되기 위해 비교기 회로(308)에 선택된 레퍼런스 전압을 전달하도록 구성되는 레퍼런스 전압 선택 회로(320)를 포함한다. 이는 원하는 동작 모드에 기초하여 입력 회로 전압(VINP, VINN)과 비교하는 데 사용될 원하는 입력 레퍼런스 전압을 선택하는 유연성을 위해 제공되며, 이는 하기에서 보다 상세히 설명된다.
또한 하기에서 보다 상세히 논의되는 바와 같이, ACAL 회로(300)는 또한 입력 레퍼런스 전압(VREF)으로 사용되도록 레퍼런스 전압 선택 회로(320)에 의해 추가로 선택되어 비교기 회로(308)(도 3b)에 전달되어 포지티브 또는 네거티브 입력 회로 전압(VINP, VINN)과 비교될, 개개의 차동 입력 레퍼런스 전압들(VREFO, VREFI)과 포지티브 공급 전압 및 접지 전압(VDD, VSS) 간에 선택하도록 구성된 사전-레퍼런스(pre-reference) 전압 선택 회로(322)를 포함한다.
계속해서 도 3a를 참조하면, 필터 회로(310)(예를 들어, 접지에 결합된 커패시터(C)에 결합된 저항기(R))는 프로그램 가능 전압 레퍼런스 생성 회로(306)(보다 구체적으로 레퍼런스 전압 선택 회로(320))와 비교기 회로(308) 사이에 인라인으로 결합되어 전달되는 입력 레퍼런스 전압(VREF)의 노이즈 및/또는 다른 주파수 성분을 필터링한다. 비교기 회로(308)는 전달된 입력 레퍼런스 전압(VREF)을 측정되는 회로부터의(예를 들어, 캘리브레이션될 회로로부터의) 선택된 포지티브 또는 네거티브 입력 회로 전압(VINP, VINN)과 비교하고 상기 비교에 기초하여 디지털 측정 신호(311)(도 3b)(예를 들어, 논리 '0' 또는 논리 '1')를 생성하도록 구성된다. 비교기 회로(308)는 ADC 회로처럼 동작한다. 예를 들어, 포지티브 입력 회로 전압(VINP)이 입력 회로 전압(VIN)과 비교되도록 선택되고 포지티브 입력 회로 전압(VINP)이 입력 레퍼런스 전압(VREF)보다 높으면, 비교기 회로(308)는 디지털 논리 '0' 값으로 디지털 측정 신호(311)를 생성하도록 구성될 수 있다. 그러나, 포지티브 입력 회로 전압(VINP)이 입력 레퍼런스 전압(VREF)보다 낮으면, 비교기 회로(308)는 디지털 논리 '1' 값으로 디지털 측정 신호(311)를 생성하도록 구성될 수 있다. 이러한 방식으로, 디지털 측정 신호(311)는 입력 레퍼런스 전압(VREF)에 대한 입력 회로 전압(VIN)의 전압 레벨의 표시자이다.
이제 도 3a의 ACAL 회로(300)에 대한 보다 예시적인 세부사항이 논의될 것이며, 이어서 도 3a의 ACAL 회로(300)의 비교기 회로(308)에 대한 예시적인 세부사항이 논의될 것이다.
이와 관련하여, 도 3a를 참조하면, 프로그램 가능 전압 레퍼런스 생성 회로(306)는 이 예에서 저항기 래더 회로(316)의 형태로 제공된다. 도 1의 ACAL 회로(100)에서의 저항기 래더 회로(116)와 유사하게, 저항기 래더 회로(316)는 복수의 직렬 연결된 저항기들(Ro-Rx)을 포함하며, 저항기(Ro)는 포지티브 공급 전압(VDD)에 결합되고 마지막 저항기(Rx)는 접지 전압(Vss)에 결합된다. 탭 노드들(To-Tx)은 인접한 결합된 저항기들(Ro-Rx) 사이에 형성된다. 저항기 래더 회로(316)는 포지티브 공급 전압(VDD)이 각각의 저항기(Ro-Rx)에 걸쳐 'X' 레퍼런스 스텝 전압들로 분할되는 전압 분배기 회로이다. 예를 들어, Rx에서 'X'가 31과 같다면 R0-R31와 같이 총 32 개의 저항기가 있을 것이다. 저항기들(R0-R31) 각각이 동일한 저항을 갖는 경우, 포지티브 공급 전압(VDD)은 각각의 탭 노드(T0-T31)에 존재하는 32 개의 짝수 레퍼런스 전압 스텝들 VDD/32로 분할될 것이다. 예를 들어, 포지티브 공급 전압(VDD)이 0.8 V인 경우, 각각의 탭 노드(T0-T31)에서 생성된 전압 스텝들은 0.8 V/32 스텝 = 대략 25 mV 스텝이다. 스위치들(S0-0 - Sx-1)이 저항기들(Ro-Rx) 각각에 결합되어 하기에 논의되는 사전-레퍼런스 전압 선택 회로(322)에 대한 개개의 탭 노드들(T0-Tx)의 결합을 제어한다. 예를 들어, 스위치들(S0-0, S0-1)은 저항기(Ro)의 양쪽에 결합된다. 스위치들(S1-0, S1-1)은 저항기(R1)의 양쪽에 결합된다. 스위치들(S2-0, S2-1)은 저항기(R2)의 양쪽에 결합된다. 스위치들(Sx-0, Sx-1)은 저항기(Rx)의 양쪽에 결합된다. 이 예에서 디코더(324) 형태의 레퍼런스 전압 선택 회로(314)는 프로그램 가능 전압 레퍼런스 생성 회로(306)에 의해 스텝 레퍼런스 전압(VREFO, VREFI)으로서 제공될 스텝형(stepped) 전압을 선택한다. 이 예에서, 디코더는 디코더 입력 din<4:0>에서 5 비트 디지털 워드 입력을 받아들이고 32 개 디코더 출력 SEL<31:0> 중 하나를 레퍼런스 전압 프로그래밍 선택(312)으로 활성화하는 5 대(to) 32 비트 디코더이다. 각각의 디코더 출력 SEL<31:0>는 개개의 스위치 쌍(S0-0, Sx-1)에 결합된다. 예를 들어, 디코더 출력 SEL<0>은 스위치들(S0-0, S0-1)에 결합된다. 디코더 출력 SEL<X>는 스위치들(Sx-0, Sx-1)에 결합된다. 이러한 방식으로, 레퍼런스 전압 프로그래밍 선택(312)은 어느 탭 노드들(To-Tx)이 선택된 저항기(Ro-Rx)에 걸친 개개의 스텝 전압들을 스텝 레퍼런스 전압들(VREFO, VREFI)로서 저항기 래더 출력들(318(0), 318(1))에 결합하도록 활성화될지 제어한다.
따라서, 레퍼런스 전압 프로그래밍 선택(312)을 통해 프로그램 가능 전압 레퍼런스 생성 회로(306)를 프로그래밍함으로써, 프로그램 가능 전압 레퍼런스 생성 회로(306)는 스텝 레퍼런스 전압(VREFO, VREFI)을 제공하고 변경하도록 제어되어 측정되는 회로(302)로부터의 입력 회로 전압(VIN)을 측정하기 위해 비교기 회로(308)에 입력 레퍼런스 전압(VREF)을 반복적인 방식으로 제공할 수 있다. 예로서, 하드웨어, 펌웨어, 또는 소프트웨어 상태 기계가 프로그램 가능 전압 레퍼런스 생성 회로(306)의 반복적인 프로그래밍을 유도하여 ACAL 회로(300)가 포지티브 또는 네거티브 입력 회로 전압(VINP, VINN)을 측정하게 하도록 IC 칩에 제공될 수 있다. 또 다른 예로서, ACAL 회로(300)는 측정될 전압을 측정하고 PVT 변동을 보상하도록 동작을 조정하기 위해, 생산 후에 ACAL 회로(300)가 작동할 때 전압이 설정 및 조정될 수 있게 하기 위해 사용될 수 있다.
도 3a를 계속 참조하면, 이 예에서 ACAL 회로(300)는 또한 저항기 래더 회로(316)를 구동하기 위해 프로그램 가능 전압 레퍼런스 생성 회로(306)에 포지티브 공급 전압(VDD) 또는 바이어스 전류(IB)를 제공하도록 구성된 공급 회로(326)를 포함한다. 이와 관련하여, 공급 회로(326)는 포지티브 공급 전압(VDD) 및 탭 노드(T0)에 결합되는 헤드 스위치(head switch)(330)(예를 들어, P-타입 전계 효과 트랜지스터(FET)(PFET))를 포함하는 전압 공급 회로(328)를 포함한다. 헤드 스위치(330)는 헤드 스위치(330)가 포지티브 공급 전압(VDD)을 탭 노드(T0)로 전달할지 여부를 제어하는 인에이블 신호(EN)를 수신하도록 구성된 인에이블 게이트(enable gate)(G)를 포함한다. 이러한 방식으로, 헤드 스위치(330)는 프로그램 가능 전압 레퍼런스 생성 회로(306)의 저항기 래더 회로(316)가 포지티브 공급 전압(VDD)에 의해 구동될지 여부를 제어하기 위해 선택적으로 인에이블되거나 디스에이블될 수 있다. 또한, 이 예에서, 공급 회로(326)는 또한 저항기 래더 회로(316)를 구동하기 위해 바이어스 전류(IB)를 프로그램 가능 전압 레퍼런스 생성 회로(306)에 전달하도록 구성된 전류 공급 회로(332)를 포함한다. 전류 공급 회로(332)는 인에이블 신호(EN)의 컴플리먼트(complement)에 의해 게이트 제어되는 제2 헤드 스위치(334)(예를 들어, PFET)를 포함하여 전압 공급 회로(328)에서의 헤드 스위치(330)와 전류 공급 회로(332)에서의 제2 헤드 스위치(334)는 동시에 활성화되지 않는다. 저항기 래더 회로(316)를 구동하기 위해 바이어스 전류(IB)를 저항기 래더 회로(316)의 탭 노드(T0)에 전달하도록 제어되는 게이트(G) 제어되는 제3 헤드 스위치(336)(예를 들어, N-타입 FET(NFET)).
계속해서 도 3a를 참조하면, 이 예에서 ACAL 회로(300)는 또한 비교기 회로(308)(도 3b)에 전달되는 입력 레퍼런스 전압(VREF)으로서 사용되도록 레퍼런스 전압 선택 회로(320)에 상이한 레퍼런스 전압들을 제공함에 있어 유연성을 제공하기 위해 사전-레퍼런스 전압 선택 회로(322)를 포함한다. 이와 관련하여, 이 예에서, 사전-레퍼런스 전압 선택 회로(322)는 제1 사전-레퍼런스 전압 선택 회로(338(0)) 및 제2 사전-레퍼런스 전압 선택 회로(338(1))를 포함한다. 제1 사전-레퍼런스 전압 선택 회로(338(0))는 저항기 래더 출력(318(0))에 결합된 제1 사전-레퍼런스 전압 입력(340I(0))을 포함하여 제1 사전-레퍼런스 전압 입력(340I(0))이 제1 스텝 레퍼런스 입력 전압(VREFO)을 수신하도록 구성된다. 제1 사전-레퍼런스 전압 선택 회로(338(0))는 또한 탭 노드(T0)에 결합된 제2 사전-레퍼런스 전압 입력(342I(0))을 포함하여 제2 사전-레퍼런스 전압 입력(342I(0))이 접지 전압(Vss)을 수신하도록 구성된다. 제2 사전-레퍼런스 전압 선택 회로(338(1))는 저항기 래더 출력(318(1))에 결합된 제3 사전-레퍼런스 전압 입력(340I(1))을 포함하여 제3 사전-레퍼런스 전압 입력(340I(1))이 제2 스텝 레퍼런스 입력 전압(VREFI)을 수신하도록 구성된다. 제2 사전-레퍼런스 전압 선택 회로(338(1))는 또한 탭 노드(Tx)에 결합된 제4 사전-레퍼런스 전압 입력(342I(1))을 포함하여 제4 사전-레퍼런스 전압 입력(342I(1))이 포지티브 공급 전압(VDD)을 수신하도록 구성된다.
제1 사전-레퍼런스 전압 선택 회로(338(0)) 및 제2 사전-레퍼런스 전압 선택 회로(338(1))는 개개의 멀티플렉서 회로(344(0), 344(1))로서 제공될 수 있다. 두 멀티플렉서 회로(344(0), 344(1))는 수신되는 어느 입력을 개개의 제1 및 제2 사전-레퍼런스 전압 출력(3480(0), 3480(1))에 전달할지 제어하는 개개의 제1 및 제2 사전-레퍼런스 전압 선택 입력(3461(0), 3461(1))을 포함한다. 제1 및 제2 사전-레퍼런스 전압 선택 입력(346I(0), 346I(1))은 모두 동일한 선택 신호(SEL_VDDREF)를 수신하도록 구성된다. 제1 사전-레퍼런스 전압 선택 회로(338(0))는 프로그램 가능 전압 레퍼런스 생성 회로(306)에 의해 생성된 제1 스텝 레퍼런스 전압(VREFO) 및 접지 전압(Vss) 중 하나를 제1 사전-레퍼런스 전압 출력(348O(0))에 전달하도록 구성된다. 제2 사전-레퍼런스 전압 선택 회로(338(1))는 프로그램 가능 전압 레퍼런스 생성 회로(306)에 의해 생성된 제2 스텝 레퍼런스 전압(VREFI) 및 포지티브 공급 전압(VDD) 중 하나를 제2 사전-레퍼런스 전압 출력(348O(1))으로 전달하도록 구성된다. 이러한 방식으로, ACAL 회로(300)는 입력 레퍼런스 전압(VREF)으로 사용될 스텝 레퍼런스 전압들(VREFO, VREFI)과 포지티브 공급 전압 및 접지 전압(VDD, VSS) 중 임의의 것을 비교기 회로(308)(도 3b)에 전달하도록 구성 가능하고 유연하다.
도 3a를 계속 참조하면, ACAL 회로(300)는 또한 레퍼런스 전압 선택 회로(320)를 포함한다. 레퍼런스 전압 선택 회로(320)는 멀티플렉서 회로(350)로서 제공될 수 있다. 레퍼런스 전압 선택 회로(320)는 제2 사전-레퍼런스 전압 선택 회로(338(1))의 제2 사전-레퍼런스 전압 출력(348O(1))에 결합된 제1 레퍼런스 전압 입력(352(0))을 갖는다. 레퍼런스 전압 선택 회로(320)는 또한 제1 사전-레퍼런스 전압 선택 회로(338(0))의 제1 사전-레퍼런스 전압 출력(348O(0))에 결합된 제2 레퍼런스 전압 입력(352(1))을 갖는다. 레퍼런스 전압 선택 회로(320)는 제1 또는 제2 레퍼런스 전압 입력(352(0), 352(1)) 상의 신호가 필터 회로(310)에 결합된 레퍼런스 전압 선택 출력(356)으로 전달될지 여부를 제어하는 레퍼런스 전압 선택 입력(354)을 포함한다. 이러한 방식으로, 레퍼런스 전압 선택 회로(320)는 입력 레퍼런스 전압(VREF)으로 사용되는 사전-레퍼런스 전압 선택 회로(322) 및 레퍼런스 전압 선택 회로(320)의 제어에 기초한 스텝 레퍼런스 전압(VREFO, VREFI) 및 포지티브 공급 전압 및 접지 전압(VDD, VSS) 중 임의의 것을 비교기 회로(308)(도 3b)에 전달하도록 선택할 수 있는 추가적인 유연성을 제공한다.
도 3a를 계속 참조하면, 이 예에서 ACAL 회로(300)는 또한 델타-시그마 변조기로서 제공될 수 있는 변조기 회로(358)를 포함한다. 변조기 회로(358)는 제1 및 제2 레퍼런스 전압 입력(352(0), 352(1)) 상의 어느 신호가 필터 회로(310)에 결합된 레퍼런스 전압 선택 출력(356)에 전달될지 제어하기 위해 레퍼런스 전압 선택 회로(320)의 레퍼런스 전압 선택 입력(354)에 결합된 변조기 출력(360)을 포함한다. 변조기 회로(358)는 레퍼런스 전압 선택 회로(320)가 레퍼런스 전압을 제1 및 제2 레퍼런스 전압 입력(352(0), 352(1))으로부터 레퍼런스 전압 선택 출력(356)으로 전달하는 지속기간을 제어하기 위해 변조기 출력(360) 상에 펄스-폭 변조된(pulse-width modulated, PWM) 신호(362)를 생성하도록 구성된다. 이는 레퍼런스 전압 선택 출력(356) 상에 생성된 입력 전압 레퍼런스(VREF)가 제1 및 제2 레퍼런스 전압 입력(352(0), 352(1)) 상의 전압 레퍼런스 신호들의 보간(interpolation)(즉, 혼합)이 되도록 허용한다. 보간된 입력 레퍼런스 전압(VREF)은 더 적은 노이즈 또는 간섭을 가질 수 있어 비교기 회로(308)(도 3b)에 의한 보다 정확한 측정을 제공할 수 있다.
PWM 신호(362)의 듀티 사이클은 입력 레퍼런스 전압(VREF)을 생성하기 위해 제1 및 제2 레퍼런스 전압 입력(352(0), 352(1)) 상의 전압 레퍼런스들의 가중치(weighting)를 제어한다. 제1 및 제2 레퍼런스 전압 입력(352(0), 352(1)) 상의 레퍼런스 전압들을 변조하는 것은 더 높은 분해능(resolution) 입력 레퍼런스 전압(VREF)이 생성되도록 허용하여 비교기 회로(308)(도 3b)가 입력 회로 전압(VINP, VINN)을 훨씬 더 정확하게 측정할 수 있도록 한다. 변조기 회로(358)는 PWM 신호(362)의 듀티 사이클을 제어하는 변조기 입력 코드 dsm_code<12:0>를 수신하도록 구성된 변조기 입력(364)을 갖는다. 이 예에서, 변조기 회로(358)는 13 비트 변조기 입력 코드 dsm_code<12:0>로 PWM 신호(362)에 213 개의 상이한 PWM들을 생성하도록 구성된다. 이는 제1 및 제2 레퍼런스 전압 입력(352(0), 352(1))에 전달되는 레퍼런스 전압들 간에 213 개의 상이한 전압 레벨이 되도록 입력 레퍼런스 전압(VREF)의 분해능을 제공한다. 예를 들어, 스텝 레퍼런스 전압(VREFO, VREFI)이 사전-레퍼런스 전압 선택 회로(322)에 의해 25 mV 차동으로 제1 및 제2 레퍼런스 전압 입력(352(0), 352(1))에 전달되도록 선택되는 경우, 변조기 회로(358)는 25 mV 차동을 213 개 스텝으로 분할하여 3.05 마이크로볼트(μV) 분해능을 제공할 수 있다.
또한, 입력 레퍼런스 전압(VREF)이 더 높은 분해능의 전압 스텝들로 전환되도록 허용하는 레퍼런스 전압 선택 회로(320) 및 변조기 회로(358)의 사용으로, 필터 회로(310)의 구성요소들(예를 들어, 저항기(들) 및 커패시터(들))은 입력 레퍼런스 전압(VREF)을 적절하게 필터링하기 위해 더 작은 저항 및 커패시턴스의, 더 작은 크기로 될 수 있다. 필터 회로(310)는 필터 구성요소가 IC 칩에 제조되는 특성으로 인해 흔히 ACAL 회로(300)에서 더 크거나 가장 큰 영역을 소비할 수 있다. 축소된 크기의 필터 회로(310)는 더 많은 수의 ACAL 회로들(300)이 IC 칩에 포함되고/되거나 개개의 ACAL 회로들(300)에 의해 측정되거나 캘리브레이션될 회로들에 대해 IC 칩의 다이 상에서 매우 근접하여 위치되도록 허용할 수 있다. 따라서, 더 많은 수의 감소된 풋프린트 ACAL 회로들(300)이 측정되거나 캘리브레이션될 회로들에 물리적으로 매우 근접하여 배치될 수 있다. 이러한 방식으로, 온칩 ACAL 회로들(300)과 그 개개의 캘리브레이션되거나 측정되는 온칩 회로들 간의 라우팅 지연이 감소되어 캘리브레이션 지연으로 인한 임의의 성능 저하를 완화할 수 있다. 또한, 칩 상의 특정 회로들에 더욱 전념하는 더 많은 수의 더 작은 풋프린트 온칩 ACAL 회로(300)들을 제공하는 것은 ACAL 회로들(300)에 의한 전체 전력 소비를 감소시킬 수 있다.
따라서, 도 3a에 도시된 바와 같이, 레퍼런스 전압 프로그래밍 선택(312), 사전-레퍼런스 전압 선택 회로(322) 및 레퍼런스 전압 선택 회로(320)의 제어, 및 변조기 회로(358)에 의해 제어되는 레퍼런스 전압 선택 회로(320)에서의 레퍼런스 전압들의 보간의 결과로서 생성되는 입력 레퍼런스 전압(VREF)이 도 3b의 비교기 회로(308)에 입력 레퍼런스 전압(VREF)으로서 제공된다. 도 3b를 참조하면, 이 예에서 이 ACAL 회로(300)에서의 비교기 회로(308)는 제1 입력 레퍼런스 전압을 수신하도록 구성된 제1 비교기 입력(366(0)) 및 비교될 제2 입력 레퍼런스 전압을 수신하도록 구성된 제2 비교기 입력(366(1))을 포함하는 연산 증폭기(309)를 포함한다. 연산 증폭기(309)는 이 예에서 연산 증폭기(309)의 오프셋을 제로화(zero out)하는 자동-제로잉(auto-zeroing) 연산 증폭기(309)이다. 연산 증폭기(309)는 제1 비교기 입력(366(0)) 상의 입력 레퍼런스 전압을 제2 비교기 입력(366(1))에서의 입력 회로 전압과 비교하고, 제1 비교기 입력(366(0)) 상의 입력 레퍼런스 전압과 제2 비교기 입력(366(1)) 상의 입력 회로 전압 간의 차동을 나타내는 출력 전압(VOUT)을 연산 증폭기 출력(368) 상에 생성한다. 이 예에서, 비교기 회로(308)는 출력 전압(VOUT)을 래치(latch)하도록 구성되는 래치 회로(370)를 포함한다. 비교기 회로(308)는 또한 출력 전압(VOUT)에 기초하여 제1 비교기 입력(366(0)) 상의 입력 레퍼런스 전압과 제2 비교기 입력(366) 상의 입력 회로 전압 사이의 차동을 나타내는 디지털 측정 신호(311)를 생성하도록 구성된 S-R 플립플롭(372)을 포함한다.
이 예에서, 도 3b를 계속 참조하면, ACAL 회로(300)는 연산 증폭기(309)의 제1 및 제2 비교기 입력(366(0), 366(1)) 상에, 입력 레퍼런스 전압(VREF), 스텝 레퍼런스 전압(VREFO, VREFI), 및 포지티브 및 네거티브 입력 회로 전압(VINP, VINN) 중 임의의 것을 제공하기 위한 유연성을 제공하는 모드 선택기(mode selector) 회로(374)를 포함한다. 모드 선택기 회로(374)는 입력 레퍼런스 전압(VREF), 스텝 레퍼런스 전압(VREFO, VREFI), 및 포지티브 및 네거티브 입력 회로 전압(VINP, VINN) 중 어느 것이 연산 증폭기(309)의 제1 및 제2 비교기 입력(366(0), 366(1))으로의 모드 선택기 출력(380(0)-380(3))으로 전달될지 제어하기 위해 먹스 선택(mux selection)(377)에 의해 제어된다. 입력 레퍼런스 전압(VREF), 스텝 레퍼런스 전압(VREFO, VREFI), 및 포지티브 및 네거티브 입력 회로 전압(VINP, VINN) 중 어느 신호가 연산 증폭기(309)의 제1 및 제2 비교기 입력(366(0), 366(1))에 결합될지 제어하기 위해, 모드 선택기 회로(374)의 모드 선택기 출력(380(0)-380(3)) 상의 개개의 스위치를 제어하기 위해 비중첩 클럭 신호들(378(1), 378(2))을 생성하는 비중첩 클럭 위상 생성기(non-overlapping clock phase generator)(376)가 제공된다. 이는 도 4a 내지 도 4b 및 도 5와 관련하여 하기에서 더 상세히 설명되는 바와 같이 ACAL 회로(300)에 의해 다양한 측정 모드들이 수행되도록 허용한다.
도 4a는 ACAL 회로(300)에 대해 프로그램 가능 선택에 기초하여 도 3a 및 도 3b의 ACAL 회로(300)의 동작에 대한 상이한 측정 모드들을 예시하는 차트(400)이다. 이 예에는 모드 열(402)에 표시된 바와 같이 모드 1부터 모드 5까지 5 개의 상이한 측정 모드들이 있다. 모드 1은 도 4b에서 식 1(450(1))에 기초한 단일 종단 전압 측정을 위한 것이다. 측정 모드 1로 작동하도록 ACAL 회로(300)를 제어하기 위해, 먹스 선택(377)은 비트 '0000'으로 설정되고 선택 신호(SEL_VDDREF)는 '0'으로 설정된다. 이는 사전-레퍼런스 전압 선택 회로(322)가 스텝 레퍼런스 전압(VREFO, VREFI)을 혼합되도록 그리고 입력 레퍼런스 전압(VREF)을 제공하도록 레퍼런스 전압 선택 회로(320)에 전달하게 한다. 먹스 선택기(377)가 '0000'으로 설정되는 것에 응답하여, 모드 선택기 회로(374)는 포지티브 입력 회로 전압(VINP)을 모드 선택기 출력(380(0), 380(3))에 전달하고, 입력 레퍼런스 전압(VREF)을 모드 선택기 출력(380(1), 380(2))에 전달한다. 그런 다음, 비중첩 클럭 위상 생성기(376)에 의한 제어에 기초하여, 연산 증폭기(309)는 제1 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 포지티브 입력 회로 전압(VINP) 및 입력 레퍼런스 전압(VREF)을 각각 수신하도록 구성되고, 그런 다음 제2 클럭 사이클에서 반전되어 도 4b에서의 식 1(450(1))의 단일 종단 전압 측정을 수행한다.
계속해서 도 4a를 참조하면, 모드 2는 도 4b에서의 식 2(450(2))에 기초한 차동 전압 측정을 위한 것이다. 측정 모드 2에서 작동하도록 ACAL 회로(300)를 제어하기 위해, 먹스 선택(377)은 비트 '0001'로 설정되고 선택 신호(SEL_VDDREF)는 'O'으로 설정된다. 이는 사전-레퍼런스 전압 선택 회로(322)가 스텝 레퍼런스 전압(VREFO, VREFI)을 혼합되도록 그리고 입력 레퍼런스 전압(VREF)으로서 레퍼런스 전압 선택 회로(320)에 전달하게 한다. 먹스 선택기(377)가 '0001'로 설정되는 것에 응답하여, 모드 선택기 회로(374)는 포지티브 입력 회로 전압(VINP)을 모드 선택기 출력(380(0))에, 네거티브 입력 회로 전압(VINN)을 모드 선택기 출력(380(1))에, 입력 레퍼런스 전압(VREF)을 모드 선택기 출력(380(2))에, 그리고 모드 선택기 출력(380(3))에 0 V를 전달한다. 그런 다음, 비중첩 클럭 위상 생성기(376)에 의한 제어에 기초하여, 연산 증폭기(309)는 제1 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 포지티브 입력 회로 전압(VINP) 및 입력 레퍼런스 전압(VREF)을 각각 수신하도록 구성된다. 그런 다음 연산 증폭기(309)는 제2 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 네거티브 입력 회로 전압(VINN) 및 0 V를 수신하여 도 4b에서의 식 2(450(2))의 차동 전압 측정을 수행하도록 구성된다.
계속해서 도 4a를 참조하면, 모드 5는 도 4b의 식 5(450(5))에 기초하여 입력 레퍼런스 전압(VREF) 없이 차동 전압 측정을 위한 것이다. 측정 모드 5에서 작동하도록 ACAL 회로(300)를 제어하기 위해, 먹스 선택(377)은 비트 '0100'으로 설정되고 선택 신호(SEL_VDDREF)는 'O'으로 설정된다. 이는 사전-레퍼런스 전압 선택 회로(322)가 스텝 레퍼런스 전압(VREFO, VREFI)을 혼합되도록 그리고 입력 레퍼런스 전압(VREF)으로서 레퍼런스 전압 선택 회로(320)에 전달하게 한다. 먹스 선택기(377)가 '0100'으로 설정되는 것에 응답하여, 모드 선택기 회로(374)는 포지티브 입력 회로 전압(VINP)을 모드 선택기 출력(380(0))에, 네거티브 입력 회로 전압(VINN)을 모드 선택기 출력(380(1))에, 네거티브 입력 회로 전압(VINN)을 모드 선택기 출력(380(2))에, 그리고 포지티브 입력 회로 전압(VINP)을 모드 선택기 출력(380(3))에 전달한다. 그런 다음, 비중첩 클럭 위상 생성기(376)에 의한 제어에 기초하여, 연산 증폭기(309)는 제1 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 포지티브 입력 회로 전압(VINP) 및 네거티브 입력 회로 전압(VINN)을 각각 수신하도록 구성된다. 그런 다음 연산 증폭기(309)는 제2 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 포지티브 입력 회로 전압(VINP) 및 네거티브 입력 회로 전압(VINN)을 수신하여 도 4b에서의 식 5(450(5))의 차동 전압 측정을 수행하도록 구성된다.
모드 선택기 회로(374)는 또한 ACAL 회로(300)의 테스트 모드들을 허용하도록 구성된다. 도 4a 및 도 4b에 예시된 모드 3 및 모드 4는 ACAL 회로(300)의 테스트 모드이다. 측정 모드 3은 측정 모드 1과 동일하지만, 스텝 레퍼런스 전압(VREFO, VREFI)의 보간에 기초한 입력 레퍼런스 전압(VREF)을 사용하는 대신, 입력 레퍼런스 전압(VREF)은 포지티브 공급 및 접지 전압(VDD, VSS)의 보간에 기초한다. 이와 관련하여, ACAL 회로(300)가 테스트 측정 모드 3에서 작동하도록 제어하기 위해, 먹스 선택(377)은 비트 '0010'으로 설정되고 선택 신호(SEL_VDDREF)는 '1'로 설정된다. 이는 사전-레퍼런스 전압 선택 회로(322)가 포지티브 공급 및 접지 전압(VDD, VSS)을 혼합되도록 그리고 입력 레퍼런스 전압(VREF)으로서 레퍼런스 전압 선택 회로(320)에 전달하게 한다. 먹스 선택기(377)가 '0010'으로 설정되는 것에 응답하여, 모드 선택기 회로(374)는 스텝 레퍼런스 전압(VREFI)을 모드 선택기 출력(380(0))으로, 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, Vss)의 보간에 기초함)을 모드 선택기 출력 380(1)으로, 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 기초함)을 모드 선택기 출력(380(2))으로, 그리고 스텝 레퍼런스 전압(VREFI)을 모드 선택기 출력(380(3))으로 전달한다. 그런 다음, 비중첩 클럭 위상 생성기(376)에 의한 제어에 기초하여, 연산 증폭기(309)는 제1 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 스텝 레퍼런스 전압(VREFI) 및 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 기초함)을 수신하도록 구성된다. 그런 다음 연산 증폭기(309)는 제2 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 기초함) 및 스텝 레퍼런스 전압(VREFI)을 수신하여 포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 대한 레퍼런스 전압에 기초하여 도 4b에서의 식 3(450(3))의 단일 종단 전압 측정을 수행하도록 구성된다.
도 4a 및 도 4b에서의 측정 모드 4는 측정 모드 3과 동일하며, 스텝 레퍼런스 전압(VREFI) 대신 스텝 레퍼런스 전압(VREFO)이 레퍼런스 전압으로 사용된다. 이와 관련하여, ACAL 회로(300)가 테스트 측정 모드 4에서 작동하도록 제어하기 위해, 먹스 선택(377)은 비트 '0011'로 설정되고 선택 신호(SEL_VDDREF)는 '1'로 설정된다. 이는 사전-레퍼런스 전압 선택 회로(322)가 포지티브 공급 전압 및 접지 전압(VDD, VSS)을 혼합되도록 그리고 입력 레퍼런스 전압(VREF)으로서 레퍼런스 전압 선택 회로(320)에 전달하게 한다. 먹스 선택기(377)가 '0011'로 설정되는 것에 응답하여, 모드 선택기 회로(374)는 스텝 레퍼런스 전압(VREFO)을 모드 선택기 출력(380(0))으로, 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 기초함)을 모드 선택기 출력(380(1))으로, 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 기초함)을 모드 선택기 출력(380(2))으로, 그리고 스텝 레퍼런스 전압(VREFO)을 모드 선택기 출력(380(3))에 전달한다. 그런 다음, 비중첩 클럭 위상 생성기(376)에 의한 제어에 기초하여 연산 증폭기(309)는 제1 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 스텝 레퍼런스 전압(VREFO) 및 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 기초함)을 각각 수신하도록 구성된다. 그런 다음 연산 증폭기(309)는 제2 클럭 사이클에서 제1 및 제2 비교기 입력(366(0), 366(1))에서 입력 레퍼런스 전압(VREF)(포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 기초함) 및 스텝 레퍼런스 전압(VREFO)을 수신하여 포지티브 공급 전압 및 접지 전압(VDD, VSS)의 보간에 대한 레퍼런스 전압에 기초하여 도 4b에서의 식 4(450(4))의 단일 종단 전압 측정을 수행하도록 구성된다.
도 5는 실행을 위해 컴퓨터 명령을 실행하도록 각각 구성된 하나 이상의 CPU 코어들(504(1)-504(P))을 갖는 프로세서(502)를 포함하는 예시적인 프로세서 기반 시스템(500)의 블록도이다. 프로세서 기반 시스템은 또한 측정되는 회로로부터의 입력 회로 전압을 측정하는 데 사용되도록 비교기 회로에 프로그램된 스텝 레퍼런스 전압(들)에 기초한 입력 레퍼런스 전압을 제공하고, 반복적인 방식으로 입력 회로 전압(508)을 보다 정확하게 측정하도록 구성된 프로그램 가능 전압 레퍼런스 생성 회로를 포함하는 ACAL 회로(들)(506)를 포함하고, 여기서 프로그램 가능 전압 레퍼런스 생성 회로는 상이한 스텝 레퍼런스 전압(들)의 프로그래밍을 지원한다. 예를 들어, ACAL 회로(들)(506)은 프로세서 기반 시스템(500)에서 측정되는 회로(510)의 입력 회로 전압(508)을 측정할 수 있다. ACAL 회로(506)는 제한 없이 도 1 및 도 3a 내지 도 3b에서의 ACAL 회로(100, 300)를 각각 포함할 수 있다. 또한, 프로세서 기반 시스템(500)에서의 프로세서(502)는, ACAL 회로(들)(506)이 측정되는 회로(510)의 입력 회로 전압(508)을 측정하고 측정된 입력 회로 전압(508)의 디지털 측정 신호(511)를 생성하게 하기 위해, 입력 레퍼런스 전압을 생성하기 위해 레퍼런스 전압 프로그래밍 선택(513)을 ACAL 회로(들)(506)에 전달하고 프로그램 가능 전압 레퍼런스 생성 회로에 의해 선택되도록 프로그램되는 스텝 레퍼런스 전압의 프로그래밍을 제어하도록 구성될 수 있다. 예를 들어, 프로세서(502)는 하기에서 더 상세히 논의되는 바와 같은 컴퓨터 명령을 실행할 수 있으며, 그러한 컴퓨터 명령은 측정되는 회로(510)의 입력 회로 전압(508)을 측정하고 원한다면 반복적인 방식으로 측정하기 위해 ACAL 회로(506)를 제어하기 위한 명령 프로그램의 일부일 수 있다.
계속해서 도 5를 참조하면, 프로세서 기반 시스템(500)은 인쇄 회로 기판(PCB), 서버, 개인용 컴퓨터, 데스크탑 컴퓨터, 랩탑 컴퓨터, 개인 정보 단말기(PDA), 컴퓨팅 패드, 모바일 디바이스, 또는 임의의 다른 디바이스와 같은 전자 보드 카드(electronic board card)에 포함된 회로 또는 회로들일 수 있고, 예를 들어 서버 또는 사용자의 컴퓨터를 나타낼 수 있다. 프로세서(502)는 마이크로프로세서, 중앙 처리 장치 등과 같은 하나 이상의 범용 프로세싱 회로를 나타낸다. 프로세서(502)는 본 명세서에 설명된 동작 및 단계를 수행하기 위해 컴퓨터 명령의 프로세싱 로직을 실행하도록 구성된다. 프로세서(502)는 또한 명령의 일시적인 신속한 액세스 메모리 저장을 위해 명령어 캐시(512)를 포함한다. 시스템 버스(516)를 통해 시스템 메모리(514)와 같은 메모리로부터 페치되거나 미리 페치된(prefetched) 명령어는 명령어 캐시(512)에 저장된다.
프로세서(502) 및 시스템 메모리(514)는 시스템 버스(516)에 결합되고 프로세서 기반 시스템(500)에 포함된 주변 디바이스들을 상호 결합할 수 있다. 잘 알려진 바와 같이, 프로세서(502)는 주소, 제어 및 데이터 정보를 시스템 버스(516)를 통해 교환함으로써 이들 다른 디바이스들과 통신한다. 예를 들어, 프로세서(502)는 슬레이브 디바이스(slave device)의 예로서 시스템 메모리(514)의 메모리 컨트롤러(518)에 버스 트랜잭션 요청(bus transaction request)을 전달할 수 있다. 도 5에는 도시되지 않았지만, 다수의 시스템 버스(516)가 제공될 수 있으며, 각각의 시스템 버스는 상이한 패브릭(fabric)을 구성한다. 이 예에서, 메모리 컨트롤러(518)는 시스템 메모리(514)의 메모리 어레이(520)에 메모리 액세스 요청을 제공하도록 구성된다. 메모리 어레이(520)는 데이터를 저장하기 위한 저장 비트 셀(storage bit cell)들의 어레이를 포함한다. 시스템 메모리(514)는 비제한적인 예로서, 읽기전용 메모리(ROM), 플래시 메모리, 동적 랜덤 액세스 메모리(DRAM), 예를 들어 동기식(Synchronous) DRAM(SDRAM) 등, 및 정적 메모리(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등)일 수 있다.
다른 디바이스들이 시스템 버스(516)에 연결될 수 있다. 도 5에 예시된 바와 같이, 이들 디바이스들은 시스템 메모리(514), 하나 이상의 입력 디바이스(들)(522), 하나 이상의 출력 디바이스(들)(524), 모뎀(526), 및 하나 이상의 디스플레이 컨트롤러들(528)을 포함할 수 있다. 입력 디바이스(들)(522)는 입력 키, 스위치, 음성 프로세서 등을 포함하는(그러나 이에 제한되지 않음) 임의의 타입의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들)(524)은 오디오, 비디오, 기타 시각적 표시기 등을 포함하는(그러나 이에 제한되지 않음) 임의의 타입의 출력 디바이스를 포함할 수 있다. 모뎀(526)은 네트워크(530)로 그리고 이로부터 데이터 교환을 허용하도록 구성된 임의의 디바이스일 수 있다. 네트워크(530)는 유선 또는 무선 네트워크, 사설 또는 공용 네트워크, 로컬 영역 네트워크(LAN), 무선 로컬 영역 네트워크(WLAN), 광역 네트워크(WAN), BLUETOOTH™ 네트워크 및 인터넷을 포함하는(그러나 이에 제한되지 않음) 임의의 타입의 네트워크일 수 있다. 모뎀(526)은 원하는 임의의 타입의 통신 프로토콜을 지원하도록 구성될 수 있다. 프로세서(502)는 또한 하나 이상의 디스플레이(532)에 전송되는 정보를 제어하기 위해 시스템 버스(516)를 통해 디스플레이 컨트롤러(들)(528)에 액세스하도록 구성될 수 있다. 디스플레이(들)(532)는 음극선관(CRT), 액정 디스플레이(LCD), 플라즈마 디스플레이 등을 포함하는(그러나 이에 제한되지 않음) 임의의 타입의 디스플레이를 포함할 수 있다.
도 5의 프로세서 기반 시스템(500)은 그러한 명령을 CI 명령 또는 CD 명령이 되도록 하는 조건부 제어 명령(conditional control instructions)을 포함할 수 있는 명령(534) 세트를 포함할 수 있다. 명령(534)은 비일시적 컴퓨터 판독 가능 매체(536)의 예로서 시스템 메모리(514), 프로세서(502), 및/또는 명령어 캐시(512)에 저장될 수 있다. 명령(534)은 또한 시스템 메모리(514) 내에 및/또는 그 실행 중에 프로세서(502) 내에, 완전히 또는 적어도 부분적으로 상주할 수 있다. 명령(534)은 또한 모뎀(526)을 통해 네트워크(530)를 통해 전송 또는 수신될 수 있으므로, 네트워크(530)는 비일시적 컴퓨터 판독 가능 매체(536)를 포함한다.
비일시적 컴퓨터 판독 가능 매체(536)는 예시적인 실시예에서 단일 매체인 것으로 도시되어 있지만, 용어 "컴퓨터 판독 가능 매체"는 하나 이상의 명령 세트를 저장하는 단일 매체 또는 다수의 매체들(예를 들어, 중앙 집중형 또는 분산형 데이터베이스, 및/또는 연관된 캐시들 및 서버들)을 포함하는 것으로 간주되어야 한다. 용어 "컴퓨터 판독 가능 매체"는 또한 프로세싱 디바이스에 의한 실행을 위해 명령 세트를 저장, 인코딩, 또는 운반할 수 있고 프로세싱 디바이스가 본 명세서에 개시된 실시예들의 방법론들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으로 간주된다. 따라서 용어 "컴퓨터 판독 가능 매체"는 솔리드-스테이트(solid-state) 메모리, 광학 매체, 및 자기 매체를 포함하는(그러나 이에 제한되지 않음) 것으로 간주되어야 한다.
본 명세서에 개시된 실시예는 다양한 단계들을 포함한다. 본 명세서에 개시된 실시예들의 단계들은 하드웨어 구성요소에 의해 형성될 수 있거나 기계 실행 가능 명령으로 구현될 수 있으며, 이는 명령으로 프로그램된 범용 또는 특수 목적 프로세서가 상기 단계들을 수행하게 하는 데 사용될 수 있다. 대안적으로, 단계들은 하드웨어와 소프트웨어의 조합에 의해 수행될 수도 있다.
본 명세서에 개시된 실시예들은 본 명세서에 개시된 실시예들에 따른 프로세스를 수행하도록 컴퓨터 시스템(또는 다른 전자 디바이스들)을 프로그램하는 데 사용될 수 있는, 명령이 저장된 기계 판독 가능 매체(또는 컴퓨터 판독 가능 매체)를 포함할 수 있는 컴퓨터 프로그램 제품, 또는 소프트웨어로서 제공될 수 있다. 기계 판독 가능 매체는 기계(예를 들어, 컴퓨터)가 판독 가능한 형식으로 정보를 저장하거나 전송하기 위한 임의의 메커니즘을 포함한다. 예를 들어, 기계 판독 가능 매체는 기계 판독 가능 저장 매체(예를 들어, ROM, 랜덤 액세스 메모리(RAM), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스 등) 등을 포함한다.
달리 구체적으로 언급되지 않는 한, 그리고 이전 논의에서 명백한 바와 같이, 설명 전반에 걸쳐 "프로세싱하는", "컴퓨팅하는", "결정하는", "표시하는" 등과 같은 용어를 사용하는 논의는 컴퓨터 시스템의 레지스터 내에서 물리적(전자적) 양으로 표현된 데이터와 메모리를 컴퓨터 시스템 메모리, 레지스터, 또는 다른 그러한 정보 저장, 전송, 또는 디스플레이 디바이스 내에서 물리적 양으로 유사하게 표현되는 다른 데이터로 변환하고 조작하는, 컴퓨터 시스템, 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세스들을 나타내는 것으로 이해된다.
본 명세서에 제시된 알고리즘과 디스플레이는 본질적으로 임의의 특정 컴퓨터 또는 기타 장치와 관련이 없다. 다양한 시스템이 본 명세서의 교시에 따른 프로그램과 함께 사용될 수 있거나, 필요한 방법 단계들을 수행하기 위해 보다 특수한 장치들을 구성하는 것이 편리한 것으로 판명될 수 있다. 이러한 다양한 시스템들에 필요한 구조는 위의 설명에서 나올 것이다. 또한, 본 명세서에 설명된 실시예는 임의의 특정 프로그래밍 언어를 참조하여 설명되지 않는다. 본 명세서에 설명된 실시예의 교시를 구현하기 위해 다양한 프로그래밍 언어가 사용될 수 있다는 것이 이해될 것이다.
이 분야의 기술자들은 본 명세서에 개시된 실시예와 관련하여 설명된 다양한 예시적인 논리 블록, 모듈, 회로 및 알고리즘이 전자 하드웨어, 메모리 또는 또 다른 컴퓨터 판독 가능 매체에 저장된 명령으로 구현될 수 있고, 프로세서 또는 다른 프로세싱 디바이스, 또는 그 둘의 조합에 의해 실행될 수 있다는 것이 또한 이해될 것이다. 본 명세서에 설명된 분산 안테나 시스템의 구성요소는 예를 들어 임의의 회로, 하드웨어 구성요소, 집적 회로(IC), 또는 IC 칩에 사용될 수 있다. 본 명세서에 개시된 메모리는 임의의 타입 및 크기의 메모리일 수 있으며 원하는 임의의 타입의 정보를 저장하도록 구성될 수 있다. 이러한 상호교환성을 명확하게 설명하기 위해 다양한 예시적인 구성요소, 블록, 모듈, 회로, 및 단계가 대체로 그 기능성 측면에서 설명되었다. 그러한 기능성이 구현되는 방법은 특정 애플리케이션, 설계 선택, 및/또는 전체 시스템에 부과되는 설계 제약 조건에 따라 달라진다. 숙련된 기술자는 각각의 특정 애플리케이션에 대해 다양한 방식으로 설명된 기능성을 구현할 수 있지만, 그러한 구현 결정이 본 실시예의 범위를 벗어나는 것으로 해석되어서는 안 된다.
본 명세서에 개시된 실시예와 관련하여 설명된 다양한 예시적인 논리 블록, 모듈, 및 회로는 프로세서, 디지털 신호 프로세서(Digital Signal Processor, DSP), 애플리케이션 특정 집적 회로(Application Specific Integrated Circuit, ASIC), 필드 프로그램 가능 게이트 어레이(Field Programmable Gate Array, FPGA), 또는 다른 프로그램 가능 논리 디바이스, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 구성요소, 또는 본 명세서에 설명된 기능을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 이들로 수행될 수 있다. 더욱이, 컨트롤러는 프로세서일 수 있다. 프로세서는 마이크로프로세서일 수 있지만, 대안적으로 프로세서는 임의의 종래 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 기계일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합(예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 결합된 하나 이상의 마이크로프로세서, 또는 임의의 다른 그러한 구성)으로 구현될 수도 있다.
본 명세서에 개시된 실시예는 하드웨어 및 하드웨어에 저장되는 명령으로 구현될 수 있으며, 예를 들어 RAM, 플래시 메모리, ROM, 전기적 프로그램 가능(Electrically Programmable) ROM(EPROM), 전기적 소거 가능 프로그램 가능(Electrically Erasable Programmable) ROM(EEPROM), 레지스터, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 이 분야에 알려진 임의의 다른 형태의 컴퓨터 판독 가능 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 읽고 저장 매체에 정보를 기록할 수 있도록 프로세서에 결합된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서와 저장 매체는 ASIC에 상주할 수 있다. ASIC은 원격 스테이션에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 원격 스테이션, 기지국, 또는 서버에 개별 구성요소로 상주할 수 있다.
본 명세서의 임의의 예시적인 실시예에 설명된 동작 단계는 예시와 설명을 제공하기 위해 설명된다는 점이 또한 언급된다. 설명된 동작은 예시된 시퀀스 이외의 다수의 상이한 시퀀스로 수행될 수 있다. 더욱이, 단일 동작 단계에서 설명된 동작들은 실제로 다수의 상이한 단계들에서 수행될 수 있다. 추가적으로, 예시적인 실시예에서 논의된 하나 이상의 동작 단계들은 결합될 수 있다. 이 분야의 기술자들은 또한 정보 및 신호가 임의의 다양한 기술 및 기법들을 사용하여 표현될 수 있다는 것을 이해할 것이다. 예를 들어, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령, 지시, 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자기장, 또는 입자, 광학 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.
달리 명시적으로 언급되지 않는 한, 본 명세서에 설명된 임의의 방법은 그 단계들이 특정 순서로 수행되어야 함을 필요로 하는 것으로 해석되는 것을 의도하지 않는다. 따라서, 방법 청구항이 그 단계들이 따라야 할 순서를 실제 기재하지 않거나, 청구항이나 설명에 단계들이 특정 순서로 제한되어야 한다는 것이 달리 구체적으로 명시되어 있지 않은 경우, 이는 결코 임의의 특정 순서가 추론되는 것을 의도하지 않는다.
본 발명의 사상 또는 범위를 벗어나지 않으면서 다양한 수정 및 변화가 이루어질 수 있다는 것은 이 분야의 기술자들에게 명백할 것이다. 본 발명의 사상과 본질을 포함하는 개시된 실시예에 대한 수정, 조합, 하위 조합 및 변형이 이 분야의 기술자들에게 떠오를 수 있으므로, 본 발명은 첨부된 청구범위 및 그 균등물의 범위 내에 있는 모든 것을 포함하는 것으로 해석되어야 한다.

Claims (15)

  1. 아날로그 캘리브레이션(analog calibration, ACAL) 회로로서,
    공급 전압 및 레퍼런스 전압 선택 회로에 의해 선택된 레퍼런스 전압 프로그래밍 선택(reference voltage programming selection)에 기초하여 복수의 프로그램 가능 스텝 레퍼런스 전압(programmable step reference voltage)들 중에서 스텝 레퍼런스 전압(step reference volatage)을 생성하도록 구성된 프로그램 가능 전압 레퍼런스 생성 회로를 포함하고;
    상기 ACAL 회로는 상기 선택된 스텝 레퍼런스 전압에 기초하여 입력 레퍼런스 전압을 생성하도록 구성되고;
    비교기 회로를 더 포함하고,
    상기 비교기 회로는,
    상기 입력 레퍼런스 전압을 측정되는 회로(measured circuit)로부터의 입력 회로 전압과 비교하고;
    상기 입력 레퍼런스 전압과 상기 입력 회로 전압 간의 차에 기초하여 디지털 측정 신호를 생성하도록
    구성된, 아날로그 캘리브레이션 회로.
  2. 제1 항에 있어서,
    상기 프로그램 가능 전압 레퍼런스 생성 회로는 또한, 상기 공급 전압 및 상기 레퍼런스 전압 선택 회로에 의해 생성된 상기 레퍼런스 전압 프로그래밍 선택에 기초하여 상기 복수의 프로그램 가능 스텝 레퍼런스 전압들 중에서 제2 스텝 레퍼런스 전압을 생성하도록 구성되며;
    상기 ACAL 회로는, 상기 선택된 스텝 레퍼런스 전압과 상기 제2 스텝 레퍼런스 전압에 기초하여 상기 입력 레퍼런스 전압을 생성하도록 구성되는, 아날로그 캘리브레이션 회로.
  3. 제1 항에 있어서,
    상기 프로그램 가능 전압 레퍼런스 생성 회로는,
    상기 공급 전압에 결합되도록 구성된 공급 노드와 접지 노드 사이에 결합된 저항기 래더 회로(resistor ladder circuit)를 포함하고;
    상기 저항기 래더 회로는,
    저항기 래더 출력; 및
    복수의 저항기들 중의 각각의 저항기 사이에 복수의 탭 노드(tap node)들을 형성하는 직렬 연결된 상기 복수의 저항기들 - 상기 복수의 탭 노드들 중의 각각의 탭 노드는, 상기 공급 전압에 기초하여 상기 스텝 레퍼런스 전압을 갖도록 구성됨 -
    을 포함하고;
    상기 프로그램 가능 전압 레퍼런스 생성 회로는,
    상기 레퍼런스 전압 프로그래밍 선택을 수신하고;
    상기 수신된 레퍼런스 전압 프로그래밍 선택에 기초하여 상기 저항기 래더 회로에서의 탭 노드를 활성화하여, 상기 활성화된 탭 노드에서의 상기 스텝 레퍼런스 전압을 선택하고;
    상기 활성화된 탭 노드에서의 상기 스텝 레퍼런스 전압을 상기 저항기 래더 출력에서 상기 입력 레퍼런스 전압으로서 제공하도록
    구성됨으로써 상기 스텝 레퍼런스 전압을 생성하도록 구성되는, 아날로그 캘리브레이션 회로.
  4. 제3 항에 있어서,
    상기 프로그램 가능 전압 레퍼런스 생성 회로는 제2 저항기 래더 출력을 더 포함하고;
    상기 프로그램 가능 전압 레퍼런스 생성 회로는 또한,
    상기 수신된 레퍼런스 전압 프로그래밍 선택에 기초하여, 상기 활성화된 탭 노드에 결합된 상기 저항기에 결합된 상기 저항기 래더 회로에서의 제2 탭 노드를 활성화하고;
    상기 활성화된 제2 탭 노드에서의 제2 스텝 레퍼런스 전압을 상기 제2 저항기 래더 출력에서 제2 입력 레퍼런스 전압으로서 제공 - 상기 입력 레퍼런스 전압 및 상기 제2 입력 레퍼런스 전압은, 상기 저항기에 걸친 전압 강하의 차동(differential) 스텝 레퍼런스 전압들을 형성함 - 하도록
    구성됨으로써 상기 제2 스텝 레퍼런스 전압을 생성하도록 구성되는, 아날로그 캘리브레이션 회로.
  5. 제3 항에 있어서,
    상기 저항기 래더 회로는, 상기 복수의 탭 노드들 중의 각각의 탭 노드에 각각 결합된 복수의 탭 노드 스위치들을 더 포함하고;
    상기 레퍼런스 전압 선택 회로는 X 대(to) Y 디코더 회로를 포함하고 - 상기 X 대 Y 디코더 회로는,
    X개의 디코더 입력; 및
    상기 복수의 탭 노드 스위치들 중의 하나의 탭 노드 스위치에 각각 결합된 Y개의 디코더 출력
    을 포함함 -;
    상기 X 대 Y 디코더 회로는,
    상기 레퍼런스 전압 프로그래밍 선택을 수신하고;
    상기 레퍼런스 전압 프로그래밍 선택에 기초하여 Y개의 디코더 출력 중의 디코더 출력을 활성화하여, 상기 활성화된 디코더 출력에 결합된 상기 탭 노드 스위치를 활성화하도록
    구성되는, 아날로그 캘리브레이션 회로.
  6. 제1 항에 있어서,
    상기 프로그램 가능 전압 레퍼런스 생성 회로에 상기 공급 전압을 제공하도록 구성된 공급 회로를 더 포함하고, 상기 공급 회로는,
    전압 공급 선택을 나타내는 공급 활성화 신호를 수신하는 것에 응답하여, 수신된 공급 전압을 상기 프로그램 가능 전압 레퍼런스 생성 회로에 결합하도록 구성된 전압 공급 회로; 및
    전류 공급 선택을 나타내는 상기 공급 활성화 신호를 수신하는 것에 응답하여, 수신된 공급 전류를 상기 프로그램 가능 전압 레퍼런스 생성 회로에 결합하도록 구성된 전류 공급 회로
    를 포함하는, 아날로그 캘리브레이션 회로.
  7. 제2 항에 있어서,
    상기 레퍼런스 전압 선택 회로를 더 포함하고, 상기 레퍼런스 전압 선택 회로는,
    상기 스텝 레퍼런스 전압을 수신하도록 구성된 제1 레퍼런스 전압 입력;
    상기 제2 스텝 레퍼런스 전압을 수신하도록 구성된 제2 레퍼런스 전압 입력;
    레퍼런스 전압 선택을 수신하도록 구성된 레퍼런스 전압 선택 입력; 및
    상기 비교기 회로에 결합된 레퍼런스 전압 선택 출력
    을 포함하고;
    상기 레퍼런스 전압 선택 회로는,
    상기 제1 레퍼런스 전압 입력에서 상기 스텝 레퍼런스 전압을 수신하고;
    상기 제2 레퍼런스 전압 입력에서 상기 제2 스텝 레퍼런스 전압을 수신하고;
    상기 수신된 레퍼런스 전압 선택에 기초하여, 상기 스텝 레퍼런스 전압과 상기 제2 스텝 레퍼런스 전압 중의 상기 선택된 스텝 레퍼런스 전압을 상기 레퍼런스 전압 선택 출력에서 상기 입력 레퍼런스 전압으로서 제공하도록
    구성되는, 아날로그 캘리브레이션 회로.
  8. 제7 항에 있어서,
    상기 레퍼런스 전압 선택 회로의 상기 레퍼런스 전압 선택 입력에 결합된 변조기 출력을 포함하는 변조기 회로를 더 포함하고;
    상기 변조기 회로는, 펄스 폭 변조(pulse width modulated, PWM) 신호에 대한 듀티 사이클(duty cycle)을 나타내는 수신된 변조기 입력 코드에 기초하여, 상기 변조기 출력에서 PWM 신호를 생성하도록 구성되고;
    상기 레퍼런스 전압 선택 회로는, 상기 PWM 신호의 변조에 따라 상기 스텝 레퍼런스 전압과 상기 제2 스텝 레퍼런스 전압의 보간(interpolation)에 기초하여, 상기 선택된 스텝 레퍼런스 전압을 상기 레퍼런스 전압 선택 출력에서 상기 입력 레퍼런스 전압으로서 제공하도록 구성되는, 아날로그 캘리브레이션 회로.
  9. 제7 항에 있어서,
    제1 사전-레퍼런스 전압 선택 회로(pre-reference voltage selection circuit)를 더 포함하고, 상기 제1 사전-레퍼런스 전압 선택 회로는,
    스텝 레퍼런스 입력 전압을 수신하도록 구성된 제1 사전-레퍼런스 전압 입력;
    상기 공급 전압을 수신하도록 구성된 제2 사전-레퍼런스 전압 입력;
    제1 사전-레퍼런스 전압 선택을 수신하도록 구성된 제1 사전-레퍼런스 전압 선택 입력; 및
    상기 레퍼런스 전압 선택 회로의 상기 제1 레퍼런스 전압 입력에 결합된 제1 사전-레퍼런스 전압 출력
    을 포함하고;
    상기 제1 사전-레퍼런스 전압 선택 회로는,
    상기 제1 사전-레퍼런스 전압 입력에서 상기 스텝 레퍼런스 전압을 수신하고;
    상기 제2 사전-레퍼런스 전압 입력에서 상기 공급 전압을 수신하고;
    상기 수신된 제1 사전-레퍼런스 전압 선택에 기초하여, 상기 스텝 레퍼런스 전압과 상기 공급 전압 중에서 선택된 전압을 상기 제1 사전-레퍼런스 전압 출력에서 상기 스텝 레퍼런스 전압으로서 제공하도록
    구성되고;
    제2 사전-레퍼런스 전압 선택 회로를 더 포함하고, 상기 제2 사전-레퍼런스 전압 선택 회로는,
    상기 제2 스텝 레퍼런스 입력 전압을 수신하도록 구성된 제3 사전-레퍼런스 전압 입력;
    접지 전압을 수신하도록 구성된 제4 사전-레퍼런스 전압 입력;
    제2 사전-레퍼런스 전압 선택을 수신하도록 구성된 제2 사전-레퍼런스 전압 선택 입력; 및
    상기 레퍼런스 전압 선택 회로의 상기 제2 레퍼런스 전압 입력에 결합된 제2 사전-레퍼런스 전압 출력
    을 포함하고;
    상기 제2 사전-레퍼런스 전압 선택 회로는,
    상기 제3 사전-레퍼런스 전압 입력에서 상기 제2 스텝 레퍼런스 전압을 수신하고;
    상기 제4 사전-레퍼런스 전압 입력에서 접지 전압을 수신하고;
    상기 수신된 제2 사전-레퍼런스 전압 선택에 기초하여, 상기 스텝 레퍼런스 전압과 상기 접지 전압 중에서 선택된 전압을 상기 제2 사전-레퍼런스 전압 출력에서 상기 제2 스텝 레퍼런스 전압으로서 제공하도록
    구성된, 아날로그 캘리브레이션 회로.
  10. 제1 항에 있어서,
    상기 프로그램 가능 전압 레퍼런스 생성 회로와 상기 비교기 회로 사이에 결합된 필터 회로를 더 포함하고;
    상기 필터 회로는, 상기 입력 레퍼런스 전압에서 전달 주파수(pass frequency)를 초과하는 주파수를 필터링하도록 구성되는, 아날로그 캘리브레이션 회로.
  11. 제1 항에 있어서,
    상기 비교기 회로는,
    상기 입력 레퍼런스 전압을 수신하도록 구성된 제1 비교기 입력;
    상기 측정되는 회로로부터 상기 입력 회로 전압을 수신하도록 구성된 제2 비교기 입력; 및
    측정 출력
    을 포함하고;
    상기 비교기 회로는,
    상기 제1 비교기 입력에서의 상기 입력 레퍼런스 전압을 상기 제2 비교기 입력에서의 상기 입력 회로 전압과 비교하고;
    상기 입력 레퍼런스 전압과 상기 입력 회로 전압 간의 차에 기초하여 상기 측정 출력에 상기 디지털 측정 신호를 생성하도록
    구성되는, 아날로그 캘리브레이션 회로.
  12. 제2 항에 있어서,
    상기 비교기 회로는,
    제1 입력 전압을 수신하도록 구성된 제1 비교기 입력;
    제2 입력 전압을 수신하도록 구성된 제2 비교기 입력; 및
    측정 출력
    을 포함하고;
    상기 비교기 회로는,
    상기 제1 비교기 입력에서의 상기 제1 입력 전압을 상기 제2 비교기 입력에서의 상기 제2 입력 전압과 비교하고;
    상기 제1 입력 전압과 상기 제2 입력 전압 간의 차에 기초하여 상기 측정 출력에 상기 디지털 측정 신호를 생성하도록
    구성되고;
    모드 선택기(mode selector) 회로를 더 포함하며, 상기 모드 선택기 회로는,
    상기 입력 레퍼런스 전압을 수신하고;
    상기 스텝 레퍼런스 전압을 수신하고;
    상기 제2 스텝 레퍼런스 전압을 수신하고;
    상기 입력 회로 전압의 포지티브(positive) 입력 회로 전압을 수신하고;
    상기 입력 회로 전압의 네거티브(negative) 입력 회로 전압을 수신하고;
    상기 ACAL 회로의 동작 모드를 나타내는 모드 선택을 수신하고;
    상기 모드 선택에 기초하여, 상기 입력 레퍼런스 전압, 상기 스텝 레퍼런스 전압, 상기 제2 스텝 레퍼런스 전압, 상기 포지티브 입력 회로 전압, 및 상기 네거티브 입력 회로 전압 중 하나를 상기 제1 비교기 입력에 결합하고;
    상기 모드 선택에 기초하여, 상기 입력 레퍼런스 전압, 상기 스텝 레퍼런스 전압, 상기 제2 스텝 레퍼런스 전압, 상기 포지티브 입력 회로 전압, 및 상기 네거티브 입력 회로 전압 중 하나를 상기 제2 비교기 입력에 결합하도록
    구성되는, 아날로그 캘리브레이션 회로.
  13. 측정되는 회로의 입력 회로 전압을 측정하는 방법으로서,
    복수의 프로그램 가능 스텝 레퍼런스 전압들 중에서 스텝 레퍼런스 전압을 선택하기 위해 레퍼런스 전압 프로그래밍 선택을 설정하는 단계; 및
    상기 레퍼런스 전압 프로그래밍 선택을 설정하는 단계에 응답하여,
    공급 전압 및 상기 레퍼런스 전압 프로그래밍 선택에 기초하여 상기 복수의 프로그램 가능 스텝 레펀스 전압들 중에서 스텝 레퍼런스 전압을 생성하는 단계;
    상기 선택된 스텝 레퍼런스 전압에 기초하여 입력 레퍼런스 전압을 생성하는 단계;
    상기 입력 레퍼런스 전압을 측정되는 회로로부터의 입력 회로 전압과 비교하는 단계; 및
    상기 입력 레퍼런스 전압과 상기 입력 회로 전압 간의 차에 기초하여 디지털 측정 신호를 생성하는 단계
    를 포함하는, 측정되는 회로의 입력 회로 전압을 측정하는 방법.
  14. 제13 항에 있어서,
    상기 디지털 측정 신호에 기초하여 상기 입력 레퍼런스 전압이 상기 입력 회로 전압보다 큰지 결정하는 단계;
    상기 입력 레퍼런스 전압이 상기 입력 회로 전압보다 크다는 것을 나타내는 상기 디지털 측정 신호에 응답하여,
    (a) 상기 복수의 프로그램 가능 스텝 레퍼런스 전압들 중에서 다음 스텝 레퍼런스 전압을 선택하기 위해 다음 레퍼런스 전압 프로그래밍 선택을 설정하는 단계;
    (b) 상기 다음 레퍼런스 전압 프로그래밍 선택을 설정하는 단계에 응답하여,
    (c) 상기 공급 전압 및 상기 다음 레퍼런스 전압 프로그래밍 선택에 기초하여 상기 복수의 프로그램 가능 스텝 레퍼런스 전압들 중에서 다음 스텝 레퍼런스 전압을 생성하는 단계;
    (d) 상기 선택된 다음 스텝 레퍼런스 전압에 기초하여 다음 입력 레퍼런스 전압을 생성하는 단계;
    (e) 상기 다음 입력 레퍼런스 전압을 상기 측정되는 회로로부터의 상기 입력 회로 전압과 비교하는 단계;
    (f) 상기 다음 입력 레퍼런스 전압과 상기 입력 회로 전압 간의 차에 기초하여 다음 디지털 측정 신호를 생성하는 단계
    를 더 포함하는, 측정되는 회로의 입력 회로 전압을 측정하는 방법.
  15. 제14 항에 있어서,
    상기 다음 디지털 측정 신호에 기초하여 상기 다음 입력 레퍼런스 전압이 상기 입력 회로 전압보다 큰지 결정하는 단계; 및
    상기 다음 입력 레퍼런스 전압이 상기 입력 회로 전압보다 크다는 것을 나타내는 다음 디지털 측정 신호에 응답하여, 상기 다음 디지털 측정 신호에 기초하여 상기 다음 입력 레퍼런스 전압이 상기 입력 회로 전압보다 크지 않을 때까지 단계 (a) 내지 (f)를 반복적으로 수행하는 단계
    를 더 포함하는, 측정되는 회로의 입력 회로 전압을 측정하는 방법.
KR1020247002477A 2021-08-26 2022-06-30 캘리브레이션과 같은, 측정되는 회로로부터의 입력 신호의 반복적인 측정을 지원하는 프로그램 가능 아날로그 캘리브레이션 회로, 및 관련 방법 KR20240047358A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/412,879 2021-08-26
US17/412,879 US11705890B2 (en) 2021-08-26 2021-08-26 Programmable analog calibration circuit supporting iterative measurement of an input signal from a measured circuit, such as for calibration, and related methods
PCT/US2022/035636 WO2023027810A1 (en) 2021-08-26 2022-06-30 Programmable analog calibration circuit supporting iterative measurement of an input signal from a measured circuit, such as for calibration, and related methods

Publications (1)

Publication Number Publication Date
KR20240047358A true KR20240047358A (ko) 2024-04-12

Family

ID=82703048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247002477A KR20240047358A (ko) 2021-08-26 2022-06-30 캘리브레이션과 같은, 측정되는 회로로부터의 입력 신호의 반복적인 측정을 지원하는 프로그램 가능 아날로그 캘리브레이션 회로, 및 관련 방법

Country Status (6)

Country Link
US (1) US11705890B2 (ko)
EP (1) EP4393063A1 (ko)
JP (1) JP2024532188A (ko)
KR (1) KR20240047358A (ko)
CN (1) CN117837088A (ko)
WO (1) WO2023027810A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467565A (zh) * 2021-07-08 2021-10-01 海宁奕斯伟集成电路设计有限公司 驱动系统、驱动方法、计算机系统和可读介质
US12111379B2 (en) * 2022-01-25 2024-10-08 Richtek Technology Corporation Operation circuit having lower calibration time and calibration method thereof
CN116996072B (zh) * 2023-09-27 2023-12-12 成都芯盟微科技有限公司 一种流水线型差值比较模数转换器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103226A (ja) 1981-12-15 1983-06-20 Nec Corp 抵抗ストリング型荷重回路
US5696508A (en) * 1995-02-24 1997-12-09 Lucent Technologies Inc. Comparator-offset compensating converter
US6617991B2 (en) * 2001-04-11 2003-09-09 International Business Machines Corporation Structure for adjusting gain in a flash analog to digital converter
US7283082B1 (en) 2006-06-16 2007-10-16 Texas Instruments Incorporated High-speed, high-resolution voltage output digital-to-analog converter and method
US7589650B2 (en) * 2006-12-29 2009-09-15 Industrial Technology Research Institute Analog-to-digital converter with calibration
US8542144B2 (en) 2011-09-30 2013-09-24 Silicon Laboratories Inc. Analog to digital converter
US10145868B2 (en) * 2016-03-14 2018-12-04 Ampere Computing Llc Self-referenced on-die voltage droop detector

Also Published As

Publication number Publication date
EP4393063A1 (en) 2024-07-03
US20230060647A1 (en) 2023-03-02
WO2023027810A1 (en) 2023-03-02
JP2024532188A (ja) 2024-09-05
US11705890B2 (en) 2023-07-18
CN117837088A (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
KR20240047358A (ko) 캘리브레이션과 같은, 측정되는 회로로부터의 입력 신호의 반복적인 측정을 지원하는 프로그램 가능 아날로그 캘리브레이션 회로, 및 관련 방법
US10148278B2 (en) Sigma-delta analog-to-digital converter including loop filter having components for feedback digital-to-analog converter correction
US7532056B2 (en) On chip temperature detector, temperature detection method and refresh control method using the same
US8497712B2 (en) Techniques for measuring voltages in a circuit
CN107925387B (zh) 用于减轻偏移电压的效应的自动校准运算放大器(op-amp)系统
US9797951B2 (en) Systems and methods mitigating temperature dependence of circuitry electronic devices
US8929157B2 (en) Power efficient, single-ended termination using on-die voltage supply
US20180026648A1 (en) Time-Based Delay Line Analog Comparator
US10418954B1 (en) Single controller automatic calibrating circuits for reducing or canceling offset voltages in operational amplifiers in an instrumentation amplifier
US8994401B2 (en) Semiconductor device with buffer and replica circuits
CA2957035C (en) Distributed voltage network circuits employing voltage averaging, and related systems and methods
TW201810955A (zh) 具有數位延遲線類比轉數位轉換器之微控制器
US10983546B1 (en) Circuits and methods providing bandgap calibration
US10401391B1 (en) Low overhead on chip scope
US8035427B2 (en) Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same
US11239807B1 (en) Offset compensated differential amplifier and calibration circuit providing increased linear range and granularity of offset compensation and related method
KR20000076978A (ko) 저전력 조절 가능한 입력 임계 회로
US7272526B2 (en) Method and apparatus for autocalibrating a plurality of phase-delayed clock signal edges within a reference clock period
US20060184333A1 (en) Method and apparatus for autocalibrating a plurality of phase-delayed clock signal edges within a reference clock period
CN110710104A (zh) 集成式开关模式功率放大器