KR20240046967A - Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby - Google Patents

Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby Download PDF

Info

Publication number
KR20240046967A
KR20240046967A KR1020220126010A KR20220126010A KR20240046967A KR 20240046967 A KR20240046967 A KR 20240046967A KR 1020220126010 A KR1020220126010 A KR 1020220126010A KR 20220126010 A KR20220126010 A KR 20220126010A KR 20240046967 A KR20240046967 A KR 20240046967A
Authority
KR
South Korea
Prior art keywords
capacitor
oxide semiconductor
intermediate layer
lower electrode
leakage current
Prior art date
Application number
KR1020220126010A
Other languages
Korean (ko)
Inventor
심재원
정재진
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020220126010A priority Critical patent/KR20240046967A/en
Publication of KR20240046967A publication Critical patent/KR20240046967A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Abstract

본 발명은 높은 일함수 산화물반도체 중간층을 이용한 낮은 누설전류 및 높은 전기용량의 커패시터 제작 방법 및 이에 의해 제조된 커패시터를 개시한다. 본 발명에 따르면, 기판 상에 TiN으로 구성된 하부전극을 형성하는 단계; 상기 하부전극 상부에 V2O5 및 In2O3 중 하나로 구성된 산화물반도체 중간층을 형성하는 단계; 상기 산화물반도체 중간층 상부에 TiO2로 구성된 유전체층을 형성하는 단계; 및 상기 유전체층 상부에 상부전극을 형성하는 단계를 포함하는 커패시터 제작 방법이 제공된다. The present invention discloses a method of manufacturing a capacitor with low leakage current and high electric capacity using a high work function oxide semiconductor intermediate layer, and a capacitor manufactured thereby. According to the present invention, forming a lower electrode made of TiN on a substrate; Forming an oxide semiconductor intermediate layer composed of one of V 2 O 5 and In 2 O 3 on the lower electrode; Forming a dielectric layer made of TiO 2 on the oxide semiconductor intermediate layer; and forming an upper electrode on the dielectric layer.

Description

높은 일함수 산화물반도체 중간층을 이용한 낮은 누설전류 및 높은 전기용량의 커패시터 제작 방법 및 이에 의해 제조된 커패시터{Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby}Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby}

본 발명은 높은 일함수 산화물반도체 중간층을 이용한 낮은 누설전류 및 높은 전기용량의 커패시터 제작 방법에 관한 것이다. The present invention relates to a method of manufacturing a capacitor with low leakage current and high electric capacity using a high work function oxide semiconductor intermediate layer.

DRAM의 집적도를 향상시키고 높은 속도를 달성하기 위해 개별 셀들의 크기가 작아지면서 전기용량이 감소하고 누설전류가 증가하게 된다. In order to improve the integration of DRAM and achieve high speed, the size of individual cells decreases, resulting in a decrease in electrical capacitance and an increase in leakage current.

작은 전기용량과 높은 누설전류는 잦은 리프레시(Refresh)를 필요로 하고 신뢰성 문제를 발생시킬 수 있다. Small capacitance and high leakage current require frequent refresh and can cause reliability problems.

높은 유전율을 갖는 high-k 물질이 전기용량을 높이기 위해 많이 사용되지만 좁은 밴드갭으로 인한 누설전류는 여전히 큰 문제이다. Although high-k materials with high dielectric constant are widely used to increase electrical capacitance, leakage current due to narrow band gap is still a major problem.

high-k 물질에 산화 알루미늄을 적층 또는 도핑하여 누설경로를 차단하거나 유전체의 비정질상을 유도하여 결정입계를 제거하는 방법이 사용되고 있다. Methods of blocking leakage paths by laminating or doping aluminum oxide on high-k materials or removing grain boundaries by inducing an amorphous phase of the dielectric are being used.

그러나, 이는 원자층 증착의 불완벽한 삼원 산화물 증착을 야기할 수 있고 유전체의 결정성을 저하시키는 문제가 발생할 수 있다. However, this may cause defective atomic layer deposition of ternary oxide and may cause problems of lowering the crystallinity of the dielectric.

이산화타이타늄(TiO2)는 high-k 물질 중에서도 높은 유전율(아나타제 ~40, 루틸 ~100)을 가지고 있지만 특히 좁은 밴드갭(3.2eV)으로 인해 큰 누설전류가 발생한다는 한계가 존재한다. Titanium dioxide (TiO 2 ) has a high dielectric constant (anatase ~40, rutile ~100) among high-k materials, but there is a limitation in that a large leakage current occurs due to a particularly narrow band gap (3.2 eV).

이를 해결하기 위해 높은 일함수를 가지는 전극이 요구되고 있으며, 최근 금속-절연체-금속(MIM) 커패시터에서 가장 흔히 사용되는 TiN 전극을 대신하여 높은 일함수를 가지는 Ru 혹은 RuO2를 전극으로 사용하는 커패시터가 개발되고 있다. To solve this problem, an electrode with a high work function is required, and a capacitor using Ru or RuO 2 with a high work function as an electrode replaces the TiN electrode, which is most commonly used in recent metal-insulator-metal (MIM) capacitors. is being developed.

이는 쇼트키 장벽을 증가시켜 누설전류를 크게 줄일 수 있지만 귀금속 물질인 Ru은 기존의 TiN 전극에 비해 가격이 매우 높다는 단점이 있다. This can significantly reduce leakage current by increasing the Schottky barrier, but Ru, a noble metal material, has the disadvantage of being very expensive compared to existing TiN electrodes.

다음 표는 커패시터의 누설전류를 줄이기 위한 방법과 한계점을 요약한 것이다. The following table summarizes methods and limitations for reducing the leakage current of capacitors.

커패시터 소자 구조Capacitor element structure 결과result 한계점maximum TiN - ZrO2/Al2O3/ZrO2 - TiNTiN - ZrO 2 /Al 2 O 3 /ZrO 2 - TiN ZrO2에 Al2O3를 적층하여 누설경로 차단 및 결정입계 제거, 누설전류 32배 감소By layering Al 2 O 3 on ZrO 2 , leakage path is blocked, grain boundaries are removed, and leakage current is reduced by 32 times. 유전체의 결정성 저하, 불완벽한 삼원 산화물 증착 야기Decrease in crystallinity of dielectric, causing imperfect ternary oxide deposition TiN - Al2O3 - ZrO2 - Al2O3 - TiNTiN - Al 2 O 3 - ZrO 2 - Al 2 O 3 - TiN 계면에 넓은 밴드갭을 가지는 Al2O3 층을 삽입하여 누설전류 100배 이상 감소Leakage current is reduced by more than 100 times by inserting an Al 2 O 3 layer with a wide band gap at the interface. 상대적으로 낮은 유전율의 절연체인 Al2O3를 삽입함으로 등가 산화물 두께 (EOT) 증가Equivalent oxide thickness (EOT) is increased by inserting Al 2 O 3 , an insulator with a relatively low dielectric constant. RuO2 - TiO2 - RuO2 RuO 2 - TiO 2 - RuO 2 높은 일함수를 가지는 RuO-2 전극을 사용하여 누설전류 100배 이상 감소Leakage current reduced by more than 100 times by using RuO -2 electrode with high work function 귀금속 전극 사용으로 인한 비용 문제 발생Cost problems arise due to the use of precious metal electrodes

KR 등록특허공보 10-0455287KR Registered Patent Publication 10-0455287

상기한 종래기술의 문제점을 해결하기 위해, 본 발명은 전극 및 유전체 사이의 에너지 장벽을 높일 수 있는 높은 일함수 산화물반도체 중간층을 이용한 낮은 누설전류 및 높은 전기용량의 커패시터 제작 방법을 제안하고자 한다. In order to solve the problems of the prior art described above, the present invention proposes a method of manufacturing a capacitor with low leakage current and high electric capacity using a high work function oxide semiconductor intermediate layer that can increase the energy barrier between the electrode and the dielectric.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 커패시터 제작 방법으로서, 기판 상에 TiN으로 구성된 하부전극을 형성하는 단계; 상기 하부전극 상부에 V2O5 및 In2O3 중 하나로 구성된 산화물반도체 중간층을 형성하는 단계; 상기 산화물반도체 중간층 상부에 TiO2로 구성된 유전체층을 형성하는 단계; 및 상기 유전체층 상부에 상부전극을 형성하는 단계를 포함하는 커패시터 제작 방법이 제공된다. In order to achieve the above object, according to an embodiment of the present invention, a capacitor manufacturing method includes forming a lower electrode made of TiN on a substrate; Forming an oxide semiconductor intermediate layer composed of one of V 2 O 5 and In 2 O 3 on the lower electrode; Forming a dielectric layer made of TiO 2 on the oxide semiconductor intermediate layer; and forming an upper electrode on the dielectric layer.

상기 산화물반도체 중간층은 0.5 내지 1.5nm 범위의 두께를 가질 수 있다. The oxide semiconductor intermediate layer may have a thickness ranging from 0.5 to 1.5 nm.

상기 산화물반도체 중간층을 형성하는 단계는, VTIP(Vanadium(V) oxytriisopropoxide) 또는 DADI([3-(dimethylamino)propyl]dimethyl indium) 전구체를 이용하여 원자층 증착을 통해 상기 산화물반도체 중간층을 형성하는 단계를 포함할 수 있다. The step of forming the oxide semiconductor intermediate layer includes forming the oxide semiconductor intermediate layer through atomic layer deposition using a VTIP (Vanadium(V) oxytriisopropoxide) or DADI ([3-(dimethylamino)propyl]dimethyl indium) precursor. It can be included.

본 발명의 다른 측면에 따르면, Si 웨이퍼로 구성되는 기판; 상기 기판 상에 형성되며 산화물반도체 중간층이 삽입된 하부전극; 상기 하부전극 상에 형성되는 TiO2 로 구성된 유전체층; 및 상기 유전체층 상부에 형성되는 상부전극을 포함하는 커패시터가 제공된다. According to another aspect of the present invention, a substrate consisting of a Si wafer; a lower electrode formed on the substrate and into which an oxide semiconductor intermediate layer is inserted; A dielectric layer made of TiO 2 formed on the lower electrode; and a capacitor including an upper electrode formed on the dielectric layer.

본 발명에 따르면, 하부전극 상에 높은 일함수 산화물반도체 중간층을 형성함으로써 낮은 누설전류 및 높은 전기용량의 커패시터를 제공할 수 있는 장점이 있다. According to the present invention, there is an advantage in providing a capacitor with low leakage current and high electric capacity by forming a high work function oxide semiconductor intermediate layer on the lower electrode.

도 1은 본 발명의 일 실시예에 따른 커패시터 구조를 도시한 도면이다.
도 2는 본 실시예에 따른 산화물반도체 중간층 및 유전체의 원자층 증착에 사용된 전구체의 화학 구조를 나타낸 것이다.
도 3은 본 실시예에 따른 커패시터에 사용된 각 구성물질의 종류 및 에너지 밴드를 나타낸 것이다.
도 4 내지 도 5는 본 실시예에 따른 중간층에 대한 현미경 사진을 나타낸 것이다.
도 6은 TiO2 박막의 Ti 2p와 O 1s의 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS) 그래프를 나타낸 도면이다.
도 7은 본 실시예에 따른 중간층이 삽입된 전극의 일함수 변화를 나타내는 자외선 광전자 분광법(Ultraviolet Photoelectron Spectroscopy, UPS) 그래프이다.
도 8은 본 실시예에 따른 중간층 위에 성장된 TiO2 박막의 X선 회절법(X-Ray Diffraction, XRD) 그래프를 나타낸 도면이다.
도 9는 100kHz에서의 커패시터의 전기용량밀도를 나타낸 도면이다.
도 10은 커패시터의 누설전류를 나타내는 그래프이다.
1 is a diagram illustrating a capacitor structure according to an embodiment of the present invention.
Figure 2 shows the chemical structure of the precursor used for atomic layer deposition of the oxide semiconductor intermediate layer and dielectric according to this embodiment.
Figure 3 shows the types and energy bands of each component used in the capacitor according to this embodiment.
Figures 4 and 5 show micrographs of the intermediate layer according to this embodiment.
Figure 6 is a diagram showing an X-ray Photoelectron Spectroscopy (XPS) graph of Ti 2p and O 1s of a TiO 2 thin film.
Figure 7 is an Ultraviolet Photoelectron Spectroscopy (UPS) graph showing the change in work function of the electrode into which the intermediate layer is inserted according to this embodiment.
Figure 8 is a diagram showing an X-Ray Diffraction (XRD) graph of a TiO 2 thin film grown on an intermediate layer according to this embodiment.
Figure 9 is a diagram showing the capacitance density of the capacitor at 100 kHz.
Figure 10 is a graph showing the leakage current of the capacitor.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used herein are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as “comprise” or “have” are intended to indicate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.

또한, 각 도면을 참조하여 설명하는 실시예의 구성 요소가 해당 실시예에만 제한적으로 적용되는 것은 아니며, 본 발명의 기술적 사상이 유지되는 범위 내에서 다른 실시예에 포함되도록 구현될 수 있으며, 또한 별도의 설명이 생략될지라도 복수의 실시예가 통합된 하나의 실시예로 다시 구현될 수도 있음은 당연하다.In addition, the components of the embodiments described with reference to each drawing are not limited to the corresponding embodiments, and may be implemented to be included in other embodiments within the scope of maintaining the technical spirit of the present invention, and may also be included in separate embodiments. Even if the description is omitted, it is natural that a plurality of embodiments may be re-implemented as a single integrated embodiment.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일하거나 관련된 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, when describing with reference to the accompanying drawings, identical or related reference numbers will be assigned to identical or related elements regardless of the drawing symbols, and overlapping descriptions thereof will be omitted. In describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

도 1은 본 발명의 일 실시예에 따른 커패시터 구조를 도시한 도면이다. 1 is a diagram illustrating a capacitor structure according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 실시예에 따른 커패시터는 기판(Si wafer, 100)), 하부전극(102), 산화물반도체 중간층(104), 유전체층(106) 및 상부전극(108)으로 구성될 수 있다. As shown in Figure 1, the capacitor according to this embodiment is composed of a substrate (Si wafer, 100), a lower electrode 102, an oxide semiconductor middle layer 104, a dielectric layer 106, and an upper electrode 108. You can.

하부전극(102)은 TiN로 구성될 수 있다. The lower electrode 102 may be made of TiN.

본 실시예에 따른 산화물반도체 중간층(104)은 높은 일함수를 가지며, V2O5, In2O3로 구성될 수 있다. The oxide semiconductor intermediate layer 104 according to this embodiment has a high work function and may be composed of V 2 O 5 and In 2 O 3 .

또한, 유전체층(106)은 TiO2로 구성되며, 상부전극(108)은 Ag일 수 있다. Additionally, the dielectric layer 106 may be composed of TiO 2 and the upper electrode 108 may be Ag.

도 2는 본 실시예에 따른 산화물반도체 중간층 및 유전체의 원자층 증착에 사용된 전구체의 화학 구조를 나타낸 것이다. Figure 2 shows the chemical structure of the precursor used for atomic layer deposition of the oxide semiconductor intermediate layer and dielectric according to this embodiment.

도 2를 참조하면, V2O5, In2O3, TiO2의 전구체는 각각 VTIP(Vanadium(V) oxytriisopropoxide), DADI([3-(dimethylamino)propyl]dimethyl indium) 및 TDMAT(titanium dioxide based on tetrakis-dimethyl-amido titanium)일 수 있다. Referring to Figure 2, the precursors of V 2 O 5 , In 2 O 3 , and TiO 2 are VTIP (Vanadium(V) oxytriisopropoxide), DADI ([3-(dimethylamino)propyl]dimethyl indium), and TDMAT (titanium dioxide based), respectively. on tetrakis-dimethyl-amido titanium).

도 3은 본 실시예에 따른 커패시터에 사용된 각 구성물질의 종류 및 에너지 밴드를 나타낸 것이다. Figure 3 shows the types and energy bands of each component used in the capacitor according to this embodiment.

기존의 TiN로 구성된 하부전극은 낮은 일함수(4.5 eV)로 인해 TiO2를 사용하는 커패시터에서 열전자 방출로 인한 누설전류가 크게 발생시킨다. The existing lower electrode made of TiN generates a large leakage current due to hot electron emission in a capacitor using TiO 2 due to its low work function (4.5 eV).

그러나, 본 실시예에 따른 산화물반도체 중간층(104, 이하, 중간층이라 함)의 높은 일함수는 하부전극(102)과 유전체층(106) 사이의 장벽 높이를 증가시켜 누설전류를 감소시킬 수 있다. However, the high work function of the oxide semiconductor middle layer 104 (hereinafter referred to as the middle layer) according to this embodiment can reduce leakage current by increasing the barrier height between the lower electrode 102 and the dielectric layer 106.

도 4 내지 도 5는 본 실시예에 따른 중간층에 대한 현미경 사진을 나타낸 것이다. Figures 4 and 5 show micrographs of the intermediate layer according to this embodiment.

도 4는 중간층 삽입을 확인하기 위한 투과전자현미경(Transmission Electron Microscope, TEM) 사진, 도 5는 전극 표면 거칠기 확인을 위한 원자힘현미경(Atomic Force Microscope, AFM) 사진을 나타낸 것이다. Figure 4 shows a Transmission Electron Microscope (TEM) photograph for confirming the insertion of the intermediate layer, and Figure 5 shows an Atomic Force Microscope (AFM) photograph for confirming the electrode surface roughness.

도 4a는 중간층이 삽입되지 않은 소자이고, 도 4b는 중간층이 삽입된 소자를 나타낸 것이다. Figure 4a shows a device without an intermediate layer inserted, and Figure 4b shows a device with an intermediate layer inserted.

도 4를 참조하면, 본 실시예에 따른 중간층(104)이 삽입된 소자의 경우 그렇지 않은 소자와 비교했을 때 얇은 두께의 중간층(104)이 TiN 전극(102)과 TiO2 유전체층(106) 사이에 증착되어 있는 것을 확인할 수 있다. Referring to FIG. 4, in the case of the device in which the intermediate layer 104 is inserted according to the present embodiment, the intermediate layer 104 of a thinner thickness is between the TiN electrode 102 and the TiO 2 dielectric layer 106 compared to the device in which the intermediate layer 104 is not inserted. You can confirm that it has been deposited.

여기서, 중간층(104)의 두께는 0.5nm 내지 1.5nm일 수 있고, 바람직하게는 1nm일 수 있다. Here, the thickness of the intermediate layer 104 may be 0.5 nm to 1.5 nm, and preferably 1 nm.

또한, 도 5를 참조하면, In2O3로 구성된 중간층(104)이 증착된 전극의 경우 RMS(Root Mean Square) 거칠기가 0.23nm로 TiN만 사용된 전극(RMS: 0.71nm)에 비해 3배 이상 낮으며, 이는 결정화된 TiN 박막의 상대적으로 거친 표면에 원자층 증착을 통해 비정질의 중간층을 삽입하면서 평탄화된 것으로 볼 수 있다. In addition, referring to Figure 5, in the case of the electrode on which the intermediate layer 104 composed of In 2 O 3 is deposited, the RMS (Root Mean Square) roughness is 0.23 nm, which is 3 times that of the electrode using only TiN (RMS: 0.71 nm). It is lower than above, and this can be seen as being flattened by inserting an amorphous intermediate layer through atomic layer deposition on the relatively rough surface of the crystallized TiN thin film.

또한, V2O5로 구성된 중간층(104)이 증착된 전극의 경우에도 TiN만 사용된 전극에 비해 평탄화가 이루어진 것을 확인할 수 있다. In addition, even in the case of the electrode on which the intermediate layer 104 composed of V 2 O 5 was deposited, it can be confirmed that planarization was achieved compared to the electrode using only TiN.

도 6은 TiO2 박막의 Ti 2p와 O 1s의 X선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS) 그래프를 나타낸 도면이다. Figure 6 is a diagram showing an X-ray Photoelectron Spectroscopy (XPS) graph of Ti 2p and O 1s of a TiO 2 thin film.

도 6은 X선 광전자 분광법을 통한 TiO2 박막의 Ti 2p와 O 1s의 결합 에너지를 나타낸 것이며, Ti 2p에서 두 정규분포 곡선은 각각 Ti4+와 Ti3+로 디콘볼루션 (deconvolution)될 수 있으며 Ti3+는 deoxidize된 것을 의미한다.Figure 6 shows the binding energy of Ti 2p and O 1s in TiO 2 thin film through X-ray photoelectron spectroscopy, and the two normal distribution curves in Ti 2p can be deconvoluted into Ti 4+ and Ti 3+ , respectively. and Ti 3+ means deoxidized.

모든 조건에서 Ti 2p와 O 1s는 같은 그래프를 보였고 이는 TiO2 박막 내부의 산소 공공의 비율이 거의 같다는 것을 암시하며, 산소 공공은 유전체 내부에서 트랩으로 작용하여 누설전류를 야기한다. In all conditions, Ti 2p and O 1s showed the same graph, which suggests that the ratio of oxygen vacancies inside the TiO 2 thin film is almost the same, and the oxygen vacancies act as traps inside the dielectric and cause leakage current.

도 7은 본 실시예에 따른 중간층이 삽입된 전극의 일함수 변화를 나타내는 자외선 광전자 분광법(Ultraviolet Photoelectron Spectroscopy, UPS) 그래프이다. Figure 7 is an Ultraviolet Photoelectron Spectroscopy (UPS) graph showing the change in work function of the electrode into which the intermediate layer is inserted according to this embodiment.

도 7을 참조하면, 낮은 일함수(4.45eV)의 TiN 전극에 중간층을 삽입하면 최대 약 16% 일함수(In2O3: 5.04eV, V2O5, 5.17eV)가 증가하는 것을 확인할 수 있다. Referring to Figure 7, it can be seen that inserting an intermediate layer into a TiN electrode with a low work function (4.45 eV) increases the work function (In 2 O 3 : 5.04 eV, V 2 O 5 , 5.17 eV) by up to about 16%. there is.

이처럼 일함수가 증가하는 경우, 하부전극과 유전체층 사이의 에너지 장벽을 높여 누설전류를 감소시킬 수 있다. When the work function increases in this way, leakage current can be reduced by increasing the energy barrier between the lower electrode and the dielectric layer.

도 8은 본 실시예에 따른 중간층 위에 성장된 TiO2 박막의 X선 회절법(X-Ray Diffraction, XRD) 그래프를 나타낸 도면이다. Figure 8 is a diagram showing an X-Ray Diffraction (XRD) graph of a TiO 2 thin film grown on an intermediate layer according to this embodiment.

도 8은 X선 회절법을 통한 TiO2 박막의 결정성을 나타낸 것으로서, V2O5 위에 성장된 TiO2는 TiN 위에 성장된 것과 비교했을 때 (101), (200)의 아나타제 (anatase)상의 피크가 감소하였고 In2O3 위에 성장된 TiO2는 반대로 같은 위치에서의 피크가 증가하는 것을 확인할 수 있다. Figure 8 shows the crystallinity of the TiO 2 thin film through The peak decreased, and for TiO 2 grown on In 2 O 3 , the peak at the same position increased.

이처럼 결정성은 커패시터의 전기용량을 결정하는 가장 중요한 요소 중 하나이며, 따라서 결정성이 증가된 In2O3 중간층의 경우 V2O5 중간층을 삽입했을 때 비해 더 큰 전기용량을 얻을 수 있다. In this way, crystallinity is one of the most important factors that determine the capacitance of a capacitor, and therefore, in the case of an In 2 O 3 intermediate layer with increased crystallinity, a larger capacitance can be obtained compared to when a V 2 O 5 intermediate layer is inserted.

도 9는 100kHz에서의 커패시터의 전기용량밀도를 나타낸 도면이다. Figure 9 is a diagram showing the capacitance density of the capacitor at 100 kHz.

도 9를 참조하면, TiN only, TiN/In2O3, TiN/V2O5 전극의 전기용량밀도는 각각 8.8 fF/μm2, 9.9 fF/μm2, 6.3 fF/μm2으로 In2O3가 삽입된 커패시터의 경우 TiN only 소자에 비해 12.5% 상승하였고 반대로 V2O5의 경우 28.4% 감소한 것을 확인할 수 있다. Referring to Figure 9, the capacitance densities of the TiN only, TiN/In 2 O 3 , and TiN/V 2 O 5 electrodes are 8.8 fF/μm 2 and 9.9 fF/μm 2 , respectively. In the case of the capacitor with In 2 O 3 inserted at 6.3 fF/μm 2 , it increased by 12.5% compared to the TiN only device, and conversely, in the case of V 2 O 5 , it was confirmed that it decreased by 28.4%.

전기용량밀도는 유전체의 유전율에 비례하며 유전체의 두께에 반비례한다. Capacitance density is proportional to the dielectric constant of the dielectric and inversely proportional to the thickness of the dielectric.

V2O5의 경우 절연체(10-3-10-4 S/cm)이기 때문에 유전체의 두께가 증가하며, V2O5의 유전율은 TiO2에 비해 매우 낮기 때문에 TiN only 소자에 비해 전기용량밀도가 감소하게 된다. In the case of V 2 O 5 , the thickness of the dielectric increases because it is an insulator (10 -3 -10 -4 S/cm), and the dielectric constant of V 2 O 5 is very low compared to TiO 2 , so the capacitance density is higher than that of TiN only devices. decreases.

반대로 In2O3의 경우 전도성 물질(~1289 S/cm)이기 때문에 절연체 두께에 영향이 없으며 X선 회절법에서 본 것과 같이 결정성이 증대되었기 때문에 더 높은 전기용량밀도를 가질 수 있다. On the other hand, In 2 O 3 is a conductive material (~1289 S/cm), so it does not affect the thickness of the insulator, and can have a higher capacitance density because crystallinity is increased as seen in X-ray diffraction.

도 10은 커패시터의 누설전류를 나타내는 그래프이다. Figure 10 is a graph showing the leakage current of the capacitor.

도 10과 같이, 원자힘 현미경 측정의 결과, 전극의 표면 거칠기 차이는 1nm 이하로 거의 비슷한 수준이며, X선 광전자 분광법에 의해 유전체 내부의 산소 공공이 비슷할 것이라고 예측할 수 있다. As shown in FIG. 10, as a result of atomic force microscopy measurement, the difference in surface roughness of the electrodes is approximately similar at less than 1 nm, and it can be predicted by X-ray photoelectron spectroscopy that the oxygen vacancies inside the dielectric will be similar.

이는 모든 조건에서 트랩에 의한 누설전류의 크기가 비슷할 것임을 암시하며, 실제로 V2O5와 In2O3가 삽입된 커패시터의 경우 비슷한 누설전류 크기를 보인다. This implies that the size of the leakage current due to the trap will be similar in all conditions, and in fact, the capacitor with V 2 O 5 and In 2 O 3 inserted shows a similar size of leakage current.

일반적으로, TiO2 유전체의 경우 누설전류는 내부에 비해 계면에서 더 많은 영향을 받는 것으로 알려져 있으며, 일함수가 증가함에 따라 계면 관련 누설전류 (Schottky emission, Fowlter-Nordheim tunneling)는 지수함수적으로 감소하는 경향이 있다. In general, in the case of TiO 2 dielectric, leakage current is known to be more affected at the interface than inside, and as the work function increases, the interface-related leakage current (Schottky emission, Fowlter-Nordheim tunneling) decreases exponentially. tends to do so.

자외선 광전자 분광법에 의해 본 실시예에 따른 중간층 삽입 후 일함수가 증가함을 확인했고 누설전류 차이는 일함수 차이에 근거한다고 볼 수 있다. Through ultraviolet photoelectron spectroscopy, it was confirmed that the work function increased after insertion of the intermediate layer according to this embodiment, and the difference in leakage current can be considered to be based on the difference in work function.

상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.The above-described embodiments of the present invention have been disclosed for illustrative purposes, and those skilled in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention, and such modifications, changes, and additions will be possible. should be regarded as falling within the scope of the patent claims below.

Claims (7)

커패시터 제작 방법으로서,
기판 상에 TiN으로 구성된 하부전극을 형성하는 단계;
상기 하부전극 상부에 V2O5 및 In2O3 중 하나로 구성된 산화물반도체 중간층을 형성하는 단계;
상기 산화물반도체 중간층 상부에 TiO2로 구성된 유전체층을 형성하는 단계; 및
상기 유전체층 상부에 상부전극을 형성하는 단계를 포함하는 커패시터 제작 방법.
As a capacitor manufacturing method,
Forming a lower electrode made of TiN on a substrate;
Forming an oxide semiconductor intermediate layer composed of one of V 2 O 5 and In 2 O 3 on the lower electrode;
Forming a dielectric layer made of TiO 2 on the oxide semiconductor intermediate layer; and
A capacitor manufacturing method including forming an upper electrode on the dielectric layer.
제1항에 있어서,
상기 산화물반도체 중간층은 0.5 내지 1.5nm 범위의 두께를 갖는 커패시터 제작 방법.
According to paragraph 1,
A method of manufacturing a capacitor wherein the oxide semiconductor intermediate layer has a thickness in the range of 0.5 to 1.5 nm.
제1항에 있어서,
상기 산화물반도체 중간층을 형성하는 단계는,
VTIP(Vanadium(V) oxytriisopropoxide) 또는 DADI([3-(dimethylamino)propyl]dimethyl indium) 전구체를 이용하여 원자층 증착을 통해 상기 산화물반도체 중간층을 형성하는 단계를 포함하는 커패시터 제작 방법.
According to paragraph 1,
The step of forming the oxide semiconductor intermediate layer is,
A capacitor manufacturing method comprising forming the oxide semiconductor intermediate layer through atomic layer deposition using a VTIP (Vanadium(V) oxytriisopropoxide) or DADI ([3-(dimethylamino)propyl]dimethyl indium) precursor.
Si 웨이퍼로 구성되는 기판;
상기 기판 상에 형성되며 산화물반도체 중간층이 삽입된 하부전극;
상기 하부전극 상에 형성되는 TiO2 로 구성된 유전체층; 및
상기 유전체층 상부에 형성되는 상부전극을 포함하는 커패시터.
A substrate consisting of a Si wafer;
a lower electrode formed on the substrate and into which an oxide semiconductor intermediate layer is inserted;
A dielectric layer made of TiO 2 formed on the lower electrode; and
A capacitor including an upper electrode formed on the dielectric layer.
제4항에 있어서,
상기 하부전극은,
상기 기판 상에 형성되는 TiN 층; 및
상기 TiN 층에 미리 설정된 두께로 형성되는 V2O5, In2O3 중 하나로 구성된 산화물반도체 중간층을 포함하는 커패시터.
According to paragraph 4,
The lower electrode is,
a TiN layer formed on the substrate; and
A capacitor including an oxide semiconductor intermediate layer made of one of V 2 O 5 and In 2 O 3 formed on the TiN layer to a preset thickness.
제5항에 있어서,
상기 산화물반도체 중간층이 삽입된 하부전극은 TiN만으로 구성된 하부전극에 비해 1.5배 이상 낮은 RMS 거칠기를 갖는 커패시터.
According to clause 5,
A capacitor in which the lower electrode into which the oxide semiconductor intermediate layer is inserted has an RMS roughness that is more than 1.5 times lower than that of the lower electrode composed only of TiN.
제5항에 있어서,
상기 산화물반도체 중간층이 삽입된 하부전극은 TiN만으로 구성된 하부전극에 비해 10% 이상으로 일함수가 증가하는 커패시터.






According to clause 5,
A capacitor in which the lower electrode into which the oxide semiconductor intermediate layer is inserted increases the work function by more than 10% compared to the lower electrode composed only of TiN.






KR1020220126010A 2022-10-04 2022-10-04 Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby KR20240046967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220126010A KR20240046967A (en) 2022-10-04 2022-10-04 Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220126010A KR20240046967A (en) 2022-10-04 2022-10-04 Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby

Publications (1)

Publication Number Publication Date
KR20240046967A true KR20240046967A (en) 2024-04-12

Family

ID=90680340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220126010A KR20240046967A (en) 2022-10-04 2022-10-04 Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby

Country Status (1)

Country Link
KR (1) KR20240046967A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455287B1 (en) 2002-02-28 2004-11-06 삼성전자주식회사 Capacitor for semiconductor device, manufacturing method thereof and electronic device employing the capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455287B1 (en) 2002-02-28 2004-11-06 삼성전자주식회사 Capacitor for semiconductor device, manufacturing method thereof and electronic device employing the capacitor

Similar Documents

Publication Publication Date Title
US7271055B2 (en) Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors
KR100450681B1 (en) Capacitor of semiconductor memory device and manufacturing method thereof
US8674479B2 (en) Method for producing MIM capacitors with high K dielectric materials and non-noble electrodes
CN105659360B (en) Include molybdenum nitride, the semiconductor structure of nitrogen oxidation molybdenum or the alloy material based on molybdenum and its manufacturing method
KR20040060443A (en) Capacitor of a semiconductor device and manufacturing method whereof
DE102005031678A1 (en) Semiconductor integrated circuit device, capacitor and manufacturing method therefor
US9431474B2 (en) Metal-insulator-metal stack and method for manufacturing the same
JP5888916B2 (en) Metal-insulator-metal capacitor and manufacturing method thereof
CN112447905A (en) Capacitor and method for manufacturing the same
US8649154B2 (en) Method for producing a metal-insulator-metal capacitor for use in semiconductor devices
CN110400792B (en) Dielectric film, semiconductor memory element having the same, and method of manufacturing the same
US20130277636A1 (en) Variable resistance memory device and method for fabricating the same
TW201001673A (en) Capacitor of semiconductor device and manufacturing method thereof
KR20050086069A (en) Method of fabricating an analog capacitor using a post-treatment technique
KR101892632B1 (en) Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof
KR20240046967A (en) Method for manufacturing capacitor with low leakage current and high capacitance using high work function oxide semiconductor interlayer and capacitor manufactured thereby
WO2010082605A1 (en) Capacitor and process for manufacturing capacitor
KR101455003B1 (en) capacitor device
KR102308177B1 (en) Capacitor and memory device including the same
KR102226125B1 (en) Method of manufacturing electrode layer and method of manufacturing capacitor using the same
JPH09252091A (en) Dielectric thin film device
CN114284361B (en) Semiconductor memory, ferroelectric field effect transistor and ferroelectric thin film capacitor
US11476253B2 (en) Semiconductor memory device including a multi-layer electrode
KR102453975B1 (en) Capacitors with improved capacitance and methods of manufacturing capacitors
US11398483B2 (en) Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same