KR101892632B1 - Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof - Google Patents

Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof Download PDF

Info

Publication number
KR101892632B1
KR101892632B1 KR1020170030046A KR20170030046A KR101892632B1 KR 101892632 B1 KR101892632 B1 KR 101892632B1 KR 1020170030046 A KR1020170030046 A KR 1020170030046A KR 20170030046 A KR20170030046 A KR 20170030046A KR 101892632 B1 KR101892632 B1 KR 101892632B1
Authority
KR
South Korea
Prior art keywords
oxide
lower electrode
compound
platinum group
forming
Prior art date
Application number
KR1020170030046A
Other languages
Korean (ko)
Inventor
조철진
김상태
백승협
강종윤
최지원
김진상
김성근
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020170030046A priority Critical patent/KR101892632B1/en
Application granted granted Critical
Publication of KR101892632B1 publication Critical patent/KR101892632B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

The present invention relates to a semiconductor memory element having a compound of a platinum group oxide and a tin oxide, and a manufacturing method thereof. The semiconductor memory element according to embodiments of the present invention comprises: a lower electrode; a dielectric layer formed on the lower electrode; and an upper electrode formed on the dielectric layer, wherein the lower electrode or the upper electrode includes a compound of a platinum group oxide and a tin oxide.

Description

백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법{SEMICONTUCTOR MEMORY DEVICE HAVING PLATINUM GROUP OXIDE-TIN OXIDE COMPOUND AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a semiconductor memory device having a compound of a platinum group oxide and a tin oxide, and a method of manufacturing the same. [0002]

본 발명은 반도체 메모리 소자 및 그 제조방법에 관한 것으로서, 더욱 구체적으로는 백금족 산화물과 주석 산화물의 화합물을 포함하는 전극이 구비된 반도체 메모리 소자 및 그 제조방법에 관한 것이다. The present invention relates to a semiconductor memory device and a method of manufacturing the same, and more particularly, to a semiconductor memory device including an electrode including a compound of a platinum group oxide and a tin oxide, and a method of manufacturing the same.

반도체 소자 공정의 비약적인 발전 통해 반도체 소자의 집적도는 급속도로 발전하고 있다. 특히 현재 DRAM 등 메모리 반도체 소자는 디자인룰 20nm 이하의 공정이 사용되는 등 초미세집적 소자 개발이 요구된다. 이러한 DRAM 소자의 미세화에 가장 큰 걸림돌은 DRAM 요소 기술 중 핵심 기술인 커패시터 기술이다. "1"과 ?0" 정보의 기록을 담당하는 전하를 저장하는 커패시터는 동작 전압 하에서 낮은 누설전류를 유지함과 동시에 큰 정전 용량 확보가 요구된다. 이러한 조건을 만족하기 위해서는 높은 유전율을 가지는 유전체 소재 및 낮은 누설전류를 확보할 수 있는 전극 소재 개발이 요구된다. Through the breakthrough of the semiconductor device process, the degree of integration of semiconductor devices is rapidly developing. In particular, memory semiconductor devices such as DRAM are required to develop ultrafine integrated devices such as a process using a design rule of 20 nm or less. The biggest obstacle to the miniaturization of DRAM devices is the capacitor technology, which is the core technology of DRAM element technology. A capacitor for storing charges for recording "1" and "0" information is required to maintain a low leakage current under an operating voltage and at the same time to secure a large capacitance. In order to satisfy such a condition, It is necessary to develop an electrode material capable of securing a low leakage current.

종래 전극물질로는 TiN이 사용되며, 유전물질로는 규소산화물(SiO2), 알루미늄산화물(Al2O3) 등이 주로 사용되고 있다. 그러나 차세대 10nm급 DRAM 소자 개발에는 기존에 물질들이 적용되기 어렵기 때문에 새로운 유전체 및 전극개발이 필수적으로 요구된다.Conventionally, TiN is used as an electrode material, and silicon oxide (SiO 2 ) and aluminum oxide (Al 2 O 3 ) are mainly used as a dielectric material. However, the development of next generation 10nm DRAM devices is difficult to apply the existing materials, so it is essential to develop new dielectrics and electrodes.

차세대 DRAM 소자에 사용될 유전체 후보군 중에서 80 이상의 유전율을 가질 수 있는 루타일 구조의 티타늄산화물(TiO2) 상당히 주목 받고 있다. 그러나 고온 안정상인 루타일 구조의 티타늄산화물의 경우 700도 이상의 고온을 요구하기 때문에 일반적인 반도체 공정에서는 형성하기가 어려운 문제가 있다. 이러한 문제를 해결하기 위해 RuO2 또는 IrO2 등의 루타일 구조인 전극물질을 이용하면 300도 이하의 저온에서도 루타일 구조의 티타늄 산화물의 형성이 가능하다. Of the dielectric candidates to be used in next-generation DRAM devices, titanium oxide (TiO 2 ) of rutile structure, which can have a dielectric constant of 80 or more, has attracted considerable attention. However, since titanium oxide having a rutile structure, which is a high temperature stable phase, requires a high temperature of 700 DEG C or higher, it is difficult to form the titanium oxide in a general semiconductor process. To solve this problem, it is possible to form a rutile-structured titanium oxide even at a low temperature of 300 degrees or less by using an electrode material having a rutile structure such as RuO 2 or IrO 2 .

그러나 루타일 구조를 갖는 백금족 산화물 전극의 경우 DRAM 제조공정에 필수적으로 수반되는 환원열처리 공정에 의해 환원되어 소자를 열화시키는 취약점을 가지고 있다. 기존의 환원 저항성이 높은 TiN 전극의 경우 티타늄 산화물의 루타일상 형성에 어려움이 있어 적용이 어려운 문제점이 있다.  However, the platinum group oxide electrode having a rutile structure has a weak point that it is reduced by the reduction heat treatment process that is essential for the DRAM manufacturing process and deteriorates the device. In the case of a conventional TiN electrode having a high reduction resistance, it is difficult to form a rutile phase of titanium oxide, which is difficult to apply.

따라서 루타일 구조의 티타늄 산화물을 형성할 수 있는 구조를 가지면서 높은 환원 저항성을 갖는 새로운 전극 물질의 개발이 요구된다.Therefore, it is required to develop a new electrode material having a structure capable of forming a rutile-type titanium oxide and having a high reduction resistance.

미국등록특허 US 8765569 B2US registered patent US 8765569 B2

본 발명은 환원 분위기에서의 열처리 공정에 견딜 수 있고 높은 환원 저항성을 갖는 전극 및 그 제조방법을 제공한다.The present invention provides an electrode that can withstand a heat treatment process in a reducing atmosphere and has a high reduction resistance and a method of manufacturing the same.

본 발명의 일 실시예에 따른 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자는 하부전극, 상기 하부전극 상에 형성되는 유전체층, 및 상기 유전체층 상에 형성되는 상부전극을 포함하되, 상기 하부전극 또는 상부전극은 백금족 산화물과 주석 산화물의 화합물을 포함한다.A semiconductor memory device having a compound of a platinum group oxide and a tin oxide according to an embodiment of the present invention includes a lower electrode, a dielectric layer formed on the lower electrode, and an upper electrode formed on the dielectric layer, The upper electrode includes a compound of platinum group oxide and tin oxide.

일 실시예에 있어서, 백금족 산화물은, 루타일 구조를 갖는 루테늄 산화물(RuO2), 이리듐 산화물(IrO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO2) 중 하나 이상을 포함하고, 상기 주석 산화물은 이산화 주석(SnO2)을 포함할 수 있다.In one embodiment, the platinum group oxide includes at least one of ruthenium oxide (RuO 2 ), iridium oxide (IrO 2 ), osmium oxide (OsO 2 ) and rhodium oxide (RhO 2 ) tin oxide may include tin dioxide (SnO 2).

일 실시예에 있어서, 상기 상부전극 또는 상기 하부전극은, 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 하나 이상이 도핑될 수도 있다.In one embodiment, the upper electrode or the lower electrode may be doped with at least one of fluorine (F), tantalum (Ta), antimony (Sb), and niobium (Nb).

일 실시예에 있어서, 반도체 메모리 소자는, DRAM 커패시터일 수 있다.In one embodiment, the semiconductor memory device may be a DRAM capacitor.

일 실시예에 있어서, 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함하는 것을 특징으로 하는 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자.In one embodiment, a semiconductor memory device having a compound of a platinum group oxide and a tin oxide, wherein the dielectric layer comprises titanium oxide of a rutile structure.

본 발명의 일 실시예에 따른 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 제조방법은 기판 상에 하부전극을 형성하는 단계, 하부전극 상에 유전체층을 형성하는 단계 및 상기 유전체층 상에 상부전극을 형성하는 단계를 포함하되, 상기 하부전극 또는 상부전극은 백금족 산화물과 주석 산화물의 화합물을 포함한다.A method of fabricating a semiconductor memory device having a compound of a platinum group oxide and a tin oxide according to an embodiment of the present invention includes the steps of forming a lower electrode on a substrate, forming a dielectric layer on the lower electrode, Wherein the lower electrode or the upper electrode comprises a compound of platinum group oxide and tin oxide.

일 실시예에 있어서, 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는, 스퍼터링(sputtering), 원자층 증착법(ALD), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자빔증착법(Molecular Beam Epitaxy), 펄스레이저증착법(PLD), 화학증착법(CVD) 중 적어도 하나를 이용하여 백금족 산화물과 주석 산화물의 화합물 층을 형성할 수 있다.In one embodiment, the step of forming the lower electrode or the step of forming the upper electrode may be performed by sputtering, atomic layer deposition (ALD), electron beam evaporation (E-beam evaporation), thermal evaporation, A compound layer of a platinum group oxide and a tin oxide can be formed using at least one of molecular beam epitaxy (Molecular Beam Epitaxy), pulsed laser deposition (PLD), and chemical vapor deposition (CVD).

일 실시예에 있어서, 상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는, 상기 주석 산화물층에 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 하나 이상을 도핑하는 단계를 더 포함할 수 있다.In one embodiment, the step of forming the lower electrode or the step of forming the upper electrode may include a step of forming a tungsten oxide layer on the tungsten oxide layer by depositing fluorine (F), tantalum (Ta), antimony (Sb), or niobium The method may further include doping at least one.

일 실시예에 있어서, 상기 백금족 산화물은, 루타일 구조를 갖는 루테늄 산화물(RuO2), 이리듐 산화물(IrO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO2) 중 하나 이상을 포함하고, 상기 주석 산화물은 이산화 주석(SnO2)을 포함할 수 있다.In one embodiment, the platinum group oxide includes at least one of ruthenium oxide (RuO 2 ), iridium oxide (IrO 2 ), osmium oxide (OsO 2 ), and rhodium oxide (RhO 2 ) the tin oxide may include tin dioxide (SnO 2).

본 발명의 일 실시예에 따르면 열처리 공정에 제한되지 않는 루타일 구조의 혼합 전극막을 반도체 메모리 소자에 이용할 수 있다. 특히, 유전율이 높은 티타늄 산화막을 DRAM 커패시터의 유전체로 적용하여 디자인룰 10 nm 급의 DRAM 소자를 제작할 수도 있다.According to one embodiment of the present invention, a mixed electrode film having a rutile structure, which is not limited to a heat treatment process, can be used for a semiconductor memory device. In particular, a DRAM device having a design rule of 10 nm can be manufactured by applying a titanium oxide film having a high dielectric constant as a dielectric of a DRAM capacitor.

도 1은 본 발명의 일 실시예에 따른 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자의 단면도이다.
도 2는 일 실시예에 따라 RuO2와 이산화 주석의 화합물에 있어서 Sn의 조성에 따른 X-선 회절 패턴이다.
도 3은 본 발명의 일 실시예에 따라 RuO2-SnO2 화합물을 하부전극으로 하고 그 위에 유전체층으로 TiO2를 형성한 뒤 Sn의 조성비를 달리하면서 측정한 환원 열처리 전후 X-선 회절 패턴을 나타낸다.
도 4는 도 3과 비교를 위해서 SnO2만으로 된 하부전극(도 4의 (a))과 RuO2만으로 된 하부전극(도 4의 (b)) 위에 TiO2를 형성한 뒤 측정한 환원 열처리 전후 X-선 회절 패턴을 나타낸다.
도 5 및 도 6은 본 발명의 일 실시예에 있어서 전극에 적용되는 RuO2-SnO2 화합물에 있어서 RuO2과SnO2의 비율을 달리한 결과를 나타낸다.
1 is a cross-sectional view of a semiconductor memory device having a compound of a platinum group oxide and a tin oxide according to an embodiment of the present invention.
FIG. 2 is an X-ray diffraction pattern according to one embodiment of Sn in composition of RuO 2 and tin dioxide. FIG.
FIG. 3 shows an X-ray diffraction pattern before and after the reduction heat treatment, in which a RuO 2 -SnO 2 compound is used as a lower electrode and TiO 2 is formed thereon as a dielectric layer and the composition ratio of Sn is varied according to an embodiment of the present invention .
FIG. 4 is a graph showing the results of the comparison between FIG. 4 and FIG. 3, in which TiO 2 is formed on the lower electrode made of only SnO 2 (FIG. 4A) and the lower electrode made of RuO 2 (FIG. X-ray diffraction pattern.
FIGS. 5 and 6 show the results of different ratios of RuO 2 and SnO 2 in the RuO 2 -SnO 2 compound applied to electrodes in one embodiment of the present invention.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시 된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises ", or" having ", or the like, specify that there is a stated feature, number, step, operation, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be construed as meaning consistent with meaning in the context of the relevant art and are not to be construed as ideal or overly formal in meaning unless expressly defined herein . Like reference numerals in the drawings denote like elements. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention. In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

본 발명의 일 실시예에 따른 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자는 전극 물질로서 백금족 산화물과 주석 산화물의 화합물을 사용하는 것을 일 특징으로 한다. A semiconductor memory device having a compound of a platinum group oxide and a tin oxide according to an embodiment of the present invention uses a compound of a platinum group oxide and a tin oxide as an electrode material.

도 1은 본 발명의 일 실시예에 따른 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자의 단면도이다. 도 1을 참조하면 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자(100)는 기판(110), 컨택 플러그(120), 하부전극(130), 유전체층(140) 및 상부전극(150)을 포함할 수 있다. 일 예에서 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자(100) DRAM 커패시터일 수 있다. 또한 상기 컨택 플러그(120)는 텅스텐으로 구성될 수도 있다.1 is a cross-sectional view of a semiconductor memory device having a compound of a platinum group oxide and a tin oxide according to an embodiment of the present invention. 1, a semiconductor memory device 100 having a compound of a platinum group oxide and a tin oxide includes a substrate 110, a contact plug 120, a lower electrode 130, a dielectric layer 140, and an upper electrode 150 can do. In one example, it may be a semiconductor memory device 100 DRAM capacitor having a compound of platinum group oxide and tin oxide. Also, the contact plug 120 may be made of tungsten.

도 1을 참조하면, 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자(100)에 있어서, 컨택 플러그(120) 상에 하부전극(130)이 구비되고, 하부전극(130) 상에 유전체층(140)이 구비된다. 이어서 유전체층(140) 상에 상부전극(150)이 구비될 수 있다. Referring to FIG. 1, a semiconductor memory device 100 having a compound of a platinum group oxide and a tin oxide includes a lower electrode 130 on a contact plug 120, a dielectric layer 140 on a lower electrode 130, . The upper electrode 150 may be formed on the dielectric layer 140.

각 구성요소(120-150)는 용도에 맞게 패터닝되어 도 1에 도시된 바와 같이 요철 구조를 가질 수 있다. Each of the components 120-150 may be patterned to suit the application and have a concave-convex structure as shown in FIG.

컨택 플러그(120)는 전도성 있는 임의의 물질로 구성될 수 있다.The contact plug 120 may be constructed of any conductive material.

유전체층(140)은 루타일(rutile) 구조의 티타늄 산화물을 포함할 수 있다. 루타일 구조의 티타늄 산화물로 유전체층(140)이 이용되는 경우 하부전극 또한 루타일 구조일 것이 필요하다. 따라서 하부전극은 환원저항성뿐만 아니라 루타일 구조를 유지하는 것이 매우 중요하다.The dielectric layer 140 may include titanium oxide of a rutile structure. When the dielectric layer 140 is used as the rutile titanium oxide, the lower electrode also needs to be a rutile structure. Therefore, it is very important to maintain the rutile structure as well as the reduction resistance of the lower electrode.

본 발명의 일 실시예에 있어서, 하부전극(130) 또는 상부전극(150)은 백금족 산화물과 주석 산화물의 화합물을 포함할 수 있다. In one embodiment of the present invention, the lower electrode 130 or the upper electrode 150 may include a compound of a platinum group oxide and a tin oxide.

일 실시예에서 주석 산화물은 이산화 주석(SnO2)을 포함할 수도 있다. Tin oxide in one embodiment may comprise a tin dioxide (SnO 2).

또한 백금족 산화물은 루타일 구조를 갖는 물질로서, 루테늄 산화물(RuO2), 이리듐 산화물(IrO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO2) 중 하나 이상을 포함할 수 있다. 이와 같은 루타일 구조의 전극 물질은 DRAM 소자의 커패시터 유전물질로 이용되는 TiO2의 저온 루타일 성장을 유도함과 동시에 높은 일함수를 가져 누설전류를 억제할 수 있는 이점이 있다.The platinum group oxide may be at least one of ruthenium oxide (RuO 2 ), iridium oxide (IrO 2 ), osmium oxide (OsO 2 ), and rhodium oxide (RhO 2 ). The rutile structure electrode material has an advantage that it can induce low-temperature rutile growth of TiO 2 used as a capacitor dielectric material of a DRAM device and at the same time has a high work function and can suppress a leakage current.

한편 전극 물질이 백금족 산화물로만 구성되는 경우, 백금족 산화물은 산소와의 결합력이 크지 않아 쉽게 환원되는 특징을 가지고 있다. 특히 DRAM 소자의 제작 과정에서는 트랜지스터 성능 향상을 위한 수소 분위기에서의 열처리가 필연적으로 수반되는데, 열처리 과정에서 백금족 산화물 전극이 쉽게 환원되며, 해리된 산소가 컨택 플러그(텅스텐 물질)등을 산화시키는 문제를 발생시킨다. On the other hand, when the electrode material is composed only of a platinum group oxide, the platinum group oxide has a characteristic that the bonding force with oxygen is not so small and is easily reduced. In particular, in the fabrication process of a DRAM device, heat treatment in a hydrogen atmosphere is inevitably accompanied by improvement of the transistor performance. In the heat treatment process, the platinum group oxide electrode is easily reduced, and dissociated oxygen oxidizes the contact plug (tungsten material) .

따라서 백금족 산화물로만 구성된 전극이 금속 전극에 비해 누설전류 등의 측면에서 더 우수한 특성을 보임에도 불구하고 금속 전극에 비해 사용이 어려운 문제가 있다.Therefore, although the electrode composed of the platinum group oxide is more excellent in terms of leakage current than the metal electrode, it is difficult to use the electrode compared to the metal electrode.

본 발명의 일 실시예에서 전극(130,150)은 백금족 산화물과 주석 산화물의 화합물을 이용함으로써 위와 같은 문제를 해결할 수 있다. 구체적으로 이산화 주석은 루타일 구조를 가짐과 동시에 환원저항성이 우수한 물질로 수소 열처리 시에도 쉽게 환원되지 않는 특징을 가지고 있으므로 백금족 산화물과 함께 화합물을 생성하여 이용함으로써 위와 같은 문제가 해결될 수 있다.In one embodiment of the present invention, the electrodes 130 and 150 can solve the above problems by using a compound of platinum group oxide and tin oxide. Specifically, tin dioxide has a rutile structure and is excellent in reduction resistance and can not easily be reduced even in the heat treatment of hydrogen. Therefore, the above problems can be solved by producing and using a compound together with the platinum group oxide.

즉 본 발명에서는 백금좀 산화물과 주석 산화물의 화합물을 전극 물질로 이용함으로써 우수한 전기적 특성을 보이는 루타일 구조의 백금족 산화물의 특성과 우수한 환원 저항성을 갖는 이산화 주석의 특성을 모두 가질 수 있다.That is, in the present invention, it is possible to use both a platinum group oxide and a tin oxide compound as an electrode material to have both rutile-type platinum group oxides exhibiting excellent electrical properties and tin dioxide characteristics having excellent reduction resistance.

또한 일 실시예에 있어서 상부전극(150) 또는 하부전극(130)은, 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 하나 이상이 도핑된 것일 수도 있다.In one embodiment, the upper electrode 150 or the lower electrode 130 may be doped with at least one of fluorine (F), tantalum (Ta), antimony (Sb), and niobium (Nb).

본 발명의 일 실시예에 따른 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 제조방법은 상술한 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자를 제조할 수 있다.A method of fabricating a semiconductor memory device having a compound of a platinum group oxide and a tin oxide according to an embodiment of the present invention can manufacture a semiconductor memory device having the compound of the platinum group oxide and the tin oxide.

일 실시예에서 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 제조방법은 기판 상에 하부전극을 형성하는 단계, 하부전극 상에 유전체층을 형성하는 단계 및 상기 유전체층 상에 상부전극을 형성하는 단계를 포함할 수 있다. 이때, 하부전극 또는 상부전극은 백금족 산화물과 주석 산화물의 화합물을 포함할 수 있다.In one embodiment, a method of fabricating a semiconductor memory device having a compound of a platinum group oxide and a tin oxide includes the steps of forming a lower electrode on a substrate, forming a dielectric layer on the lower electrode, and forming an upper electrode on the dielectric layer . At this time, the lower electrode or the upper electrode may contain a compound of platinum group oxide and tin oxide.

일 실시예에서 백금족 산화물은, 루타일 구조를 갖는 루테늄 산화물(RuO2), 이리듐 산화물(IrO2), 오스뮴 산화물(OsO2), 로듐 산화물(RhO2) 중 하나 이상을 포함하고, 상기 주석 산화물은 이산화 주석(SnO2)을 포함 할 수 있다.In one embodiment, the platinum group oxide includes at least one of ruthenium oxide (RuO 2 ), iridium oxide (IrO 2 ), osmium oxide (OsO 2 ), and rhodium oxide (RhO 2 ) having a rutile structure, May comprise tin dioxide (SnO 2 ).

또한, 상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는, 스퍼터링(sputtering), 원자층 증착법(ALD), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자빔증착법(Molecular Beam Epitaxy), 펄스레이저증착법(PLD), 화학증착법(CVD) 중 적어도 하나를 이용하여 백금족 산화물과 주석 산화물의 화합물 층을 형성할 수 있다.The step of forming the lower electrode or the step of forming the upper electrode may be performed by a sputtering method, an atomic layer deposition (ALD) method, an E-beam evaporation method, a thermal evaporation method, A compound layer of a platinum group oxide and a tin oxide may be formed by using at least one of a molecular beam epitaxy (Molecular Beam Epitaxy), a pulse laser deposition (PLD) method, and a chemical vapor deposition (CVD) method.

예컨대 RuO2-SnO2 화합물을 원자층증착법으로 형성하는 경우, RuO2 형성을 위해 Ru 원료 주입 및 퍼지, 산소 원료 주입 및 퍼지 단계 등 4단계를 하나의 사이클로 하여 사이클 반복이 수행될 수 있다. For example RuO 2 -SnO case of forming the second compound by the atomic layer deposition method, to form RuO 2 Cycle repetition can be performed by performing one cycle of the four steps of the Ru raw material injection and purging, the oxygen raw material injection and the purge step.

이때 Ru의 전구체는 Ru(Cp)2, Ru(MeCp)2, Ru(EtCp)2, Ru(tmhd)3, Ru(mhd)3, RuO4, RuCl, RuCl3, 2,4-(dimethylpentadienyl)(ethylcyclopentadienyl)Ru, Ethylbenzene(1-ethyl-1,4cyclohexadiene)Ruthenium, bis(methylallyl)(1,5-cyclooctadiene)Ru 등 중 하나일 수 있으나 이에 제한되는 것은 아니다. The precursor of Ru may be Ru (Cp) 2 , Ru (MeCp) 2 , Ru (EtCp) 2 , Ru (tmhd) 3 , Ru (mhd) 3 , RuO 4 , RuCl, RuCl 3 , (ethylcyclopentadienyl) Ru, Ethylbenzene (1-ethyl-1,4 cyclohexadiene) Ruthenium, bis (methylallyl) (1,5-cyclooctadiene) Ru and the like.

또한 산소 원료로는 산소, 산소 플라즈마, 오존 등 중 하나 이상 일 수 있으나 이에 제한되는 것은 아니다. The oxygen source may be at least one of oxygen, oxygen plasma, ozone, and the like, but is not limited thereto.

위에서 백금족 물질로 Ru를 사용한 경우를 설명하였으나, 다른 백금족 물질에 대하여도 위와 같은 방식이 이용될 수 있다.Although Ru has been described above as a platinum group material, the same approach can be used for other platinum group metals.

백금족 산화물-주석 산화물의 화합물에 있어서 SnO2의 원자층증착법은 RuO2의 원자층증착법과 유사하게 Sn 원료 주입 및 퍼지, 산소 원료의 주입 및 퍼지 등 네 단계를 하나의 사이클로 구성하여 진행될 수 있다. The atomic layer deposition of SnO 2 in the compound of the platinum group oxide-tin oxide can be carried out by constituting the four steps of the injection of the Sn raw material and the purge, the injection of the oxygen raw material and the purging in one cycle similarly to the atomic layer deposition of RuO 2 .

이때 Sn의 원료는 [[(CH3)3Si]2N]2Sn, [(C6H5)3Sn]2, (H2C=CHCH2)4Sn, [(C2H5)2N]4Sn, [(CH3)2N]4Sn, Sn(CH3)4, Sn(CH=CH2)4, C10H14O4Sn, (C6H11)3SnH, C6H5C=CSn(CH3)3, C6H5Sn(CH3)3, SnCl4 중 하나 이상일 수 있으나 이에 제한되는 것은 아니다. 산소 원료로는 H2O, 산소 플라즈마, 오존 등등 중 하나일 수 있으나 이에 제한되는 것은 아니다.The raw material for Sn is [[(CH 3) 3 Si ] 2 N] 2 Sn, [(C 6 H 5) 3 Sn] 2, (H 2 C = CHCH 2) 4 Sn, [(C 2 H 5) 2 N] 4 Sn, [( CH 3) 2 N] 4 Sn, Sn (CH 3) 4, Sn (CH = CH 2) 4, C 1 0H 14 O 4 Sn, (C 6 H 11) 3 SnH, C 6 H 5 C = CSn (CH 3 ) 3 , C 6 H 5 Sn (CH 3 ) 3 , and SnCl 4 . The oxygen source may be, but is not limited to, H 2 O, oxygen plasma, ozone, and the like.

본 발명의 다양한 실시예에 있어서 백금족 산화물(RuO2)-SnO2 화합물에서 조성의 변화는 백금족 산화물(RuO2) 와 SnO2 의 원자층증착법의 사이클 수의 비를 변화시킴으로써 제어할 수 있다.In the various embodiments of the present invention, the compositional change in the platinum group oxide (RuO 2 ) -SnO 2 compound can be controlled by changing the ratio of the number of cycles of atomic layer deposition of the platinum group oxide (RuO 2 ) and SnO 2 .

일 실시예에 있어서 하부전극을 형성하는 단계 또는 상부전극을 형성하는 단계는, 상기 주석 산화물층에 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 하나 이상을 도핑하는 단계를 더 포함할 수도 있다.In one embodiment, the step of forming the lower electrode or the step of forming the upper electrode may include at least one of fluorine (F), tantalum (Ta), antimony (Sb), and niobium (Nb) The method may further include a step of doping.

유전체층을 형성하는 단계는, 상술한 전극을 형성하는 방식(ALD, CVD 등등) 중에서 적어도 하나의 방식으로 수행될 수 있다. 또한 유전체층을 형성하는 단계는 전극을 형성하는 단계와 동일하거나 다른 방식으로 수행될 수 있다. The step of forming the dielectric layer may be performed in at least one of the above-described methods of forming the electrodes (ALD, CVD, etc.). Further, the step of forming the dielectric layer may be performed in the same or different manner as the step of forming the electrode.

이하에서는 본 발명의 일 실시예에 따른 실험 결과에 대하여 설명한다. 아래 실험에서는 RuO2와 이산화 주석의 화합물을 이용하여 하부 또는 상부 전극을 형성하고, TiO2를 이용하여 유전체층을 형성한 경우를 설명하였으나, 아래의 설명은 백금족 산화물이 RuO2 외에 다른 백금족 산화물인 경우에도 동일하게 적용될 수 있다.Hereinafter, experimental results according to an embodiment of the present invention will be described. In the following experiment, a case where a lower or upper electrode is formed using RuO 2 and a compound of tin dioxide and a dielectric layer is formed using TiO 2 has been described. However, in the following description, when the platinum group oxide is a platinum group oxide other than RuO 2 As shown in FIG.

도 2는 일 실시예에 따라 RuO2와 이산화 주석의 화합물에 있어서 Sn의 조성에 따른 X-선 회절 패턴이다. 구체적으로 도 2는 Sn/(Sn+Ru) 조성이 8.21 ~ 98.8 at% 인 경우 X-선 회절 패턴을 나타낸다. 도 2를 참조하면 Sn/(Sn+Ru) 조성이 약 8 ~ 99 at%에 이르는 전 조성 영역에서 화합물 박막이 루타일 구조로 형성되었고, SnO2의 조성이 증가할수록 격자상수가 증가함을 확인할 수 있다. 이와 같은 격자상수의 증가는 RuO2와 SnO2의 격자상수가 다르기 때문이다.FIG. 2 is an X-ray diffraction pattern according to one embodiment of Sn in composition of RuO 2 and tin dioxide. FIG. Specifically, FIG. 2 shows an X-ray diffraction pattern when the Sn / (Sn + Ru) composition is 8.21 to 98.8 at%. Referring to FIG. 2, it was confirmed that the compound thin film was formed in a rutile structure in the total composition region where the Sn / (Sn + Ru) composition reached about 8 to 99 at%, and the lattice constant was increased as the SnO 2 composition was increased . This increase in lattice constant is due to the different lattice constants of RuO 2 and SnO 2 .

도 3은 본 발명의 일 실시예에 따라 RuO2-SnO2 화합물을 하부전극으로 하고 그 위에 유전체층으로 TiO2를 형성한 뒤 Sn의 조성비를 달리하면서 측정한 환원 열처리 전후 X-선 회절 패턴을 나타낸다. 또한 도 4는 도 3과 비교를 위해서 SnO2만으로 된 하부전극(도 4의 (a))과 RuO2만으로 된 하부전극(도 4의 (b)) 위에 TiO2를 형성한 뒤 측정한 환원 열처리 전후 X-선 회절 패턴을 나타낸다. 도 3 및 도 4에 있어서 환원 열처리는 H2(4%)/N2(96%)의 환원성 분위기에서 400도 30분 동안 진행되었다.FIG. 3 shows an X-ray diffraction pattern before and after the reduction heat treatment, in which a RuO 2 -SnO 2 compound is used as a lower electrode and TiO 2 is formed thereon as a dielectric layer and the composition ratio of Sn is varied according to an embodiment of the present invention . 4 is a graph showing the relationship between the thickness of TiO 2 formed on the lower electrode made of only SnO 2 (FIG. 4A) and the surface of RuO 2 alone (FIG. 4B) Front and back X-ray diffraction patterns. 3 and 4, the reduction heat treatment was conducted in a reducing atmosphere of H 2 (4%) / N 2 (96%) at 400 ° C. for 30 minutes.

도 3 및 도 4를 참조하면 환원열처리 이전에는 모든 실험예에서 루타일 상을 나타내는 피크peak가 관찰되었다. 참고적으로 도 3에서 SnO2가 8.21 at%인 경우 별표시한 부분은 피크를 나타내는 것이다. 즉 도 3을 참조하면 SnO2와 RuO2의 화합물 전극 위에 루타일 상의 TiO2가 형성될 수 있음을 의미한다. 3 and 4, peak peaks indicating rutile phase were observed in all the experimental examples before the reduction heat treatment. For reference, in FIG. 3, when SnO 2 is 8.21 at%, the marked portions indicate peaks. That is, referring to FIG. 3, it means that TiO 2 on rutile can be formed on the compound electrode of SnO 2 and RuO 2 .

특히 환원열처리 이후에는 기존의 방식인 RuO2만으로 된 구조(도 4의(b))에서는 루타일 피크가 사라짐을 확인할 수 있다. 이와 같이 루타일 피크가 사라지는 것은 RuO2가 Ru으로 환원되었기 때문이다.Particularly, after the reduction annealing, it can be seen that the rutile peak disappeared in the structure of RuO 2 alone (FIG. 4 (b)). This rutile peak disappeared because RuO 2 was reduced to Ru.

그러나 RuO2-SnO2 화합물에서는 Sn이 8 at% 정도로 적은 함량인 경우에도 환원열처리 후에 루타일 피크가 존재하는 것이 주목할 만 하다. 이러한 결과는 전극으로 RuO2-SnO2 화합물을 사용하여도 그 위에 고유전율의 루타일 TiO2 형성이 가능할 뿐만 아니라 환원저항성 또한 확보할 수 있음을 의미한다. However, it is noteworthy that RuO2-SnO2 compounds have a rutile peak even after the reduction heat treatment even when Sn content is as low as 8 at%. These results indicate that RuO 2 -SnO 2 compound can be used as an electrode to form rutile TiO 2 with high dielectric constant on it, as well as reduction resistance.

따라서 향후 루타일 TiO2를 유전체로 하는 DRAM 커패시터의 전극으로서 백금족 산화물-주석 산화물의 화합물 활용도가 매우 높아질 것이다.Therefore, the use of platinum group oxide-tin oxide compounds as electrodes for DRAM capacitors using rutile TiO 2 as a dielectric material will be greatly enhanced.

도 5 및 도 6은 본 발명의 일 실시예에 있어서 전극에 적용되는 RuO2-SnO2 화합물에 있어서 RuO2과SnO2의 비율을 달리한 결과를 나타낸다. 도 5를 참조하면 RuO2-SnO2 화합물를 형성함에 있어서 SnO2를 형성하는 싸이클수의 비율이 높아질수록 Sn의 비율이 거의 선형적으로 증가함을 알 수 있다. 또한 도 6을 참조하면 RuO2-SnO2 화합물에 있어서 SnO2가 20% 미만인 조성에서 시트(전극)의 저항이 작게 형성되는 것으로 나타나고 있다. 위와 같은 점을 참고하면 본 발명의 일 실시에에 따른 RuO2-SnO2 화합물에 있어서, 저항을 고려하면 RuO2과 SnO2의 비는 5:1 내지 6:1 인 것이 바람직하나 이에 본 발명이 제한되는 것은 아니다.FIGS. 5 and 6 show the results of different ratios of RuO 2 and SnO 2 in the RuO 2 -SnO 2 compound applied to electrodes in one embodiment of the present invention. Referring to FIG. 5, it can be seen that the ratio of Sn increases linearly as the ratio of the number of cycles forming SnO 2 increases in forming the RuO 2 -SnO 2 compound. Referring to FIG. 6, the resistance of the sheet (electrode) is shown to be small in the composition of SnO 2 of less than 20% in the RuO 2 -SnO 2 compound. In view of the above, the RuO 2 -SnO 2 compound according to an embodiment of the present invention preferably has a ratio of RuO 2 to SnO 2 of 5: 1 to 6: 1 in consideration of resistance, But is not limited to.

이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.While the invention has been shown and described with reference to certain embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. However, it should be understood that such modifications are within the technical scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

Claims (9)

하부전극;
상기 하부전극 상에 형성되고, 루타일 구조의 티타늄 산화물을 포함하는 유전체층; 및
상기 유전체층 상에 형성되는 상부전극을 포함하되,
상기 하부전극 또는 상부전극은 루타일 구조를 갖는 루테늄 산화물(RuO2)과 이산화 주석(SnO2)이 5:1 내지 6:1 의 비율로 형성된 화합물을 갖는 반도체 메모리 소자.
A lower electrode;
A dielectric layer formed on the lower electrode, the dielectric layer including titanium oxide of rutile structure; And
And an upper electrode formed on the dielectric layer,
Wherein the lower electrode or the upper electrode has a compound in which ruthenium oxide (RuO 2 ) having rutile structure and tin dioxide (SnO 2 ) are formed in a ratio of 5: 1 to 6: 1.
삭제delete 제1항에 있어서,
상기 상부전극 또는 상기 하부전극은,
불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 하나 이상이 도핑된 것을 특징으로 하는 반도체 메모리 소자.
The method according to claim 1,
Wherein the upper electrode or the lower electrode comprises:
Wherein at least one of fluorine (F), tantalum (Ta), antimony (Sb), and niobium (Nb) is doped.
제1항에 있어서,
상기 반도체 메모리 소자는, DRAM 커패시터인 것을 특징으로 하는 반도체 메모리 소자.
The method according to claim 1,
Wherein the semiconductor memory element is a DRAM capacitor.
삭제delete 기판 상에 하부전극을 형성하는 단계;
하부전극 상에 루타일 구조의 티타늄 산화물을 포함하는 유전체층을 형성하는 단계; 및
상기 유전체층 상에 상부전극을 형성하는 단계를 포함하되,
상기 하부전극 또는 상부전극은 루타일 구조를 갖는 루테늄 산화물(RuO2)과 이산화 주석(SnO2)이 5:1 내지 6:1 의 비율로 형성된 화합물을 갖는 반도체 메모리 소자 제조방법.
Forming a lower electrode on the substrate;
Forming a dielectric layer containing titanium oxide of rutile structure on the lower electrode; And
And forming an upper electrode on the dielectric layer,
Wherein the lower electrode or the upper electrode has a compound in which ruthenium oxide (RuO 2 ) having rutile structure and tin dioxide (SnO 2 ) are formed in a ratio of 5: 1 to 6: 1.
제6항에 있어서,
상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,
스퍼터링(sputtering), 원자층 증착법(ALD), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자빔증착법(Molecular Beam Epitaxy), 펄스레이저증착법(PLD), 화학증착법(CVD) 중 적어도 하나를 이용하여 루테늄 산화물(RuO2)과 이산화 주석(SnO2) 화합물 층을 형성하는 것을 특징으로 하는 반도체 메모리 소자 제조방법.
The method according to claim 6,
The step of forming the lower electrode or the step of forming the upper electrode may include:
(ALD), E-beam evaporation, thermal evaporation, Molecular Beam Epitaxy, Pulsed Laser Deposition (PLD), and Chemical Vapor Deposition (CVD). Wherein at least one of ruthenium oxide (RuO 2 ) and tin dioxide (SnO 2 ) compound layer is formed.
제6항에 있어서,
상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,
상기 이산화 주석에 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 하나 이상을 도핑하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자 제조방법.
The method according to claim 6,
The step of forming the lower electrode or the step of forming the upper electrode may include:
Further comprising doping at least one of fluorine (F), tantalum (Ta), antimony (Sb), and niobium (Nb) in the tin dioxide.
삭제delete
KR1020170030046A 2017-03-09 2017-03-09 Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof KR101892632B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170030046A KR101892632B1 (en) 2017-03-09 2017-03-09 Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170030046A KR101892632B1 (en) 2017-03-09 2017-03-09 Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR101892632B1 true KR101892632B1 (en) 2018-10-04

Family

ID=63863306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170030046A KR101892632B1 (en) 2017-03-09 2017-03-09 Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101892632B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002833A (en) * 2019-07-01 2021-01-11 한국과학기술연구원 Method of manufacturing electrode layer and method of manufacturing capacitor using the same
KR20210087642A (en) * 2020-01-03 2021-07-13 한국과학기술연구원 Capacitor and memory device including the same
US11398483B2 (en) 2019-07-01 2022-07-26 Korea Institute Of Science And Technology Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207447B1 (en) * 1995-09-14 1999-07-15 윤종용 Capacitor and its fabrication method
JP2009152235A (en) * 2007-12-18 2009-07-09 Panasonic Corp Ferroelectric stacked-layer structure and fabrication method thereof, field effect transistor and fabrication method thereof, and ferroelectric capacitor and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207447B1 (en) * 1995-09-14 1999-07-15 윤종용 Capacitor and its fabrication method
JP2009152235A (en) * 2007-12-18 2009-07-09 Panasonic Corp Ferroelectric stacked-layer structure and fabrication method thereof, field effect transistor and fabrication method thereof, and ferroelectric capacitor and fabrication method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002833A (en) * 2019-07-01 2021-01-11 한국과학기술연구원 Method of manufacturing electrode layer and method of manufacturing capacitor using the same
KR102226125B1 (en) * 2019-07-01 2021-03-10 한국과학기술연구원 Method of manufacturing electrode layer and method of manufacturing capacitor using the same
US11398483B2 (en) 2019-07-01 2022-07-26 Korea Institute Of Science And Technology Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same
KR20210087642A (en) * 2020-01-03 2021-07-13 한국과학기술연구원 Capacitor and memory device including the same
KR102308177B1 (en) * 2020-01-03 2021-10-01 한국과학기술연구원 Capacitor and memory device including the same

Similar Documents

Publication Publication Date Title
KR101625761B1 (en) Rram cell bottom electrode formation
US8542523B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
KR100468852B1 (en) Manufacturing method of Capacitor Structure
KR20180116321A (en) A barrier layer for a correlated electronic material
US9887083B2 (en) Methods of forming capacitors
JP5265848B2 (en) Capacitor of semiconductor memory device and manufacturing method thereof
KR101892632B1 (en) Semicontuctor memory device having platinum group oxide-tin oxide compound and manufacturing method thereof
KR100883139B1 (en) Capacitor with ruhenium base electrode and method for fabricating the same
WO2012174248A1 (en) Molybdenum oxide top electrode for dram capacitors
CN110400792B (en) Dielectric film, semiconductor memory element having the same, and method of manufacturing the same
US20090321707A1 (en) Intersubstrate-dielectric nanolaminate layer for improved temperature stability of gate dielectric films
JPWO2009090979A1 (en) Capacitor, semiconductor device, and manufacturing method thereof
KR20130118095A (en) Resistance variable memory device and method for fabricating the same
KR20170119119A (en) Capacitor for semicontuctor memory device and manufacturing method thereof
KR101932588B1 (en) Capacitor for semiconductor memory element and method for manufacturing the same
TWI568042B (en) Resistive random access memory
KR102308177B1 (en) Capacitor and memory device including the same
KR102226125B1 (en) Method of manufacturing electrode layer and method of manufacturing capacitor using the same
US10475575B2 (en) In-situ oxidized NiO as electrode surface for high k MIM device
US11862666B2 (en) Capacitor structure and manufacturing method thereof
US11398483B2 (en) Method of manufacturing electrode layer, method of manufacturing capacitor using the same, capacitor, and memory device including the same
KR102614117B1 (en) Capacitor for semiconductor device, method of manufacturing capacitor for semiconductor device, and dram device
KR100794718B1 (en) Method of forming mim capacitor
KR20220169882A (en) Thin film structure, capacitor and semiconductor device including the same, and preparation method of the thin film structure

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant