KR20240042103A - 파워 모듈 및 전기 장비 - Google Patents

파워 모듈 및 전기 장비 Download PDF

Info

Publication number
KR20240042103A
KR20240042103A KR1020247008352A KR20247008352A KR20240042103A KR 20240042103 A KR20240042103 A KR 20240042103A KR 1020247008352 A KR1020247008352 A KR 1020247008352A KR 20247008352 A KR20247008352 A KR 20247008352A KR 20240042103 A KR20240042103 A KR 20240042103A
Authority
KR
South Korea
Prior art keywords
terminal
direct current
alternating current
bridge arm
arm assembly
Prior art date
Application number
KR1020247008352A
Other languages
English (en)
Inventor
융빈 허
빙 한
알라인 이브즈 루이스
루이싱 허
Original Assignee
비와이디 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비와이디 컴퍼니 리미티드 filed Critical 비와이디 컴퍼니 리미티드
Publication of KR20240042103A publication Critical patent/KR20240042103A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Rectifiers (AREA)

Abstract

파워 모듈(100)로서, 하우징(1); 및 제1 브리지 아암 조립체(2) 및 제2 브리지 아암 조립체(3)를 포함하고, 제1 브리지 아암 조립체(2) 및 제2 브리지 아암 조립체(3) 양자 모두는 하우징(1)에 장착되고, 절연 부재(7)가 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 사이에 제공되는 파워 모듈(100). 제1 브리지 아암 조립체(2)는 교류 단자(21)를 구비하고; 제2 브리지 아암 조립체(3)는 직류 단자(31)를 구비하고; 직류 단자(31)가 위치된 평면에서의 교류 단자(21)의 돌출부는 직류 단자(31)의 적어도 일부와 일치하고; 절연 부재(7)의 적어도 일부는 교류 단자(21)와 직류 단자(31) 사이에 배열된다.

Description

파워 모듈 및 전기 장비
관련 출원에 대한 교차 참조
본 개시내용은 2021년 11월 26일자로 출원된 중국 특허 출원 번호 2021114231730에 대해 우선권을 주장한다. 위에 참조된 출원의 전체 내용은 본 명세서에 참조로서 포함된다.
본 개시내용은 전기 및 전자 기술 분야에 관한 것으로, 더욱 구체적으로는, 파워 모듈 및 파워 모듈을 갖는 전기 디바이스에 관한 것이다.
관련 기술 분야에서, 파워 모듈은 단면 직접 수냉식 구조체, 예를 들어, SiC MOSFET와 같은 3세대 반도체 컴포넌트에 의해 패키징되고 체결된다. 이러한 패키징 형태의 문제는 스트레이 인덕턴스가 크고, 높은 스위칭 손실이 유발될 가능성이 있다는 것이다. 개선의 여지가 있다.
본 개시내용은 관련 기술 분야에 존재하는 기술적인 문제들 중 적어도 하나를 해결하는 것을 목표로 한다. 따라서, 본 개시내용의 일 목적은 파워 모듈을 제공하는 것이다. 파워 모듈은 스트레이 인덕턴스가 크다는 문제를 효과적으로 해결할 수 있어, 파워 모듈의 작동 안전성이 향상된다.
본 개시내용의 실시예에 따른 파워 모듈은 하우징; 및 제1 브리지 아암 조립체 및 제2 브리지 아암 조립체를 포함한다. 제1 브리지 아암 조립체 및 제2 브리지 아암 조립체 모두는 하우징에 설치되고, 절연 부재는 제1 브리지 아암 조립체와 제2 브리지 아암 조립체 사이에 배열된다. 제1 브리지 아암 조립체는 교류 단자를 갖는다. 제2 브리지 아암 조립체는 직류 단자를 갖는다. 직류 단자가 위치된 평면 상의 교류 단자의 돌출부는 직류 단자와 적어도 부분적으로 중첩된다. 절연 부재의 적어도 일부는 교류 단자와 직류 단자 사이에 배열된다.
본 개시내용의 이 실시예에서의 파워 모듈에 따르면, 제1 브리지 아암 조립체의 교류 단자와 제2 브리지 아암 조립체의 직류 단자가 절연 방식으로 적층되는 구조 설계는 파워 모듈이 스트레이 인덕턴스가 크다는 문제를 효과적으로 해결할 수 있게 하여, 파워 모듈의 작동 정확도가 향상된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 제1 브리지 아암 조립체는 제1 구리 층 및 제1 칩을 더 포함한다. 교류 단자가 위치된 평면 상의 제1 구리 층의 돌출부는 교류 단자와 적어도 부분적으로 중첩된다. 제1 칩은 교류 단자에 설치되고 제1 구리 층에 직접 대면하여 분포된다. 제2 브리지 아암 조립체는 제2 구리 층 및 제2 칩을 더 포함한다. 직류 단자가 위치된 평면 상의 제2 구리 층의 돌출부는 직류 단자와 적어도 부분적으로 중첩된다. 제2 칩은 직류 단자에 설치되고 제2 구리 층에 직접 대면하여 분포된다. 제1 칩 및 제2 칩은 절연 부재의 폭 방향으로 엇갈리게 배치된 방식(staggered manner)으로 분포된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 제1 패드 블록은 제1 칩과 제2 구리 층 사이에 배열되고, 제1 구리 층, 제1 칩, 제1 패드 블록, 및 제2 구리 층 중 인접한 2개는 제1 용접 층에 의해 용접 및 체결된다. 제2 패드 블록은 제2 칩과 제1 구리 층 사이에 배열되고, 제2 구리 층, 제2 칩, 제2 패드 블록, 및 제1 구리 층 중 인접한 2개는 제2 용접 층에 의해 용접 및 체결된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 직류 단자 및 교류 단자 각각은 판형 구조체로 구성된다. 교류 단자는 용접을 통해 제1 구리 층에 연결된다. 직류 단자는 용접을 통해 제2 구리 층에 연결된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 제1 브리지 아암 조립체는 제1 연성 회로 보드 및 교류 제어 단자를 더 포함한다. 제1 연성 회로 보드는 제1 칩과 교류 제어 단자 사이에 전기적으로 연결된다. 교류 제어 단자는 하우징 밖으로 연장된다. 제2 브리지 아암 조립체는 제2 연성 회로 보드 및 직류 제어 단자를 더 포함한다. 제2 연성 회로 보드는 제2 칩과 직류 제어 단자 사이에 전기적으로 연결된다. 직류 제어 단자는 하우징 밖으로 연장된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 교류 제어 단자 및 직류 제어 단자는 공유식 연성 제어 보드(shared flexible control board)로 구성된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 교류 제어 단자 및 직류 제어 단자는 연성 제어 보드들로 개별적으로 구성된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 직류 단자는 이격된 양극 단자 및 음극 단자를 포함한다. 제2 연성 회로 보드는 커패시턴스 흡수 영역을 갖는다. 커패시턴스 흡수 영역의 2개의 말단은 각각 음극 단자 및 양극 단자에 전기적으로 연결된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 온도 센서가 제1 연성 회로 보드 및/또는 제2 연성 회로 보드 상에 배열된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 직류 단자는 양극 단자 및 음극 단자를 포함한다. 양극 단자 및 음극 단자는 이격되고, 교류 단자가 위치된 평면 상의 양극 단자 및 음극 단자 각각의 돌출부는 교류 단자와 중첩된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 양극 단자 및 음극 단자 양자 모두는 절연 부재의 적어도 일부의 제1 측면 상에 적층된다. 양극 단자 및 절연 부재의 일부가 적층된다. 음극 단자 및 절연 부재의 다른 부분이 적층된다. 교류 단자는 절연 부재의 제2 측면 상에 적층된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 절연 부재는 제1 절연 층 및 제2 절연 층을 포함한다. 양극 단자는 교류 단자의 제1 측면 상에 위치된다. 제1 절연 층은 양극 단자와 교류 단자 사이에 배열된다. 음극 단자는 교류 단자의 제2 측면 상에 위치된다. 제2 절연 층은 음극 단자와 교류 단자 사이에 배열된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 절연 부재는 제1 절연 층 및 제2 절연 층을 포함한다. 양극 단자, 제1 절연 층, 음극 단자, 제2 절연 층, 및 교류 단자는 순차적으로 적층된다. 대안적으로, 음극 단자, 제1 절연 층, 양극 단자, 제2 절연 층, 및 교류 단자가 순차적으로 적층된다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 직류 단자 및 교류 단자 양자 모두는 하우징의 동일한 측면으로부터 연장된다. 교류 단자의 전체 연장 길이는 직류 단자의 전체 연장 길이보다 크다.
본 개시내용의 일부 실시예들에서의 파워 모듈에 따르면, 직류 단자는 양극 단자 및 음극 단자를 포함한다. 흡수 커패시터가 양극 단자와 음극 단자 사이에 배열된다.
본 개시내용은 전기 디바이스를 추가로 제공한다.
본 개시내용의 실시예에 따른 전기 디바이스는 전술한 실시예들 중 임의의 실시예에 따른 파워 모듈을 포함한다.
관련 기술 분야와 비교하여, 상기 전기 디바이스는 전술한 파워 모듈과 동일한 이점들을 갖는다. 세부 사항들은 여기에서 다시 설명되지는 않는다.
본 개시내용의 추가적인 양태 및 이점 중 일부는 후속하는 설명에서 제공될 것이며, 그 중 일부는 후속하는 설명으로부터 명백해지거나 또는 본 개시내용의 실시로부터 학습될 수 있을 것이다.
본 개시내용의 전술한 및/또는 추가 양태들 및 이점들은 이하의 첨부 도면들을 참조하여 이루어진 실시예들의 설명에서 명백해지고 이해될 수 있다.
도 1은 본 개시내용의 실시예에 따른 파워 모듈의 개략적인 구조도이다.
도 2는 본 개시내용의 실시예에 따른 파워 모듈의 조립도이다.
도 3은 본 개시내용의 실시예에 따른 파워 모듈의 분해도이다.
도 4는 본 개시내용의 실시예에 따른 파워 모듈의 단면도이다.
도 5는 본 개시내용의 실시예에 따른 파워 모듈의 제1 브리지 아암 조립체의 단면도이다.
도 6은 본 개시내용의 실시예에 따른 파워 모듈의 제2 브리지 아암 조립체의 단면도이다.
도 7은 본 개시내용의 실시예에 따른 파워 모듈의 교류 단자에서의 단면도이다.
도 8은 본 개시내용의 실시예에 따른 파워 모듈의 직류 단자에서의 단면도이다.
도 9는 본 개시내용의 실시예에 따른 파워 모듈의 회로도이다.
도 10은 본 개시내용의 일부 다른 실시예들에 따른 파워 모듈의 제1 브리지 아암 조립체의 단면도이다.
도 11은 본 개시내용의 일부 다른 실시예들에 따른 파워 모듈의 회로도이다.
도 12는 본 개시내용의 일부 다른 실시예들에 따른 파워 모듈의 개략적인 구조도이다.
도 13은 본 개시내용의 일부 다른 실시예들에 따른 파워 모듈의 제1 브리지 아암 조립체의 단면도이다.
도 14는 본 개시내용의 일부 다른 실시예들에 따른 파워 모듈의 제2 브리지 아암 조립체의 단면도이다.
도 15는 본 개시내용의 일부 다른 실시예들에 따른 파워 모듈의 제1 브리지 아암 조립체의 단면도이다.
도 16은 본 개시내용의 일부 다른 실시예들에 따른 파워 모듈의 제2 브리지 아암 조립체의 단면도이다.
도 17은 본 개시내용의 추가 실시예에 따른 파워 모듈의 단면도이다.
도 18은 도 17의 A-A를 따른 단면도이다.
도 19 및 도 20은 본 개시내용에 따른 파워 모듈의 2개의 다른 실시예에서의 직류 단자 및 교류 단자의 분포의 단면도들이다.
도 21은 도 20의 실시예에서의 파워 모듈의 다른 관점에서의 직류 단자 및 교류 단자의 분포의 단면도이다.
참조 번호:
파워 모듈(100),
하우징(1), 서브-하우징(11), 핀-지느러미 구조체(111),
제1 브리지 아암 조립체(2), 교류 단자(21), 제1 구리 층(22), 제1 칩(23), 제1 연성 회로 보드(24), 교류 제어 단자(25),
제2 브리지 아암 조립체(3), 직류 단자(31), 양극 단자(311), 음극 단자(312), 제2 구리 층(32), 양극 구리 층 영역(321), 음극 구리 층 영역(322), 제2 칩(33), 제2 연성 회로 보드(34), 직류 제어 단자(35),
연성 제어 보드(41), 연결 포인트(42), 커패시턴스 흡수 영역(43), 양극 커패시턴스 영역(431), 음극 커패시턴스 영역(432), 용접 블록(433), 온도 센서(44), 흡수 커패시터(45), 패드(46),
제1 패드 블록(51), 제1 용접 층(52), 제2 패드 블록(61), 제2 용접 층(62), 절연 부재(7), 제1 절연 층(71), 제2 절연 층(72), 세라믹 층(8).
DETAILED DESCRIPTION
다음은 본 개시내용의 실시예들을 상세히 설명하고, 실시예들의 예들은 첨부 도면들에 도시되고, 동일하거나 유사한 참조 번호들은 동일하거나 유사한 기능들을 갖는 동일하거나 유사한 요소들 또는 요소들을 나타낸다. 첨부 도면들을 참조하여 설명되는 다음의 실시예들은 예들이고, 단지 본 개시내용을 설명하도록 의도되지만, 본 개시내용에 대한 제한으로서 해석되지 않아야 한다.
본 개시내용의 실시예들에 따른 파워 모듈(100)이 도 1 내지 도 21을 참조하여 아래에 설명된다. 파워 모듈(100)은 직류 단자(31) 및 교류 단자(21)가 적층 방식으로 분포되는 구조 설계를 사용하여, 파워 모듈(100)은 스트레이 인덕턴스가 크다는 문제를 효과적으로 해결할 수 있고, 파워 모듈(100)의 작동 정확도가 향상된다.
도 1 내지 도 3에 도시된 바와 같이, 본 개시내용의 실시예들에 따른 파워 모듈(100)은 하우징(1), 제1 브리지 아암 조립체(2), 및 제2 브리지 아암 조립체(3)를 포함한다.
도 1에 도시된 바와 같이, 하우징(1)은 파워 모듈(100)의 외부 하우징 구조체로 구성되어, 하우징(1)에 설치되는 요소를 보호하고 체결한다는 점이 주목되어야 한다. 또한, 열 발산 구조체가 하우징(1)의 2개의 대향하는 외부 측표면 각각 상에 배열된다. 도 1 및 도 2에 도시된 바와 같이, 다수의 핀-지느러미(pin-fin) 구조체들(111)은 하우징(1)의 각각의 외부 측표면 상에서 사용되어, 큰 열 발산 영역에 대한 냉각 효과를 달성한다. 이는 요소에 대한 열 발산 기능을 개선하는 것을 돕는다.
제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 양자 모두는 하우징(1)에 설치된다. 하우징(1)의 내부는 중공 구조로 구성되어, 하우징(1) 내에 설치 공동을 형성한다. 설치 공동은 개구를 가져서, 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 양자 모두가 설치 공동에 설치된다. 제1 브리지 아암 조립체(2)의 교류 단자(21) 및 제2 브리지 아암 조립체(3)의 직류 단자(31)는 개구로부터 연장될 수 있다. 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3)는 설치 공동에 대향하여 배열되고, 절연 부재(7)가 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 사이에 형성되어, 절연 부재(7)가 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 사이에서 절연 및 분리 역할을 할 수 있도록 한다. 이러한 방식으로, 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3)의 내부 요소들의 상대적 위치들이 고정되어 유지되고, 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 양자 모두가 안정된 구조적 상태에 있으며, 절연 부재(7)는 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 사이의 우발적인 단락을 효과적으로 회피할 수 있어서, 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3)의 작동 안전성이 향상된다.
실제 설계 중에, 하우징(1)은 일체형 구조를 가질 수 있다. 대안적으로, 도 2 및 도 3에 도시된 바와 같이, 하우징(1)은 미리 2개의 서브-하우징(11)으로 구성될 수 있고, 서로 대면하는 2개의 서브-하우징(11)의 측표면들은 오목한 구조들로 구성되어, 하우징(1)은 2개의 서브-하우징(11)이 접합 및 체결된 후에 형성되고, 설치 공동은 2개의 서브-하우징(11) 사이에 형성된다. 제1 브리지 아암 조립체(2)는 우선 서브-하우징(11)에 설치될 수 있고, 제2 브리지 아암 조립체(3)는 우선 다른 서브-하우징(11)에 설치될 수 있다. 이러한 방식으로, 도 2에 도시된 바와 같이, 제1 브리지 아암 조립체(2)와 서브-하우징(11)은 파워 모듈(100)의 좌측 부분을 형성하고, 제2 브리지 아암 조립체(3)와 다른 서브-하우징(11)은 파워 모듈(100)의 우측 부분을 형성한다. 그 다음, 좌측 부분 및 우측 부분은 2개의 서브-하우징(11)을 전체적으로 접합하기 위해 접합(splicing)된다. 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3)는 2개의 서브-하우징(11) 사이에 대향하여 배열된다. 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 사이에 형성된 설치 갭은 사출 성형 공간으로서 사용될 수 있어서, 사출 성형 공간 내에 열경화성 수지를 포팅하여, 열경화성 수지는 응고 후에 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 사이에 절연 부재(7)를 형성한다. 이러한 방식으로, 체결 및 패키징이 달성될 수 있고, 절연 보호가 달성될 수 있다. 2개의 서브-하우징(11)은 브레이징(brazing), 레이저 용접, 또는 교반 용접과 같은 프로세스를 통해 일체형 밀봉된 공동을 형성할 수 있다. 용접 동안, 특정한 압력이 서브-하우징들(11)에 가해질 수 있어서, 특정한 응력이 유지되어 용접이 완료된 후에 내부 칩의 전기 연결 포인트의 신뢰성 있는 효과를 유지한다. 하우징(1)이 용접된 후에, 리플로 솔더링(reflow soldering)이 수행되어 모듈 내의 땜납을 용융 및 접착시킬 수 있다.
따라서, 파워 모듈(100)이 패키징 및 체결된 후에, 서로 멀어지는 쪽을 향하는 2개의 서브-하우징(11)의 측표면들은 양자 모두 핀-지느러미 구조체들(111)을 가져서, 2개의 서브-하우징(11)은 서로 멀어지는 쪽을 향하는 제1 브리지 아암 조립체(2) 및 제2 브리지 아암 조립체(3)의 측표면들 상에서 열 발산 및 냉각 역할을 각각 수행할 수 있다.
도 1 내지 도 3에 도시된 바와 같이, 제1 브리지 아암 조립체(2)는 교류 단자(21)를 갖고, 제2 브리지 아암 조립체(3)는 직류 단자(31)를 갖는다. 교류 단자(21) 및 직류 단자(31)는 파워 모듈(100)의 전력 단자들로서 사용되어, 전류를 입력 또는 출력하고, 파워 모듈(100)이 정상적으로 작동할 수 있음을 보장한다. 교류 단자(21) 및 직류 단자(31)는 평평한 구조로 설계될 수 있고, 교류 단자(21) 및 직류 단자(31) 양자 모두는 구리 재료로 이루어질 수 있어, (간접 접촉 상태인) 교류 단자(21) 및 직류 단자(31)는 공간에 분포될 수 있다. 구체적으로, 직류 단자(31)가 위치된 평면 상의 교류 단자(21)의 돌출부는 직류 단자(31)와 적어도 부분적으로 중첩한다. 즉, 교류 단자(21) 및 직류 단자(31)는 교류 단자(21) 및 직류 단자(31)의 두께 방향으로 대향 분포된다. 이러한 방식으로, 교류 단자(21) 및 직류 단자(31)는 교류 단자(21) 및 직류 단자(31)의 전류 전도를 보장하면서 파워 모듈(100) 내에 함께 배열될 수 있고, 절연 부재(7)의 적어도 일부가 교류 단자(21)와 직류 단자(31) 사이에 배열될 수 있어, 내부 설치 공간이 최대한 활용되고, 직류 단자(31)와 교류 단자(21) 사이의 전류 단락이 효과적으로 회피된다. 물론, 본 개시내용에서, 교류 단자(21)와 직류 단자(31) 사이에 위치된 절연 부재(7)의 적어도 일부는 사출 성형 또는 충전 수지 재료를 사용할 수 있거나, 폴리이미드 필름과 같은 절연 재료 또는 세라믹 절연 시트로 이루어진 박막 재료를 사용할 수 있다. 이는 또한 교류 단자(21)와 직류 단자(31) 사이의 절연 기능을 촉진한다. 박막 재료의 두께는 0.1 mm 내지 0.3 mm로 설계될 수 있다.
또한, 교류 단자(21) 및 직류 단자(31)는 파워 모듈(100) 내에 대향 설치되며, 직류 단자(31)는 양극 단자(311) 및 음극 단자(312)를 포함할 수 있다는 점에 주목해야 한다. 이러한 방식으로, 양극 단자(311), 음극 단자(312) 및 교류 단자(21)가 대향 분포된 후에, 단자의 스트레이 인덕턴스가 감소될 수 있다. 구체적으로, 이러한 설계에 따르면, 양극 단자(311), 음극 단자(312), 및 교류 단자(21)는 가깝게 부착될 수 있어 전류에 대한 가장 가까운 복귀 경로를 제공하고, 양 전극과 음 전극 사이의 전류된 전류(commutated current)는 가깝게 부착된 교류 단자(21) 상에 역전류를 유도할 수 있어 전류 회로(commutating circuit)의 인덕턴스를 감소시키며, 따라서 스트레이 인덕턴스가 효과적으로 감소된다.
본 개시내용의 실시예들에서의 파워 모듈(100)에 따르면, 제1 브리지 아암 조립체(2)의 교류 단자(21)와 제2 브리지 아암 조립체(3)의 직류 단자(31)가 절연 방식으로 적층되는 구조 설계는 파워 모듈(100)이 스트레이 인덕턴스가 크다는 문제를 효과적으로 해결할 수 있게 하여, 파워 모듈(100)의 작동 정확도가 개선된다.
일부 실시예들에서, 도 3 및 도 5에 도시된 바와 같이, 제1 브리지 아암 조립체(2)는 제1 구리 층(22) 및 제1 칩(23)을 더 포함한다. 교류 단자(21)가 위치된 평면 상의 제1 구리 층(22)의 돌출부는 교류 단자(21)와 적어도 부분적으로 중첩되고, 제1 칩(23)은 교류 단자(21)에 설치되어, 제1 칩(23)은 교류 단자(21)에 전기적으로 연결되고, 제1 칩(23)과 제1 구리 층(22)은 서로 직접 대면하여 분포된다. 도 3 및 도 5에 도시된 바와 같이, 교류 단자(21)의 하부는 홈 구조를 갖도록 구성되고, 제1 칩(23)은 홈 구조에 설치되어, 제1 칩(23)과 교류 단자(21) 사이의 상대 위치가 고정되어 유지된다. 제1 구리 층(22)은 교류 단자(21)의 하부에 끼워맞춤되고 제1 칩(23)의 측면에 끼워맞춤되어, 제1 구리 층(22), 제1 칩(23), 및 교류 단자(21)는 상대적으로 체결된다.
도 3 및 도 5에 도시된 바와 같이, 3개의 제1 칩(23)이 있고, 교류 단자(21)는 3개의 홈 구조를 갖는다. 3개의 제1 칩(23)은 3개의 홈 구조에 각각 대응하여 설치되어, 3개의 제1 칩(23)은 모두 교류 단자(21)에 상대적으로 체결되고, 3개의 제1 칩(23)은 모두 제1 구리 층(22)에 직접 대면하여 분포된다.
도 3 및 도 6에 도시된 바와 같이, 제2 브리지 아암 조립체(3)는 제2 구리 층(32) 및 제2 칩(33)을 더 포함한다. 직류 단자(31)가 위치된 평면 상의 제2 구리 층(32)의 돌출부는 직류 단자(31)와 적어도 부분적으로 중첩되고, 제2 칩(33)은 직류 단자(31)에 설치되어, 제2 칩(33)은 직류 단자(31)에 전기적으로 연결되고, 제2 칩(33)과 제2 구리 층(32)은 서로 직접 대면하여 분포된다. 도 3 및 도 6에 도시된 바와 같이, 직류 단자(31)의 하부는 홈 구조를 갖도록 구성되고, 제2 칩(33)은 홈 구조에 설치되어, 제2 칩(33)과 직류 단자(31) 사이의 상대 위치가 고정되어 유지된다. 제2 구리 층(32)은 직류 단자(31)의 하부에 끼워맞춤되고 제2 칩(33)의 측면에 끼워맞춤되어, 제2 구리 층(32), 제2 칩(33), 및 직류 단자(31)는 상대적으로 체결된다.
도 3 및 도 6에 도시된 바와 같이, 3개의 제2 칩(33)이 있고, 직류 단자(31)는 3개의 홈 구조를 갖는다. 3개의 제2 칩(33)은 3개의 홈 구조에 각각 대응하여 설치되어, 3개의 제2 칩(33)은 모두 직류 단자(31)에 상대적으로 체결되고, 3개의 제2 칩(33)은 모두 제2 구리 층(32)에 직접 대면하여 분포된다.
또한, 특정 설계 중에, 직류 단자(31)는 양극 단자(311) 및 음극 단자(312)를 포함하고, 제2 구리 층(32)은 양극 구리 층 영역(321) 및 음극 구리 층 영역(322)을 포함한다. 양극 구리 층 영역(321)과 음극 구리 층 영역(322)은 이격된다. 양극 구리 층 영역(321)은 양극 단자(311)와 적층되도록 구성되고, 음극 구리 층 영역(322)은 음극 단자(312)와 적층되도록 구성된다.
도 3에 도시된 바와 같이, 세라믹 층(8)이 제1 구리 층(22)과 좌측 서브-하우징(11) 사이에 배열되어, 제1 구리 층(22)을 서브-하우징(11)으로부터 절연 방식으로 이격시킨다는 점에 유의해야 한다. 또한, 세라믹 층(8)이 제2 구리 층(32)과 우측 서브-하우징(11) 사이에 배열되어, 제2 구리 층(32)을 다른 서브-하우징(11)으로부터 절연 방식으로 이격시킨다. 이러한 방식으로, 파워 모듈(100)의 내부 전자 요소가 하우징(1)으로부터 절연 방식으로 이격되는 것이 보장된다.
일부 실시예들에서, 도 4에 도시된 바와 같이, 제1 패드 블록(51)은 제1 칩(23)과 제2 구리 층(32) 사이에 배열되고, 제1 구리 층(22), 제1 칩(23), 제1 패드 블록(51), 및 제2 구리 층(32) 중 인접한 2개는 제1 용접 층(52)에 의해 용접 및 체결된다. 즉, 제1 브리지 아암 조립체(2) 및 제2 브리지 아암 조립체(3)가 실제로 설치될 때, 제1 칩(23)이 우선 교류 단자(21)의 홈 구조에 설치될 수 있고, 제1 칩(23) 및 제1 구리 층(22)이 용접 및 체결되며, 이어서 제1 패드 블록(51)이 제1 칩(23)과 제2 구리 층(32) 사이에 용접 및 체결된다. 이러한 방식으로, 제1 구리 층(22), 제1 칩(23), 제1 패드 블록(51) 및 제2 구리 층(32) 중 인접한 2개가 용접 및 체결된다.
유사하게, 도 4에 도시된 바와 같이, 제2 패드 블록(61)은 제2 칩(33)과 제1 구리 층(22) 사이에 배열되고, 제2 구리 층(32), 제2 칩(33), 제2 패드 블록(61) 및 제1 구리 층(22) 중 인접한 2개는 제2 용접 층(62)에 의해 용접 및 체결된다. 즉, 특정 설치 중에, 제2 칩(33)이 우선 직류 단자(31)의 홈 구조에 설치될 수 있고, 제2 칩(33)과 제2 구리 층(32)이 용접 및 체결되며, 이어서 제2 패드 블록(61)이 제2 칩(33)과 제1 구리 층(22) 사이에 용접 및 체결된다. 이러한 방식으로, 제2 구리 층(32), 제2 칩(33), 제2 패드 블록(61) 및 제1 구리 층(22) 중 인접한 2개가 용접 및 체결된다.
따라서, 본 개시내용에서의 제1 칩(23) 및 제2 칩(33)은 역전된 설치 관계를 갖는다. 이는 브리지웨어의 사용을 감소시키는 것을 도울 수 있어서, 구조 설계 비용이 감소된다. 또한, 하부 층에 배열된 구리 포일은 완전한 전도 영역이고, 전류에 대한 매끄러운 복귀 경로를 제공할 수 있다. 이는 스트레이 인덕턴스를 감소시키는 것을 돕는다.
일부 실시예들에서, 직류 단자(31) 및 교류 단자(21) 각각은 판형 구조체로 구성된다. 즉, 특정 성형 중에, 양극 단자(311), 음극 단자(312) 및 교류 단자(21) 각각은 스탬핑 또는 절단 프로세스를 통해 특정 형상으로 형성될 수 있다. 도 3에 도시된 바와 같이, 직류 단자(31) 및 교류 단자(21) 각각은 다수의 홈 구조를 갖는 플레이트 형상을 형성하도록 스탬핑된다. 직류 단자(31) 및 교류 단자(21)의 홈 구조들은 엇갈리게 배치된 방식으로 분포된다. 이어서, 교류 단자(21)와 제1 구리 층(22)은 용접을 통해 적층 및 연결되고, 직류 단자(31)와 제2 구리 층(32)은 용접을 통해 적층 및 연결된다.
이 설계에 따르면, 제1 구리 층(22) 및 제2 구리 층(32)의 과전류 용량이 향상되어 두꺼운 구리 층의 이용을 회피함으로써 응력 문제를 예방할 수 있다. 또한, 교류 회로 보드의 회로(직류 양극 및 음극 말단 회로들)와 직류 회로 보드의 회로(교류 말단 회로) 사이의 간격이 감소될 수 있어, 상호 커플링을 향상시키며, 이로 인해 전류 복귀 경로가 가장 가깝게 된다. 장점은 전류 복귀 인덕턴스(current return inductance)가 감소되고, 두꺼운 직류 단자(31) 및 교류 단자(21)를 포함하는 전도성 프레임이 양호한 전류 등화 효과(equalization effect)를 제공할 수 있다는 것이다.
일부 실시예들에서, 도 5에 도시된 바와 같이, 제1 브리지 아암 조립체(2)는 제1 연성 회로 보드(24) 및 교류 제어 단자(25)를 더 포함한다. 제1 연성 회로 보드(24)는 제1 칩(23)과 교류 제어 단자(25) 사이에 전기적으로 연결된다. 교류 제어 단자(25)는 하우징(1) 밖으로 연장된다. 이러한 방식으로, 제1 칩(23)에서 생성된 제어 신호는 제1 연성 회로 보드(24)를 통해 교류 제어 단자(25)로 전달될 수 있으며, 이어서 교류 제어 단자(25)를 통해 파워 모듈(100)의 외부로 출력되어, 작업자에 의한 수신 및 획득을 용이하게 할 수 있다.
도 5에 도시된 바와 같이, 제1 연성 회로 보드(24)는 3개의 칩 리드-아웃 포인트를 가지며, 제1 연성 회로 보드(24)의 3개의 칩 리드-아웃 포인트는 3개의 제1 칩(23)에 전기적으로 연결되도록 각각 구성된다. 또한, 교류 제어 단자(25)는 3개의 이격된 신호 단자들로 구성될 수 있고, 3개의 신호 단자들은 각각 T1, G1, 및 S1이다. 3개의 신호 단자들은 평행하게 이격되고 설치 공동의 개방 말단으로부터 밖으로 연장된다. 이는 제어 신호의 출력을 용이하게 한다.
도 7에 도시된 바와 같이, 갭 구조가 제1 구리 층(22)의 에지에 형성된다. 교류 제어 단자(25)의 패드(46)는 갭 구조에 배열된다. 패드(46)는 3개의 부분으로 분할된다. 이러한 방식으로, 3개의 신호 단자는 각각 패드(46)의 상기 3개의 부분에 용접 및 체결될 수 있다.
도 6에 도시된 바와 같이, 제2 브리지 아암 조립체(3)는 제2 연성 회로 보드(34) 및 직류 제어 단자(35)를 더 포함한다. 제2 연성 회로 보드(34)는 제2 칩(33)과 직류 제어 단자(35) 사이에 전기적으로 연결된다. 직류 제어 단자(35)는 하우징(1) 밖으로 연장된다. 이러한 방식으로, 제2 칩(33)에서 생성된 제어 신호는 제2 연성 회로 보드(34)를 통해 직류 제어 단자(35)로 전달될 수 있으며, 이어서 직류 제어 단자(35)를 통해 파워 모듈(100)의 외부로 출력되어, 작업자에 의한 수신 및 획득을 용이하게 할 수 있다.
도 6에 도시된 바와 같이, 제2 연성 회로 보드(34)는 3개의 칩 리드-아웃 포인트를 가지며, 제2 연성 회로 보드(34)의 3개의 칩 리드-아웃 포인트는 3개의 제2 칩(33)에 전기적으로 연결되도록 각각 구성된다. 또한, 직류 제어 단자(35)는 3개의 이격된 신호 단자로 구성될 수 있고, 3개의 신호 단자는 각각 T2, G2 및 S2이다. 3개의 신호 단자들은 평행하게 이격되고 설치 공동의 개방 말단으로부터 밖으로 연장된다. 이는 제어 신호의 출력을 용이하게 한다.
도 8에 도시된 바와 같이, 양극 구리 층 영역(321)과 음극 구리 층 영역(322)은 이격되고, 갭 구조가 양극 구리 층 영역(321)의 에지에 형성된다. 직류 제어 단자(35)의 패드(46)가 갭 구조에 배열된다. 패드(46)는 3개의 부분으로 분할된다. 이러한 방식으로, 3개의 신호 단자는 직류 제어 단자(35)의 패드(46)의 상기 3개의 부분에 각각 용접 및 체결될 수 있다.
본 개시내용에서, 직류 회로 보드 및 교류 회로 보드 양자 모두는 연성 회로 보드들이며, 따라서 칩의 제어 말단과 게이트 제어 말단을 연결할 때, 연성 회로 보드는 종래의 바인딩 프로세스를 대체할 수 있다는 점에 유의해야 한다. 이러한 방식으로, 연성 회로 보드가 평면 구조를 갖고 충분한 강도를 갖는 절연 층을 갖는 구조적 특성이 사용될 수 있고, 바인딩 프로세스를 위해 큰 라디안 공간 및 절연 간격을 확보할 필요가 없다. 또한, 이는 모듈 두께를 감소시키고 스트레이 인덕턴스를 감소시키는 것을 돕는다.
일부 실시예들에서, 교류 제어 단자(25) 및 직류 제어 단자(35)는 공유식 연성 제어 보드(41)로 구성된다. 즉, 실시예에서, 3개의 독립적인 핀을 갖는 설계는 교류 제어 단자(25) 및 직류 제어 단자(35)에 사용되지 않지만, 동일한 연성 제어 보드(41)가 제어 신호를 출력하는데 사용된다.
구체적으로, 도 15에 도시된 바와 같이, 4개의 연결 포인트(42)가 제1 연성 회로 보드(24) 상에 제공된다. 또한, 도 16에 도시된 바와 같이, 4개의 연결 포인트들(42)이 또한 제2 연성 회로 보드(34) 상에 제공된다. 공유식 연성 제어 보드(41)가 배열된다. 4개의 연결 포인트(42)가 연성 제어 보드(41) 상에 대응하여 제공된다. 연성 제어 보드(41) 상의 4개의 연결 포인트(42)는 제1 연성 회로 보드(24) 상의 4개의 연결 포인트(42)에 각각 연결되고, 제2 연성 회로 보드(34) 상의 4개의 연결 포인트(42)에 각각 연결되어, 제어 신호를 출력한다.
대안적으로, 일부 다른 실시예들에서, 교류 제어 단자(25) 및 직류 제어 단자(35)는 연성 제어 보드들(41)로 개별적으로 구성된다. 도 13에 도시된 바와 같이, 교류 제어 단자(25)의 상부 말단은 상향 연장되고 설치 공동 밖으로 연장된다. 구체적으로, 교류 제어 단자(25)의 상부 말단 연장 부분은 교류 제어 단자(25)에 대응하는 연성 제어 보드(41)로 구성되어, 교류 제어 단자(25) 상에 전기 제어 신호를 출력한다. 또한, 도 14에 도시된 바와 같이, 직류 제어 단자(35)의 상부 말단은 상향으로 연장되고 설치 공동 밖으로 연장된다. 구체적으로, 직류 제어 단자(35)의 상부 말단 연장 부분은 직류 제어 단자(35)에 대응하는 연성 제어 보드(41)로 구성되어, 직류 제어 단자(35) 상에 전기 제어 신호를 출력한다.
따라서, 교류 제어 단자(25) 및 직류 제어 단자(35)는 연성 제어 보드들(41)로 구성되어, 연성 회로 보드들로부터 파워 모듈(100)의 외부로 추가로 연장된다. 연성 제어 단자의 설계가 구현되고, 구조가 더 콤팩트하고 공간이 절약되는 기능이 존재한다. 또한, 드라이브 보드(drive board)의 인터페이스 위치가 더욱 유연하게 설정된다. 연성 제어 보드(41)는 게이트 제어 신호에 대한 임피던스 제어를 수행할 수 있어, 신호 무결성을 보장하기 위한 채널 설계를 제공한다. 이는 핀 타입 단자에 의해 달성될 수 없다. 또한, 게이트 모션 신호가 오버슈트 또는 링잉과 같은 왜곡을 발생시키지 않는 것이 보장될 수 있다. 즉, 고속 컴포넌트 SiC MOSFET의 신뢰성 있는 턴-오프 또는 턴-온이 보장될 수 있고, 손실이 감소될 수 있다.
일부 실시예들에서, 도 17에 도시된 바와 같이, 직류 단자(31)는 이격된 양극 단자(311) 및 음극 단자(312)를 포함한다. 제2 연성 회로 보드(34)는 커패시턴스 흡수 영역(43)을 가지며, 커패시턴스 흡수 영역(43)의 2개의 말단은 각각 음극 단자(312) 및 양극 단자(311)에 전기적으로 연결된다. 이러한 방식으로, 커패시턴스 흡수 영역(43)의 배열은 커패시턴스 흡수 영역(43)이 스위칭 동작 중에 스트레이 인덕턴스에 의해 생성된 오버슈트 에너지를 효과적으로 흡수할 수 있게 한다. 또한, 시스템 EMI(electromagnetic interference) 문제가 최적화될 수 있다. 특정 설계 중에, 커패시턴스 흡수 영역(43)의 층들의 수량은 실제 요건에 따라 설정될 수 있다.
도 18에 도시된 바와 같이, 커패시턴스 흡수 영역(43)은 양극 커패시턴스 영역(431) 및 음극 커패시턴스 영역(432)을 포함한다. 양극 단자(311) 및 양극 커패시턴스 영역(431)은 용접 블록(433)을 통해 용접 및 연결되고, 음극 단자(312) 및 음극 커패시턴스 영역(432)은 용접 블록(433)을 통해 용접 및 연결된다. 양극 단자(311)에 대응하는 양극 커패시턴스 영역(431) 및 음극 단자(312)에 대응하는 음극 커패시턴스 영역(432)은 턴-오프 피크를 추가로 제한하고, 루프를 감소시키고, EMI(electromagnetic interference)를 감소시키기 위해 적층 방식으로 분포된다.
일부 실시예들에서, 온도 센서(44)는 제1 연성 회로 보드(24) 및/또는 제2 연성 회로 보드(34) 상에 배열된다. 도 5에 도시된 바와 같이, 온도 센서(44)는 제1 연성 회로 보드(24) 상에 설계되어, 온도 센서(44)를 통해 제1 연성 회로 보드(24)의 온도를 검출한다. 구체적으로, 중공 설계가 제1 연성 회로 보드(24)에 사용되어, 제1 연성 회로 보드(24)의 중공 영역에 온도 센서(44)를 설치함으로써 온도 센서(44)를 체결한다. 유사하게, 도 6에 도시된 바와 같이, 온도 센서(44)는 제2 연성 회로 보드(34) 상에 설계되어, 온도 센서(44)를 통해 제2 연성 회로 보드(34)의 온도를 검출한다. 구체적으로, 중공 설계가 제2 연성 회로 보드(34)에서 사용되어, 온도 센서(44)를 제2 연성 회로 보드(34)의 중공 영역에 설치함으로써, 온도 센서(44)를 체결한다. 물론, 온도 센서(44)는 제1 연성 회로 보드(24) 및 제2 연성 회로 보드(34) 각각 상에 설계되어, 2개의 회로 보드들의 온도들을 개별적으로 검출할 수 있다.
일부 실시예들에서, 직류 단자(31)는 양극 단자(311) 및 음극 단자(312)를 포함한다. 교류 단자(21)가 위치된 평면 상의 양극 단자(311) 및 음극 단자(312) 각각의 돌출부는 교류 단자(21)와 적어도 부분적으로 중첩된다. 즉, 교류 단자(21)의 두께 방향에서, 양극 단자(311) 및 음극 단자(312) 양자 모두는 교류 단자(21)의 반대편에 분포된다. 이러한 방식으로, 양극 단자(311), 음극 단자(312) 및 교류 단자(21)가 대향 분포된 후에, 단자의 스트레이 인덕턴스가 감소될 수 있다. 구체적으로, 이러한 설계에 따르면, 양극 단자(311), 음극 단자(312), 및 교류 단자(21)는 가깝게 부착될 수 있어 전류에 대한 가장 가까운 복귀 경로를 제공하고, 양 전극과 음 전극 사이의 전류된 전류(commutated current)는 가깝게 부착된 교류 단자(21) 상에 역전류를 유도할 수 있어 전류 회로(commutating circuit)의 인덕턴스를 감소시키며, 따라서 스트레이 인덕턴스가 효과적으로 감소된다.
특정 설치 중에, 양극 단자(311), 음극 단자(312) 및 교류 단자(21)는 다수의 방식으로 배열될 수 있고, 각각의 방식은 스트레이 인덕턴스를 감소시킬 수 있다는 점에 유의해야 한다.
일부 실시예에서, 도 2에 도시된 바와 같이, 양극 단자(311) 및 음극 단자(312)는 모두 절연 부재(7)의 제1 측면 상에 적층된다. 양극 단자(311)와 절연 부재(7)의 일부가 적층된다. 음극 단자(312) 및 절연 부재(7)의 다른 부분이 적층된다. 교류 단자(21)는 절연 부재(7)의 제2 측면 상에 적층된다. 즉, 양극 단자(311) 및 음극 단자(312) 양자 모두는 절연 부재(7)의 동일한 측면에 위치되고, 교류 단자(21)는 절연 부재(7)의 다른 측면에 위치된다. 이러한 방식으로, 절연 부재(7)의 양 측면에 2개의 직류 단자(31), 즉 양극 단자(311) 및 음극 단자(312)와, 교류 단자(21)가 각각 배열되어, 직류 단자(31)와 교류 단자(21)의 적층형 분포가 달성될 수 있다. 이는 스트레이 인덕턴스를 감소시키는 것을 돕는다.
대안적으로, 일부 실시예들에서, 절연 부재(7)는 제1 절연 층(71) 및 제2 절연 층(72)을 포함한다. 양극 단자(311)는 교류 단자(21)의 제1 측면에 위치된다. 제1 절연 층(71)은 양극 단자(311)와 교류 단자(21) 사이에 배열된다. 음극 단자(312)는 교류 단자(21)의 제2 측면에 위치된다. 제2 절연 층(72)은 음극 단자(312)와 교류 단자(21) 사이에 배열된다. 양극 단자(311) 및 음극 단자(312)의 위치들은 설치를 위해 상호 교환될 수 있다.
특정 설계 중에, 도 19에 도시된 바와 같이, 제1 절연 층(71)과 제2 절연 층(72)은 이격된다. 양극 단자(311)는 교류 단자(21)의 좌측에 배열될 수 있고, 음극 단자(312)는 교류 단자(21)의 우측에 배열될 수 있다. 또한, 제1 절연 층(71)은 양극 단자(311)와 교류 단자(21) 사이에 배열되어 절연 간격을 구현한다. 제2 절연 층(72)은 음극 단자(312)와 교류 단자(21) 사이에 배열되어 절연 간격을 구현한다. 이러한 방식으로, 직류 단자(31) 및 교류 단자(21)의 적층된 분포가 달성될 수 있다. 이는 스트레이 인덕턴스를 감소시키는 것을 돕는다.
대안적으로, 일부 실시예들에서, 절연 부재(7)는 제1 절연 층(71) 및 제2 절연 층(72)을 포함한다. 도 20에 도시된 바와 같이, 양극 단자(311), 음극 단자(312) 및 교류 단자(21)가 순차적으로 분포된다. 예를 들어, 양극 단자(311)는 최좌측에 위치되고, 교류 단자(21)는 최우측에 위치되며, 음극 단자(312)는 양극 단자(311)와 교류 단자(21) 사이에 위치된다. 또한, 제1 절연 층(71)은 양극 단자(311)와 음극 단자(312) 사이에 배열되고, 제2 절연 층(72)은 음극 단자(312)와 교류 단자(21) 사이에 배열된다. 즉, 양극 단자(311), 제1 절연 층(71), 음극 단자(312), 제2 절연 층(72) 및 교류 단자(21)가 순차적으로 적층된다. 이러한 방식으로, 직류 단자(31) 및 교류 단자(21)의 적층된 분포가 달성될 수 있다. 이는 스트레이 인덕턴스를 감소시키는 것을 돕는다.
대안적으로, 음극 단자(312), 양극 단자(311) 및 교류 단자(21)는 순차적으로 분포될 수 있다. 예를 들어, 음극 단자(312)는 최좌측에 위치되고, 교류 단자(21)는 최우측에 위치되며, 양극 단자(311)는 음극 단자(312)와 교류 단자(21) 사이에 위치된다. 또한, 제1 절연 층(71)은 음극 단자(312)와 양극 단자(311) 사이에 배열되고, 제2 절연 층(72)은 양극 단자(311)와 교류 단자(21) 사이에 배열된다. 즉, 음극 단자(312), 제1 절연 층(71), 양극 단자(311), 제2 절연 층(72) 및 교류 단자(21)가 순차적으로 적층된다. 이러한 방식으로, 직류 단자(31) 및 교류 단자(21)의 적층된 분포가 달성될 수 있다. 이는 스트레이 인덕턴스를 감소시키는 것을 돕는다.
특정 설계 중에, 도 21에 도시된 바와 같이, 절연 부재(7)는 3개의 설치 슬롯을 갖도록 구성될 수 있다. 3개의 설치 슬롯은 절연 부재(7)의 두께 방향으로 순차적으로 분포된다. 교류 단자(21)는 제1 설치 슬롯에 설치된다. 음극 단자(312)는 음극 플러그 결합 부분을 갖고, 음극 플러그 결합 부분은 중간 설치 슬롯에 플러그 결합된다. 양극 단자(311)는 양극 플러그 결합 부분을 갖고, 양극 플러그 결합 부분은 다른 설치 슬롯에 플러그 결합된다. 따라서, 제1 설치 슬롯과 중간 설치 슬롯 사이의 절연 부분은 제2 절연 층(72)이고, 중간 설치 슬롯과 다른 설치 슬롯 사이의 절연 부분은 제1 절연 층(71)이다.
즉, 본 개시내용의 교류 단자(21), 양극 단자(311) 및 음극 단자(312)는 다수의 형태로 절연 부재(7)와 협동할 수 있고, 각각의 형태는 직류 단자(31)와 교류 단자(21) 사이의 적층식 협동(stacked cooperation)을 구현할 수 있는데, 즉, 각각의 형태는 스트레이 인덕턴스를 감소시킬 수 있다.
일부 실시예들에서, 도 19 또는 도 20에 도시된 바와 같이, 교류 단자의 전체 연장 길이는 직류 단자(31)의 전체 연장 길이보다 크다. 이러한 방식으로, 직류 단자(31)가 전공정 자기장 상쇄 기능(whole-process magnetic field cancellation function)을 획득하는 것이 보장될 수 있다. 플라스틱 패키지 외부로 제공되는 교류 단자(21)의 일부가 전기 연결 포인트를 제공한다. 직류 단자(31)는 사출 성형 후에 연마되어, 전기 연결 표면을 노출시킬 수 있거나, 특정 몰드 설계를 통해 한 번에 성형될 수 있다. 충분한 연면 거리를 보장하기 위해 양극 단자(311)와 음극 단자(312) 사이에 절연 재료로 이루어진 돌출부가 배열된다.
일부 실시예들에서, 도 10에 도시된 바와 같이, 직류 단자(31)는 양극 단자(311) 및 음극 단자(312)를 포함한다. 흡수 커패시터(45)는 양극 단자(311)와 음극 단자(312) 사이에 배열되며, 따라서 흡수 커패시터(45)는 스위칭 동작 중에 스트레이 인덕턴스에 의해 생성되는 오버슈트 에너지를 흡수한다. 또한, 시스템 EMI(electromagnetic interference) 문제가 최적화될 수 있다.
본 개시내용에서의 파워 모듈(100)은 다음의 프로세스를 통해 처리 및 성형될 수 있다는 점에 유의해야 한다.
제1 칩(23), 제2 칩(33), 제1 연성 회로 보드(24), 제2 연성 회로 보드(34), 하우징(1), 교류 제어 단자(25), 직류 제어 단자(35), 교류 단자(21), 양극 단자(311), 음극 단자(312), 제1 패드 블록(51), 및 제2 패드 블록(61)은 우선 은 소결 또는 종래의 브레이징 프로세스를 통해 용접된다. 그 후, 패드, 제1 칩(23), 및 제2 칩(33)이 위치설정된다. 칩의 GS 전극은 초음파 용접, 솔더링, 또는 브레이징과 같은 프로세스를 통해 인출된다. 또한, 제1 연성 회로 보드(24), 제2 연성 회로 보드(34) 및 패드 사이의 용접에 대해 동일한 처리가 수행된다.
또한, 제1 연성 회로 보드(24) 및 제2 연성 회로 보드(34)가 전기 연결을 생성하는 장소, 예를 들어, 본 개시내용의 일부 실시예들에서의 온도 센서에서, 상기 2개의 연성 회로 보드는 루프를 형성하기 위해 연결될 필요가 있다. 본 개시내용에서는, 제1 연성 회로 보드(24) 및 제2 연성 회로 보드(34) 상의 대응하는 위치들에 패드들이 배열되고, 제1 구리 층(22)과 제2 구리 층(32) 사이의 스냅-끼워맞춤 후에 초기 크림핑력이 제공되는 것을 보장하기 위해, 상기 연성 회로 보드들 중 하나 상의 패드의 저부에 탄성 재료가 패드 처리되어, 용접 동안 신뢰성 있는 접촉을 보장한다. 제1 구리 층(22) 및 제2 구리 층(32)은 우선 저온 공융 프로세스를 통해 2개의 서브-하우징(11)에 각각 접착된다. 이러한 방식으로, 제1 브리지 아암 조립체(2) 및 제2 브리지 아암 조립체(3)의 제조가 완료된다. 이어서, 하우징(1)과 제1 브리지 아암 조립체(2) 및 제2 브리지 아암 조립체(3) 각각의 사이의 접촉 표면 및 세라믹 층(8)과 2개의 패드 블록 각각의 사이의 용접 표면 상에 땜납이 도포된다. 제1 브리지 아암 조립체(2)와 제2 브리지 아암 조립체(3) 사이의 스냅-끼워맞춤 후에, 리플로 솔더링과 같은 프로세스를 통해 하우징 밀봉 및 내부 전기 연결이 완료된다. 이어서, 열경화성 수지가 주입되어, 파워 모듈(100)의 제조가 완료된다.
본 개시내용은 전술한 실시예들 중 임의의 실시예에 따른 파워 모듈(100)을 포함하는 전기 디바이스를 추가로 제공한다. 파워 모듈(100)을 배열함으로써 스트레이 인덕턴스가 크다는 문제를 효과적으로 해결할 수 있어, 파워 모듈(100)의 작동 정확도가 향상된다.
본 개시내용의 설명에서, "중심", "종방향", "횡방향", "길이", "폭", "두께", "위", "아래", "전방", "후방", "좌측", "우측", "수직", "수평", "상부", "저부", "내부" 및 "외부", "시계방향", "반시계방향", "축방향", "반경방향", 및 "원주방향"과 같은 용어에 의해 나타낸 배향 또는 위치 관계들은 첨부 도면들에 도시되어 있는 배향 또는 위치 관계들에 기초하고, 표시된 장치 또는 요소가 특정 배향을 가져야 하거나 특정 배향으로 구성되거나 동작될 필요가 있다는 것을 나타내거나 암시하기보다는, 단지 본 개시내용의 설명의 용이성 및 간결성을 위해서 사용된다는 것이 이해되어야 한다. 따라서, 용어는 본 개시내용에 대한 한정으로서 해석되어서는 안된다.
본 개시내용의 설명에서, "제1 특징" 또는 "제2 특징"은 하나 이상의 특징을 포함할 수 있다.
본 개시내용의 설명에서, "다수"는 2개 이상을 의미한다.
본 개시내용의 설명에서, 제1 특징이 제2 특징 "위" 또는 "아래에" 있다는 것은 제1 특징과 제2 특징이 직접 접촉한다는 것을 포함할 수 있거나, 또는 제1 특징과 제2 특징이 직접 접촉하는 것이 아니라 그들 사이의 다른 특징들을 사용하여 접촉한다는 것을 포함할 수 있다.
본 개시내용의 설명에서, 제1 특징이 제2 특징 "상부에", "위에", 또는 "상에" 있다는 것은 제1 특징이 제2 특징의 경사진 상단의 바로 위에 및 상에 있다는 것을 포함하거나, 또는 제1 특징의 레벨이 제2 특징의 것보다 높다는 것을 단지 표시한다.
본 명세서의 설명에서, "실시예", "일부 실시예", "예시적인 실시예", "예", "특정 예", 또는 "일부 예"와 같은 참조 용어의 설명은, 실시예 또는 예를 참조하여 설명된 구체적인 피처, 구조, 재료, 또는 특징이 본 개시내용의 적어도 하나의 실시예 또는 예에 포함된다는 것을 의미한다. 본 명세서에서, 전술한 용어들의 설명들의 예들은 반드시 동일한 실시예 또는 예를 지칭하는 것은 아니다. 또한, 설명된 특정 특징들, 구조들, 재료들, 또는 특성들은 실시예들 또는 예들 중 어느 하나 이상에서 적절한 방식으로 조합될 수 있다.
본 개시내용의 실시예들이 도시 및 설명되었지만, 본 기술 분야의 통상의 기술자는, 본 개시내용의 원리 및 사상을 벗어나지 않는 범위 내에서 이들 실시예에 대하여 다양한 변경, 수정, 대체, 및 변형이 이루어질 수 있으며, 본 개시내용의 범위는 청구범위 및 그 등가물에 의해 정의된다는 것을 이해해야 한다.

Claims (16)

  1. 파워 모듈로서,
    하우징; 및
    제1 브리지 아암 조립체 및 제2 브리지 아암 조립체 - 상기 제1 브리지 아암 조립체 및 상기 제2 브리지 아암 조립체 양자 모두는 상기 하우징에 설치되고, 절연 부재가 상기 제1 브리지 아암 조립체와 상기 제2 브리지 아암 조립체 사이에 배열됨 - 를 포함하고,
    상기 제1 브리지 아암 조립체는 교류 단자를 가지며, 상기 제2 브리지 아암 조립체는 직류 단자를 가지며, 상기 직류 단자가 위치된 평면 상의 상기 교류 단자의 돌출부가 상기 직류 단자와 적어도 부분적으로 중첩되고, 상기 절연 부재의 적어도 일부는 상기 교류 단자와 상기 직류 단자 사이에 배열되는, 파워 모듈.
  2. 제1항에 있어서,
    상기 제1 브리지 아암 조립체는 제1 구리 층 및 제1 칩을 더 포함하고, 상기 교류 단자가 위치된 평면 상의 상기 제1 구리 층의 돌출부는 상기 교류 단자와 적어도 부분적으로 중첩되고, 상기 제1 칩은 상기 교류 단자에 설치되고 상기 제1 구리 층에 직접 대면하여 분포되고;
    상기 제2 브리지 아암 조립체는 제2 구리 층 및 제2 칩을 더 포함하고, 상기 직류 단자가 위치된 평면 상의 상기 제2 구리 층의 돌출부는 상기 직류 단자와 적어도 부분적으로 중첩되고, 상기 제2 칩은 상기 직류 단자에 설치되고 상기 제2 구리 층과 직접 대면하여 분포되는, 파워 모듈.
  3. 제2항에 있어서,
    제1 패드 블록이 상기 제1 칩과 상기 제2 구리 층 사이에 배열되고, 상기 제1 구리 층, 상기 제1 칩, 상기 제1 패드 블록, 및 상기 제2 구리 층 중 인접한 2개는 제1 용접 층에 의해 용접 및 체결되고;
    제2 패드 블록이 상기 제2 칩과 상기 제1 구리 층 사이에 배열되고, 상기 제2 구리 층, 상기 제2 칩, 상기 제2 패드 블록, 및 상기 제1 구리 층 중 인접한 2개는 제2 용접 층에 의해 용접 및 체결되는, 파워 모듈.
  4. 제2항 또는 제3항에 있어서,
    상기 직류 단자 및 상기 교류 단자 각각은 판형 구조체로 구성되고, 상기 교류 단자는 용접을 통해 상기 제1 구리 층에 연결되고, 상기 직류 단자는 용접을 통해 상기 제2 구리 층에 연결되는, 파워 모듈.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 브리지 아암 조립체는 제1 연성 회로 보드 및 교류 제어 단자를 더 포함하고, 상기 제1 연성 회로 보드는 상기 제1 칩과 상기 교류 제어 단자 사이에 전기적으로 연결되며, 상기 교류 제어 단자는 상기 하우징 밖으로 연장되고;
    상기 제2 브리지 아암 조립체는 제2 연성 회로 보드 및 직류 제어 단자를 더 포함하고, 상기 제2 연성 회로 보드는 상기 제2 칩과 상기 직류 제어 단자 사이에 전기적으로 연결되며, 상기 직류 제어 단자는 상기 하우징 밖으로 연장되는, 파워 모듈.
  6. 제5항에 있어서,
    상기 교류 제어 단자 및 상기 직류 제어 단자는 공유식 연성 제어 보드로 구성되는, 파워 모듈.
  7. 제5항 또는 제6항에 있어서,
    상기 교류 제어 단자 및 상기 직류 제어 단자는 연성 제어 보드들로 개별적으로 구성되는, 파워 모듈.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 직류 단자는 이격된 양극 단자 및 음극 단자를 포함하고, 상기 제2 연성 회로 보드는 커패시턴스 흡수 영역을 갖고, 상기 커패시턴스 흡수 영역의 2개의 말단은 각각 상기 음극 단자 및 상기 양극 단자에 전기적으로 연결되는, 파워 모듈.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서,
    온도 센서가 상기 제1 연성 회로 보드 및/또는 상기 제2 연성 회로 보드 상에 배열되는, 파워 모듈.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 직류 단자는 상기 양극 단자 및 상기 음극 단자를 포함하고, 상기 양극 단자 및 상기 음극 단자는 이격되고, 상기 교류 단자가 위치된 상기 평면 상의 상기 양극 단자 및 상기 음극 단자 각각의 돌출부가 상기 교류 단자와 적어도 부분적으로 중첩되는, 파워 모듈.
  11. 제10항에 있어서,
    상기 양극 단자 및 상기 음극 단자 양자 모두는 상기 절연 부재의 제1 측면 상에 적층되고, 상기 양극 단자 및 상기 절연 부재의 일부가 적층되고, 상기 음극 단자 및 상기 절연 부재의 다른 부분이 적층되고, 상기 교류 단자는 상기 절연 부재의 제2 측면 상에 적층되는, 파워 모듈.
  12. 제10항 또는 제11항에 있어서,
    상기 절연 부재는 제1 절연 층 및 제2 절연 층을 포함하며,
    상기 양극 단자는 상기 교류 단자의 제1 측면 상에 위치되고, 상기 제1 절연 층은 상기 양극 단자와 상기 교류 단자 사이에 배열되고, 상기 음극 단자는 상기 교류 단자의 제2 측면 상에 위치되고, 상기 제2 절연 층은 상기 음극 단자와 상기 교류 단자 사이에 배열되는, 파워 모듈.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 절연 부재는 상기 제1 절연 층 및 상기 제2 절연 층을 포함하며,
    상기 양극 단자, 상기 제1 절연 층, 상기 음극 단자, 상기 제2 절연 층 및 상기 교류 단자가 순차적으로 적층되거나;
    상기 음극 단자, 상기 제1 절연 층, 상기 양극 단자, 상기 제2 절연 층, 및 상기 교류 단자가 순차적으로 적층되는, 파워 모듈.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 직류 단자 및 상기 교류 단자 양자 모두는 상기 하우징의 동일한 측면으로부터 연장되고, 상기 교류 단자의 전체 연장 길이는 상기 직류 단자의 전체 연장 길이보다 큰, 파워 모듈.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 직류 단자는 상기 양극 단자 및 상기 음극 단자를 포함하고, 흡수 커패시터가 상기 양극 단자와 상기 음극 단자 사이에 배열되는, 파워 모듈.
  16. 제1항 내지 제15항 중 어느 한 항에 따른 파워 모듈을 포함하는 전기 디바이스.
KR1020247008352A 2021-11-26 2022-11-15 파워 모듈 및 전기 장비 KR20240042103A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202111423173.0 2021-11-26
CN202111423173.0A CN116190360A (zh) 2021-11-26 2021-11-26 功率模块和电器设备
PCT/CN2022/131801 WO2023093562A1 (zh) 2021-11-26 2022-11-15 功率模块和电器设备

Publications (1)

Publication Number Publication Date
KR20240042103A true KR20240042103A (ko) 2024-04-01

Family

ID=86435004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247008352A KR20240042103A (ko) 2021-11-26 2022-11-15 파워 모듈 및 전기 장비

Country Status (6)

Country Link
KR (1) KR20240042103A (ko)
CN (1) CN116190360A (ko)
AU (1) AU2022398012A1 (ko)
CA (1) CA3233289A1 (ko)
IL (1) IL311598A (ko)
WO (1) WO2023093562A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3463970A (en) * 1966-10-26 1969-08-26 Gen Electric Integrated semiconductor rectifier assembly
CN104038085B (zh) * 2013-03-08 2016-07-06 台达电子工业股份有限公司 三电平变流器
CN111540730B (zh) * 2020-04-22 2021-08-13 西安交通大学 基于导电金属夹扣互连的多芯片宽禁带功率模块封装结构
CN212543672U (zh) * 2020-08-17 2021-02-12 中国铁道科学研究院集团有限公司 功率模块、整流电路、逆变电路、斩波电路及逆变斩波组合电路

Also Published As

Publication number Publication date
CN116190360A (zh) 2023-05-30
WO2023093562A1 (zh) 2023-06-01
AU2022398012A1 (en) 2024-04-11
IL311598A (en) 2024-05-01
CA3233289A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US8441117B2 (en) Semiconductor device
JP3910383B2 (ja) パワーモジュールおよびインバータ
CN106449613B (zh) 半导体装置
JP6485257B2 (ja) 半導体装置及び半導体装置の製造方法
US9306020B2 (en) Power module and method of manufacturing the power module
WO2015033197A2 (en) Semiconductor device
TWI716075B (zh) 功率模組
US9209099B1 (en) Power semiconductor module
KR20240042103A (ko) 파워 모듈 및 전기 장비
US20230146272A1 (en) Semiconductor apparatus
US20240040702A1 (en) Power semiconductor device
US20240006280A1 (en) Intelligent power module and manufacturing method thereof
JP2019071502A (ja) 半導体装置及び半導体装置の製造方法
KR20220004437A (ko) 파워모듈
US11322430B2 (en) Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin
KR20220004440A (ko) 파워모듈
CN219371020U (zh) 功率模块和设备
CN114758816B (zh) 直流母线电容及电机控制器
CN220914216U (zh) 功率模块、电力电子设备和车辆
CN220021100U (zh) 半导体模块
US20230369186A1 (en) Power module package
CN221102075U (zh) 功率模块和功率模块组件
CN115799202B (zh) 功率模块和设备
CN220915675U (zh) 功率模块、电力电子设备和车辆
US20230369163A1 (en) Power module package