KR20240041725A - 집적회로 소자 및 이를 포함하는 전자 시스템 - Google Patents

집적회로 소자 및 이를 포함하는 전자 시스템 Download PDF

Info

Publication number
KR20240041725A
KR20240041725A KR1020220121134A KR20220121134A KR20240041725A KR 20240041725 A KR20240041725 A KR 20240041725A KR 1020220121134 A KR1020220121134 A KR 1020220121134A KR 20220121134 A KR20220121134 A KR 20220121134A KR 20240041725 A KR20240041725 A KR 20240041725A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
integrated circuit
core insulating
resistance change
Prior art date
Application number
KR1020220121134A
Other languages
English (en)
Inventor
박현목
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220121134A priority Critical patent/KR20240041725A/ko
Priority to US18/467,753 priority patent/US20240107779A1/en
Priority to CN202311227611.5A priority patent/CN117769251A/zh
Publication of KR20240041725A publication Critical patent/KR20240041725A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 기술적 사상에 따른 집적회로 소자는, 반도체 기판 상에 수평 방향으로 연장되고 수직 방향을 따라 상호 중첩되는 복수의 도전 라인, 복수의 도전 라인 각각의 사이에 개재되고 수평 방향으로 연장되는 복수의 절연층, 및 복수의 도전 라인 및 복수의 절연층을 관통하며 연장되는 채널 구조물을 포함하고, 채널 구조물은 코어 절연층, 코어 절연층의 측벽 및 바닥면 상의 저항 변화층, 저항 변화층의 외측벽 상의 채널층, 및 코어 절연층의 상면을 덮도록 배치되는 패드 패턴을 포함하고, 저항 변화층의 최상면은 코어 절연층과 접촉하며 패드 패턴의 최하면과 서로 이격된다.

Description

집적회로 소자 및 이를 포함하는 전자 시스템{INTEGRATED CIRCUIT DEVICE AND ELECTRONIC SYSTEM HAVING THE SAME}
본 발명의 기술분야는 집적회로 소자 및 이를 포함하는 전자 시스템에 관한 것으로, 더욱 상세하게는, 비휘발성 수직형 메모리 소자를 구비하는 집적회로 소자 및 이를 포함하는 전자 시스템에 관한 것이다.
우수한 성능 및 경제성을 충족시키기 위해, 집적회로 소자의 집적도를 증가시키는 것이 요구되고 있다. 특히, 메모리 소자의 집적도는 제품의 경제성을 결정하는 중요한 요인이다. 2차원 메모리 소자의 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 미세 패턴 형성을 위해서는 고가의 장비들이 필요하고, 칩 다이(die)의 면적은 제한적이기 때문에, 2차원 메모리 소자의 집적도가 증가하고는 있지만 여전히 제한적이다. 이에 따라, 3차원 구조를 가지는 수직형 메모리 소자가 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 높은 종횡비를 가지는 채널홀이 포함되는 3차원 구조의 수직형 메모리 소자에서, 상기 채널홀의 상부를 넓히고 패드 패턴을 형성함으로써, 메모리 셀 특성의 열화를 개선할 수 있는 집적회로 소자 및 이를 포함하는 전자 시스템을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 집적회로 소자는, 반도체 기판 상에 수평 방향으로 연장되고, 수직 방향을 따라 상호 중첩되는 복수의 도전 라인; 상기 복수의 도전 라인 각각의 사이에 개재되고, 상기 수평 방향으로 연장되는 복수의 절연층; 및 상기 복수의 도전 라인 및 상기 복수의 절연층을 관통하며 연장되는 채널 구조물;을 포함하고, 상기 채널 구조물은, 코어 절연층; 상기 코어 절연층의 측벽 및 바닥면 상의 저항 변화층; 상기 저항 변화층의 외측벽 상의 채널층; 및 상기 코어 절연층의 상면을 덮도록 배치되는 패드 패턴;을 포함하고, 상기 저항 변화층의 최상면은, 상기 코어 절연층과 접촉하며 상기 패드 패턴의 최하면과 서로 이격된다.
본 발명의 기술적 사상에 따른 집적회로 소자는, 셀 영역 및 상기 셀 영역에 인접한 연결 영역을 가지는 반도체 기판; 상기 반도체 기판의 주면에 평행하고 서로 교차하는 제1 방향 및 제2 방향으로 연장되고, 상기 주면에 수직인 제3 방향을 따라 교대로 적층되는 복수의 도전 라인 및 복수의 절연층을 포함하고, 상기 연결 영역에서 계단 구조를 가지는 게이트 스택; 상기 셀 영역 내에 배치되고, 상기 게이트 스택을 상기 제3 방향으로 관통하며 연장되는 채널 구조물; 및 상기 연결 영역 내에 배치되고, 상기 복수의 도전 라인의 단부에 접촉하는 컨택 플러그;를 포함하고, 상기 채널 구조물은, 코어 절연층, 상기 코어 절연층의 측벽 및 바닥면 상의 저항 변화층, 상기 저항 변화층의 외측벽 상의 채널층, 상기 채널층의 외측벽 상의 유전층, 및 상기 코어 절연층의 상면을 덮도록 배치되는 패드 패턴을 포함하고, 상기 저항 변화층의 최상면은, 상기 코어 절연층과 접촉하며 상기 패드 패턴의 최하면과 서로 이격된다.
본 발명의 기술적 사상에 따른 전자 시스템은, 메인 기판; 상기 메인 기판 상의 집적회로 소자; 및 상기 메인 기판 상에서 상기 집적회로 소자와 전기적으로 연결되는 컨트롤러;를 포함하고, 상기 집적회로 소자는, 반도체 기판 상에 수평 방향으로 연장되고, 수직 방향을 따라 상호 중첩되는 복수의 도전 라인; 상기 복수의 도전 라인 각각의 사이에 개재되고, 상기 수평 방향으로 연장되는 복수의 절연층; 및 상기 복수의 도전 라인 및 상기 복수의 절연층을 관통하며 연장되는 채널 구조물;을 포함하고, 상기 채널 구조물은, 코어 절연층, 상기 코어 절연층의 측벽 및 바닥면 상의 저항 변화층, 상기 저항 변화층의 외측벽 상의 채널층, 및 상기 코어 절연층의 상면을 덮도록 배치되는 패드 패턴을 포함하고, 상기 저항 변화층의 최상면은, 상기 코어 절연층과 접촉하며 상기 패드 패턴의 최하면과 서로 이격된다.
본 발명의 기술적 사상에 따른 집적회로 소자 및 전자 시스템은, 높은 종횡비를 가지는 채널홀이 포함되는 3차원 구조의 수직형 메모리 소자에서, 상기 채널홀의 상부를 넓히고 패드 패턴을 형성함으로써, 메모리 셀 특성의 열화를 개선할 수 있는 효과가 있다.
도 1은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 나타내는 블록도이다.
도 2는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 메모리 셀 어레이의 등가 회로도이다.
도 3은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 구성 요소들을 나타내는 평면도이다.
도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이고, 도 5는 도 4의 Ⅴ 부분의 확대도이고, 도 6은 도 4의 Ⅵ 부분의 확대도이다.
도 7 내지 도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 단면도들이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 흐름도이다.
도 11a 내지 도 11f는 본 발명의 기술적 사상의 일 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 12는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 흐름도이다.
도 13a 내지 도 13g는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
도 14는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 포함하는 전자 시스템을 나타내는 도면이다.
도 15는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 포함하는 전자 시스템을 나타내는 사시도이다.
도 16 및 도 17은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 포함하는 반도체 패키지를 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 나타내는 블록도이다.
도 1을 참조하면, 집적회로 소자(10)는 메모리 셀 어레이(20) 및 주변 회로(30)를 포함할 수 있다.
메모리 셀 어레이(20)는 복수의 메모리 셀 블록(BLK1, BLK2, …, BLKn)을 포함한다. 상기 복수의 메모리 셀 블록(BLK1, BLK2, …, BLKn)은 각각 복수의 메모리 셀을 포함할 수 있다. 상기 복수의 메모리 셀 블록(BLK1, BLK2, …, BLKn)은 비트 라인(BL), 워드 라인(WL), 스트링 선택 라인(SSL), 및 접지 선택 라인(GSL)을 통해 주변 회로(30)에 연결될 수 있다.
상기 메모리 셀 어레이(20)는 비트 라인(BL)을 통해 페이지 버퍼(34)에 연결될 수 있고, 워드 라인(WL), 스트링 선택 라인(SSL), 및 접지 선택 라인(GSL)을 통해 로우 디코더(32)에 연결될 수 있다. 상기 메모리 셀 어레이(20)에서, 복수의 메모리 셀 블록(BLK1, BLK2, …, BLKn)에 포함된 복수의 메모리 셀은 각각 플래시 메모리 셀일 수 있다. 상기 메모리 셀 어레이(20)는 3차원 메모리 셀 어레이를 포함할 수 있다. 상기 3차원 메모리 셀 어레이는 복수의 낸드(NAND) 스트링을 포함할 수 있으며, 복수의 낸드 스트링은 각각 수직으로 적층된 복수의 워드 라인(WL)에 연결된 복수의 메모리 셀을 포함할 수 있다.
주변 회로(30)는 로우 디코더(32), 페이지 버퍼(34), 데이터 입출력 회로(36), 및 제어 로직(38)을 포함할 수 있다. 도시되지는 않았으나, 상기 주변 회로(30)는 집적회로 소자(10)의 동작에 필요한 다양한 전압들을 생성하는 전압 생성 회로, 메모리 셀 어레이(20)로부터 독출된 데이터의 오류를 정정하기 위한 오류 정정 회로, 입출력 인터페이스 등의 다양한 회로들을 더 포함할 수도 있다.
상기 주변 회로(30)는 집적회로 소자(10)의 외부로부터 어드레스(ADDR), 커맨드(CMD), 및 제어 신호(CTRL)를 수신할 수 있고, 집적회로 소자(10)의 외부에 있는 장치와 데이터(DATA)를 송수신할 수 있다.
상기 주변 회로(30)의 구성에 대하여 구체적으로 살펴보면 다음과 같다.
로우 디코더(32)는 외부로부터의 어드레스(ADDR)에 응답하여 복수의 메모리 셀 블록(BLK1, BLK2, …, BLKn) 중 적어도 하나를 선택할 수 있으며, 선택된 메모리 셀 블록의 워드 라인(WL), 스트링 선택 라인(SSL), 및 접지 선택 라인(GSL)을 선택할 수 있다. 상기 로우 디코더(32)는 선택된 메모리 셀 블록의 워드 라인(WL)에 메모리 동작 수행을 위한 전압을 전달할 수 있다.
페이지 버퍼(34)는 비트 라인(BL)을 통해 메모리 셀 어레이(20)에 연결될 수 있다. 상기 페이지 버퍼(34)는 프로그램 동작 시에는 기입 드라이버로 동작하여 메모리 셀 어레이(20)에 저장하고자 하는 데이터(DATA)에 따른 전압을 비트 라인(BL)에 인가할 수 있으며, 독출 동작 시에는 감지 증폭기로 동작하여 메모리 셀 어레이(20)에 저장된 데이터(DATA)를 감지할 수 있다. 상기 페이지 버퍼(34)는 제어 로직(38)으로부터 제공되는 제어 신호(PCTL)에 따라 동작할 수 있다.
데이터 입출력 회로(36)는 데이터 라인들(DLs)을 통해 페이지 버퍼(34)와 연결될 수 있다. 상기 데이터 입출력 회로(36)는 프로그램 동작 시 메모리 컨트롤러(미도시)로부터 데이터(DATA)를 수신하고, 제어 로직(38)으로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 프로그램 데이터(DATA)를 페이지 버퍼(34)에 제공할 수 있다. 상기 데이터 입출력 회로(36)는 독출 동작 시 제어 로직(38)으로부터 제공되는 컬럼 어드레스(C_ADDR)에 기초하여 페이지 버퍼(34)에 저장된 독출 데이터(DATA)를 상기 메모리 컨트롤러에 제공할 수 있다. 상기 데이터 입출력 회로(36)는 입력되는 어드레스 또는 명령어를 제어 로직(38) 또는 로우 디코더(32)에 전달할 수 있다.
제어 로직(38)은 상기 메모리 컨트롤러로부터 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다. 상기 제어 로직(38)은 로우 어드레스(R_ADDR)를 로우 디코더(32)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(36)에 제공할 수 있다. 상기 제어 로직(38)은 제어 신호(CTRL)에 응답하여 집적회로 소자(10) 내에서 사용되는 각종 내부 제어 신호들을 생성할 수 있다. 예를 들어, 상기 제어 로직(38)은 프로그램 동작 또는 소거 동작 등의 메모리 동작 수행 시 워드 라인(WL) 및 비트 라인(BL)으로 제공되는 전압 레벨을 조절할 수 있다.
도 2는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 메모리 셀 어레이의 등가 회로도이다.
도 2를 참조하면, 수직 채널 구조를 갖는 수직형 낸드 플래시 메모리 소자의 등가 회로도가 예시되어 있다.
본 발명의 집적회로 소자(10)에서, 메모리 셀 어레이(MCA)는 복수의 메모리 셀 스트링(MCS)을 포함할 수 있다. 상기 메모리 셀 어레이(MCA)는 복수의 비트 라인(BL), 복수의 워드 라인(WL), 적어도 하나의 스트링 선택 라인(SSL), 적어도 하나의 접지 선택 라인(GSL), 및 공통 소스 라인(CSL)을 포함할 수 있다.
복수의 비트 라인(BL) 및 공통 소스 라인(CSL)의 사이에 복수의 메모리 셀 스트링(MCS)이 형성될 수 있다. 도면에는 복수의 메모리 셀 스트링(MCS)이 각각 2개의 스트링 선택 라인(SSL)을 포함하는 경우를 예시하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 예를 들어, 복수의 메모리 셀 스트링(MCS)은 각각 1개의 스트링 선택 라인(SSL)을 포함할 수도 있다.
복수의 메모리 셀 스트링(MCS)은 각각 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 및 복수의 메모리 셀 트랜지스터(MC1, MC2, …, MCn-1, MCn)를 포함할 수 있다. 스트링 선택 트랜지스터(SST)의 드레인 영역은 비트 라인(BL)과 연결되며, 접지 선택 트랜지스터(GST)의 소스 영역은 공통 소스 라인(CSL)과 연결될 수 있다. 공통 소스 라인(CSL)은 복수의 접지 선택 트랜지스터(GST)의 소스 영역이 공통으로 연결된 영역일 수 있다.
스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL)과 연결될 수 있고, 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)과 연결될 수 있다. 복수의 메모리 셀 트랜지스터(MC1, MC2, …, MCn-1, MCn)는 각각 복수의 워드 라인(WL)에 연결될 수 있다.
한편, 복수의 메모리 셀 트랜지스터(MC1, MC2, …, MCn-1, MCn)는 각각 트랜지스터와 저항이 병렬로 연결된 회로에 대응될 수 있다.
도 3은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자의 구성 요소들을 나타내는 평면도이고, 도 4는 도 3의 Ⅳ-Ⅳ' 선을 따라 절단한 단면도이고, 도 5는 도 4의 Ⅴ 부분의 확대도이고, 도 6은 도 4의 Ⅵ 부분의 확대도이다.
도 3 내지 도 6을 함께 참조하면, 집적회로 소자(100)는 메모리 셀 영역(MCR) 및 연결 영역(CON)을 포함하는 셀 어레이 구조물(CS)을 포함할 수 있다.
메모리 셀 영역(MCR)은 앞서 도 2를 참조하여 설명한 수직 채널 구조 낸드 타입의 메모리 셀 어레이(MCA)가 형성되는 영역일 수 있다. 연결 영역(CON)은 메모리 셀 영역(MCR)에 형성되는 메모리 셀 어레이(MCA)와 주변 회로 영역(미도시)과의 전기적 연결을 위한 상승 단부(EP)가 배치되는 영역일 수 있다.
반도체 기판(101)은 반도체 물질, 예를 들어, Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체, 또는 Ⅱ-Ⅵ족 산화물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘(Si), 저머늄(Ge), 또는 실리콘-저머늄을 포함할 수 있다. 상기 반도체 기판(101)은 벌크 웨이퍼 또는 에피택셜층이 형성된 웨이퍼로 제공될 수도 있다. 다른 실시예들에서, 상기 반도체 기판(101)은 SOI(silicon on insulator) 기판 또는 GeOI(germanium on insulator) 기판을 포함할 수도 있다.
게이트 스택(GS)이 반도체 기판(101) 상에서 상기 반도체 기판(101)의 주면에 평행한 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장될 수 있다. 게이트 스택(GS)은 복수의 도전 라인(130) 및 복수의 절연층(140)을 포함할 수 있고, 복수의 도전 라인(130)과 복수의 절연층(140)은 반도체 기판(101)의 상면에 수직한 제3 방향(Z 방향)을 따라 교대로 배치될 수 있다. 또한, 게이트 스택(GS)의 최상부에는 상부 절연층(150)이 배치될 수 있다.
도전 라인(130)은 매립 도전층(132)과, 상기 매립 도전층(132)의 상면, 바닥면, 및 측면을 둘러싸는 절연 라이너(134)를 포함할 수 있다. 예를 들어, 매립 도전층(132)은 텅스텐과 같은 금속, 텅스텐 실리사이드와 같은 금속 실리사이드, 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다. 일부 실시예들에서, 절연 라이너(134)는 알루미늄 산화물과 같은 고유전체 물질을 포함할 수 있다.
복수의 도전 라인(130)은 앞서 도 2를 참조하여 설명한 메모리 셀 스트링(MCS)을 구성하는 접지 선택 라인(GSL), 워드 라인(WL), 및 적어도 하나의 스트링 선택 라인(SSL)에 대응될 수 있다. 예를 들어, 최하층의 도전 라인(130)은 접지 선택 라인(GSL)으로 기능하고, 최상층의 도전 라인(130)은 스트링 선택 라인(SSL)으로 기능하며, 나머지 도전 라인(130)은 워드 라인(WL)으로 기능할 수 있다. 이에 따라 접지 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST), 및 이들 사이의 메모리 셀 트랜지스터(MC1, MC2, …, MCn-1, MCn)가 직렬 연결된 메모리 셀 스트링(MCS)이 제공될 수 있다.
반도체 기판(101) 상에는 워드 라인 컷 개구부(WLH) 내에, 복수의 워드 라인 컷(170)이 제1 방향(X 방향)을 따라 연장될 수 있다. 상기 워드 라인 컷(170)은 절연 구조물로 구성될 수 있다. 한 쌍의 워드 라인 컷(170) 사이에 배치되는 게이트 스택(GS)이 하나의 블록을 구성할 수 있고, 한 쌍의 워드 라인 컷(170)은 게이트 스택(GS)의 제2 방향(Y 방향)을 따른 폭을 한정할 수 있다. 반도체 기판(101)에는 복수의 공통 소스 영역(CSR)이 형성될 수 있다. 복수의 공통 소스 영역(CSR)은 불순물이 고농도로 도핑된 불순물 영역일 수 있다. 상기 워드 라인 컷(170)은 상부 영역에서 하부 영역으로 제3 방향(Z 방향)을 따라, 수평 방향의 폭이 좁아지는 테이퍼진(tapered) 형상을 가질 수 있다.
복수의 채널 구조물(160)은 메모리 셀 영역(MCR)에서 반도체 기판(101)의 상면으로부터 도전 라인(130)을 관통하여 제3 방향(Z 방향)으로 연장될 수 있다. 복수의 채널 구조물(160)은 제1 방향(X 방향) 및 제2 방향(Y 방향)을 따라 소정의 간격으로 이격되어 배열될 수 있다. 복수의 채널 구조물(160)은 지그재그 형상 또는 엇갈린(staggered) 형상으로 배열될 수 있다.
상기 복수의 채널 구조물(160)은 게이트 스택(GS)을 관통하는 채널홀(160H)의 내부에 연장되며 형성될 수 있다. 상기 복수의 채널 구조물(160) 각각은 상기 채널홀(160H)의 내측벽을 따라 배치되는 유전층(161), 상기 유전층(161)의 내측벽을 따라 배치되는 채널층(163), 상기 채널층(163)의 내측벽을 따라 배치되는 저항 변화층(165), 상기 채널홀(160H)의 중심부에 배치되는 코어 절연층(167), 및 상기 코어 절연층(167)의 상면을 덮도록 배치되는 패드 패턴(169)을 포함할 수 있다.
또한, 상기 복수의 채널 구조물(160)은 상기 반도체 기판(101)과 접촉할 수 있다. 일부 실시예들에서, 저항 변화층(165)은 채널홀(160H)의 바닥부에서 반도체 기판(101)의 상면과 접촉하도록 배치될 수 있다. 다른 실시예들에서, 채널홀(160H)의 바닥부에서 반도체 기판(101) 상에 소정의 높이를 갖는 컨택 반도체층(미도시)이 형성되고, 저항 변화층(165)이 상기 컨택 반도체층을 통해 반도체 기판(101)과 전기적으로 연결될 수도 있다.
본 발명의 기술적 사상에 따른 집적회로 소자(100)에서, 복수의 채널 구조물(160)의 구조적 특징에 대하여 구체적으로 살펴보면 다음과 같다.
유전층(161)은 상기 채널홀(160H)의 내측벽을 모두 덮을 수 있다. 일부 실시예들에서, 상기 유전층(161)의 최상면은 저항 변화층(165)의 최상면보다 제3 방향(Z 방향)으로 높은 수직 레벨을 가질 수 있다. 즉, 상기 유전층(161)의 외측벽은 복수의 도전 라인(130)과 접촉하며 배치될 수 있고, 상기 유전층(161)의 내측벽은 채널층(163)과 접촉하며 배치될 수 있다. 상기 유전층(161)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다. 일부 실시예들에서, 상기 유전층(161)은 고유전체(high-k dielectric) 물질을 포함할 수 있다.
채널층(163)은 상기 유전층(161)의 내측벽을 모두 덮을 수 있다. 일부 실시예들에서, 상기 채널층(163)은 채널홀(160H) 내에서 환형(annular)으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 채널층(163)은 반도체 물질층으로 형성될 수 있다. 예를 들어, 상기 채널층(163)은 도핑되지 않은 실리콘(Si) 층이거나, p-형 또는 n-형의 불순물을 포함하는 실리콘(Si) 층이거나, p-형 또는 n-형의 불순물을 포함하는 폴리실리콘 층으로 형성될 수 있다.
저항 변화층(165)은 상기 채널층(163)의 내측벽의 대부분을 덮을 수 있다. 다만, 상기 저항 변화층(165)은 상기 채널층(163)의 내측벽의 상부는 덮지 않을 수 있다. 상기 저항 변화층(165)은 인가된 전압에 따라 저항이 달라지는 물질인 가변 저항 물질(variable resistive material)로 형성될 수 있다. 상기 저항 변화층(165)은 워드 라인(WL)에 인가된 전압에 따라 고저항 상태에서 저저항 상태 또는 저저항 상태에서 고저항 상태로 변할 수 있다. 이러한 저항 변화는 상기 저항 변화층(165)의 산소 공공(Oxygen vacancies)에 의한 현상일 수 있고, 상기 저항 변화층(165)의 전자의 트랩/디트랩에 의한 전류 전도 메커니즘의 변화에서 기인하는 현상일 수 있다.
상기 저항 변화층(165)은 히스테리시스(hysteresis) 특성을 갖는 물질로 형성될 수 있다. 예를 들어, 상기 저항 변화층(165)은 전이금속 산화물 또는 전이금속 질화물을 포함할 수 있다. 구체적으로, 상기 저항 변화층(165)은 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 크롬(Cr), 스트론튬(Sr), 란탄(La), 망간(Mn), 칼슘(Ca), 및 프라세오디뮴(Pr) 중에서 선택되는 적어도 하나의 원소의 산화물을 포함할 수 있다. 또한, 상기 저항 변화층(165)은 실리콘 질화물 및 알루미늄 질화물을 포함할 수 있다.
코어 절연층(167)은 상기 채널홀(160H)을 채우며, 상기 채널홀(160H)의 중심부에 배치될 수 있다. 상기 코어 절연층(167)은 제3 방향(Z 방향)으로 연장되고, 채널층(163) 및 저항 변화층(165)과 마주보는 측벽을 가질 수 있다. 도 5의 A 부분의 일부 실시예들에서, 상기 코어 절연층(167)의 최상면은 편평한 형상(도 5의 A1 참조)일 수 있고, 상기 패드 패턴(169)은 상기 코어 절연층(167)의 편평한 형상을 따라 형성될 수 있다. 도 5의 A 부분의 다른 실시예들에서, 상기 저항 변화층(165)의 최상면은 경사진 형상이며 상기 코어 절연층(167)의 최상면은 아래로 오목하게 라운드진 형상(도 5의 A2 참조)일 수 있고, 상기 패드 패턴(169)은 상기 코어 절연층(167)의 라운드진 형상을 따라 아래로 볼록하게 형성될 수 있다. 예를 들어, 상기 코어 절연층(167)은 실리콘 질화물을 포함할 수 있다.
이에 더해, 상기 코어 절연층(167)의 측벽이 상기 저항 변화층(165)과 접촉하는 제1 부분의 제1 수평 폭(W1)은, 상기 코어 절연층(167)의 측벽이 상기 채널층(163)과 접촉하는 제2 부분의 제2 수평 폭(W2)보다 더 작을 수 있다. 상기 코어 절연층(167)의 상기 제1 부분의 내부에는 빈 공간인 심(seam)(SM)이 배치되고, 상기 코어 절연층(167)의 상기 제2 부분의 최상면은 상기 패드 패턴(169)의 최하면과 접촉할 수 있다. 이에 따라, 상기 패드 패턴(169)의 최하면과 상기 심(SM)은 제3 방향(Z 방향)으로 소정 간격만큼 서로 이격되어 배치될 수 있다.
패드 패턴(169)은 상기 채널홀(160H)의 상부를 채우며, 상기 코어 절연층(167) 상에 배치될 수 있다. 상기 패드 패턴(169)은 예를 들어, p-형 또는 n-형의 불순물을 포함하는 폴리실리콘으로 구성될 수 있다. 일부 실시예들에서, 상기 패드 패턴(169)의 수직 레벨과 상기 채널층(163)의 최상면의 수직 레벨은 실질적으로 동일할 수 있다. 또한, 상기 패드 패턴(169)은 상기 채널층(163)의 내측벽의 일부 및 상기 코어 절연층(167)의 최상면과 접촉하도록 배치될 수 있다. 이에 따라, 상기 패드 패턴(169)의 최하면과 상기 저항 변화층(165)의 최상면은 서로 이격하여 배치될 수 있다.
연결 영역(CON)에 도전 라인(130)의 끝 부분에 상승 단부(EP)가 배치될 수 있고, 상승 단부(EP)를 덮는 커버 절연층(120)이 배치될 수 있다. 또한, 도전 라인(130)의 상승 단부(EP)는 상기 도전 라인(130)의 다른 부분에 비하여 증가된 두께를 가질 수 있다. 다시 말해, 상기 상승 단부(EP)는 도전 라인(130)의 다른 부분에 비하여 상승된 상면을 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 연결 영역(CON)에서, 복수의 도전 라인(130)은 반도체 기판(101)의 상면으로부터 제3 방향(Z 방향)으로 멀어짐에 따라, 제1 방향(X 방향)으로 더욱 짧은 길이를 갖도록 연장될 수 있다. 즉, 상기 연결 영역(CON)에서 상기 복수의 도전 라인(130)은 계단 구조를 가질 수 있다.
상기 연결 영역(CON)에서, 커버 절연층(120)을 관통하여 도전 라인(130)의 상승 단부(EP)에 연결되는 컨택 플러그(CNT)가 배치될 수 있다. 상기 컨택 플러그(CNT)는 상부 영역에서 하부 영역으로 제3 방향(Z 방향)을 따라 폭이 좁아지는 테이퍼진 기둥 형상을 가질 수 있다.
도시되지는 않았으나, 연결 영역(CON)에서 게이트 스택(GS)을 관통하여 제3 방향(Z 방향)으로 연장되는 복수의 더미 채널 구조물이 형성될 수 있다. 상기 더미 채널 구조물은 집적회로 소자(100)의 제조 공정에서 게이트 스택(GS)의 구부러짐 또는 휘어짐을 방지하고, 구조적 안정성을 위하여 형성될 수 있다.
비트 라인 컨택(BLC)은 상부 절연층(150)을 관통하여 채널 구조물(160)의 패드 패턴(169)과 접촉할 수 있고, 상부 절연층(150) 상에는 비트 라인 컨택(BLC)과 접촉하는 비트 라인(BL)이 제2 방향(Y 방향)으로 연장될 수 있다. 또한, 연결 영역(CON)에서 상부 절연층(150) 상에 도전 라인(ML)이 형성될 수 있다. 도시되지는 않았으나, 상부 절연층(150)과 비트 라인(BL)의 사이 및 상부 절연층(150)과 도전 라인(ML)의 사이에는 상부 지지층이 더 형성될 수 있다.
일반적으로, 게이트 스택(GS)의 높이가 높아지면 채널홀(160H) 및 채널 구조물(160)의 종횡비, 즉, 폭에 대한 높이의 비율이 증가될 수 있다. 특히, 게이트 스택(GS)에 다수의 도전 라인(130)이 포함되는 구조에서는 채널홀(160H)의 종횡비가 더욱 커질 수 있다. 즉, 이러한 채널홀(160H)의 내부를 코어 절연층(167)으로 완전히 채우는 것은 공정 편차 등을 고려하였을 때 매우 어려운 일이다.
이에 따라, 상기 코어 절연층(167)의 내부에 빈 공간인 심(SM)이 형성될 수 있다. 이 경우, 패드 패턴(169)의 형성 공정에서, 상기 코어 절연층(167)의 심(SM)을 패드 패턴(169)이 채우면서 고드름 형상으로 형성될 수 있고, 이는 원하지 않는 전류의 흐름을 유발하게 된다. 이러한 패드 패턴(169)의 고드름 형상은 일부의 채널 구조물(160)에서 구조적 특성 및 전기적 특성이 열화되는 문제점을 야기할 수 있다.
따라서, 본 발명의 기술적 사상에 따른 집적회로 소자(100)는 이러한 문제점을 해결하기 위하여, 코어 절연층(167)의 형성 전 채널홀(160H)의 상단 입구를 더욱 크게 하는 공정을 추가하여, 코어 절연층(167)의 심(SM)과 패드 패턴(169)을 효율적으로 이격시킬 수 있는 디자인을 적용하였다. 또한, 패드 패턴(169)이 저항 변화층과 이격될 수 있도록 채널 구조물(160)을 형성함으로써, 채널 구조물(160)의 구조적 신뢰성 및 전기적 신뢰성을 효율적으로 증가시킬 수 있다.
궁극적으로, 본 발명의 기술적 사상에 따른 집적회로 소자(100)는, 게이트 스택(GS)의 높이가 커질수록 채널 구조물(160)의 종횡비도 커짐에 따라 발생하는 문제점을 효율적으로 억제할 수 있으므로, 제품의 신뢰성 및 생산성을 향상시키는 효과가 있다.
도 7 내지 도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 단면도들이다.
이하에서 설명하는 집적회로 소자들(200, 300, 400)을 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 3 내지 도 6에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 집적회로 소자(100)와 차이점을 중심으로 설명하도록 한다.
도 7을 참조하면, 집적회로 소자(200)는 복수의 채널 구조물(260)을 포함할 수 있다.
본 발명의 기술적 사상에 따른 집적회로 소자(200)에서, 복수의 채널 구조물(260)의 구조적 특징에 대하여 구체적으로 살펴보면 다음과 같다.
유전층(261)은 상기 채널홀(260H)의 내측벽을 모두 덮을 수 있다. 일부 실시예들에서, 상기 유전층(261)의 최상면은 채널층(263)의 최상면 및 저항 변화층(265)의 최상면보다 제3 방향(Z 방향)으로 높은 수직 레벨을 가질 수 있다.
채널층(263)은 상기 유전층(261)의 내측벽의 대부분을 덮을 수 있다. 일부 실시예들에서, 상기 채널층(263)은 채널홀(260H) 내에서 환형으로 형성될 수 있다. 상기 채널층(263)은 폴리실리콘과 같은 반도체 물질층으로 형성될 수 있다.
저항 변화층(265)은 상기 채널층(263)의 내측벽의 대부분을 덮을 수 있다. 다만, 상기 저항 변화층(265)은 상기 채널층(263)의 내측벽의 상부는 덮지 않을 수 있다. 상기 저항 변화층(265)은 인가된 전압에 따라 저항이 달라지는 물질로 형성될 수 있다.
코어 절연층(267)은 상기 채널홀(260H)을 채우며, 상기 채널홀(260H)의 중심부에 배치될 수 있다. 상기 코어 절연층(267)은 제3 방향(Z 방향)으로 연장되고, 채널층(263) 및 저항 변화층(265)과 마주보는 측벽을 가질 수 있다. 도 7의 B 부분의 일부 실시예들에서, 상기 코어 절연층(267)의 최상면은 편평한 형상(도 7의 B1 참조)일 수 있고, 상기 패드 패턴(269)은 상기 코어 절연층(267)의 편평한 형상을 따라 형성될 수 있다. 도 7의 B 부분의 다른 실시예들에서, 상기 저항 변화층(265)의 최상면은 경사진 형상이며 상기 코어 절연층(267)의 최상면은 아래로 오목하게 라운드진 형상(도 7의 B2 참조)일 수 있고, 상기 패드 패턴(269)은 상기 코어 절연층(267)의 라운드진 형상을 따라 아래로 볼록하게 형성될 수 있다. 예를 들어, 상기 코어 절연층(267)은 실리콘 질화물을 포함할 수 있다.
이에 더해, 상기 코어 절연층(267)의 측벽이 상기 저항 변화층(265)과 접촉하는 제1 부분의 제1 수평 폭(W1)은, 상기 코어 절연층(267)의 측벽이 상기 채널층(263)과 접촉하는 제2 부분의 제2 수평 폭(W2)보다 더 작을 수 있다. 또한, 상기 코어 절연층(267)의 측벽이 상기 채널층(263)과 접촉하는 제2 부분의 제2 수평 폭(W2)은, 상기 패드 패턴(269)의 측벽이 상기 유전층(261)과 접촉하는 부분의 제3 수평 폭(W3)보다 더 작을 수 있다. 상기 코어 절연층(267)의 상기 제1 부분의 내부에는 빈 공간인 심(SM)이 배치되고, 상기 코어 절연층(267)의 상기 제2 부분의 최상면은 상기 패드 패턴(269)의 최하면과 접촉할 수 있다. 이에 따라, 상기 패드 패턴(269)의 최하면과 상기 심(SM)은 제3 방향(Z 방향)으로 소정 간격만큼 서로 이격되어 배치될 수 있다.
패드 패턴(269)은 상기 채널홀(260H)의 상부를 채우며, 상기 채널층(263)의 최상면 및 상기 코어 절연층(267)의 최상면 상에 단차를 가지고 배치될 수 있다. 일부 실시예들에서, 상기 패드 패턴(269)은 상기 채널층(263) 상에 배치되는 측벽부 및 상기 코어 절연층(267) 상에 배치되는 중심부를 포함하고, 상기 측벽부의 수직 두께는 상기 중심부의 수직 두께보다 더 작을 수 있다. 또한, 상기 패드 패턴(269)의 상기 중심부의 측벽은 상기 채널층(263)의 내측벽과 접촉하고, 상기 패드 패턴(269)의 상기 측벽부의 측벽은 상기 채널층(263)의 외측벽과 공면(coplanar)을 이룰 수 있다. 상기 패드 패턴(269)의 수직 레벨과 상기 유전층(261)의 최상면의 수직 레벨은 실질적으로 동일할 수 있다. 이에 따라, 상기 패드 패턴(269)의 최하면과 상기 저항 변화층(265)의 최상면은 서로 이격하여 배치될 수 있다.
도 8을 참조하면, 집적회로 소자(300)는 주변 회로 구조물(PS)과, 상기 주변 회로 구조물(PS)보다 높은 수직 레벨에 배치되는 셀 어레이 구조물(CS)을 포함할 수 있다.
본 실시예의 집적회로 소자(300)는, 주변 회로 구조물(PS) 상에 셀 어레이 구조물(CS)이 배치되는 COP(Cell On Periphery) 구조를 가질 수 있다. 주변 회로 구조물(PS)과 셀 어레이 구조물(CS)의 사이에는 베이스 구조물(110)이 배치될 수 있다.
주변 회로 구조물(PS)은 반도체 기판(101) 상에 배치된 주변 회로 트랜지스터(60TR)와 주변 회로 배선(70)을 포함할 수 있다. 반도체 기판(101)에는 소자 분리막(102)에 의해 활성 영역(AC)이 정의될 수 있고, 활성 영역(AC) 상에 복수의 주변 회로 트랜지스터(60TR)가 형성될 수 있다. 복수의 주변 회로 트랜지스터(60TR)는 주변 회로 게이트(60G)와, 주변 회로 게이트(60G)의 양측의 반도체 기판(101) 일부분에 배치되는 소스/드레인 영역(62)을 포함할 수 있다.
주변 회로 배선(70)은 복수의 주변 회로 컨택(72)과 복수의 주변 회로 금속층(74)을 포함한다. 반도체 기판(101) 상에는 주변 회로 트랜지스터(60TR)와 주변 회로 배선(70)을 덮는 층간 절연막(80)이 배치될 수 있다. 복수의 주변 회로 금속층(74)은 서로 다른 수직 레벨에 배치되는 복수의 금속층을 포함하는 다층 구조를 가질 수 있다. 도면에는 복수의 주변 회로 금속층(74)이 모두 동일한 높이로 형성된 것이 도시되었으나, 이와 달리, 일부 레벨에 배치되는(예를 들어, 최상부 레벨에 배치되는) 주변 회로 금속층(74)이 나머지 레벨에 배치되는 주변 회로 금속층(74)보다 더 큰 높이로 형성될 수도 있다.
도 9를 참조하면, 집적회로 소자(400)는 칩투칩(chip to chip) 구조를 포함할 수 있다.
본 실시예의 집적회로 소자(400)는, 셀 어레이 구조물(CS)을 포함하는 상부 칩을 제작하고, 주변 회로 구조물(PS)을 포함하는 하부 칩을 제작한 후, 상부 칩과 하부 칩을 본딩 방식에 의해 서로 연결하는 칩투칩 구조를 포함한다.
일부 실시예들에서, 본딩 방식은 상부 칩의 최상부에 형성된 본딩 패드와 하부 칩의 최상부에 형성된 본딩 패드를 서로 접촉하는 방식을 의미할 수 있다. 상기 본딩 방식은 금속-금속 본딩 구조물, TSV(through silicon via), BVS(back via stack), 유테틱 본딩(eutectic bonding) 구조물, BGA 본딩(ball grid array bonding) 구조물, 복수의 배선 라인, 또는 이들의 조합을 포함할 수 있다.
주변 회로 구조물(PS)은 회로 기판(301), 층간 절연층(310), 복수의 회로 소자(360), 상기 복수의 회로 소자(360) 각각과 연결되는 제1 금속층(330), 상기 제1 금속층(330) 상에 형성되는 제2 금속층(340)을 포함할 수 있다.
층간 절연층(310)은 복수의 회로 소자(360), 제1 금속층(330), 및 제2 금속층(340)을 커버하도록 회로 기판(301) 상에 배치되며 절연 물질을 포함할 수 있다.
워드 라인 본딩 영역(BA1)의 제2 금속층(340) 상에 하부 본딩 패드(370)가 형성될 수 있다. 워드 라인 본딩 영역(BA1)에서, 주변 회로 구조물(PS)의 하부 본딩 패드(370)는 셀 어레이 구조물(CS)의 상부 본딩 패드(470)와 본딩 방식에 의해 서로 전기적으로 연결될 수 있다.
셀 어레이 구조물(CS)은 적어도 하나의 메모리 블록을 제공할 수 있다. 셀 어레이 구조물(CS)은 셀 기판(401) 및 공통 소스 라인(CSL)을 포함할 수 있다. 셀 기판(401) 상에는 제3 방향(Z 방향)으로 복수의 워드 라인(430)이 적층될 수 있다.
비트 라인 본딩 영역(BA2)에서, 채널 구조물(460)은 제3 방향(Z 방향)으로 워드 라인들(430), 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 상기 채널 구조물(460)은 유전층(161), 상기 유전층(161)의 내측벽을 따라 배치되는 채널층(163), 상기 채널층(163)의 내측벽을 따라 배치되는 저항 변화층(165), 중심부에 배치되는 코어 절연층(167), 및 상기 코어 절연층(167)의 상면을 덮도록 배치되는 패드 패턴(169)을 포함할 수 있다.
워드 라인 본딩 영역(BA1)에서, 워드 라인들(430)은 셀 기판(401)의 상면에 평행하게 연장될 수 있으며, 복수의 컨택 플러그(CNT)와 연결될 수 있다. 워드 라인들(430)과 복수의 컨택 플러그(CNT)는, 워드 라인들(430)이 서로 다른 길이로 연장되어 제공하는 상승 단부(EP)에서 연결될 수 있다.
외부 패드 본딩 영역(PA)에는 공통 소스 라인 컨택(480)이 배치될 수 있다. 공통 소스 라인 컨택(480)은 금속, 금속 화합물, 또는 폴리실리콘 등의 도전성 물질로 형성되며, 공통 소스 라인(CSL)과 전기적으로 연결될 수 있다.
한편, 외부 패드 본딩 영역(PA)에는 입출력 패드들(350, 450)이 배치될 수 있다. 회로 기판(301)의 하부에는 회로 기판(301)의 하면을 덮는 하부막(320) 이 형성될 수 있으며, 하부막(320) 상에 제1 입출력 패드(350)가 형성될 수 있다. 셀 기판(401)의 상부에는 셀 기판(401)의 상면을 덮는 상부막(420)이 형성될 수 있으며, 상부막(420) 상에 제2 입출력 패드(450)가 배치될 수 있다.
궁극적으로, 본 발명의 기술적 사상에 따른 집적회로 소자들(200, 300, 400)은, 코어 절연층(167, 267)의 심(SM)과 패드 패턴(169, 269)을 효율적으로 이격시킬 수 있는 디자인을 적용하여 채널 구조물(160, 260)을 형성함으로써, 채널 구조물(160, 260)의 구조적 신뢰성 및 전기적 신뢰성을 효율적으로 증가시킬 수 있다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 흐름도이다.
도 10을 참조하면, 집적회로 소자의 제조 방법(S10)은 제1 내지 제6 단계(S110 내지 S160)의 공정 순서를 포함할 수 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
본 발명의 기술적 사상에 따른 집적회로 소자의 제조 방법(S10)은, 채널홀의 내부에 유전층, 채널층, 저항 변화층, 및 코어 희생층을 순차적으로 형성하는 제1 단계(S110), 저항 변화층의 일부분을 식각하여 저항 변화 리세스를 형성하는 제2 단계(S120), 코어 희생층을 제거하여 코어 공간을 형성하는 제3 단계(S130), 코어 공간을 채우는 코어 절연층을 형성하는 제4 단계(S140), 코어 절연층의 일부분을 식각하여 코어 리세스를 형성하는 제5 단계(S150), 및 코어 리세스를 채우는 패드 패턴을 형성하는 제6 단계(S160)를 포함할 수 있다.
상기 제1 내지 제6 단계(S110 내지 S160) 각각에 대한 기술적 특징은 후술하는 도 11a 내지 도 11f를 통하여 상세히 설명하도록 한다.
도 11a 내지 도 11f는 본 발명의 기술적 사상의 일 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
본 실시예에서는 도 3 내지 도 6을 참조하여 설명한 집적회로 소자(100)에 대한 예시적인 제조 방법을 설명한다. 설명의 편의를 위하여 도 4의 일부분에 대하여만 도시하나, 도 4의 다른 부분에 대한 내용은 통상의 기술자가 용이하게 유추할 수 있을 것이다.
도 11a를 참조하면, 반도체 기판(101) 상에 복수의 절연층(140) 및 복수의 몰드층(130M)을 교대로 하나씩 적층하여 몰드 스택(MS)을 형성한다.
복수의 몰드층(130M)은 각각 후속 공정에서 접지 선택 라인(GSL), 복수의 워드 라인(WL), 및 복수의 스트링 선택 라인(SSL)을 형성하기 위한 공간을 제공하는 역할을 할 수 있다. 상기 복수의 몰드층(130M)은 실리콘 질화물, 실리콘 산질화물, 또는 불순물이 도핑된 폴리실리콘 등을 포함할 수 있다.
복수의 절연층(140)은 실리콘 산화물, 실리콘 산질화물 등의 절연 물질을 포함할 수 있다. 상기 복수의 절연층(140)은 복수의 몰드층(130M)과 서로 다른 식각 선택비를 가지는 물질로 구성될 수 있다.
복수의 절연층(140) 및 복수의 몰드층(130M)은 각각 CVD(chemical vapor deposition), PECVD(plasma enhanced CVD), 또는 ALD(atomic layer deposition) 공정으로 형성될 수 있다.
다음으로, 몰드 스택(MS)을 식각하여 반도체 기판(101)을 노출하는 채널홀(160H)을 형성한다. 몰드 스택(MS) 상에 개구부를 가지는 마스크 패턴(미도시)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 사용하여, 채널홀(160H)을 형성한다. 상기 마스크 패턴은 포토리소그래피 공정으로 형성될 수 있다. 또한, 상기 마스크 패턴은 채널홀(160H)의 식각 공정이 완료된 후 제거될 수 있다.
다음으로, 채널홀(160H)의 내부에 유전층(161), 채널층(163), 저항 변화층(165), 및 코어 희생층(167S)을 순차적으로 형성할 수 있다. 구체적으로, 유전층(161)과 채널층(163)을 채널홀(160H)의 측벽 상에 컨포멀하게 형성하고, 저항 변화층(165)을 채널홀(160H)의 측벽과 바닥부 상에 컨포멀하게 형성할 수 있다. 또한, 저항 변화층(165) 상에 채널홀(160H)의 잔류 공간을 채우는 코어 희생층(167S)을 형성할 수 있다. 상기 코어 희생층(167S)은 심(SM)을 포함할 수 있다.
도 11b를 참조하면, 저항 변화층(165)의 일부분을 식각하여 저항 변화 리세스(165R)를 형성할 수 있다.
일부 실시예들에서, 채널홀(160H) 상에 개구부를 가지는 마스크 패턴(미도시)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 사용하여, 저항 변화층(165)의 일부분을 건식 식각함으로써 저항 변화 리세스(165R)를 형성할 수 있다.
다른 실시예들에서, 저항 변화층(165)을 구성하는 물질과 이외의 물질들 간의 식각 선택비를 이용하여, 상기 저항 변화층(165)의 일부분을 습식 식각함으로써 저항 변화 리세스(165R)를 형성할 수 있다.
도 11c를 참조하면, 코어 희생층(167S, 도 11b 참조)을 모두 제거하여 코어 공간(167H)을 형성할 수 있다.
코어 희생층(167S, 도 11b 참조)이 습식 식각 공정에 의해 선택적으로 제거됨에 따라, 채널홀(160H)의 내부에 코어 공간(167H)이 마련될 수 있다. 상기 코어 공간(167H)을 통해 저항 변화층(165)의 내측벽과 최상면, 및 채널층(163)의 내측벽의 일부분이 노출될 수 있다.
여기서, 상기 코어 공간(167H)에서, 저항 변화층(165)의 내측벽 사이의 제1 거리(D1)는 채널층(163)의 내측벽 사이의 제2 거리(D2)보다 더 작을 수 있다.
도 11d를 참조하면, 코어 공간(167H, 도 11c 참조)을 채우는 코어 절연층(167)을 형성할 수 있다.
코어 절연층(167)은 저항 변화층(165)과 이웃하는 중심부에 빈 공간인 심(SM)을 포함할 수 있다. 다만, 상기 저항 변화층(165)의 상부가 일부 식각되어 코어 공간(167H, 도 11c 참조)의 입구가 상대적으로 넓어짐으로써, 상기 심(SM)은 상기 코어 절연층(167)의 최상면으로부터 상대적으로 더욱 이격되어 형성될 수 있다.
도 11e를 참조하면, 코어 절연층(167)의 일부분을 식각하여 코어 리세스(167R)를 형성할 수 있다.
일부 실시예들에서, 채널홀(160H) 상에 개구부를 가지는 마스크 패턴(미도시)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 사용하여, 코어 절연층(167)의 일부분을 건식 식각함으로써 코어 리세스(167R)를 형성할 수 있다.
다른 실시예들에서, 코어 절연층(167)을 구성하는 물질과 이외의 물질들 간의 식각 선택비를 이용하여, 상기 코어 절연층(167)의 일부분을 습식 식각함으로써 코어 리세스(167R)를 형성할 수 있다.
도 11f를 참조하면, 코어 리세스(167R)를 채우는 패드 패턴(169)을 형성할 수 있다.
패드 패턴(169)은 코어 절연층(167)의 내부에 형성된 심(SM)과 수직 방향으로 이격되도록, 코어 절연층(167)의 최상면 및 채널층(163)의 내측벽과 접촉하되 저항 변화층(165)과 이격하여 형성될 수 있다.
일부 실시예들에서, 상기 패드 패턴(169)의 하면은 편평한 형상을 가질 수도 있다. 다만, 이에 한정되는 것은 아니고, 다른 실시예들에서, 상기 패드 패턴(169)은 코어 리세스(167R)의 형상을 따라 아래로 볼록한 형상으로 형성될 수도 있다.
다시 도 4를 함께 참조하면, 몰드 스택(MS)의 일부분을 식각하여 워드 라인 컷 개구부(WLH)를 형성하고, 워드 라인 컷 개구부(WLH)를 통해 노출된 반도체 기판(101)에 불순물 이온을 주입하여 공통 소스 영역(CSR)을 형성한다. 다음으로, 워드 라인 컷 개구부(WLH)를 통해 복수의 몰드층(130M)을 제거하고 복수의 도전 라인(130)으로 치환한다. 다음으로, 워드 라인 컷 개구부(WLH) 내에 워드 라인 컷(170)을 형성하고, 상부 절연층(150)을 형성한다. 다음으로, 상부 절연층(150)의 일부 영역을 관통하며 패드 패턴(169)에 접촉하는 복수의 비트 라인 컨택(BLC)을 형성하고, 복수의 비트 라인 컨택(BLC)에 연결되는 복수의 비트 라인(BL)을 형성한다.
이와 같은 제조 공정을 통하여, 본 발명에 따른 집적회로 소자(100)를 제조할 수 있다. 궁극적으로, 본 발명의 기술적 사상에 따른 집적회로 소자(100)는, 게이트 스택(GS)의 높이가 커질수록 채널 구조물(160)의 종횡비도 커짐에 따라 발생하는 문제점을 효율적으로 억제할 수 있으므로, 제품의 신뢰성 및 생산성을 향상시키는 효과가 있다.
도 12는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 나타내는 흐름도이다.
도 12를 참조하면, 집적회로 소자의 제조 방법(S20)은 제1 내지 제7 단계(S210 내지 S270)의 공정 순서를 포함할 수 있다.
본 발명의 기술적 사상에 따른 집적회로 소자의 제조 방법(S20)은, 채널홀의 내부에 유전층, 채널층, 저항 변화층, 및 코어 희생층을 순차적으로 형성하는 제1 단계(S210), 채널층의 일부분을 식각하여 채널 리세스를 형성하는 제2 단계(S220), 저항 변화층의 일부분을 식각하여 저항 변화 리세스를 형성하는 제3 단계(S230), 코어 희생층을 제거하여 코어 공간을 형성하는 제4 단계(S240), 코어 공간을 채우는 코어 절연층을 형성하는 제5 단계(S250), 코어 절연층의 일부분을 식각하여 코어 리세스를 형성하는 제6 단계(S260), 및 코어 리세스를 채우는 패드 패턴을 형성하는 제7 단계(S270)를 포함할 수 있다.
상기 제1 내지 제7 단계(S210 내지 S270) 각각에 대한 기술적 특징은 후술하는 도 13a 내지 도 13g를 통하여 상세히 설명하도록 한다.
도 13a 내지 도 13g는 본 발명의 기술적 사상의 다른 실시예에 따른 집적회로 소자의 제조 방법을 공정 순서에 따라 나타내는 단면도들이다.
본 실시예에서는 도 3 내지 도 6을 참조하여 설명한 집적회로 소자(100)에 대한 예시적인 제조 방법을 설명한다. 설명의 편의를 위하여 도 4의 일부분에 대하여만 도시하나, 도 4의 다른 부분에 대한 내용은 통상의 기술자가 용이하게 유추할 수 있을 것이다.
도 13a를 참조하면, 반도체 기판(101) 상에 복수의 절연층(140) 및 복수의 몰드층(130M)을 교대로 하나씩 적층하여 몰드 스택(MS)을 형성한다.
몰드 스택(MS)의 형성 공정 및 채널홀(260H)의 내부에 유전층(261), 채널층(263), 저항 변화층(265), 및 코어 희생층(267S)을 순차적으로 형성하는 공정은 앞서 도 11a에서 설명한 바와 실질적으로 동일하므로, 여기서는 상세한 설명을 생략하도록 한다.
도 13b를 참조하면, 채널층(263)의 일부분을 식각하여 채널 리세스(263R)를 형성할 수 있다.
일부 실시예들에서, 채널홀(260H) 상에 개구부를 가지는 마스크 패턴(미도시)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 사용하여, 채널층(263)의 일부분을 건식 식각함으로써 채널 리세스(263R)를 형성할 수 있다.
다른 실시예들에서, 채널층(263)을 구성하는 물질과 이외의 물질들 간의 식각 선택비를 이용하여, 상기 채널층(263)의 일부분을 습식 식각함으로써 채널 리세스(263R)를 형성할 수 있다.
도 13c를 참조하면, 저항 변화층(265)의 일부분을 식각하여 저항 변화 리세스(265R)를 형성할 수 있다.
일부 실시예들에서, 채널홀(260H) 상에 개구부를 가지는 마스크 패턴(미도시)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 사용하여, 저항 변화층(265)의 일부분을 건식 식각함으로써 저항 변화 리세스(265R)를 형성할 수 있다.
다른 실시예들에서, 저항 변화층(265)을 구성하는 물질과 이외의 물질들 간의 식각 선택비를 이용하여, 상기 저항 변화층(265)의 일부분을 습식 식각함으로써 저항 변화 리세스(265R)를 형성할 수 있다.
상기 저항 변화 리세스(265R)의 수직 깊이는 상기 채널 리세스(263R)의 수직 깊이보다 더 크게 형성할 수 있다.
도 13d를 참조하면, 코어 희생층(267S, 도 13c 참조)을 모두 제거하여 코어 공간(267H)을 형성할 수 있다.
코어 희생층(267S, 도 13c 참조)이 습식 식각 공정에 의해 선택적으로 제거됨에 따라, 채널홀(260H)의 내부에 코어 공간(267H)이 마련될 수 있다. 상기 코어 공간(267H)을 통해 저항 변화층(265)의 내측벽과 최상면, 및 채널층(263)의 내측벽의 일부분이 노출될 수 있다.
여기서, 상기 코어 공간(267H)에서, 저항 변화층(265)의 내측벽 사이의 제1 거리(D1)는 채널층(263)의 내측벽 사이의 제2 거리(D2)보다 더 작을 수 있고, 채널층(263)의 내측벽 사이의 제2 거리(D2)는 유전층(261)의 내측벽 사이의 제3 거리(D3)보다 더 작을 수 있다.
도 13e를 참조하면, 코어 공간(267H, 도 13d 참조)을 채우는 코어 절연층(267)을 형성할 수 있다.
코어 절연층(267)은 저항 변화층(265)과 이웃하는 중심부에 빈 공간인 심(SM)을 포함할 수 있다. 다만, 상기 저항 변화층(265)의 상부가 일부 식각되어 코어 공간(267H, 도 13d 참조)의 입구가 상대적으로 넓어짐으로써, 상기 심(SM)은 상기 코어 절연층(267)의 최상면으로부터 상대적으로 더욱 이격되어 형성될 수 있다.
도 13f를 참조하면, 코어 절연층(267)의 일부분을 식각하여 코어 리세스(267R)를 형성할 수 있다.
일부 실시예들에서, 채널홀(260H) 상에 개구부를 가지는 마스크 패턴(미도시)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 사용하여, 코어 절연층(267)의 일부분을 건식 식각함으로써 코어 리세스(267R)를 형성할 수 있다.
다른 실시예들에서, 코어 절연층(267)을 구성하는 물질과 이외의 물질들 간의 식각 선택비를 이용하여, 상기 코어 절연층(267)의 일부분을 습식 식각함으로써 코어 리세스(267R)를 형성할 수 있다.
도 13g를 참조하면, 코어 리세스(267R)를 채우는 패드 패턴(269)을 형성할 수 있다.
패드 패턴(269)은 코어 절연층(267)의 내부에 형성된 심(SM)과 수직 방향으로 이격되도록, 코어 절연층(267)의 최상면, 채널층(263)의 내측벽, 및 유전층(261)의 내측벽과 접촉하되 저항 변화층(265)과 이격하여 형성될 수 있다.
일부 실시예들에서, 상기 패드 패턴(269)의 하면은 편평한 형상을 가질 수도 있다. 다만, 이에 한정되는 것은 아니고, 다른 실시예들에서, 상기 패드 패턴(269)은 코어 리세스(267R)의 형상을 따라 아래로 볼록한 형상으로 형성될 수도 있다.
다시 도 4를 함께 참조하여, 본 발명에 따른 집적회로 소자(200)를 제조할 수 있다.
이와 같은 제조 공정을 통하여, 본 발명에 따른 집적회로 소자(200)를 제조할 수 있다. 궁극적으로, 본 발명의 기술적 사상에 따른 집적회로 소자(200)는, 게이트 스택(GS)의 높이가 커질수록 채널 구조물(260)의 종횡비도 커짐에 따라 발생하는 문제점을 효율적으로 억제할 수 있으므로, 제품의 신뢰성 및 생산성을 향상시키는 효과가 있다.
도 14는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 포함하는 전자 시스템을 나타내는 도면이다.
도 14를 참조하면, 본 발명에 따른 전자 시스템(1000)은 집적회로 소자(1100) 및 집적회로 소자(1100)와 전기적으로 연결되는 컨트롤러(1200)를 포함할 수 있다.
전자 시스템(1000)은 하나 또는 복수의 집적회로 소자(1100)를 포함하는 스토리지 장치 또는 스토리지 장치를 포함하는 전자 장치일 수 있다. 예를 들어, 전자 시스템(1000)은 적어도 하나의 집적회로 소자(1100)를 포함하는 SSD 장치(solid state drive device), USB(Universal Serial Bus), 컴퓨팅 시스템, 의료 장치, 또는 통신 장치일 수 있다.
집적회로 소자(1100)는 비휘발성 수직형 메모리 소자일 수 있다. 예를 들어, 집적회로 소자(1100)는 앞서 도 3 내지 도 9를 참조하여 설명한 집적회로 소자(100, 200, 300, 400) 중 적어도 하나를 포함하는 낸드 플래시 메모리 소자일 수 있다. 집적회로 소자(1100)는 제1 구조물(1100F) 및 제1 구조물(1100F) 상의 제2 구조물(1100S)을 포함할 수 있다. 일부 실시예들에서, 제1 구조물(1100F)은 제2 구조물(1100S)의 옆에 배치될 수도 있다.
제1 구조물(1100F)은 디코더 회로(1110), 페이지 버퍼(1120), 및 로직 회로(1130)를 포함하는 주변 회로 구조물일 수 있다. 제2 구조물(1100S)은 비트 라인(BL), 공통 소스 라인(CSL), 복수의 워드 라인(WL), 제1 및 제2 게이트 상부 라인(UL1, UL2), 제1 및 제2 게이트 하부 라인(LL1, LL2), 및 비트 라인(BL)과 공통 소스 라인(CSL) 사이에 있는 복수의 메모리 셀 스트링(CSTR)을 포함하는 메모리 셀 구조물일 수 있다.
제2 구조물(1100S)에서 복수의 메모리 셀 스트링(CSTR)은 각각 공통 소스 라인(CSL)에 인접하는 하부 트랜지스터(LT1, LT2), 비트 라인(BL)에 인접하는 상부 트랜지스터(UT1, UT2), 및 하부 트랜지스터(LT1, LT2)와 상부 트랜지스터(UT1, UT2)의 사이에 배치되는 복수의 메모리 셀 트랜지스터(MCT)를 포함할 수 있다. 하부 트랜지스터(LT1, LT2)의 개수와 상부 트랜지스터(UT1, UT2)의 개수는 실시예들에 따라 다양하게 변형될 수 있다.
일부 실시예들에서, 상부 트랜지스터(UT1, UT2)는 스트링 선택 트랜지스터를 포함할 수 있고, 하부 트랜지스터(LT1, LT2)는 접지 선택 트랜지스터를 포함할 수 있다. 복수의 게이트 하부 라인(LL1, LL2)은 각각 하부 트랜지스터(LT1, LT2)의 게이트 전극일 수 있다. 워드 라인(WL)은 메모리 셀 트랜지스터(MCT)의 게이트 전극일 수 있고, 게이트 상부 라인(UL1, UL2)은 상부 트랜지스터(UT1, UT2)의 게이트 전극일 수 있다.
공통 소스 라인(CSL), 복수의 게이트 하부 라인(LL1, LL2), 복수의 워드 라인(WL), 및 복수의 게이트 상부 라인(UL1, UL2)은 제1 구조물(1100F) 내에서 제2 구조물(1100S)까지 연장되는 복수의 제1 연결 배선(1115)을 통해 디코더 회로(1110)와 전기적으로 연결될 수 있다. 복수의 비트 라인(BL)은 제1 구조물(1100F) 내에서 제2 구조물(1100S)까지 연장되는 복수의 제2 연결 배선(1125)을 통해 페이지 버퍼(1120)와 전기적으로 연결될 수 있다.
제1 구조물(1100F)에서 디코더 회로(1110) 및 페이지 버퍼(1120)는 복수의 메모리 셀 트랜지스터(MCT) 중 적어도 하나에 대한 제어 동작을 실행할 수 있다. 디코더 회로(1110) 및 페이지 버퍼(1120)는 로직 회로(1130)에 의해 제어될 수 있다.
집적회로 소자(1100)는 로직 회로(1130)와 전기적으로 연결되는 입출력 패드(1101)를 통해 컨트롤러(1200)와 통신할 수 있다. 입출력 패드(1101)는 제1 구조물(1100F) 내에서 제2 구조물(1100S)까지 연장되는 입출력 연결 배선(1135)을 통해 로직 회로(1130)와 전기적으로 연결될 수 있다.
컨트롤러(1200)는 프로세서(1210), 낸드 컨트롤러(1220), 및 호스트 인터페이스(1230)를 포함할 수 있다. 일부 실시예들에서, 전자 시스템(1000)은 복수의 집적회로 소자(1100)를 포함할 수 있으며, 이 경우, 컨트롤러(1200)는 복수의 집적회로 소자(1100)를 제어할 수 있다.
프로세서(1210)는 컨트롤러(1200)를 포함한 전자 시스템(1000) 전반의 동작을 제어할 수 있다. 프로세서(1210)는 소정의 펌웨어에 따라 동작할 수 있으며, 낸드 컨트롤러(1220)를 제어하여 집적회로 소자(1100)에 억세스할 수 있다. 낸드 컨트롤러(1220)는 집적회로 소자(1100)와의 통신을 처리하는 낸드 인터페이스(1221)를 포함할 수 있다. 낸드 인터페이스(1221)를 통해, 집적회로 소자(1100)를 제어하기 위한 제어 명령, 집적회로 소자(1100)의 복수의 메모리 셀 트랜지스터(MCT)에 기록하고자 하는 데이터, 집적회로 소자(1100)의 복수의 메모리 셀 트랜지스터(MCT)로부터 읽어오고자 하는 데이터 등이 전송될 수 있다. 호스트 인터페이스(1230)는 전자 시스템(1000)과 외부 호스트 사이의 통신 기능을 제공할 수 있다. 호스트 인터페이스(1230)를 통해 외부 호스트로부터 제어 명령을 수신하면, 프로세서(1210)는 제어 명령에 응답하여 집적회로 소자(1100)를 제어할 수 있다.
도 15는 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 포함하는 전자 시스템을 나타내는 사시도이다.
도 15를 참조하면, 본 발명의 실시예에 따른 전자 시스템(2000)은 메인 기판(2001), 메인 기판(2001)에 실장되는 컨트롤러(2002), 하나 이상의 반도체 패키지(2003), 및 디램(2004)을 포함할 수 있다.
메인 기판(2001)은 외부 호스트와 결합되는 복수의 핀을 포함하는 커넥터(2006)를 포함할 수 있다. 커넥터(2006)에서 상기 복수의 핀의 개수와 배치는 전자 시스템(2000)과 상기 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 일부 실시예들에서, 전자 시스템(2000)은 USB, PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 일부 실시예들에서, 전자 시스템(2000)은 커넥터(2006)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 전자 시스템(2000)은 상기 외부 호스트로부터 공급받는 전원을 컨트롤러(2002) 및 반도체 패키지(2003)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다. 반도체 패키지(2003) 및 디램(2004)은 메인 기판(2001)에 형성되는 복수의 배선 패턴(2005)에 의해 컨트롤러(2002)와 서로 연결될 수 있다.
컨트롤러(2002)는 반도체 패키지(2003)에 데이터를 기록하거나, 반도체 패키지(2003)로부터 데이터를 읽어올 수 있으며, 전자 시스템(2000)의 동작 속도를 개선할 수 있다.
디램(2004)은 데이터 저장 공간인 반도체 패키지(2003)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 전자 시스템(2000)에 포함되는 디램(2004)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(2003)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 전자 시스템(2000)에 디램(2004)이 포함되는 경우, 컨트롤러(2002)는 반도체 패키지(2003)를 제어하기 위한 낸드 컨트롤러 외에 디램(2004)을 제어하기 위한 디램 컨트롤러를 더 포함할 수 있다.
반도체 패키지(2003)는 서로 이격된 제1 및 제2 반도체 패키지(2003a, 2003b)를 포함할 수 있다. 제1 및 제2 반도체 패키지(2003a, 2003b) 각각은 복수의 반도체 칩(2200)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지(2003a, 2003b) 각각은 패키지 기판(2100), 패키지 기판(2100) 상의 복수의 반도체 칩(2200), 복수의 반도체 칩(2200) 각각의 하부면에 배치되는 접착층(2300), 복수의 반도체 칩(2200)과 패키지 기판(2100)을 전기적으로 연결하는 연결 구조물(2400), 및 패키지 기판(2100) 상에서 복수의 반도체 칩(2200)과 연결 구조물(2400)을 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 복수의 패키지 상부 패드(2130)를 포함하는 인쇄회로 기판일 수 있다. 복수의 반도체 칩(2200)은 각각 입출력 패드(2201)를 포함할 수 있다. 입출력 패드(2201)는 도 14의 입출력 패드(1101)에 해당할 수 있다. 복수의 반도체 칩(2200) 각각은 복수의 게이트 스택(3210) 및 복수의 채널 구조물(3220)을 포함할 수 있다. 복수의 반도체 칩(2200)은 앞서 도 3 내지 도 9를 참조하여 설명한 집적회로 소자(100, 200, 300, 400) 중 적어도 하나를 포함할 수 있다.
일부 실시예들에서, 연결 구조물(2400)은 입출력 패드(2201)와 패키지 상부 패드(2130)를 전기적으로 연결하는 본딩 와이어일 수 있다. 따라서, 제1 및 제2 반도체 패키지(2003a, 2003b)에서, 복수의 반도체 칩(2200)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(2100)의 패키지 상부 패드(2130)와 전기적으로 연결될 수 있다. 일부 실시예들에서, 제1 및 제2 반도체 패키지(2003a, 2003b)에서, 복수의 반도체 칩(2200)은 본딩 와이어 방식의 연결 구조물(2400) 대신에, 관통 전극(Through Silicon Via, TSV)을 포함하는 연결 구조물에 의하여 서로 전기적으로 연결될 수도 있다.
일부 실시예들에서, 컨트롤러(2002)와 복수의 반도체 칩(2200)은 하나의 패키지에 포함될 수도 있다. 일부 실시예들에서, 메인 기판(2001)과 다른 별도의 인터포저 기판에 컨트롤러(2002)와 복수의 반도체 칩(2200)이 실장되고, 상기 인터포저 기판에 형성되는 배선에 의해 컨트롤러(2002)와 복수의 반도체 칩(2200)이 서로 연결될 수도 있다.
도 16 및 도 17은 본 발명의 기술적 사상의 실시예에 따른 집적회로 소자를 포함하는 반도체 패키지를 나타내는 단면도들이다.
구체적으로, 도 16 및 도 17에는 도 15의 A-A' 선을 따라 절단한 단면도의 구성이 상세하게 도시되어 있다.
도 16을 참조하면, 반도체 패키지(3003)에서, 패키지 기판(2100)은 인쇄회로 기판일 수 있다.
패키지 기판(2100)은 바디부(2120), 바디부(2120)의 상면에 배치되는 복수의 패키지 상부 패드(2130, 도 15 참조), 바디부(2120)의 하면에 배치되거나 하면을 통해 노출되는 복수의 하부 패드(2125), 및 바디부(2120) 내부에서 복수의 상부 패드(2130)와 복수의 하부 패드(2125)를 전기적으로 연결하는 복수의 내부 배선(2135)을 포함할 수 있다. 복수의 상부 패드(2130)는 복수의 연결 구조물(2400, 도 15 참조)과 전기적으로 연결될 수 있다. 복수의 하부 패드(2125)는 복수의 도전성 연결부(2800)를 통해 도 15에 예시한 전자 시스템(2000)의 메인 기판(2001) 상의 복수의 배선 패턴(2005)에 연결될 수 있다.
복수의 반도체 칩(2200) 각각은 반도체 기판(3010), 반도체 기판(3010) 상에 차례로 적층되는 제1 구조물(3100) 및 제2 구조물(3200)을 포함할 수 있다. 제1 구조물(3100)은 복수의 주변 배선(3110)을 포함하는 주변 회로 영역을 포함할 수 있다. 제1 구조물(3100)은 도 8을 참조하여 설명한 바와 같이, 주변 회로 트랜지스터(60TR)를 포함할 수 있다. 도면에는 제1 구조물(3100)이 도 8에 예시한 집적회로 소자(200)의 주변 회로 영역과 같은 구조를 가지는 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
제2 구조물(3200)은 공통 소스 라인(3205), 공통 소스 라인(3205) 상의 게이트 스택(3210), 게이트 스택(3210)을 관통하는 채널 구조물(3220), 및 채널 구조물(3220)과 전기적으로 연결되는 비트 라인(3240)을 포함할 수 있다. 게이트 스택(3210)은 도 8에 예시한 복수의 도전 라인(130)을 포함할 수 있다. 또한, 복수의 반도체 칩(2200) 각각은 도전 라인(130)과 전기적으로 연결되는 복수의 컨택 플러그(CNT)를 포함할 수 있다.
복수의 반도체 칩(2200) 각각은 제1 구조물(3100)의 복수의 주변 배선(3110)과 전기적으로 연결되며, 제2 구조물(3200) 내로 연장되는 관통 배선(3245)을 포함할 수 있다. 관통 배선(3245)은 게이트 스택(3210)의 외측에 배치될 수 있다. 다른 실시예들에서, 반도체 패키지(3003)는 게이트 스택(3210)을 관통하는 관통 배선을 더 포함할 수 있다. 복수의 반도체 칩(2200) 각각은 제1 구조물(3100)의 복수의 주변 배선(3110)과 전기적으로 연결되는 입출력 패드(2201, 도 15 참조)를 더 포함할 수 있다.
도 17을 참조하면, 반도체 패키지(4003)는 도 16을 참조하여 설명한 반도체 패키지(3003)와 유사한 구성을 가진다. 단, 반도체 패키지(4003)는 복수의 반도체 칩(2200a)을 포함한다.
복수의 반도체 칩(2200a) 각각은 반도체 기판(4010), 반도체 기판(4010) 상의 제1 구조물(4100), 및 제1 구조물(4100) 상에서 웨이퍼 본딩 방식으로 제1 구조물(4100)과 접합된 제2 구조물(4200)을 포함할 수 있다.
제1 구조물(4100)은 주변 배선(4110) 및 복수의 제1 접합 구조물(4150)을 포함하는 주변 회로 영역을 포함할 수 있다. 제1 구조물(4100)은 도 8을 참조하여 설명한 바와 같이, 주변 회로 트랜지스터(60TR)를 포함할 수 있다. 도면에는 제1 구조물(4100)이 도 8에 예시한 집적회로 소자(200)의 주변 회로 영역과 같은 구조를 가지는 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
제2 구조물(4200)은 공통 소스 라인(4205), 공통 소스 라인(4205)과 제1 구조물(4100) 사이의 게이트 스택(4210), 및 게이트 스택(4210)을 관통하는 채널 구조물(4220)을 포함할 수 있다. 게이트 스택(4210)은 도 8에 예시한 복수의 도전 라인(130)을 포함할 수 있다. 또한, 복수의 반도체 칩(2200a) 각각은 도전 라인(130)과 전기적으로 연결되는 복수의 컨택 플러그(CNT)를 포함할 수 있다.
또한, 복수의 반도체 칩(2200a) 각각은 게이트 스택(4210)의 복수의 도전 라인(130)과 각각 전기적으로 연결되는 복수의 제2 접합 구조물(4250)을 포함할 수 있다. 예를 들어, 복수의 제2 접합 구조물(4250) 중 일부는 채널 구조물(4220)과 전기적으로 연결되는 비트 라인(4240)에 연결되도록 구성될 수 있다. 복수의 제2 접합 구조물(4250) 중 다른 일부는 복수의 컨택 플러그(CNT)를 통해 도전 라인(130)과 전기적으로 연결되도록 구성될 수 있다.
제1 구조물(4100)의 복수의 제1 접합 구조물(4150) 및 제2 구조물(4200)의 복수의 제2 접합 구조물(4250)은 서로 접촉하면서 접합될 수 있다. 복수의 제1 접합 구조물(4150) 및 복수의 제2 접합 구조물(4250)의 접합되는 부분들은 금속, 예를 들어, 구리(Cu)로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이상, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형상으로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 200, 300, 400: 집적회로 소자
101: 반도체 기판 110: 베이스 구조물
120: 커버 절연층 130: 도전 라인
140: 복수의 절연층 150: 상부 절연층
160: 채널 구조물 161: 유전층
163: 채널층 165: 저항 변화층
167: 코어 절연층 169: 패드 패턴
170: 워드 라인 컷

Claims (10)

  1. 반도체 기판 상에 수평 방향으로 연장되고, 수직 방향을 따라 상호 중첩되는 복수의 도전 라인;
    상기 복수의 도전 라인 각각의 사이에 개재되고, 상기 수평 방향으로 연장되는 복수의 절연층; 및
    상기 복수의 도전 라인 및 상기 복수의 절연층을 관통하며 연장되는 채널 구조물;을 포함하고,
    상기 채널 구조물은,
    코어 절연층;
    상기 코어 절연층의 측벽 및 바닥면 상의 저항 변화층;
    상기 저항 변화층의 외측벽 상의 채널층; 및
    상기 코어 절연층의 상면을 덮도록 배치되는 패드 패턴;을 포함하고,
    상기 저항 변화층의 최상면은, 상기 코어 절연층과 접촉하며 상기 패드 패턴의 최하면과 서로 이격되는,
    집적회로 소자.
  2. 제1항에 있어서,
    상기 코어 절연층의 측벽이 상기 저항 변화층과 접촉하는 제1 부분에서 상기 코어 절연층의 제1 수평 폭은, 상기 코어 절연층의 측벽이 상기 패드 패턴과 접촉하는 제2 부분에서 상기 코어 절연층의 제2 수평 폭보다 더 작은 것을 특징으로 하는 집적회로 소자.
  3. 제2항에 있어서,
    상기 코어 절연층의 상기 제1 부분의 내부에는 심(seam)이 배치되고,
    상기 코어 절연층의 상기 제2 부분의 최상면은 상기 패드 패턴의 최하면과 접촉하고,
    상기 패드 패턴의 최하면과 상기 심은 수직 방향으로 서로 이격되는 것을 특징으로 하는 집적회로 소자.
  4. 제3항에 있어서,
    상기 저항 변화층의 최상면은 경사진 형상이며 상기 코어 절연층의 상기 제2 부분의 최상면은 라운드진 형상이고, 상기 패드 패턴은 상기 제2 부분의 라운드진 형상을 따라 배치되는 것을 특징으로 하는 집적회로 소자.
  5. 제1항에 있어서,
    상기 채널층의 최상면의 수직 레벨과 상기 패드 패턴의 최상면의 수직 레벨은 실질적으로 동일한 것을 특징으로 하는 집적회로 소자.
  6. 제1항에 있어서,
    상기 패드 패턴은, 상기 채널층의 최상면 및 상기 코어 절연층의 최상면 상에 단차를 가지고 배치되는 것을 특징으로 하는 집적회로 소자.
  7. 제6항에 있어서,
    상기 코어 절연층의 측벽이 상기 저항 변화층과 접촉하는 제1 부분에서 상기 코어 절연층의 제1 수평 폭은, 상기 코어 절연층의 측벽이 상기 패드 패턴과 접촉하는 제2 부분에서 상기 코어 절연층의 제2 수평 폭보다 더 작고,
    상기 코어 절연층의 상기 제2 수평 폭은, 상기 패드 패턴의 최대 수평 폭인 제3 수평 폭보다 더 작은 것을 특징으로 하는 집적회로 소자.
  8. 제6항에 있어서,
    상기 패드 패턴은, 상기 채널층 상에 배치되는 측벽부 및 상기 코어 절연층 상에 배치되는 중심부를 포함하고,
    상기 측벽부의 수직 방향에 따른 제1 두께는 상기 중심부의 상기 수직 방향에 따른 제2 두께보다 더 작은 것을 특징으로 하는 집적회로 소자.
  9. 제8항에 있어서,
    상기 패드 패턴의 상기 중심부의 측벽은 상기 채널층의 내측벽과 접촉하고,
    상기 패드 패턴의 상기 측벽부의 측벽은 상기 채널층의 외측벽과 공면을 이루는 것을 특징으로 하는 집적회로 소자.
  10. 제1항에 있어서,
    상기 저항 변화층은 가변 저항 물질(variable resistive material)을 포함하는 것을 특징으로 하는 집적회로 소자.
KR1020220121134A 2022-09-23 2022-09-23 집적회로 소자 및 이를 포함하는 전자 시스템 KR20240041725A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220121134A KR20240041725A (ko) 2022-09-23 2022-09-23 집적회로 소자 및 이를 포함하는 전자 시스템
US18/467,753 US20240107779A1 (en) 2022-09-23 2023-09-15 Integrated circuit device and electronic system including the same
CN202311227611.5A CN117769251A (zh) 2022-09-23 2023-09-21 集成电路器件及包括其的电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220121134A KR20240041725A (ko) 2022-09-23 2022-09-23 집적회로 소자 및 이를 포함하는 전자 시스템

Publications (1)

Publication Number Publication Date
KR20240041725A true KR20240041725A (ko) 2024-04-01

Family

ID=90322615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220121134A KR20240041725A (ko) 2022-09-23 2022-09-23 집적회로 소자 및 이를 포함하는 전자 시스템

Country Status (3)

Country Link
US (1) US20240107779A1 (ko)
KR (1) KR20240041725A (ko)
CN (1) CN117769251A (ko)

Also Published As

Publication number Publication date
US20240107779A1 (en) 2024-03-28
CN117769251A (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
US11791262B2 (en) Semiconductor device and data storage system including the same
US20220231038A1 (en) Semiconductor devices and data storage systems including the same
US20230387056A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
US20230054445A1 (en) Semiconductor device and data storage system including the same
US20220384467A1 (en) Integrated circuit device
US20230080436A1 (en) Semiconductor device and electronic system including same
US20230005942A1 (en) Three-dimensional (3d) semiconductor memory device and electronic system including the same
US11756900B2 (en) Semiconductor devices and data storage systems including the same
US20220093639A1 (en) Integrated circuit devices and electronic systems including the same
US20220189988A1 (en) Semiconductor devices and data storage systems including the same
CN114725115A (zh) 半导体器件和包括该半导体器件的数据存储系统
KR20240041725A (ko) 집적회로 소자 및 이를 포함하는 전자 시스템
KR20240041728A (ko) 집적회로 소자 및 이를 포함하는 전자 시스템
US20220344367A1 (en) Methods of manufacturing a semiconductor device
US12027473B2 (en) Semiconductor devices and data storage systems including the same
US20230389322A1 (en) Semiconductor device and electronic system including the same
US20230087072A1 (en) Method of fabricating integrated circuit device and method of fabricating electronic system having the same
US20240074195A1 (en) Semiconductor device and electronic system including the same
US20230062069A1 (en) Semiconductor device and electronic system
US20240040792A1 (en) Semiconductor devices and electronic systems including the same
US20230238330A1 (en) Vertical semiconductor devices
US20220367359A1 (en) Semiconductor devices and data storage systems including the same
US20230165174A1 (en) Semiconductor devices
US20240074193A1 (en) Semiconductor device
US20240038659A1 (en) Semiconductor device and data storage system including the same