KR20240041648A - Flexible printed circuit board, cof module and electronic device comprising the same - Google Patents
Flexible printed circuit board, cof module and electronic device comprising the same Download PDFInfo
- Publication number
- KR20240041648A KR20240041648A KR1020220120947A KR20220120947A KR20240041648A KR 20240041648 A KR20240041648 A KR 20240041648A KR 1020220120947 A KR1020220120947 A KR 1020220120947A KR 20220120947 A KR20220120947 A KR 20220120947A KR 20240041648 A KR20240041648 A KR 20240041648A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- width
- wiring
- pad
- disposed
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 description 106
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 239000011241 protective layer Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
실시예에 따른 연성 인쇄회로기판은 칩 실장 영역을 포함하는 기재; 및 상기 기재 상에 배치되는 회로 패턴을 포함하고, 상기 회로 패턴은 제 1 회로 패턴 및 제 2 회로 패턴 및 제 3 회로 패턴을 포함하고, 상기 제 1 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 1 패드부, 상기 칩 실장 영역의 외부에 배치되는 제 2 패드부 및 상기 제 1 패드부 및 상기 제 2 패드부와 연결되는 제 1 배선부를 포함하고, 상기 제 2 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 3 패드부, 상기 칩 실장 영역의 외부에 배치되는 제 4 패드부 및 상기 제 3 패드부 및 상기 제 4 패드부와 연결되는 제 2 배선부를 포함하고, 상기 제 3 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 3 배선부 및 제 5 패드부를 포함하고,, 상기 제 3 배선부의 폭은 상기 제 5 패드부의 폭보다 크다.A flexible printed circuit board according to an embodiment includes a substrate including a chip mounting area; and a circuit pattern disposed on the substrate, wherein the circuit pattern includes a first circuit pattern, a second circuit pattern, and a third circuit pattern, and the first circuit pattern is disposed inside the chip mounting area. It includes a first pad part, a second pad part disposed outside the chip mounting area, and a first wiring part connected to the first pad part and the second pad part, and the second circuit pattern is located in the chip mounting area. A third pad portion disposed inside, a fourth pad portion disposed outside the chip mounting area, and a second wiring portion connected to the third pad portion and the fourth pad portion, and the third circuit pattern. includes a third wiring portion and a fifth pad portion disposed inside the chip mounting area, and the width of the third wiring portion is greater than the width of the fifth pad portion.
Description
실시예는 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자디바이스에 관한 것이다. 자세하게, 상기 연성 인쇄회로기판은 COF용 연성 인쇄회로기판일 수 있다.The embodiment relates to a flexible printed circuit board, a COF module, and an electronic device including the same. In detail, the flexible printed circuit board may be a flexible printed circuit board for COF.
최근 다양한 전자 제품이 얇고, 소형화, 경량화되고 있다. 이에 따라, 전자 제품의 좁은 영역에 고밀도로 반도체 칩을 실장하기 위한 다양한 연구가 진행되고 있다.Recently, various electronic products are becoming thinner, smaller, and lighter. Accordingly, various researches are being conducted to mount semiconductor chips at high density in narrow areas of electronic products.
그 중에서도, COF(Chip On Film) 방식은 플렉서블 기판을 사용하기 때문에, 플렉서블 디스플레이에 적용될 수 있다. 즉, COF 방식은 다양한 웨어러블 전자기기에 적용될 수 있다는 점에서 각광받고 있다. 또한, COF 방식은 미세한 피치를 구현할 수 있기 때문에, 화소수의 증가에 따른 고해상도의 디스플레이를 구현하는데 사용될 수 있다.Among them, the COF (Chip On Film) method uses a flexible substrate, so it can be applied to flexible displays. In other words, the COF method is attracting attention because it can be applied to various wearable electronic devices. Additionally, because the COF method can implement a fine pitch, it can be used to implement a high-resolution display as the number of pixels increases.
COF(Chip On Film)는 반도체 칩을 얇은 필름 형태의 연성 인쇄회로기판에 장착하는 방식이다. 예를 들어, 반도체 칩은 직접회로(Integrated Circuit, IC) 칩 또는 대규모 직접회로(Large Scale Integrated circuit, LSI) 칩일 수 있다.COF (Chip On Film) is a method of mounting a semiconductor chip on a thin film-shaped flexible printed circuit board. For example, a semiconductor chip may be an integrated circuit (IC) chip or a large scale integrated circuit (LSI) chip.
상기 칩은 회로 패턴을 통해 외부의 PCB 및 디스플레이 패널과 연결될 수 있다. 예를 들어, 상기 회로 패턴의 일단 및 타단에는 각각 패드부가 배치되고, 어느 하나의 패드부는 상기 칩의 단자와 전기적으로 연결되고, 다른 하나의 패드부는 상기 PCB 및 디스플레이 패널의 단자와 연결될 수 있다. 이에 따라, 상기 COF를 통해 칩, PCB 및 디스플레이 패널이 전기적으로 연결되고, 상기 회로 패턴을 통해 상기 디스플레이 패널로 신호가 전달될 수 있다.The chip can be connected to an external PCB and display panel through a circuit pattern. For example, pad portions may be disposed on one end and the other end of the circuit pattern, one pad portion may be electrically connected to a terminal of the chip, and the other pad portion may be connected to a terminal of the PCB and the display panel. Accordingly, the chip, PCB, and display panel are electrically connected through the COF, and signals can be transmitted to the display panel through the circuit pattern.
한편, 상기 연성 인쇄회로기판에 실장되는 칩은 각각의 역할을 수행하는 다층 구조로 배치될 수 있다.Meanwhile, chips mounted on the flexible printed circuit board may be arranged in a multi-layer structure that performs each role.
최근에는 이러한 다층 구조의 칩들 중 하나의 칩 및 이와 연결되는 회로 패턴을 연성 인쇄회로기판에 직접 배치하는 FLR(Film Level Route) 기술이 적용되고 있다. 즉, 연성 인쇄회로기판의 칩 실장 영역에 라우팅 패턴을 배치함으로써, 칩의 층 구조의 크기를 감소하고, 이에 의해 칩의 제조 비용을 감소할 수 있다.Recently, FLR (Film Level Route) technology, which places one of these multi-layered chips and a circuit pattern connected to it directly on a flexible printed circuit board, has been applied. That is, by arranging the routing pattern in the chip mounting area of the flexible printed circuit board, the size of the layer structure of the chip can be reduced, thereby reducing the manufacturing cost of the chip.
한편, 상기 라우팅 패턴과 칩을 본딩하는 공정은 고온 및 고압에서 진행된다. 이에 따라, 상기 공정 중 응력이 발생하고, 이러한 응력이 라우팅 패턴으로 전달될 수 있다. 이에 따라, 라우팅 패턴의 일 영역에 크랙이 발생하여 COF 모듈의 신뢰성이 감소되는 문제점이 있다.Meanwhile, the process of bonding the routing pattern and the chip is performed at high temperature and pressure. Accordingly, stress is generated during the process, and this stress may be transmitted to the routing pattern. Accordingly, there is a problem in that cracks occur in one area of the routing pattern and the reliability of the COF module is reduced.
따라서, 상기와 같은 문제점을 해결할 수 있는 새로운 구조의 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스가 요구된다,Therefore, there is a need for flexible printed circuit boards, COF modules, and electronic devices containing the same with new structures that can solve the above problems.
상기 연성 인쇄회로기판과 관련된 특허로서, 한국등록특허 KR10-0618898(2006.09.01)이 개시되어 있다.As a patent related to the flexible printed circuit board, Korean registered patent KR10-0618898 (2006.09.01) is disclosed.
실시예는 라우팅 패턴의 크랙을 방지하여 신뢰성을 확보할 수 있고, 향상된 전기적 특성을 가지는 연성 인쇄회로기판 및 이를 포함하는 COF 모듈을 제공하고자 한다.The embodiment seeks to provide a flexible printed circuit board that can secure reliability by preventing cracks in the routing pattern and has improved electrical characteristics, and a COF module including the same.
실시예에 따른 연성 인쇄회로기판은 칩 실장 영역을 포함하는 기재; 및 상기 기재 상에 배치되는 회로 패턴을 포함하고, 상기 회로 패턴은 제 1 회로 패턴 및 제 2 회로 패턴 및 제 3 회로 패턴을 포함하고, 상기 제 1 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 1 패드부, 상기 칩 실장 영역의 외부에 배치되는 제 2 패드부 및 상기 제 1 패드부 및 상기 제 2 패드부와 연결되는 제 1 배선부를 포함하고, 상기 제 2 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 3 패드부, 상기 칩 실장 영역의 외부에 배치되는 제 4 패드부 및 상기 제 3 패드부 및 상기 제 4 패드부와 연결되는 제 2 배선부를 포함하고, 상기 제 3 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 3 배선부 및 제 5 패드부를 포함하고,, 상기 제 3 배선부의 폭은 상기 제 5 패드부의 폭보다 크다.A flexible printed circuit board according to an embodiment includes a substrate including a chip mounting area; and a circuit pattern disposed on the substrate, wherein the circuit pattern includes a first circuit pattern, a second circuit pattern, and a third circuit pattern, and the first circuit pattern is disposed inside the chip mounting area. It includes a first pad part, a second pad part disposed outside the chip mounting area, and a first wiring part connected to the first pad part and the second pad part, and the second circuit pattern is located in the chip mounting area. A third pad portion disposed inside, a fourth pad portion disposed outside the chip mounting area, and a second wiring portion connected to the third pad portion and the fourth pad portion, and the third circuit pattern. includes a third wiring portion and a fifth pad portion disposed inside the chip mounting area, and the width of the third wiring portion is greater than the width of the fifth pad portion.
실시예에 따른 연성 인쇄회로기판은 칩 실장 영역에 배치되는 제 3 회로 패턴(라우팅 패턴)의 폭을 다양한 크기로 형성할 수 있다. 따라서, 칩과 제 3 회로 패턴을 본딩할 때 발생하는 응력에 의해 제 3 회로 패턴이 손상되거나 변형되는 것을 방지할 수 있다.In the flexible printed circuit board according to the embodiment, the width of the third circuit pattern (routing pattern) disposed in the chip mounting area can be formed in various sizes. Accordingly, it is possible to prevent the third circuit pattern from being damaged or deformed due to stress generated when bonding the chip and the third circuit pattern.
또한, 칩과 제 3 회로 패턴을 본딩할 때 발생하는 응력은 위치마다 다를 수 있다. 이에 따라, 상기 제 3 회로 패턴의 배선부의 폭을 위치마다 다양하게 형성할 수 있다. 따라서, 상기 제 3 회로 패턴이 손상되거나 변형되는 것을 방지할 수 있다.Additionally, the stress generated when bonding the chip and the third circuit pattern may vary from location to location. Accordingly, the width of the wiring portion of the third circuit pattern can be varied at each location. Accordingly, the third circuit pattern can be prevented from being damaged or deformed.
이에 따라, 실시예에 따른 연성 인쇄회로기판 및 이를 포함하는 COF 모듈은 작은 크기로 제조할 수 있고, 향상된 전기적 특성을 가질 수 있다.Accordingly, the flexible printed circuit board according to the embodiment and the COF module including the same can be manufactured in a small size and have improved electrical characteristics.
도 1은 실시예에 따른 연성 인쇄회로기판을 포함하는 COF 모듈의 상면도를 도시한 도면이다.
도 2는 도 1의 A 영역을 설명하기 위한 도면이다.
도 3 및 도 4는 도 2의 A-A' 영역을 절단한 단면도를 도시한 도면이다.
도 5는 도 2의 B 영역의 확대도를 도시한 도면이다.
도 6은 도 3의 C 영역의 다양한 형상을 설명하기 위한 도면이다.
도 7은 도 1의 A 영역을 설명하기 위한 다른 도면이다.
도 8은 도 7의 D 영역의 확대도를 도시한 도면이다.
도 9는 도 1의 A 영역을 설명하기 위한 다른 도면이다.
도 10은 도 9의 E 영역의 확대도를 도시한 도면이다.
도 11은 도 1의 A 영역을 설명하기 위한 다른 도면이다.
도 12는 도 11의 F 영역의 확대도를 도시한 도면이다.
도 13은 도 1의 A 영역을 설명하기 위한 다른 도면이다.
도 14는 도 13의 B-B' 영역을 절단한 단면도를 도시한 도면이다.
도 15는 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.
도 16은 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈의 연결관계를 도시한 단면도이다.
도 17 내지 도 19는 실시예에 따른 연성인쇄회로기판을 포함하는 전자 디바이스에 관한 도면이다. Figure 1 is a top view of a COF module including a flexible printed circuit board according to an embodiment.
FIG. 2 is a diagram for explaining area A of FIG. 1.
Figures 3 and 4 are cross-sectional views taken along area AA' of Figure 2.
FIG. 5 is an enlarged view of area B of FIG. 2.
FIG. 6 is a diagram for explaining various shapes of area C of FIG. 3.
FIG. 7 is another diagram for explaining area A of FIG. 1.
FIG. 8 is an enlarged view of area D of FIG. 7.
FIG. 9 is another diagram for explaining area A of FIG. 1.
FIG. 10 is an enlarged view of area E of FIG. 9.
FIG. 11 is another diagram for explaining area A of FIG. 1.
FIG. 12 is an enlarged view of area F in FIG. 11.
FIG. 13 is another diagram for explaining area A of FIG. 1.
FIG. 14 is a cross-sectional view taken along area BB' of FIG. 13.
Figure 15 is a top view of a COF module according to an embodiment.
Figure 16 is a cross-sectional view showing the connection relationship of a COF module including a flexible printed circuit board according to an embodiment.
17 to 19 are diagrams of electronic devices including a flexible printed circuit board according to an embodiment.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings. However, the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and as long as it is within the scope of the technical idea of the present invention, one or more of the components may be optionally used between the embodiments. It can be used by combining and replacing.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. In addition, terms (including technical and scientific terms) used in the embodiments of the present invention, unless explicitly specifically defined and described, are generally understood by those skilled in the art to which the present invention pertains. It can be interpreted as meaning, and the meaning of commonly used terms, such as terms defined in a dictionary, can be interpreted by considering the contextual meaning of the related technology.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다. Additionally, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention. In this specification, the singular may also include the plural unless specifically stated in the phrase, and when described as “at least one (or more than one) of A, B, and C,” it can be combined with A, B, and C. It can contain one or more of all possible combinations.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. Additionally, when describing the components of an embodiment of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and are not limited to the essence, sequence, or order of the component.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다. And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also is connected to the other component. It may also include cases where other components are 'connected', 'coupled', or 'connected' by another component between them.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. Additionally, when described as being formed or disposed "above" or "below" each component, "above" or "below" refers not only to cases where two components are in direct contact with each other, but also to one This also includes cases where another component described above is formed or placed between two components.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Additionally, when expressed as “top (above) or bottom (bottom),” it can include the meaning of not only the upward direction but also the downward direction based on one component.
이하, 도면들을 참조하여 실시예에 따른 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스를 설명한다.Hereinafter, a flexible printed circuit board, a COF module, and an electronic device including the same according to an embodiment will be described with reference to the drawings.
도 1은 실시예에 따른 연성 인쇄회로기판의 상면도를 도시한 도면이다.1 is a top view of a flexible printed circuit board according to an embodiment.
도 1을 참조하면, 실시예에 따른 연성인쇄회로기판(1000)은 기재(100), 상기 기재(100) 상에 배치되는 회로 패턴(200) 상기 회로 패턴(200) 상에 배치되는 보호층(300)을 포함할 수 있다.Referring to FIG. 1, a flexible printed
상기 기재(100)는 연성 기판을 포함할 수 있다. 예를 들어, 상기 기재(100)는 폴리이미드(polyimide, PI) 기판일 수 있다. 다만, 실시예는 이에 제한되지 않고, 상기 기재(100) 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)와 같은 고분자 물질을 포함할 수 있다. 이에 따라, 상기 연성 인쇄회로기판은 곡선의 디스플레이 장치가 구비된 다양한 전자 디바이스에 사용될 수 있다. 예를 들어, 상기 연성인쇄회로 기판은 플렉서블 특성이 우수하므로, 웨어러블 전자 디바이스의 반도체 칩을 실장하는데 적합할 수 있다.The
상기 기재(100)는 20㎛ 내지 100㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 25㎛ 내지 50㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 30㎛ 내지 40㎛의 두께를 가질 수 있다. 상기 기재(100)의 두께가 100㎛ 초과하는 경우 상기 연성 인쇄회로기판의 전체적인 두께가 증가할 수 있다. 이에 의해 연성 회로기판의 플렉서블 특성이 감소될 수 있다. 또한, 상기 기재(100)의 두께가 20㎛ 미만인 경우에는 연성 인쇄회로기판에 칩을 실장할 때, 상기 기재(100)에 인가되는 열/압력 등에 의해 기재가 손상될 수 있다.The
상기 기재(100)는 유효 영역(UA)과 비유효 영역(UA)을 포함할 수 있다. 예를 들어, 상기 유효 영역(AA)은 상기 기재(100)의 중앙 영역일 수 있고, 상기 비유효 영역(UA)은 상기 기재(100)의 가장자리 영역일 수 있다.The
상기 유효 영역(AA)은 칩 실장 영역(CA)을 포함할 수 있다. 자세하게, 상기 유효 영역(AA)은 상기 회로 패턴과 연결되는 칩이 실장되는 칩 실장 영역(CA)을 포함할 수 있다. 상기 칩 실장 영역(CA)에는 상기 보호층(300)이 배치되지 않는다. 이에 따라, 상기 칩 실장 영역(CA)에 배치되는 회로 패턴의 패드부가 노출되고, 상기 회로 패턴의 패드부와 칩의 단자부가 연결될 수 있다.The effective area (AA) may include a chip mounting area (CA). In detail, the effective area AA may include a chip mounting area CA where a chip connected to the circuit pattern is mounted. The
상기 유효 영역(AA) 상에는 복수의 회로 패턴(210, 220, 230)이 배치될 수 있다. 자세하게, 상기 유효 영역(AA)에는 서로 이격하여 배치되고, 다 방향으로 연장하는 복수의 회로 패턴이 배치될 수 있다.A plurality of
상기 유효 영역(AA)은 상기 연성 인쇄회로기판(1000)에서 실제로 사용되는 영역일 수 있다. 즉, 상기 연성인쇄회로기판이 다른 패널 등과 접촉될 때 상기 유효 영역(AA)은 상기 패널과 접촉되는 영역일 수 있다.The effective area AA may be an area actually used in the flexible printed
상기 비유효 영역(UA)에는 상기 회로 패턴이 배치되지 않을 수 있다. 즉, 상기 회로 패턴의 배치 유무에 따라, 상기 유효 영역(AA)과 상기 비유효 영역(UA)이 구분될 수 있다.The circuit pattern may not be disposed in the unactive area (UA). That is, the active area (AA) and the unactive area (UA) can be distinguished depending on whether or not the circuit pattern is arranged.
상기 비유효 영역(UA)은 복수의 홀을 포함할 수 있다. 자세하게, 상기 비유효 영역(UA)은 복수의 스프로킷 홀(H)을 포함할 수 있다. 상기 스프로킷 홀(H)에 의해 상기 연성 인쇄회로기판은 롤투롤 방식으로 감기거나 풀어질 수 있다. The unactive area (UA) may include a plurality of holes. In detail, the unactive area (UA) may include a plurality of sprocket holes (H). The flexible printed circuit board can be wound or unwound in a roll-to-roll manner by the sprocket hole (H).
상기 비유효 영역(UA)은 상기 연성 인쇄회로기판(1000)에서 실제로 사용되지 않는 영역일 수 있다. 즉, 상기 연성인쇄회로기판이 다른 패널 등과 접촉될 때 상기 비유효 영역(UA)은 제거되는 영역일 수 있다.The unavailable area (UA) may be an area that is not actually used in the flexible printed
자세하게, 상기 연성 인쇄회로기판(1000)은 스프로킷 홀(H)이 형성된 비유효 영역(UA)과 상기 유효 영역(AA)의 경계로 정의되는 컷팅 라인(CL)을 절단한 후, COF 모듈로 가공되어 다양한 전자디바이스에 실장 될 수 있다.In detail, the flexible printed
상기 회로 패턴은 배선부 및 패드부를 포함할 수 있다. 또한, 상기 유효 영역(AA)에는 복수의 회로 패턴들이 배치될 수 있다. 상기 회로 패턴은 제 1 회로 패턴(210), 제 2 회로 패턴(220) 및 제 3 회로 패턴(230)을 포함할 수 있다.The circuit pattern may include a wiring portion and a pad portion. Additionally, a plurality of circuit patterns may be disposed in the effective area AA. The circuit pattern may include a
자세하게, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220)은 칩 실장 영역(CA) 내부 영역 및 칩 실장 영역(CA) 외부 영역에 배치될 수 있다. 또한, 상기 제 3 회로 패턴(230)은 상기 칩 실장 영역(CA) 내부 영역에 배치될 수 있다.In detail, the
도 1 및 도 2를 참조하면, 상기 제 1 회로 패턴(210)은 제 1 배선부(211), 제 1 패드부(212a) 및 제 2 패드부(212b)를 포함할 수 있다. 자세하게, 상기 제 1 회로 패턴(210)은 상기 칩 실장 영역(CA) 내부에 배치되는 상기 제 1 패드부(212a), 상기 칩 실장 영역(CA) 외부에 배치되는 상기 제 2 패드부(212b) 및 상기 제 1 패드부(212a)와 상기 제 2 패드부(212b) 사이에 배치되고, 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)와 연결되는 제 1 배선부(211)를 포함할 수 있다.Referring to FIGS. 1 and 2 , the
상기 제 1 배선부(211), 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)는 일체로 형성될 수 있다.The
또한, 상기 제 1 배선부(211)는 상기 칩 실장 영역(CA)을 기준으로 제 1 방향(1D)으로 연장하며 배치될 수 있다.Additionally, the
상기 제 1 패드부(212a)는 상기 칩 실장 영역에 배치되는 칩과 전기적으로 연결될 수 있다. 또한, 상기 제 2 패드부(212b)는 인쇄회로기판과 전기적으로 연결될 수 있다. 또한, 상기 제 1 배선부(211)는 상기 칩과 상기 인쇄회로기판 사이에서 신호를 전달할 수 있다.The
상기 제 1 회로 패턴(210) 상에는 보호층(300)이 배치될 수 있다. 자세하게, 상기 제 1 배선부(211) 상에는 상기 보호층(300)이 배치될 수 있다. 상기 보호층(300)은 상기 제 1 배선부(211)를 감싸면서 배치될 수 있다. 또한, 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)에는 상기 보호층(300)이 배치되지 않을 수 있다. 이에 따라, 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)는 외부로 노출될 수 있다.A
또한, 상기 제 2 회로 패턴(220)은 제 2 배선부(221), 제 3 패드부(222a) 및 제 4 패드부(222b)를 포함할 수 있다. 자세하게, 상기 제 2 회로 패턴(220)은 상기 칩 실장 영역(CA) 내부에 배치되는 상기 제 3 패드부(222a), 상기 칩 실장 영역(CA) 외부에 배치되는 상기 제 4 패드부(222b) 및 상기 제 3 패드부(222a)와 상기 제 4 패드부(222b) 사이에 배치되고, 상기 제 3 패드부(222a)와 상기 제 4 패드부(222b)와 연결되는 제 2 배선부(221)를 포함할 수 있다.Additionally, the
상기 제 2 배선부(221), 상기 제 3 패드부(222a) 및 상기 제 4 패드부(222b)는 일체로 형성될 수 있다.The
또한, 상기 제 2 배선부(221)는 상기 칩 실장 영역(CA)을 기준으로 제 2 방향(D2)으로 연장하며 배치될 수 있다. 자세하게, 상기 제 2 배선부(221)는 상기 제 1 방향(D1)과 반대 방향인 제 2 방향(2D)으로 연장하며 배치될 수 있다.Additionally, the
상기 제 3 패드부(222a)는 상기 칩 실장 영역에 배치되는 칩과 전기적으로 연결될 수 있다. 또한, 상기 제 4 패드부(222b)는 디스플레이 패널과 전기적으로 연결될 수 있다. 또한, 상기 제 2 배선부(221)는 상기 칩과 상기 디스플레이 패널 사이에서 신호를 전달할 수 있다.The
상기 제 2 회로 패턴(220) 상에는 보호층(300)이 배치될 수 있다. 자세하게, 상기 제 2 배선부(221) 상에는 상기 보호층(300)이 배치될 수 있다. 상기 보호층(300)은 상기 제 2 배선부(221)를 감싸면서 배치될 수 있다. 또한, 상기 제 3 패드부(222a) 및 상기 제 4 패드부(222b)에는 상기 보호층(300)이 배치되지 않을 수 있다. 이에 따라, 상기 제 3 패드부(222a) 및 상기 제 4 패드부(222b)는 외부로 노출될 수 있다.A
상기 제 3 회로 패턴(230)은 제 3 배선부(231) 및 복수의 제 5 패드부(232)를 포함할 수 있다. 자세하게, 상기 제 3 회로 패턴(230)은 상기 칩 실장 영역(CA) 내부에 배치되는 제 3 배선부(231) 및 복수의 제 5 패드부(232)를 포함할 수 있다.The
상기 제 3 회로 패턴(230)은 상기 칩 실장 영역(CA)에 배치되는 칩과 연결될 수 있다. 자세하게, 복수의 제 5 패드부(232)는 상기 칩과 전기적으로 연결될 수 있다. 자세하게, 상기 제 3 회로 패턴(230)은 복수개의 제 3 회로 패턴(230)을 포함할 수 있고, 각각의 상기 제 3 회로 패턴(230)은 적어도 하나의 제 5 패드부를 포함하고, 각각의 제 5 패드부는 상기 칩과 전기적으로 연결될 수 있다.The
상기 제 3 회로 패턴(230)은 라우팅 패턴일 수 있다. 상기 제 3 회로 패턴(230)은 FLR(Film Level Route) 패턴일 수 있다. 상기 제 3 회로 패턴(230)은 상기 칩 실장 영역(CA)에 배치되는 복수의 층을 가지는 칩의 층들 중 하나의 층의 역할을 하는 라우팅 패턴일 수 있다.The
상기 제 3 회로 패턴(230)은 상기 복수의 제 5 패드부를 통해 상기 칩과 연결되므로, 상기 제 1 회로 패턴(210)으로부터 전달되는 전자신호를 전달받아 이를 처리할 수 있다. 또한, 상기 제 3 회로 패턴(230)으로부터 상기 칩 및 상기 제 2 회로 패턴(220)을 통하여 전달되는 전자신호는 상기 디스플레이 패널로 전달될 수 있다.Since the
상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230) 중 적어도 하나의 회로 패턴은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 자세하게, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230) 중 적어도 하나의 회로 패턴은 구리(Cu)를 포함할 수 있다. At least one of the
다만, 실시예가 이에 제한되는 것은 아니고, 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 제 3 회로 패턴(230) 중 적어도 하나의 회로 패턴은 구리(Cu), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수도 있다.However, the embodiment is not limited to this, and at least one circuit pattern among the
이하에서는, 도 3 및 도 4를 참조하여, 실시예에 따른 연성 인쇄회로기판의 회로 패턴의 층구조를 설명한다. 도 3 및 도 4에서 설명되는 층구조에 대한 설명은 제 1 회로 패턴(210), 제 2 회로 패턴(220) 및 제 3 회로 패턴(230) 중 적어도 하나의 회로 패턴에 적용될 수 있다. 이하에서는 설명의 편의를 위해, 제 1 회로 패턴을 중심으로 설명한다.Hereinafter, with reference to FIGS. 3 and 4, the layer structure of the circuit pattern of the flexible printed circuit board according to the embodiment will be described. The description of the layer structure described in FIGS. 3 and 4 may be applied to at least one circuit pattern among the
도 3을 참조하면, 상기 제 1 회로 패턴(210)은 다층으로 형성될 수 있다. 자세하게, 상기 제 1 배선부(211) 및 상기 제 1 패드부(212a)는 제 1 금속층(201) 및 제 2 금속층(202)을 포함할 수 있다. 또한, 도 3에 도시되지 않았지만. 상기 제 2 패드부(212b)도 상기 제 1 금속층(201) 및 상기 제 2 금속층(202)을 포함할 수 있다Referring to FIG. 3, the
상기 제 1 금속층(201)은 상기 제 1 회로 패턴(210)의 씨드층일 수 있다. 자세하게, 상기 제 1 금속층(201)은 상기 기재(100) 상에 구리(Cu) 등의 금속 물질을 이용하여 무전해 도금을 통해 형성되는 씨드층일 수 있다. The
또한, 상기 제 2 금속층(202)은 도금층일 수 있다. 자세하게, 상기 제 2 금속층(202)은 상기 제 1 금속층(201)을 씨드층으로 하여 전해도금으로 형성된 도금층일 수 있다.Additionally, the
상기 제 1 금속층(201)의 두께는 상기 제 2 금속층(202)의 두께보다 작을 수 있다.The thickness of the
예를 들어, 상기 제 1 금속층(201)의 두께는 0.7㎛ 내지 2㎛일 수 있고, 상기 제 2 금속층(202)의 두께는 10㎛ 내지 25㎛일 수 있다.For example, the
상기 제 1 금속층(201) 및 상기 제 2 금속층(202)은 동일한 금속 물질을 포함할 수 있다. 예를 들어, 상기 제 1 금속층(201) 및 상기 제 2 금속층(202)은 구리(Cu)를 포함할 수 있다.The
또한, 상기 제 2 금속층(201) 상에는 접합층(203)이 배치될 수 있다. 자세하게, 상기 접합층(203)은 상기 제 1 금속층(201), 상기 제 2 금속층(202)의 측면 및 상기 제 2 금속층(202)의 상면에 배치될 수 있다. 즉, 상기 접합층(203)은 상기 제 1 금속층(201), 상기 제 2 금속층(202)을 감싸면서 배치될 수 있다.Additionally, a
상기 접합층(203)은 금속을 포함할 수 있다. 자세하게, 상기 접합층(203)은 주석(Sn)을 포함할 수 있다.The
상기 접합층(203)은 0.3㎛ 내지 0.7㎛의 두께로 형성될 수 있다. 상기 접합층(203)은 상기 접합층(203)과 상기 제 2 금속층(202)이 접촉하는 하부면에서 상부면 방향으로 연장하면서 주석의 함량이 높아질 수 있다.The
즉, 상기 접합층(203)은 상기 제 2 금속층(202)과 접촉하며 배치되므로, 상기 접합층(203)의 하부면에서 상부면 방향으로 갈수록 주석의 함량이 높아지고, 구리의 함량은 낮아질 수 있다.That is, since the
이에 따라, 상기 접합층(203)의 상부면에서 0.1㎛ 내지 0.3㎛의 두께 범위에서는 순수한 주석만이 잔류할 수 있다.Accordingly, only pure tin may remain in the upper surface of the
상기 접합층(203)에 의해 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 상기 패드부는 열 및 압력을 통해 용이하게 접착할 수 있다. 즉, 상기 패드부에 열 및 압력을 인가하는 경우, 상기 접합층에서 순수한 주석이 잔류하는 상부면이 용융되면서 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 용이하게 접착될 수 있다.The
이에 따라, 상기 접합층(203)은 제 1 패드부(212a)와 분리되지 않고, 제 1 패드부의 일부분이 될 수 있다.Accordingly, the
상기 제 1 회로 패턴(210)은 2㎛ 내지 25㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210)은 5㎛ 내지 20㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210)은 7㎛ 내지 15㎛의 두께로 배치될 수 있다.The
상기 제 1 회로 패턴(210)은 제조 공정 중 회로 패턴들의 이격을 위해 진행되는 플레쉬에칭(Flash etching)에 의해 제 1 금속층(201)을 에칭하는 공정이 진행되므로, 최종적으로 제조되는 상기 제 1 회로 패턴(210)은 제조 공정 중 형성되는 상기 제 1 금속층(201), 상기 제 2 금속층(202) 및 상기 접합층(203)의 두께의 합보다 작을 수 있다.Since the
상기 제 1 회로 패턴(210)의 두께가 2㎛ 미만인 경우에는 상기 제 1 회로 패턴(210)의 저항이 증가할 수 있다. 상기 제 1 회로 패턴(210)의 두께가 25㎛를 초과하는 경우에는 미세패턴을 구현하기 어려울 수 있다.When the thickness of the
한편, 상기 기재(100)와 상기 제 1 회로 패턴(210) 사이에는 버퍼층(205)이 더 배치될 수 있다. 상기 버퍼층(205)은 이종물질인 상기 기재(100)와 상기 제 1 회로 패턴(210)의 밀착력을 향상시킬 수 있다.Meanwhile, a
상기 버퍼층(205)은 다층으로 형성될 수 있다. 자세하게, 상기 기재(100) 상에는 제 1 버퍼층(205a) 및 상기 제 1 버퍼층(205a) 상의 제 2 버퍼층(205b)이 배치될 수 있다. 이에 따라, 상기 제 1 버퍼층(205a)은 상기 기재(100)와 접촉하고, 상기 제 2 버퍼층(205b)은 상기 제 1 회로 패턴(210)과 접촉하며 배치될 수 있다.The
상기 제 1 버퍼층(205a)은 상기 기재(100)와 밀착력이 좋은 물질을 포함할 수 있다. 예를 들어, 상기 제 1 버퍼층(205a)은 니켈(Ni)을 포함할 수 있다. 또한, 상기 제 2 버퍼층(205b)은 상기 제 1 회로패턴(210)과 밀착력이 좋은 물질을 포함할 수 있다. 예를 들어, 상기 제 2 버퍼층(205b)은 크롬(Cr)을 포함할 수 있다.The
상기 제 1 버퍼층(205a) 및 상기 제 2 버퍼층(205b)을 포함하는 상기 버퍼층(205)은 나노미터 단위의 박막두께를 가질 수 있다. 예를 들어, 상기 버퍼층(205)은 20㎚ 이하의 두께를 가질 수 있다.The
상기 버퍼층(205)에 의해 이종 물질인 기재(100)와 상기 제 1 회로 패턴(210)의 밀착력을 향상시킬 수 있으므로, 상기 제 1 회로 패턴(201)의 탈막을 방지할 수 있다.The
또는, 도 4를 참조하면, 도 3과 다르게 상기 접합층(203)은 복수의 접합층을 포함할 수 있다. 예를 들어, 상기 접합층(203)은 제 1 접합층(203a) 및 제 2 접합층(203b)을 포함할 수 있다.Alternatively, referring to FIG. 4, unlike FIG. 3, the
자세하게, 상기 제 1 접합층(203a)은 상기 제 1 배선부(211) 및 상기 제 1 패드부(212a) 상에 배치될 수 있다. 또한, 도면에는 도시되지 않았지만, 상기 제 1 접합층(203a)은 상기 제 2 패드부(212b) 상에도 배치될 수 있다. 즉, 상기 제 1 접합층(203a)은 상기 제 1 회로 패턴(210) 상에 배치될 수 있다.In detail, the
또한, 상기 제 2 접합층(203b)은 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b) 상에만 배치될 수 있다. 즉, 상기 제 2 접합층(203b)에 의해 상기 제 1 배선부(211)와 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)는 서로 다른 층 구조를 가질 수 있다.Additionally, the second bonding layer 203b may be disposed only on the
상기 제 1 접합층(203a)과 상기 제 2 접합층(203b)은 금속을 포함할 수 있다. 자세하게, 상기 제 1 접합층(203a)과 상기 제 2 접합층(203b)은 주석(Sn)을 포함할 수 있다.The
상기 제 1 접합층(203a)과 상기 제 2 접합층(203b)은 서로 다른 두께로 배치될 수 있다. 자세하게, 상기 제 2 접합층(203b)은 상기 제 1 접합층(203a)의 두께보다 클 수 있다.The
예를 들어, 상기 제 1 접합층(203a)은 0.02㎛ 내지 0.06㎛의 박막 두께를 가지고, 상기 제 2 접합층(203b)은 0.2㎛ 내지 0.6㎛의 두께를 가질 수 있다.For example, the
상기 보호층(300)과 상기 제 1 배선부(211) 사이에 상기 접합층이 두껍게 배치되는 경우, 상기 연성 인쇄회로기판을 구부릴 때, 크랙이 발생할 수 있다. 이에 따라, 상기 보호층(300)과 상기 제 1 배선부(211) 사이의 제 1 접합층(231)은 얇은 박막 두께로 형성함으로써, 연성 인쇄회로기판을 구부릴 때 크랙이 발생하는 것을 방지할 수 있다.If the bonding layer is thickly disposed between the
또한, 상기 제 2 접합층(203b)은 상기 제 2 접합층(203b)과 상기 제 1 접합층(203a)이 접촉하는 하부면에서 상부면 방향으로 연장하면서 주석의 함량이 높아질 수 있다.Additionally, the tin content of the second bonding layer 203b may increase as it extends from the lower surface where the second bonding layer 203b and the
즉, 상기 제 2 접합층(203b)은 상기 제 2 접합층(203b)의 하부면에서 상부면 방향으로 갈수록 주석의 함량이 높아지고, 구리의 함량은 낮아질 수 있다.That is, the tin content of the second bonding layer 203b may increase and the copper content may decrease as it moves from the lower surface to the upper surface of the second bonding layer 203b.
이에 따라, 상기 제 2 접합층(203b)의 상부면에서 0.1㎛ 내지 0.3㎛의 두께 범위에서는 순수한 주석만이 잔류할 수 있다.Accordingly, only pure tin may remain in the upper surface of the second bonding layer 203b in a thickness range of 0.1 μm to 0.3 μm.
상기 제 2 접합층(203b)에 의해 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 상기 패드부를 열 및 압력을 통해 용이하게 접착할 수 있다. 즉, 상기 패드부에 열 및 압력을 인가하는 경우, 상기 접합층에서 순수한 주석이 잔류하는 상부면이 용융되면서 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 용이하게 접착될 수 있다.By using the second bonding layer 203b, the terminals of the chip, the printed circuit board, and the display panel can be easily bonded to the pad portion through heat and pressure. That is, when heat and pressure are applied to the pad portion, the upper surface where pure tin remains in the bonding layer is melted and can be easily bonded to the terminals of the chip, the printed circuit board, and the display panel.
이에 따라, 상기 제 1 접합층(203a) 및 상기 제 2 접합층(203b)은 제 1 패드부(212a)와 분리되지 않고, 제 1 패드부의 일부분이 될 수 있다.Accordingly, the
상기 보호층(300)은 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)의 배선부 상에 배치될 수 있다. 자세하게, 상기 보호층(300)은 상기 제 1 배선부(211) 및 상기 제 2 배선부(221)를 감싸면서 배치될 수 있다. 즉, 상기 보호층(300)은 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220) 상에서 상기 제 1 패드부, 제 2 패드부, 제 3 패드부 및 제 4 패드부를 제외한 영역 상에 배치될 수 있다. The
상기 보호층(300)은 솔더페이스트를 포함할 수 있다. 예를 들어, 상기 보호층(300)은 열경화성수지, 열가소성수지, 충전제, 경화제 또는 경화촉진제를 포함하는 솔더페이스트를 포함할 수 있다.The
한편, 앞선 설명에서는 제 1 회로 패턴(210) 및 제 2 회로 패턴(220)이 상기 기재(100)의 동일면 상에 배치되는 것을 설명하였으나, 실시예는 이에 제한되지 않는다.Meanwhile, in the previous description, it was described that the
자세하게, 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)은 상기 기재(100)의 다른면 상에 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210)은 상기 기재(100)의 일면 상에 배치되고, 상기 제 2 회로 패턴(220)은 상기 기재(100)의 일면과 반대되는 타면 상에 배치될 수 있다.In detail, the
이에 따라, 상기 디스플레이 패널은 상기 기재(100)의 일면 상에서 상기 칩과 연결되고, 상기 인쇄회로기판은 상기 기재(100)의 타면 상에서 상기 기재(100)의 타면 상에서 상기 칩과 연결될 수 있다.Accordingly, the display panel may be connected to the chip on one side of the
한편, 앞서 설명한 것과 같이 상기 제 3 회로 패턴(230)은 상기 칩 실장 영역(CA)의 내부에 배치된다.Meanwhile, as described above, the
상기 칩과 상기 제 1 회로 패턴, 상기 제 2 회로 패턴 및 상기 제 3 회로 패턴의 패드부는 고온 및 고압의 환경에서 본딩될 수 있다. 따라서, 상기 칩과 상기 회로 패턴의 패드부를 본딩할 때, 고온 및 고압에 의해 응력이 발생할 수 있다.The chip and pad portions of the first circuit pattern, the second circuit pattern, and the third circuit pattern may be bonded in a high temperature and high pressure environment. Therefore, when bonding the pad portion of the chip and the circuit pattern, stress may occur due to high temperature and high pressure.
칩 실장 영역의 외부에 배치되는 상기 제 1 회로 패턴, 상기 제 2 회로 패턴의 배선부 상에는 보호층이 배치된다, 이에 따라, 본딩 공정 중 상기 제 1 회로 패턴, 상기 제 2 회로 패턴의 배선부에 응력이 전달되어도, 상기 제 1 회로 패턴, 상기 제 2 회로 패턴의 변형 또는 크랙을 방지할 수 있다.A protective layer is disposed on the wiring portions of the first circuit pattern and the second circuit pattern that are disposed outside the chip mounting area. Accordingly, during the bonding process, the wiring portions of the first circuit pattern and the second circuit pattern Even if stress is transmitted, deformation or cracking of the first circuit pattern and the second circuit pattern can be prevented.
그러나, 칩 실장 영역의 내부에 배치되는 상기 제 3 회로 패턴 상에는 보호층이 배치되지 않는다. 이에 따라, 본딩 공정 중 상기 응력이 상기 제 3 회로 패턴의 배선부로 전달되고, 이러한 응력에 의해 상기 제 3 회로 패턴에 변형 또는 크랙이 방지할 수 있다.However, a protective layer is not disposed on the third circuit pattern disposed inside the chip mounting area. Accordingly, during the bonding process, the stress is transferred to the wiring portion of the third circuit pattern, and deformation or cracking of the third circuit pattern due to this stress can be prevented.
따라서, 상기 제 3 회로 패턴의 형상이 변화하면서, 인접하는 제 3 회로 패턴들이 접촉하여 서로 쇼트될 수 있다. 또는, 상기 제 3 회로 패턴의 일 영역에 크랙이 발생하여 COF 모듈의 전기적 특성이 감소할 수 있다.Accordingly, as the shape of the third circuit pattern changes, adjacent third circuit patterns may contact and short-circuit each other. Alternatively, a crack may occur in one area of the third circuit pattern, thereby reducing the electrical characteristics of the COF module.
이하에서는 상기와 같은 문제점을 해결할 수 있는 연성 인쇄회로기판 및 COF 모듈을 설명한다.Below, a flexible printed circuit board and COF module that can solve the above problems will be described.
도 2, 도 5 및 도 6을 참조하면, 상기 제 3 회로 패턴(230)은 크기가 다른 영역을 포함할 수 있다. 자세하게, 상기 제 3 회로 패턴(230)은 폭이 다른 영역을 포함할 수 있다. 자세하게, 상기 제 3 회로 패턴(230)은 제 3 배선부(231)의 폭(w1)과 상기 제 5 패드부(232)의 폭(w2)이 다를 수 있다.Referring to FIGS. 2, 5, and 6, the
상기 제 3 배선부(231)의 폭(w1)은 상기 제 5 패드부(232)의 폭(w2)보다 클 수 있다. 여기서, 상기 제 3 배선부(231)의 폭(w1)은 상기 제 3 배선부의 최대 폭으로 정의되고, 상기 제 5 패드부(232)의 폭(w2)은 상기 제 5 패드부(232)의 최대 폭으로 정의된다.The width w1 of the
상기 제 5 패드부(232) 상에는 상기 칩의 단자부(400)가 배치될 수 있다. 상기 제 5 패드부(232)의 폭(w2)이 상기 제 3 배선부(231)의 폭(w1)보다 작으므로, 상기 단자부(400)에 의해 상기 제 3 회로 패턴(230)이 간격이 증가하는 것을 방지할 수 있다. 이에 따라, 상기 연성 인쇄회로기판의 크기가 증가하는 것을 방지할 수 있다. 또한, 상기 칩 실장 영역(CA)에 배치되는 제 3 회로 패턴의 수가 증가할 수 있다.The
상기 제 3 배선부(231)의 폭(w1)이 상기 제 5 패드부(232)의 폭(w2)보다 크므로, 상기 제 5 패드부(232)와 상기 단자부(400)가 본딩할 때 상기 제 3 배선부(231)가 손상되는 것을 방지할 수 있다. 자세하게, 상기 제 5 패드부(232)와 상기 단자부(400)는 고온 및 고압에서 본딩된다. 이에 의해 본딩 과정에서 응력이 발생하고, 이러한 응력은 상기 제 3 배선부(231) 방향으로 이동한다. Since the width w1 of the
실시예는 상기 제 3 배선부(231)의 폭(w1)을 상기 제 5 패드부(232)의 폭(w2)보다 크게 하여, 상기 제 3 배선부(231)의 강도를 증가시킬 수 있다. 자세하게, 상기 제 3 배선부(231)의 폭(w1)이 증가하므로, 상기 제 3 배선부(231)의 면적이 증가한다. 이에 따라, 상기 제 3 배선부(231)에서 단위 면적 당 응력의 크기가 감소할 수 있다. 따라서, 상기 응력에 의해 상기 제 3 배선부(231)의 형상이 변하거나 또는 크랙이 발생하는 것을 방지할 수 있다.In an embodiment, the width w1 of the
일례로, 상기 제 3 배선부(231)의 폭(w1)은 상기 제 5 패드부(232)의 폭(w2)의 3배 이하일 수 있다. 자세하게, 상기 제 3 배선부(231)의 폭(w1)은 상기 제 5 패드부(232)의 폭(w2)의 1배 초과 내지 3배일 수 있다. 더 자세하게, 상기 제 3 배선부(231)의 폭(w1)은 상기 제 5 패드부(232)의 폭(w2)의 1.5배 내지 3배 또는 2배 내지 2.5배일 수 있다.For example, the width w1 of the
상기 제 3 배선부(231)의 폭(w1)이 상기 제 5 패드부(232)의 폭(w2)의 3배를 초과하는 경우, 상기 제 3 회로 패턴의 간격이 좁아져서, 인접하는 제 3 회로 패턴의 접촉으로 상기 제 3 회로 패턴이 쇼트될 수 있다. 또한, 상기 칩 실장 영역에 배치되는 제 3 회로 패턴의 수가 감소되어, 칩의 층 구조의 크기가 증가할 수 있다.When the width w1 of the
또한, 상기 제 3 배선부(231)의 폭(w1)은 상기 제 3 배선부(231)와 상기 단자부(400) 사이의 거리(G) 이상일 수 있다. 또한, 상기 제 3 배선부(231)의 폭(w1)은 상기 단자부(400)의 길이(L) 이하일 수 있다. 또한, 상기 제 3 배선부(231)의 폭(w1)은 상기 단자부(400)의 폭(w3)보다 크거나 작을 수 있다.Additionally, the width (w1) of the
예를 들어, 상기 제 3 배선부(231)의 폭(w1)은 20㎛ 내지 30㎛일 수 있다. 또한, 상기 제 5 패드부(232)의 폭(w2)은 9㎛ 내지 20㎛일 수 있다. 또한, 상기 제 3 배선부(231)와 상기 단자부(400) 사이의 거리(G)는 10㎛ 내지 30㎛일 수 있다. 또한, 상기 단자부(400)의 길이(L)는 30㎛ 내지 50㎛일 수 있다. 또한, 상기 단자부(400)의 폭(w3)은 15㎛ 내지 50㎛일 수 있다.For example, the width w1 of the
한편, 도 2 및 도 5에서는 상기 제 3 배선부(231)가 사각형 형상인 것을 도시하였으나, 실시예는 이에 제한되지 않는다.Meanwhile, in FIGS. 2 and 5, the
도 6을 참조하면, 상기 제 3 배선부(231)는 다양한 형상으로 형성될 수 있다. 예를 들어, 도 6의 (a)를 참조하면, 상기 제 3 배선부(231)는 육각형 형상으로 형성될 수 있다. 또는, 도 6의 (b)를 참조하면, 상기 제 3 배선부(231)는 중앙에서 외곽으로 가면서 폭이 감소할 수 있다. 또는, 도 6의 (c)를 참조하면, 상기 제 3 배선부(231)는 곡면을 포함할 수 있다. 이에 따라, 상기 제 3 배선부(231)와 상기 제 5 패드부(232)의 경계 영역에서 패턴의 폭이 급격하게 변화되는 것을 방지할 수 있다. 이에 의해, 상기 제 5 패드부(232)와 상기 제 3 배선부(231)의 경계 영역에 응력이 집중되는 것을 방지할 수 있으므로, 상기 제 5 패드부(232)와 상기 제 3 배선부(231)의 경계 영역의 크랙을 방지할 수 있다.Referring to FIG. 6, the
또는, 도 6의 (d)를 참조하면, 상기 제 3 배선부(231)는 상기 제 3 배선부(231)의 일 방향으로 돌출될 수 있다. 이에 따라, 상기 제 3 회로 패턴의 간격을 용이하게 제어할 수 있다. 자세하게, 상기 제 3 회로 패턴은 폭이 큰 제 3 배선부에 의해 인접하는 제 3 회로 패턴과의 간격이 좁아질 수 있다. 따라서, 상기 칩 실장 영역의 공간에 따라 상기 제 3 배선부의 위치를 제어하여, 상기 제 3 회로 패턴의 간격을 용이하게 제어할 수 있다.Alternatively, referring to (d) of FIG. 6 , the
실시예에 따른 연성 인쇄회로기판은 제 3 회로패턴의 폭을 영역마다 다르게 할 수 있다. 자세하게, 상기 제 3 회로 패턴의 제 5 패드부의 폭은 상기 배선부보다 작게 배치할 수 있다. 이에 따라, 상기 제 5 패드부의 상에 배치되는 칩의 단자부가 다른 제 5 패드부와 간섭하는 것을 방지할 수 있다. 또한, 상기 단자부의 간섭을 방지하기 위해 제 3 회로 패턴의 간격이 증가되는 것을 방지할 수 있다.The flexible printed circuit board according to the embodiment may vary the width of the third circuit pattern for each region. In detail, the width of the fifth pad portion of the third circuit pattern may be smaller than that of the wiring portion. Accordingly, it is possible to prevent the terminal portion of the chip disposed on the fifth pad portion from interfering with another fifth pad portion. Additionally, in order to prevent interference of the terminal portion, the gap between the third circuit patterns can be prevented from increasing.
또한, 상기 제 3 회로 패턴의 배선부의 폭은 상기 제 5 패드부보다 크게 배치할 수 있다. 이에 따라, 상기 제 3 회로 패턴과 단자부가 본딩할 때 발생하는 응력에 의해 제 3 회로 패턴의 배선부가 변형되거나 크랙이 발생하는 것을 방지할 수 있다.Additionally, the width of the wiring portion of the third circuit pattern may be larger than that of the fifth pad portion. Accordingly, it is possible to prevent the wiring portion of the third circuit pattern from being deformed or cracked due to stress generated when the third circuit pattern and the terminal portion are bonded.
또한, 상기 제 3 회로 패턴의 배선부의 폭이 증가되므로, 상기 칩을 실장할 때 또는 칩 실장 이후 발생하는 열을 효과적으로 방출할 수 있다. 즉, 상기 제 3 회로 패턴의 배선부는 방열 패턴의 역할을 할 수 있다. 따라서, 상기 연성 인쇄회로기판 또는 COF 모듈의 내부온도를 감소할 수 있다.Additionally, since the width of the wiring portion of the third circuit pattern is increased, heat generated when or after mounting the chip can be effectively dissipated. That is, the wiring portion of the third circuit pattern may serve as a heat dissipation pattern. Accordingly, the internal temperature of the flexible printed circuit board or COF module can be reduced.
이에 따라, 실시예에 따른 연성 인쇄회로기판은 작은 크기로 제조할 수 있고, 향상된 전기적 특성을 가질 수 있고, 내부의 열을 효과적으로 방출할 수 있다.Accordingly, the flexible printed circuit board according to the embodiment can be manufactured in a small size, have improved electrical characteristics, and can effectively radiate internal heat.
이하. 도 7 내지 도 14를 참조하여 다른 실시예에 따른 연성 인쇄회로기판을 설명한다.below. A flexible printed circuit board according to another embodiment will be described with reference to FIGS. 7 to 14 .
도 7 및 도 8을 참조하면, 상기 제 3 배선부(231)는 폭이 다른 영역을 포함할 수 있다. 자세하게, 상기 제 3 배선부(231)는 제 3-1 배선부(231a) 및 제 3-2 배선부(231b)를 포함할 수 있다.Referring to FIGS. 7 and 8 , the
상기 제 3-1 배선부(231a)는 상기 제 5 패드부(232)와 인접하여 배치될 수 있다. 자세하게, 상기 제 3-1 배선부(231a)는 상기 제 5 패드부(232)와 연결될 수 있다. 또한, 상기 제 3-2 배선부(231b)는 상기 제 3-1 배선부(231a)와 연결될 수 있다. 자세하게, 상기 제 3-1 배선부(231a)는 상기 제 3-2 배선부(231b)의 끝단과 연결될 수 있다, 즉, 상기 제 3-1 배선부(231a)는 상기 제 5 패드부(232) 및 상기 제 3-2 배선부(231b) 사이에 배치될 수 있다.The 3-1
상기 제 3-1 배선부(231a)의 폭(w1-1) 및 상기 제 3-2 배선부(231b)의 폭(w-2)은 상기 제 5 패드부(232)의 폭(w2)보다 클 수 있다. 이에 따라, 상기 제 3 배선부의 단위 면적이 증가하므로, 상기 제 5 패드부(232)와 상기 단자부(400)가 본딩할 때 발생하는 응력에 의해 상기 제 3-1 배선부(231a) 및 상기 제 3-2 배선부(231b)의 형상이 변형되거나 크랙이 발생하는 것을 방지할 수 있다.The width (w1-1) of the 3-1
또한, 상기 제 3-1 배선부(231a)의 폭(w1-1)과 상기 제 3-2 배선부(231b)의 폭(w1-2)은 다를 수 있다, 자세하게, 상기 제 3-1 배선부(231a)의 폭(w1-1)은 상기 제 3-2 배선부(231b)의 폭(w1-2)보다 클 수 있다. 즉, 상기 제 3 배선부(231)는 상기 제 5 패드부(232)와 인접한 영역의 폭이 먼 영역의 폭보다 클 수 있다.In addition, the width (w1-1) of the 3-1
상기 제 5 패드부(232)와 상기 단자부(400)가 본딩할 때 발생하는 응력은 상기 제 5 패드부(232)와 인접한 영역에서 가장 클 수 있다. 이에 따라, 상기 제 3 배선부(231)로 전달되는 응력의 분포를 고려하여 상기 제 5 패드부(232)와 인접한 상기 제 3-1 배선부(231a)의 폭(w1-1)을 상기 제 3-2 배선부(231b)의 폭(w1-2)보다 크게할 수 있다. 따라서, 상기 제 3 회로 패턴과 칩을 본딩할 때 상기 제 3 회로 패턴이 변형되거나 크랙이 발생하는 것을 방지할 수 있다.Stress that occurs when the
따라서, 실시예에 따른 연성 인쇄회로기판은 향상된 전기적 특성을 가질 수 있다.Therefore, the flexible printed circuit board according to the embodiment may have improved electrical characteristics.
도 9 내지 도 12를 참조하면, 상기 칩 실장 영역(CA)에는 복수의 제 3 회로 패턴이 배치될 수 있다. 예를 들어, 상기 제 3 회로 패턴은 제 3-1 회로 패턴(230a), 제 3-2 회로 패턴(230b), 제 3-3 회로 패턴(230c)을 포함할 수 있다.Referring to FIGS. 9 to 12 , a plurality of third circuit patterns may be disposed in the chip mounting area CA. For example, the third circuit pattern may include a 3-1
상기 제 3-1 회로 패턴(230a)과 상기 제 3-2 회로 패턴(230b)은 인접하여 배치될 수 있다. 또한, 상기 제 3-2 회로 패턴(230b)과 상기 제 3-3 회로 패턴(230c)은 인접하여 배치될 수 있다. 예를 들어, 상기 제 3-1 회로 패턴(230a)은 상기 칩 실장 영역(CA)의 중앙부에 배치되고, 상기 제 3-2 회로 패턴(230b) 및 상기 제 3-3 회로 패턴(230c)은 상기 칩 실장 영역(CA)의 중앙부와 외곽부 사이에 배치될 수 있다.The 3-1
도 9 및 도 10을 참조하면, 상기 제 3-1 회로 패턴(230a), 상기 제 3-2 회로 패턴(230b) 및 상기 제 3-3 회로 패턴(230c) 중 어느 하나의 회로 패턴의 배선부의 폭은 다른 회로 패턴의 배선부의 폭과 다를 수 있다. 자세하게, 상기 제 3-1 회로 패턴(230a)의 배선부의 폭(w4)은 상기 제 3-2 회로 패턴(230b)의 배선부의 폭(w5) 및 상기 제 3-3 회로 패턴(230c)의 배선부의 폭(w5)의 폭보다 클 수 있다. 이에 따라, 상기 제 3 회로 패턴은 복수의 회로 패턴들 중 상기 칩 실장 영역(CA)의 중앙부에 배치되는 회로 패턴의 배선부의 폭이 클 수 있다.9 and 10, the wiring portion of any one of the 3-1
또한, 상기 제 3-1 회로 패턴(230a), 상기 제 3-2 회로 패턴(230b) 및 상기 제 3-3 회로 패턴(230c)은 서로 다른 간격으로 배치될 수 있다. 자세하게, 상기 제 3-1 회로 패턴(230a) 및 상기 제 3-2 회로 패턴(230b) 사이의 제 1 간격(d1)과 상기 제 3-2 회로 패턴(230b) 및 상기 제 3-3 회로 패턴(230c) 사이의 제 2 간격(d2)은 서로 다를 수 있다. 예를 들어, 상기 제 1 간격(d1)은 상기 제 2 간격(d2)보다 작을 수 있다.Additionally, the 3-1
또는, 도 11 및 도 12를 참조하면, 상기 제 3-1 회로 패턴(230a), 상기 제 3-2 회로 패턴(230b) 및 상기 제 3-3 회로 패턴(230c)의 회로 패턴의 폭은 다를 수 있다. 자세하게, 상기 제 3-1 회로 패턴(230a)의 배선부의 폭(w4)은 상기 제 3-2 회로 패턴(230b)의 배선부의 폭(w5) 및 상기 제 3-3 회로 패턴(230c)의 배선부의 폭(w5)의 폭보다 클 수 있다. 또한, 상기 제 3-2 회로 패턴(230b)의 배선부의 폭(w5)은 상기 제 3-3 회로 패턴(230c)의 배선부의 폭(w5)의 폭보다 클 수 있다. 이에 따라, 복수의 제 3 회로 패턴은 상기 칩 실장 영역의 중앙부에 배치되는 상기 제 3-1 회로 패턴의 배선부의 폭이 가장 크고, 상기 중앙부에서 멀어지면서 상기 제 3 회로 패턴의 배선부의 폭이 작아질 수 있다.Alternatively, referring to FIGS. 11 and 12, the widths of the circuit patterns of the 3-1
즉, 상기 복수의 제 3 회로 패턴의 배선부의 폭은 상기 칩 실장 영역의 외곽 영역으로 갈수록 작아질 수 있다. 또는, 상기 복수의 제 3 회로 패턴의 배선부의 간격은 상기 칩 실장 영역의 외곽 영역으로 갈수록 커질 수 있다.That is, the width of the wiring portion of the plurality of third circuit patterns may become smaller toward the outer area of the chip mounting area. Alternatively, the spacing between the wiring portions of the plurality of third circuit patterns may increase toward the outer area of the chip mounting area.
상기 제 1 회로 패턴, 상기 제 2 회로 패턴 및 상기 제 3 회로 패턴의 패드부와 칩의 단자부는 고온 및 고압으로 본딩될 수 있다. 이때 상기 칩 실장 영역(CA)의 중앙 부분은 다른 부분에 비해 온도 및 압력이 클 수 있다. 이에 따라, 상기 칩 실장 영역의 중앙 부분에 배치되는 제 3 회로 패턴은 다른 위치에 배치되는 제 3 회로 패턴에 비해 더 큰 응력이 발생할 수 있다.The pad portion of the first circuit pattern, the second circuit pattern, and the third circuit pattern and the terminal portion of the chip may be bonded at high temperature and high pressure. At this time, the temperature and pressure of the central portion of the chip mounting area (CA) may be higher than those of other portions. Accordingly, the third circuit pattern disposed in the central portion of the chip mounting area may generate greater stress than the third circuit pattern disposed in other locations.
따라서, 복수의 제 3 회로 패턴들 중 칩 실장 영역의 중앙부에 배치되는 제 3 회로 패턴의 배선부의 폭을 다른 제 3 회로 패턴의 배선부의 폭보다 크게 할 수 있다. 또는, 칩 실장 영역의 중앙부에서 외곽부 방향으로 연장하면서 제 3 회로 패턴의 배선부의 폭을 작게할 수 있다.Accordingly, the width of the wiring portion of the third circuit pattern disposed in the center of the chip mounting area among the plurality of third circuit patterns can be made larger than the width of the wiring portion of the other third circuit patterns. Alternatively, the width of the wiring portion of the third circuit pattern may be reduced while extending from the center of the chip mounting area toward the outer portion.
이에 따라, 제 3 회로 패턴의 패드부와 칩의 단자부를 본딩할 때 위치마다 서로 다른 응력이 발생하여도, 상기 제 3 회로 패턴의 변형 및 크랙을 효과적으로 방지할 수 있다.Accordingly, even if different stresses occur at each location when bonding the pad portion of the third circuit pattern and the terminal portion of the chip, deformation and cracking of the third circuit pattern can be effectively prevented.
도 13 및 도 14를 참조하면, 상기 제 3 회로 패턴(230)은 상기 제 3 배선부(231)의 폭과 상기 제 5 패드부(232)의 폭이 동일 또는 유사할 수 있다. 또한, 상기 제 3 회로 패턴(230)은 상기 제 3 배선부의 두께(T1)와 상기 제 5 패드부(232)의 두께(T2)가 다를 수 있다.Referring to FIGS. 13 and 14 , the
자세하게, 상기 제 3 배선부의 두께(T1)는 상기 제 5 패드부(232)의 두께(T2)보다 클 수 있다.In detail, the thickness T1 of the third wiring part may be greater than the thickness T2 of the
상기 제 3 배선부의 두께(T1)가 상기 제 5 패드부(232)의 두께(T2)보다 크므로, 상기 제 5 패드부(232)와 상기 단자부(400)가 본딩할 때 상기 제 3 배선부(231)가 손상되는 것을 방지할 수 있다. 자세하게, 상기 제 3 배선부의 두께(T1)를 상기 제 5 패드부(232)의 두께(T2)보다 크게 하여, 상기 제 3 배선부(231)의 강도를 증가시킬 수 있다. 따라서, 칩과 제 5 패드부의 본딩 과정에서 발생하는 응력에 의해 상기 제 3 배선부(231)의 형상이 변하거나 또는 크랙이 발생하는 것을 방지할 수 있다.Since the thickness T1 of the third wiring portion is greater than the thickness T2 of the
또한, 앞서 설명한 실시예와 다르게 상기 제 3 배선부의 폭과 상기 제 5 패드부(232)의 폭이 동일 또는 유사할 수 있다. 이에 따라, 상기 제 3 회로 패턴의 간격을 넓힐 수 있다. 이에 의해, 상기 제 3 회로 패턴이 쇼트되는 것을 방지할 수 있다. 또는, 상기 칩 실장 영역의 크기를 감소시킬 수 있다. 이에 따라, 작은 크기의 연성 인쇄회로기판을 제조할 수 있다. 또는, 상기 칩 실장 영역에 배치되는 제 3 회로 패턴의 수를 증가시킬 수 있다.Additionally, unlike the previously described embodiment, the width of the third wiring portion and the width of the
도 15는 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.Figure 15 is a top view of a COF module according to an embodiment.
도 15를 참조하면, 실시예에 따른 COF 모듈은 앞서 설명한 연성 인쇄회로기판을 포함하고, 상기 연성 인쇄회로기판(1000)의 칩 실장 영역(CA)에 배치되는 칩(CH)을 포함할 수 있다.Referring to FIG. 15, the COF module according to the embodiment includes the flexible printed circuit board described above, and may include a chip (CH) disposed in the chip mounting area (CA) of the flexible printed
또한, 상기 연성 인쇄회로기판(1000)은 앞서 설명한 보호층(300)을 포함할 수 있다.Additionally, the flexible printed
한편, 상기 COF 모듈은 상기 연성 인쇄회로기판(1000)을 절단한 후, 상기 칩(CH)을 실장하여 제조될 수 있다. 자세하게, 상기 연성 인쇄회로기판(1000)은 도 1의 컷팅 라인(CL)을 따라 절단된다. 이어서, 상기 제 1 회로 패턴, 제 2 회로 패턴 및 제 3 회로 패턴과 전기적으로 연결되는 구동칩이 연성 인쇄회로기판의 칩 실장 영역에 실장될 수 있다.Meanwhile, the COF module can be manufactured by cutting the flexible printed
예를 들어, 상기 연성 인쇄회로기판의 컷팅 라인(CL) 외부에 배치된 배선 및 패드부를 통해 연성 인쇄회로기판의 구동 특성을 테스트한 후, 상기 컷팅 라인(CL)을 따라 연성 인쇄회로기판을 절단할 수 있다.For example, after testing the driving characteristics of the flexible printed circuit board through wiring and pad portions disposed outside the cutting line (CL) of the flexible printed circuit board, the flexible printed circuit board is cut along the cutting line (CL). can do.
상기 COF 모듈은 디스플레이 패널과 기판의 사이에 위치하여 전기적인 신호를 연결할 수 있다. The COF module is located between the display panel and the substrate and can connect electrical signals.
즉, 상기 보호층(300)이 배치되지 않고 노출되는 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴의 패드부는 상기 디스플레이 패널, 인쇄회로기판 및 상기 칩 실장 영역의 상기 칩과 연결될 수 있다.That is, the pad portions of the first and second circuit patterns that are exposed without the
도 16을 참조하면, 실시예에 따른 연성 인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 연결되고, 상기 일단과 반대되는 타단은 상기 인쇄회로기판(4000)과 연결될 수 있다. Referring to FIG. 16, one end of the
예를 들어, 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 접촉함에 따라 전기적으로 연결되고, 상기 일단과 반대되는 타단은 상기 인쇄회로기판(4000)과 접촉함에 따라 전기적으로 연결될 수 있다. 여기에서, 접촉은 직접적인 접촉을 의미할 수 있다. 또는, 이방성전도성필름(Anisotropic conductive film, ACF)을 사이에 두고 접촉되는 것을 의미할 수 있다. For example, one end of the
상기 COF 모듈(2000)은 플렉서블 기판을 포함하기 때문에, 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000)의 사이에서 리지드(rigid)한 형태 또는 구부러진(bneding) 형태를 가질 수 있다. Since the
상기 COF 모듈(2000)은 서로 대향되며 배치되는 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000) 사이를 구부러진 형태로 연결할 수 있으므로, 전자 디바이스의 두께를 감소시킬 수 있고, 설계의 자유도를 향상시킬 수 있다. 또한, 상기 플렉서블 기판을 포함하는 COF 모듈(2000)은 구부러진 형태에서도 배선이 끊어지지 않을 수 있으므로, 상기 COF 모듈을 포함하는 전자 디바이스의 신뢰성을 향상시킬 수 있다.The
상기 COF 모듈은 플렉서블하기 때문에, 다양한 전자디바이스에 사용될 수 있다. Because the COF module is flexible, it can be used in various electronic devices.
예를 들어, 도 17을 참조하면, 상기 COF 모듈은 휘어지는 플렉서블(flexible) 터치 윈도우에 포함될 수 있다. 따라서, 이를 포함하는 터치 디바이스 장치는 플렉서블 터치 디바이스 장치일 수 있다. 따라서, 사용자가 손으로 휘거나 구부릴 수 있다. 이러한 플렉서블 터치 윈도우는 웨어러블 터치 등에 적용될 수 있다.For example, referring to FIG. 17, the COF module may be included in a bendable flexible touch window. Accordingly, a touch device including this may be a flexible touch device. Therefore, the user can bend or bend it by hand. These flexible touch windows can be applied to wearable touches, etc.
도 18 참조하면, 상기 COF 모듈은 곡면 디스플레이를 포함하는 다양한 웨어러블 터치 디바이스에 포함될 수 있다. 따라서, 상기 COF 모듈을 포함하는 전자창치는 슬림화 또는 경량화될 수 있다.Referring to FIG. 18, the COF module may be included in various wearable touch devices including curved displays. Accordingly, the electronic device including the COF module can be slimmed or lightened.
도 19를 참조하면, 상기 COF 모듈은 TV, 모니터, 노트북과 같은 디스플레이 부분을 가지는 다양한 전자디바이스에 사용될 수 있다. 이때, 상기 COF 모듈은 곡선 형상의 디스플레이 부분을 가지는 전자장치에도 사용될 수 있다. Referring to FIG. 19, the COF module can be used in various electronic devices having a display portion, such as TVs, monitors, and laptops. At this time, the COF module can also be used in an electronic device having a curved display portion.
그러나, 실시예가 이에 한정되는 것은 아니고, 이러한 COF 연성인쇄회로기판 및 이를 가공한 COF 모듈은 다양한 전자디바이스에 사용될 수 있음은 물론이다.However, the embodiment is not limited to this, and of course, the COF flexible printed circuit board and the COF module processed therefrom can be used in various electronic devices.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects, etc. described in the above-described embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified and implemented in other embodiments by a person with ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the present invention.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the description has been made focusing on the embodiments above, this is only an example and does not limit the present invention, and those skilled in the art will understand the above examples without departing from the essential characteristics of the present embodiments. You will be able to see that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the attached claims.
Claims (10)
상기 기재 상에 배치되는 회로 패턴을 포함하고,
상기 회로 패턴은 제 1 회로 패턴 및 제 2 회로 패턴 및 제 3 회로 패턴을 포함하고,
상기 제 1 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 1 패드부, 상기 칩 실장 영역의 외부에 배치되는 제 2 패드부 및 상기 제 1 패드부 및 상기 제 2 패드부와 연결되는 제 1 배선부를 포함하고,
상기 제 2 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 3 패드부, 상기 칩 실장 영역의 외부에 배치되는 제 4 패드부 및 상기 제 3 패드부 및 상기 제 4 패드부와 연결되는 제 2 배선부를 포함하고,
상기 제 3 회로 패턴은 상기 칩 실장 영역의 내부에 배치되는 제 3 배선부 및 제 5 패드부를 포함하고,,
상기 제 3 배선부의 폭은 상기 제 5 패드부의 폭보다 큰 연성 인쇄회로기판.A substrate including a chip mounting area; and
Includes a circuit pattern disposed on the substrate,
The circuit pattern includes a first circuit pattern, a second circuit pattern, and a third circuit pattern,
The first circuit pattern includes a first pad portion disposed inside the chip mounting area, a second pad portion disposed outside the chip mounting area, and a first pad portion connected to the first pad portion and the second pad portion. Includes a wiring section,
The second circuit pattern includes a third pad portion disposed inside the chip mounting area, a fourth pad portion disposed outside the chip mounting region, and a second pad portion connected to the third pad portion and the fourth pad portion. Includes a wiring section,
The third circuit pattern includes a third wiring portion and a fifth pad portion disposed inside the chip mounting area,
A flexible printed circuit board wherein the third wiring portion has a width greater than the fifth pad portion.
상기 제 3 배선부의 폭은 상기 제 5 패드부의 폭의 1배 초과 내지 3배인 연성 인쇄회로기판.According to clause 1,
A flexible printed circuit board wherein the width of the third wiring portion is greater than 1 to 3 times the width of the fifth pad portion.
상기 제 3 배선부는 상기 제 5 패드부와 연결되는 제 3-1 배선부 및 상기 제 3-1 배선부와 연결되는 제 3-2 배선부를 포함하고,
상기 제 3-1 배선부의 폭과 상기 제 3-2 배선부의 폭은 다른 연성 인쇄회로기판.According to clause 1,
The third wiring portion includes a 3-1 wiring portion connected to the fifth pad portion and a 3-2 wiring portion connected to the 3-1 wiring portion,
A flexible printed circuit board wherein the width of the 3-1 wiring part and the width of the 3-2 wiring part are different.
상기 제 3-1 배선부의 폭은 상기 제 3-2 배선부의 폭보다 큰 연성 인쇄회로기판.According to clause 3,
A flexible printed circuit board wherein the width of the 3-1 wiring portion is greater than the width of the 3-2 wiring portion.
상기 제 3 회로 패턴은 상기 칩 실장 영역에 배치되고, 서로 인접하는 제 3-1 회로 패턴, 제 3-2 회로 패턴 및 제 3-3 회로 패턴을 포함하고,
상기 제 3-1 회로 패턴은 상기 칩 실장 영역의 중앙부에 배치되고,
상기 제 3-2 회로 패턴 및 상기 제 3-3 회로 패턴은 상기 칩 실장 영역의 중앙부 및 외곽부 사이에 배치되고,
상기 제 3-1 회로 패턴, 상기 제 3-2 회로 패턴 및 상기 제 3-3 회로 패턴 중 어느 하나의 회로 패턴의 폭은 다른 회로 패턴의 폭과 다른 연성 인쇄회로기판.According to clause 1,
The third circuit pattern is disposed in the chip mounting area and includes a 3-1 circuit pattern, a 3-2 circuit pattern, and a 3-3 circuit pattern adjacent to each other,
The 3-1 circuit pattern is disposed in the center of the chip mounting area,
The 3-2 circuit pattern and the 3-3 circuit pattern are disposed between a central portion and an outer portion of the chip mounting area,
A flexible printed circuit board wherein the width of any one of the 3-1 circuit pattern, the 3-2 circuit pattern, and the 3-3 circuit pattern is different from the width of the other circuit pattern.
상기 제 3-1 회로 패턴의 배선부의 폭은 상기 제 3-2 회로 패턴 및 상기 제 3-3 회로 패턴의 배선부의 폭보다 큰 연성 인쇄회로기판.According to clause 5,
A flexible printed circuit board wherein the width of the wiring portion of the 3-1 circuit pattern is greater than the width of the wiring portion of the 3-2 circuit pattern and the 3-3 circuit pattern.
상기 제 3 회로 패턴은 상기 칩 실장 영역에 배치되고, 서로 인접하는 제 3-1 회로 패턴, 제 3-2 회로 패턴 및 제 3-3 회로 패턴을 포함하고,
상기 제 3 회로 패턴의 배선부의 폭은 상기 칩 실장 영역의 중앙부에서 외곽부 방향으로 연장하면서 작아지는 연성 인쇄회로기판.According to clause 1,
The third circuit pattern is disposed in the chip mounting area and includes a 3-1 circuit pattern, a 3-2 circuit pattern, and a 3-3 circuit pattern adjacent to each other,
A flexible printed circuit board wherein the width of the wiring portion of the third circuit pattern becomes smaller as it extends from the center to the outer portion of the chip mounting area.
상기 칩 실장 영역에 배치되는 칩을 포함하고,
상기 칩은 상기 제 1 패드부, 상기 제 3 패드부 및 상기 제 5 패드부와 연결되는 COF 모듈A flexible printed circuit board according to any one of claims 1 to 7; and
Including a chip disposed in the chip mounting area,
The chip is a COF module connected to the first pad unit, the third pad unit, and the fifth pad unit.
상기 제 3 배선부의 폭은 상기 제 3 배선부와 상기 칩의 단자부 사이의 거리 이상이고,
상기 제 3 배선부의 폭은 상기 단자부의 길이 이하인 COF 모듈According to clause 8,
The width of the third wiring portion is greater than or equal to the distance between the third wiring portion and the terminal portion of the chip,
A COF module in which the width of the third wiring portion is less than or equal to the length of the terminal portion.
상기 제 1 회로 패턴과 연결되는 인쇄회로기판; 및
상기 제 2 회로 패턴과 연결되는 디스플레이 패널을 포함하는 전자 디바이스.COF module according to claim 8;
a printed circuit board connected to the first circuit pattern; and
An electronic device including a display panel connected to the second circuit pattern.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220120947A KR20240041648A (en) | 2022-09-23 | 2022-09-23 | Flexible printed circuit board, cof module and electronic device comprising the same |
PCT/KR2023/014061 WO2024063476A1 (en) | 2022-09-23 | 2023-09-18 | Flexible printed circuit board, cof module, and electronic device comprising same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220120947A KR20240041648A (en) | 2022-09-23 | 2022-09-23 | Flexible printed circuit board, cof module and electronic device comprising the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240041648A true KR20240041648A (en) | 2024-04-01 |
Family
ID=90454913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220120947A KR20240041648A (en) | 2022-09-23 | 2022-09-23 | Flexible printed circuit board, cof module and electronic device comprising the same |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20240041648A (en) |
WO (1) | WO2024063476A1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11145595A (en) * | 1997-11-14 | 1999-05-28 | Alps Electric Co Ltd | Mounting structure of surface-mounting part |
JP2005108993A (en) * | 2003-09-29 | 2005-04-21 | Seiko Epson Corp | Flexible printed board, mounting structure, electrooptic device equipped therewith, and electronic equipment equipped with electrooptic device |
JP2006039449A (en) * | 2004-07-30 | 2006-02-09 | Seiko Epson Corp | Optoelectronic apparatus, conductors substrate, and electronic equipment |
KR102378493B1 (en) * | 2017-10-23 | 2022-03-24 | 삼성전자주식회사 | Film for package substrate, semiconductor package, display device and methods of fabricating the same |
KR20220055759A (en) * | 2020-10-27 | 2022-05-04 | 엘지이노텍 주식회사 | Flexible printed circuit board, cof module and electronic device comprising the same |
-
2022
- 2022-09-23 KR KR1020220120947A patent/KR20240041648A/en unknown
-
2023
- 2023-09-18 WO PCT/KR2023/014061 patent/WO2024063476A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024063476A1 (en) | 2024-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102665438B1 (en) | Flexible circuit board, cof module and electronic device comprising the same | |
US11395403B2 (en) | Flexible circuit board, COF module and electronic device including the same | |
JP4992532B2 (en) | Heat dissipation board and manufacturing method thereof | |
US20230345635A1 (en) | Flexible printed circuit board, cof module, and electronic device comprising the same | |
KR20220017171A (en) | Flexible circuit board for chip on film and chip pakage comprising the same, and electronic device comprising the same | |
US20240057259A1 (en) | Flexible printed circuit board, cof module, and electronic device comprising the same | |
KR20240041648A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20220054102A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20230111541A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20230111969A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20240001549A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20230107060A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
US20240215156A1 (en) | Flexible printed circuit board, cof module, and electronic device comprising the same | |
KR20240028215A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
US20230057668A1 (en) | Flexible printed circuit board, cof module, and electronic device comprising the same | |
KR20240077904A (en) | Flexible circuit board, cof module and electronic device comprising the same | |
KR20230062252A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20230039451A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20240001552A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20240107826A (en) | Flexible printed circuit board, cof module and electronic device comprising the same | |
KR20240107794A (en) | Flexible printed circuit board, cof module and electronic device comprising the same |