KR20240038450A - Chip On Film Semiconductor Package And Chip On Film Substrate - Google Patents

Chip On Film Semiconductor Package And Chip On Film Substrate Download PDF

Info

Publication number
KR20240038450A
KR20240038450A KR1020220117326A KR20220117326A KR20240038450A KR 20240038450 A KR20240038450 A KR 20240038450A KR 1020220117326 A KR1020220117326 A KR 1020220117326A KR 20220117326 A KR20220117326 A KR 20220117326A KR 20240038450 A KR20240038450 A KR 20240038450A
Authority
KR
South Korea
Prior art keywords
ground
chip
semiconductor chip
ground pattern
film
Prior art date
Application number
KR1020220117326A
Other languages
Korean (ko)
Inventor
이광준
오웅진
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020220117326A priority Critical patent/KR20240038450A/en
Publication of KR20240038450A publication Critical patent/KR20240038450A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Abstract

본 발명은 칩 온 필름 반도체 패키지를 개시하며, 상기 칩온필름 반도체 패키지는 그라운드 패드를 이용하여 반도체 칩에 대한 강화된 그라운드 기능을 가질 수 있고, 방열 테이프를 이용하여 그라운드 기능과 쉴드 기능을 개선할 수 있다.The present invention discloses a chip-on-film semiconductor package, wherein the chip-on-film semiconductor package can have a strengthened ground function for a semiconductor chip using a ground pad, and can improve the ground function and shield function using a heat dissipation tape. there is.

Description

칩 온 필름 반도체 패키지 및 칩 온 필름 기판{Chip On Film Semiconductor Package And Chip On Film Substrate}Chip On Film Semiconductor Package And Chip On Film Substrate

본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 방역 기능과 노이즈에 대한 쉴드 기능을 개선한 칩 온 필름 반도체 패키지 및 칩 온 필름 기판에 관한 것이다.The present invention relates to a semiconductor package, and more specifically, to a chip-on-film semiconductor package and a chip-on-film substrate with improved quarantine functions and shielding functions against noise.

최근 들어 휴대용 모바일, 노트북, 개인 휴대용 단말기(Personal Digital assistant: PDA), 전자 수첩, 액정디스플레이(LCD), 유기 발광 소자(OLED), 플라즈마 표시 소자(PDP) 등에 사용되는 전자기기의 소형화 및 경량화 추세에 따라 축소공간 및 고 굴곡성이 요구되며, 전자부품 간의 신호 전달 속도가 고속화되고 있다. 이에 따라, 전자 제품의 좁은 영역에 고밀도로 반도체 칩을 실장하기 위한 다양한 연구가 진행되고 있다. Recently, there has been a trend toward miniaturization and weight reduction of electronic devices used in portable mobile devices, laptops, personal digital assistants (PDAs), electronic notebooks, liquid crystal displays (LCDs), organic light emitting devices (OLEDs), and plasma display devices (PDPs). Accordingly, reduced space and high flexibility are required, and the speed of signal transmission between electronic components is increasing. Accordingly, various researches are being conducted to mount semiconductor chips at high density in narrow areas of electronic products.

그 중에서도, 칩 온 필름(Chip On Film: COF) 방식은 반도체 칩을 얇은 필름 형태의 연성 인쇄회로기판(Flexible Printed Circuit Board: 이하, "FPCB"라 함)에 실장하는 방식이다. 칩 온 필름(Chip On Film: COF) 방식은 FPCB를 사용하기 때문에, 유연성이 요구되는 다양한 곳에 반도체 칩을 실장하기 위하여 이용될 수 있다. 예시적으로, 플렉서블 디스플레이 등에 적용될 수 있다. 또한, COF 방식은 다양한 웨어러블 전자기기에 적용될 수 있다는 점에서 각광받고 있다. Among them, the Chip On Film (COF) method is a method of mounting a semiconductor chip on a thin film-shaped flexible printed circuit board (hereinafter referred to as “FPCB”). Since the Chip On Film (COF) method uses an FPCB, it can be used to mount semiconductor chips in various places where flexibility is required. By way of example, it may be applied to flexible displays, etc. Additionally, the COF method is attracting attention because it can be applied to various wearable electronic devices.

특히, 표시패널의 구동 및 제어신호를 생성하는 구동소자들이 유연한(flexible) 특성을 갖는 FPCB 상에 실장한 COF 방식으로 구성될 필요가 있다. 이 경우 액정패널의 배면으로 유연하게 휘어지는 FPCB상에 구동 소자들이 구성될 수 있다. 이에 따라 미세한 피치를 구현하여 디스플레이장치를 박형화할 수 있고 화소 수의 증가에 따른 고해상도의 디스플레이를 구현하는데 사용될 수 있다.In particular, the driving elements that generate the driving and control signals of the display panel need to be configured in a COF manner mounted on an FPCB with flexible characteristics. In this case, driving elements can be configured on an FPCB that flexibly bends toward the back of the liquid crystal panel. Accordingly, the display device can be made thinner by implementing a fine pitch, and it can be used to implement a high-resolution display as the number of pixels increases.

그러나 FPCB 및 구동 소자들의 미세 회로화가 진행됨에 따라 근접회로 간의 전자파 노이즈(Noise) 발생에 따른 전자파 간섭(Electromagnetic Interference:EMI)의 문제가 발생하게 된다.However, as the fine circuitry of FPCBs and driving elements progresses, problems with electromagnetic interference (EMI) due to electromagnetic noise between adjacent circuits arise.

표시장치의 경우, COF(Chip On Film) 방식에서 FPCB에 장착되는 반도체 칩은 소스 드라이버 집적회로(Integrated Circuit, IC)를 포함할 수 있다. 소스 드라이버는 디스플레이장치의 화상 라인들을 구동하기 위한 다수의 구동 신호들을 출력할 수 있으며, 예시적으로 구동 신호들을 화상 라인들에 동시에 구동하는 등의 경우 내부에서 전원 노이즈(Noise)를 발생시키게 된다. In the case of a display device, the semiconductor chip mounted on the FPCB in the COF (Chip On Film) method may include a source driver integrated circuit (IC). The source driver can output a number of driving signals to drive the image lines of the display device, and for example, when driving the driving signals to the image lines simultaneously, power noise is generated internally.

디스플레이장치의 구동 및 제어신호를 생성하는 구동소자들 중에서 타이밍 컨트롤러와 소스 드라이버 간에는 인터페이스 방식에 따라 데이터 신호를 전송하기 위한 배선들이 형성된다. 데이터 신호가 전송되는 각 배선에는 전류의 흐름에 따라 유도되는 전기장이 형성되며, 이러한 전기장의 방사는 인접한 배선에 커플링 노이즈를 실어서 부품의 정상적인 동작을 방해하는 문제를 야기시킨다.Among the driving elements that generate driving and control signals of the display device, wires for transmitting data signals are formed between the timing controller and the source driver according to the interface method. An electric field induced by the flow of current is formed in each wire through which a data signal is transmitted, and the radiation of this electric field imposes coupling noise on adjacent wires, causing problems that interfere with the normal operation of components.

또한, FPCB 상에 실장된 구동소자들의 대부분은 고주파 신호에 의해 동작되므로 전자파 간섭(EMI)이나 정전기 방전(ESD: electrostatic discharge)에 취약하게 된다. 이러한 전자파 간섭이나 정전기 방전은 표시패널로 전송되는 전기적 신호와 간섭을 일으킬 뿐만 아니라 디스플레이장치의 외부로 방출되어 기타 주변기기의 오작동을 유발하는 등의 문제점이 있다.Additionally, most of the driving elements mounted on the FPCB are operated by high-frequency signals, making them vulnerable to electromagnetic interference (EMI) or electrostatic discharge (ESD). Such electromagnetic interference or electrostatic discharge not only causes interference with electrical signals transmitted to the display panel, but is also emitted outside the display device, causing malfunction of other peripheral devices.

전자파 간섭(EMI)이나 정전기 방전(ESD)에 따른 문제점을 해결하기 위해 종래로부터 연성 인쇄회로기판(FPCB)과 금속 재질의 커버 쉴드 사이를 연결하여 그라운드 패스를 형성하는 등의 방법이 사용되어 왔으나 전자파 차단의 효과가 크지 않았다. 또한, 금속 재질의 커버 쉴드와 같은 구성의 증가로 인해 디스플레이장치의 두께가 두꺼워지고 단가가 높아지는 문제가 있었다.To solve problems caused by electromagnetic interference (EMI) or electrostatic discharge (ESD), methods such as connecting a flexible printed circuit board (FPCB) and a metal cover shield to form a ground path have been used. The effect of blocking was not significant. In addition, due to the increase in components such as metal cover shields, there was a problem that the thickness of the display device became thicker and the unit price increased.

이와 같이 종래의 칩 온 필름 반도체 패키지에서는 근접회로 간의 전자파 노이즈에 따른 전자파 간섭(EMI)이나 소스 드라이버의 구동에 따라 유입되는 노이즈로 인한 문제가 빈번하게 발생하였으며, 이를 해결하기 위한 기술이 요구되어 왔다.In this way, in conventional chip-on-film semiconductor packages, problems due to electromagnetic interference (EMI) due to electromagnetic noise between adjacent circuits or noise introduced due to the operation of the source driver frequently occurred, and technology to solve these problems has been required. .

본 발명의 목적은 연성회로기판의 더미 패드를 그라운드 패턴으로 이용함으로써 방열성과 노이즈 방지 기능이 강화된 칩 온 필름 반도체 패키지 및 칩 온 필름 기판을 제공함에 있다. The purpose of the present invention is to provide a chip-on-film semiconductor package and a chip-on-film substrate with enhanced heat dissipation and noise prevention functions by using a dummy pad of a flexible printed circuit board as a ground pattern.

또한 본 발명의 다른 목적은 더미 패드를 그라운드 패턴으로 이용하고, 방열성과 도전성을 갖는 방열 테이프를 이용함으로써 방열성과 노이즈 방지를 위한 쉴드 기능을 강화시킨 칩 온 필름 반도체 패키지 및 칩 온 필름 기판을 제공함에 있다.Another object of the present invention is to provide a chip-on-film semiconductor package and a chip-on-film substrate with enhanced shielding functions for heat dissipation and noise prevention by using a dummy pad as a ground pattern and a heat dissipation tape with heat dissipation and conductivity. there is.

본 발명의 칩 온 필름 반도체 패키지는, 기판의 일면에 형성되며 외부와 전기적으로 접속되고 그라운드 전압이 인가되는 제1 그라운드 패드; 상기 일면의 반도체 칩 실장 영역에 실장되는 반도체 칩; 상기 일면의 상기 제1 그라운드 패드와 상기 반도체 칩 실장 영역 사이의 배선 영역에 형성되며, 상기 그라운드 패드와 상기 반도체 칩 간을 전기적으로 연결하는 제1 배선을 포함하는 배선 패턴; 상기 제1 배선과 상기 반도체 칩 중 적어도 하나에 그라운드를 위하여 전기적으로 접속되며, 상기 반도체 칩 실장영역 내부에서 외부로 연장되는 그라운드 라인; 및 상기 반도체 칩 실장 영역의 외부에 형성되며, 상기 그라운드 라인과 전기적으로 접속되는 그라운드 패턴;을 포함함을 특징으로 한다.The chip-on-film semiconductor package of the present invention includes a first ground pad formed on one side of a substrate, electrically connected to the outside, and to which a ground voltage is applied; a semiconductor chip mounted on the semiconductor chip mounting area of the one surface; a wiring pattern formed in a wiring area between the first ground pad of the one surface and the semiconductor chip mounting area, and including a first wiring electrically connecting the ground pad and the semiconductor chip; a ground line electrically connected to at least one of the first wiring and the semiconductor chip for a ground, and extending from inside the semiconductor chip mounting area to the outside; and a ground pattern formed outside the semiconductor chip mounting area and electrically connected to the ground line.

본 발명의 칩 온 필름 기판은, 반도체 칩의 실장을 위한 반도체 칩 실장 영역 및 상기 반도체 칩 실장 영역의 외부에 형성된 그라운드 패턴 영역을 일면에 갖는 기판; 상기 반도체 칩의 그라운드를 위하여, 상기 반도체 칩 실장영역 내부에서 상기 그라운드 패턴 영역으로 연장되는 그라운드 라인; 및 상기 그라운드 패턴 영역에 형성되며, 상기 그라운드 라인과 전기적으로 접속되는 그라운드 패턴;을 포함함을 특징으로 한다.The chip-on-film substrate of the present invention includes: a substrate having on one surface a semiconductor chip mounting area for mounting a semiconductor chip and a ground pattern area formed outside the semiconductor chip mounting area; A ground line extending from inside the semiconductor chip mounting area to the ground pattern area to ground the semiconductor chip; and a ground pattern formed in the ground pattern area and electrically connected to the ground line.

본 발명은 연성회로기판의 더미 패드를 그라운드 패턴으로 이용함으로써 방열성과 노이즈 방지 기능을 강화시킬 수 있는 장점이 있다.The present invention has the advantage of enhancing heat dissipation and noise prevention functions by using a dummy pad of a flexible circuit board as a ground pattern.

또한, 본 발명은 더미 패드를 그라운드 패턴으로 이용하고, 방열성과 도전성을 갖는 방열 테이프를 그라운드 패턴과 전기적으로 연결시킴으로써 그라운드 쇼트 상태에서 쉴드 기능을 강화시켜 반도체 칩에서 발생하는 EMI나 외부로부터 유입되는 노이즈로 인한 문제를 개선시킬 수 있는 효과가 있다.In addition, the present invention uses a dummy pad as a ground pattern and electrically connects a heat dissipating tape with heat dissipation and conductivity to the ground pattern to strengthen the shielding function in a ground short state, preventing EMI generated from the semiconductor chip or noise introduced from the outside. It has the effect of improving problems caused by .

도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.
도 2는 도 1의 칩 온 필름 반도체 패키지의 실시예를 예시한 개략적인 평면도이다.
도 3은 도 2에 도시된 칩 온 필름 반도체 패키지의 A-A'선에 따른 단면도.1 is a configuration diagram of a display device according to an embodiment.
FIG. 2 is a schematic plan view illustrating an embodiment of the chip-on-film semiconductor package of FIG. 1.
FIG. 3 is a cross-sectional view taken along line A-A' of the chip-on-film semiconductor package shown in FIG. 2.

본 발명은 칩 온 필름 반도체 패키지와 칩 온 필름 기판을 개시한다.The present invention discloses a chip-on-film semiconductor package and a chip-on-film substrate.

여기에서, 칩 온 필름 반도체 패키지는 칩 온 필름 기판의 일면에 반도체 칩을 패키징한 것으로 이해될 수 있고, 칩 온 필름 기판은 일면에 반도체 칩을 패키징하기 위한 것으로 이해될 수 있다.Here, a chip-on-film semiconductor package can be understood as packaging a semiconductor chip on one side of a chip-on-film substrate, and the chip-on-film substrate can be understood as packaging a semiconductor chip on one side.

본 발명은 휴대용 모바일, 노트북, 개인 휴대용 단말기(Personal Digital assistant: PDA), 전자 수첩, 액정디스플레이(LCD), 유기 발광 소자(OLED), 플라즈마 표시 소자(PDP) 등에 연성회로기판을 이용하여 COF 방식으로 반도체 칩을 패키징하기 위하여 실시될 수 있다.The present invention is a COF method using a flexible circuit board for portable mobile devices, laptops, personal digital assistants (PDAs), electronic notebooks, liquid crystal displays (LCDs), organic light emitting devices (OLEDs), and plasma display devices (PDPs). It can be carried out to package semiconductor chips.

이하 본 발명의 디스플레이 장치에 관한 칩 온 필름 반도체 패키지 및 칩 온 필름 기판의 실시예에 대하여 상세하게 설명한다.Hereinafter, embodiments of a chip-on-film semiconductor package and a chip-on-film substrate related to the display device of the present invention will be described in detail.

도 1은 일 실시예에 따른 디스플레이장치의 구성도이다.1 is a configuration diagram of a display device according to an embodiment.

도 1을 참고하면 디스플레이장치(1000)는 칩온필름 패키지(100), 디스플레이패널(200) 및 회로기판(300) 등을 포함할 수 있다.Referring to FIG. 1, the display device 1000 may include a chip-on-film package 100, a display panel 200, and a circuit board 300.

이 중, 디스플레이패널(200)은 화면을 형성하기 위한 다수의 화소(P)를 구비할 수 있다. 도 1에서 하나의 화소(P)를 예시하고 있으나, 디스플레이패널(200)은 이에 국한되지 않고 디스플레이패널(200)에 미리 설정된 패턴으로 형성된 복수의 화소(P)를 포함할 수 있다. 구체적인 예시로서, 화소들(P)은 복수의 행과 복수의 열을 갖도록 배열된 패턴으로 형성될 수 있다.Among these, the display panel 200 may be provided with a plurality of pixels (P) to form a screen. Although one pixel (P) is illustrated in FIG. 1, the display panel 200 is not limited to this and may include a plurality of pixels (P) formed in a preset pattern on the display panel 200. As a specific example, the pixels P may be formed in a pattern arranged to have a plurality of rows and a plurality of columns.

상기한 화소(P)를 구동하기 위하여, 예시적으로 복수의 제어회로와 전원회로(도시되지 않음)가 필요하다. 복수의 제어회로로서 타이밍 컨트롤러(도시되지 않음)와 소스 드라이버(도시되지 않음)가 예시될 수 있다. 예시적으로, 타이밍 컨트롤러와 소스 드라이버는 각각 독립된 집적회로로 제작될 수 있다. 이 경우, 타이밍 컨트롤러는 상기한 회로기판(300)에 실장되는 것으로 설명할 수 있고, 소스 드라이버는 상기한 칩온필름 패키지(100)에 실장되는 것으로 설명할 수 있다.In order to drive the pixel P, a plurality of control circuits and a power circuit (not shown) are required. Examples of a plurality of control circuits include a timing controller (not shown) and a source driver (not shown). Illustratively, the timing controller and the source driver may each be manufactured as independent integrated circuits. In this case, the timing controller can be described as being mounted on the circuit board 300 described above, and the source driver can be described as being mounted on the chip-on-film package 100 described above.

타이밍 컨트롤러는 외부의 데이터 소스로부터 제공된 디스플레이 데이터를 소스 드라이버가 수신할 수 있는 포맷으로 변환하여 제공하기 위한 것이며, 소스 드라이버는 타이밍 컨트롤러의 디스플레이 데이터에 대응하는 구동 신호들을 디스플레이패널(200)의 각 행에 해당하는 채널 별로 제공하기 위한 것이다.The timing controller is used to convert display data provided from an external data source into a format that can be received by the source driver, and the source driver sends driving signals corresponding to the display data of the timing controller to each row of the display panel 200. It is intended to provide each corresponding channel.

또한, 전원 회로는 타이밍 컨트롤러와 소스 드라이버의 동작에 필요한 전압들을 제공하기 위한 것이며, 상기한 회로기판(200)에 실장되는 것으로 이해될 수 있다. 예시적으로, 전원 회로는 그라운드 전압을 제공할 수 있다.Additionally, the power circuit is intended to provide voltages necessary for the operation of the timing controller and source driver, and can be understood as being mounted on the circuit board 200 described above. Illustratively, the power circuit may provide a ground voltage.

본 발명의 실시예에서, 회로기판(300)에 실장된 제어 회로(310)는 상기한 타이밍 컨트롤러와 상기한 전원 회로를 포함하는 것으로 이해될 수 있으며, 칩온필름 패키지(100)에 실장된 반도체 칩(C)은 상기한 소스 드라이버에 해당하는 것으로 이해될 수 있다. 이하, 본 발명의 실시예에서 반도체 칩(C)은 소스 드라이버인 것으로 설명한다.In an embodiment of the present invention, the control circuit 310 mounted on the circuit board 300 may be understood to include the timing controller and the power circuit, and the semiconductor chip mounted on the chip-on-film package 100 (C) can be understood as corresponding to the source driver described above. Hereinafter, in an embodiment of the present invention, the semiconductor chip C will be described as a source driver.

반도체 칩(C)이 배치되는 칩온필름 패키지(100)는 제1측으로는 회로기판(300)과 전기적으로 연결되고 제2 측으로는 디스플레이패널(200)과 전기적으로 연결된다.The chip-on-film package 100 on which the semiconductor chip C is disposed is electrically connected to the circuit board 300 on a first side and with the display panel 200 on a second side.

반도체 칩(C)은 회로기판(300)에 배치되는 제어회로(310)로부터 제1 배선(L1)을 통해 디스플레이 데이터를 수신하여 제2 배선(L2)을 통해 디스플레이패널(200)로 구동 신호들을 출력한다.The semiconductor chip C receives display data from the control circuit 310 disposed on the circuit board 300 through the first wiring L1 and sends driving signals to the display panel 200 through the second wiring L2. Print out.

여기에서, 제1 배선(L1)은 칩온필름 패키지(100)의 제1측의 인터페이스를 위한 것이다. 따라서, 제1 배선(L1)은 반도체 칩(C)과 제어회로(310) 간의 인터페이스를 위한 전기적 라인을 의미하며, 회로기판(300) 상의 배선, 칩온필름 패키지(100) 상의 배선 및 회로기판(300)과 칩온필름 패키지(100) 간의 전기적 접속을 위한 도전성 페이스트 등을 포함하는 것으로 이해될 수 있다. 그리고, 제1 배선(L1)은 반도체 칩(C)과 제어회로(310) 간의 인터페이스를 위한 배선들을 대표하는 것으로 이해될 수 있다.Here, the first wiring L1 is for the interface of the first side of the chip-on-film package 100. Therefore, the first wiring L1 refers to an electrical line for the interface between the semiconductor chip C and the control circuit 310, and includes wiring on the circuit board 300, wiring on the chip-on-film package 100, and the circuit board ( It may be understood that it includes a conductive paste for electrical connection between 300) and the chip-on-film package 100. Additionally, the first wiring L1 may be understood as representing wiring for an interface between the semiconductor chip C and the control circuit 310.

그리고, 제2 배선(L2)은 칩온필름 패키지(100)의 제2측의 인터페이스를 위한 것이다. 따라서, 제2 배선(L2)은 반도체 칩(C)과 픽셀(P) 간의 인터페이스를 위한 전기적 라인을 의미하며, 칩온필름 패키지(100) 상의 배선, 디스플레이패널(200) 상의 배선 및 칩온필름 패키지(100)와 디스플레이패널(200) 간의 전기적 접속을 위한 도전성 페이스트 등을 포함하는 것으로 이해될 수 있다.And, the second wiring L2 is for the interface of the second side of the chip-on-film package 100. Therefore, the second wiring L2 refers to an electrical line for the interface between the semiconductor chip C and the pixel P, and includes the wiring on the chip-on-film package 100, the wiring on the display panel 200, and the chip-on-film package ( It may be understood as including a conductive paste for electrical connection between 100) and the display panel 200.

반도체 칩(C)은 구동 신호들을 생성하기 위해 디스플레이 데이터를 변환하는 내부 동작에 의해 열을 발생시킬 수 있다. 디스플레이장치(1000)의 반도체 칩(C)은 경박 단소화되는 추세이나, 대화면 및 고해상도를 구현하기 위하여 고주파로 신호를 처리하도록 구성되는 추세이다. 따라서, 반도체 칩(C)의 발열량이 증가하는 추세에 있다.The semiconductor chip C may generate heat due to its internal operation of converting display data to generate driving signals. The semiconductor chip (C) of the display device 1000 is trending toward becoming lighter, thinner, and smaller, but is also being configured to process signals at high frequencies to implement large screens and high resolution. Accordingly, the heat generation amount of the semiconductor chip (C) is trending to increase.

이러한 디스플레이장치(1000) 및 반도체 칩(C)의 개발 추세에 따라 칩온필름 패키지(100)는 내부에서 발생되는 전자파 간섭(EMI)이나 외부에서 유입되는 노이즈로 인한 문제를 개선시킬 필요성이 제기되어 왔다.According to the development trend of the display device 1000 and the semiconductor chip (C), there has been a need to improve the problems caused by electromagnetic interference (EMI) generated internally or noise introduced from the outside of the chip-on-film package 100. .

도 2는 도 1의 칩 온 필름 반도체 패키지(100)의 실시예를 예시한 개략적인 평면도이고, 도 3은 도 2에 도시된 칩 온 필름 반도체 패키지의 A-A'선에 따른 단면도이다.FIG. 2 is a schematic plan view illustrating an embodiment of the chip-on-film semiconductor package 100 of FIG. 1, and FIG. 3 is a cross-sectional view taken along line A-A' of the chip-on-film semiconductor package shown in FIG. 2.

도 2 및 도 3을 참조하면, 본 발명의 칩 온 필름 반도체 패키지(100)는 칩 온 필름 기판을 이용하여 구성될 수 있다.Referring to Figures 2 and 3, the chip-on-film semiconductor package 100 of the present invention may be constructed using a chip-on-film substrate.

여기에서, 칩 온 필름 기판은 기판(110), 그라운드 라인(GL), 배선 패턴(121), 그라운드 패턴(133a, 133b, 133c), 제1 패드들(131a, 131b) 및 제2 패드들(132a, 132b)을 포함하는 것으로 이해될 수 있다. Here, the chip-on-film substrate includes a substrate 110, a ground line (GL), a wiring pattern 121, a ground pattern (133a, 133b, 133c), first pads (131a, 131b), and second pads ( It can be understood to include 132a, 132b).

그라운드 라인(GL), 배선 패턴(121), 그라운드 패턴(133a, 133b, 133c), 제1 패드들(131a, 131b) 및 제2 패드들(132a, 132b)은 기판(110)의 일면에 형성된다.The ground line GL, wiring pattern 121, ground patterns 133a, 133b, 133c, first pads 131a, 131b, and second pads 132a, 132b are formed on one surface of the substrate 110. do.

그리고, 기판(110)은 일면에 배선 영역(120), 제1 패드 영역(131), 제2 패드 영역(132), 그라운드 패턴 영역(133), 반도체 칩 실장 영역(140), 방열 테이프 영역(150)을 갖도록 구성될 수 있다.In addition, the substrate 110 has a wiring area 120, a first pad area 131, a second pad area 132, a ground pattern area 133, a semiconductor chip mounting area 140, and a heat dissipation tape area ( 150).

칩 온 필름 반도체 패키지(100)의 예는 상기한 기판(110), 반도체 칩 실장 영역(140)의 반도체 칩(C) 및 방열 테이프 영역(150)의 방열 테이프(150a)를 포함하는 것으로 이해될 수 있다.An example of the chip-on-film semiconductor package 100 will be understood to include the above-described substrate 110, the semiconductor chip C of the semiconductor chip mounting area 140, and the heat dissipation tape 150a of the heat dissipation tape area 150. You can.

상기 기판(110)은 연성 인쇄회로기판을 포함할 수 있다. 또한 상기 기판(110)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate:PET) 필름 또는 폴리이미드(polyimide : PI) 필름으로 구현될 수 있다. 상기 기판(110)은 유연성을 갖도록 20㎛ 내지 40㎛의 두께를 갖는 것이 바람직하다. The substrate 110 may include a flexible printed circuit board. Additionally, the substrate 110 may be implemented as a polyethylene terephthalate (PET) film or a polyimide (PI) film. The substrate 110 preferably has a thickness of 20㎛ to 40㎛ to ensure flexibility.

상기 기판(110)의 두께가 40㎛를 초과하는 경우 칩 온 필름 반도체 패키지(1000)의 전체적인 두께가 증가할 수 있고, 이에 의해 플렉서블 특성이 저하될 수 있다. 또한 상기 기판(110)의 두께가 20㎛ 미만인 경우에는 기판(110)에 인가되는 열이나 압력 등에 취약할 수 있다. 그러나 기판의 두께는 이에 한정되지 아니하고 당업계에서 자명한 범위 내에서 변경 실시될 수 있다.If the thickness of the substrate 110 exceeds 40㎛, the overall thickness of the chip-on-film semiconductor package 1000 may increase, and thus the flexible characteristics may deteriorate. Additionally, if the thickness of the substrate 110 is less than 20㎛, it may be vulnerable to heat or pressure applied to the substrate 110. However, the thickness of the substrate is not limited to this and may be changed within the range apparent in the art.

제1 패드 영역(131)은 칩 온 필름 반도체 패키지(100)의 제1측 즉 기판(110)의 제1측에 정의될 수 있다. 제1 패드 영역(131)에는 제1 패드들(131a, 131b)이 형성될 수 있다. 제1 패드들(131a, 131b)은 외부에서 입력되는 신호나 외부에서 인가되는 전압에 의해 용도가 구분될 수 있으며, 예시적으로 제1 패드(131a)는 디스플레이 데이터를 수신하는 입력 패드로 이해될 수 있고, 제1 패드(131b)는 그라운드 전압이 인가되는 그라운드 패드로 이해될 수 있다.The first pad area 131 may be defined on the first side of the chip-on-film semiconductor package 100, that is, the first side of the substrate 110. First pads 131a and 131b may be formed in the first pad area 131. The first pads 131a and 131b may be used for different purposes depending on an externally input signal or an externally applied voltage. For example, the first pad 131a may be understood as an input pad that receives display data. The first pad 131b may be understood as a ground pad to which a ground voltage is applied.

제2 패드 영역(132)은 칩 온 필름 반도체 패키지(100)의 제2측 즉 기판(110)의 제2측에 정의될 수 있다. 이 때, 제1측은 기판(110)의 일변으로 이해될 수 있고, 제2측은 기판(110)에서 제1측과 마주하는 변으로 이해도리 수 있다. 제2 패드 영역(132)에는 제2 패드들(132a, 132b)이 형성될 수 있다. 제2 패드들(132a, 132b)도 입력되는 신호나 인가되는 전압에 의해 용도가 구분될 수 있으며, 예시적으로 제2 패드(132a)는 구동 신호를 출력하는 출력 패드로 이해될 수 있고, 제2 패드(132b)는 그라운드 전압을 출력하는 그라운드 패드로 이해될 수 있다.The second pad area 132 may be defined on the second side of the chip-on-film semiconductor package 100, that is, the second side of the substrate 110. At this time, the first side can be understood as one side of the substrate 110, and the second side can be understood as a side of the substrate 110 facing the first side. Second pads 132a and 132b may be formed in the second pad area 132. The second pads 132a and 132b may also be divided into purposes depending on the input signal or applied voltage. For example, the second pad 132a may be understood as an output pad that outputs a driving signal, and the second pad 132a may be understood as an output pad that outputs a driving signal. 2 Pad 132b can be understood as a ground pad that outputs a ground voltage.

배선영역(120)은 배선 패턴(121)을 포함하는 영역이다. 상기한 배선 영역(120)은 제1 배선들(L1)을 포함하는 제1 배선 영역과 제2 배선들(L2)을 포함하는 제2 배선 영역으로 구분될 수 있다.The wiring area 120 is an area including the wiring pattern 121. The wiring area 120 may be divided into a first wiring area including first wires L1 and a second wiring area including second wires L2.

제1 배선들(L1)을 포함하는 제1 배선 영역과 제2 배선들(L2)을 포함하는 제2 배선 영역 사이에 반도체 칩(C)이 실장되는 반도체 칩 실장영역(140)이 정의될 수 있다. 반도체 칩(C)은 장방형을 가질 수 있으며, 그에 따라 반도체 칩 실장영역(140)도 장방형을 가질 수 있다.A semiconductor chip mounting area 140 in which the semiconductor chip C is mounted may be defined between the first wiring area including the first wires L1 and the second wiring area including the second wires L2. there is. The semiconductor chip C may have a rectangular shape, and accordingly, the semiconductor chip mounting area 140 may also have a rectangular shape.

제1 배선 영역의 배선 패턴(121)은 제1 배선 패턴으로 정의할 수 있으며, 제1 배선 패턴은 입력 패드에 해당하는 제1 패드(131a)와 그라운드 패드에 해당하는 제1 패드(131b)가 형성된 제1 패드 영역(131)과 반도체 칩 실장영역(140) 사이에 형성된다. 그러므로, 제1 배선 패턴은 그라운드 패드인 제1 패드(131b)와 반도체 칩(C) 간을 연결하는 제1 배선(L1)을 포함하는 것으로 이해될 수 있다.The wiring pattern 121 of the first wiring area can be defined as a first wiring pattern, and the first wiring pattern includes a first pad 131a corresponding to the input pad and a first pad 131b corresponding to the ground pad. It is formed between the formed first pad area 131 and the semiconductor chip mounting area 140. Therefore, the first wiring pattern may be understood as including the first wiring L1 connecting the first pad 131b, which is a ground pad, and the semiconductor chip C.

또한, 제2 배선 영역의 배선 패턴(121)은 제2 배선 패턴으로 정의할 수 있으며, 제2 배선 패턴은 출력 패드에 해당하는 제2 패드(132a)와 그라운드 패드에 해당하는 제2 패드(132b)가 형성된 제2 패드 영역(131)과 반도체 칩 실장영역(140) 사이에 형성된다. 그러므로, 제2 배선 패턴은 그라운드 패드인 제2 패드(132b)와 반도체 칩(C) 간을 연결하는 제2 배선(L2)을 포함하는 것으로 이해될 수 있다. In addition, the wiring pattern 121 of the second wiring area can be defined as a second wiring pattern, and the second wiring pattern includes a second pad 132a corresponding to the output pad and a second pad 132b corresponding to the ground pad. ) is formed between the second pad area 131 and the semiconductor chip mounting area 140. Therefore, the second wiring pattern may be understood as including a second wiring L2 connecting the second pad 132b, which is a ground pad, and the semiconductor chip C.

상기한 구성에 의하여 반도체 칩(C)은 제1 배선(L1)을 통해 디스플레이 데이터나 그라운드 전압을 수신할 수 있고, 제2 배선(L2)을 통해 디스플레이패널(200)로 구동 신호나 그라운드 전압을 출력할 수 있다. According to the above configuration, the semiconductor chip (C) can receive display data or ground voltage through the first wiring (L1), and transmit a driving signal or ground voltage to the display panel 200 through the second wiring (L2). Can be printed.

그라운드 패턴 영역(133)은 반도체 칩(C)의 실장을 위한 반도체 칩 실장 영역(140)의 외부 중 배선 영역(120)을 벗어난 영역에 형성될 수 있다. 예시적으로, 그라운드 패턴 영역(133)은 장방형의 반도체 칩(C)의 장변의 적어도 일측에 인접하게 형성된 그라운드 패턴들(133a, 133b)을 포함하도록 설정될 수 있다. 또한, 그라운드 패턴 영역(133)은 장방형의 반도체 칩(C)의 장변의 적어도 일측에 인접하게 형성된 그라운드 패턴(133c)를 포함하도록 설정될 수 있다.The ground pattern area 133 may be formed in an area outside the wiring area 120 outside the semiconductor chip mounting area 140 for mounting the semiconductor chip C. As an example, the ground pattern area 133 may be set to include ground patterns 133a and 133b formed adjacent to at least one side of the long side of the rectangular semiconductor chip C. Additionally, the ground pattern area 133 may be set to include a ground pattern 133c formed adjacent to at least one side of the long side of the rectangular semiconductor chip C.

상기한 그라운드 패턴들(133a, 133b, 133c)은 그라운드 라인(GL)과 공통으로 전기적으로 접속되는 복수의 패턴들을 포함하도록 구성될 수 있다. 이때, 복수의 패턴들의 각각은 배선영역(120)의 제1 배선(L1) 또는 제2 배선(L2)과 같은 폭을 갖는 패턴으로 이해될 수 있다. 이와 달리, 상기한 그라운드 패턴들(133a, 133b, 133c)은 그라운드 라인(GL)과 전기적으로 접속되는 싱글 패드를 포함하도록 구성될 수 있다.The above-described ground patterns 133a, 133b, and 133c may be configured to include a plurality of patterns electrically connected in common to the ground line GL. At this time, each of the plurality of patterns may be understood as a pattern having the same width as the first wiring L1 or the second wiring L2 of the wiring area 120. In contrast, the above-described ground patterns 133a, 133b, and 133c may be configured to include a single pad electrically connected to the ground line GL.

그라운드 라인(GL)은 반도체 칩(C)의 그라운드를 위하여, 반도체 칩 실장영역(400) 내부에서 외부의 그라운드 패턴 영역(133)으로 연장되도록 구성된다.The ground line GL is configured to extend from the inside of the semiconductor chip mounting area 400 to the external ground pattern area 133 to ground the semiconductor chip C.

즉, 그라운드 라인(GL)은 그라운드 패드에 해당하는 제1 패드(131b)에 연결된 제1 배선(L1), 그라운드 패드에 해당하는 제2 패드(132b)에 연결된 제2 배선(L2) 및 반도체 칩(C) 중 적어도 하나에 그라운드를 위하여 전기적으로 접속되며, 이를 위하여 반도체 칩 실장영역(400)에 형성된다.That is, the ground line GL includes the first wire L1 connected to the first pad 131b corresponding to the ground pad, the second wire L2 connected to the second pad 132b corresponding to the ground pad, and the semiconductor chip. It is electrically connected to at least one of (C) for grounding, and is formed in the semiconductor chip mounting area 400 for this purpose.

그리고, 그라운드 라인(GL)은 반도체 칩 실장영역(400) 외부로 연장되여서 그라운드 패턴 영역(133)의 그라운드 패턴들(133a, 133b, 133c) 중 적어도 하나와 그라운드를 위하여 전기적으로 접속될 수 있다.Additionally, the ground line GL may extend outside the semiconductor chip mounting area 400 and be electrically connected to at least one of the ground patterns 133a, 133b, and 133c of the ground pattern area 133 for grounding.

그라운드 패턴 영역(133)의 그라운드 패턴들(133a, 133b, 133c)은 그라운드 라인(GL)과 전기적으로 연결되지 않는 경우 반도체 칩(C)이나 배선들과 전기적으로 플로팅된 상태를 유지한다. 이 경우, 그라운드 패턴들(133a, 133b, 133c)은 단순히 더미 패턴으로 이해될 수 있다. When the ground patterns 133a, 133b, and 133c of the ground pattern area 133 are not electrically connected to the ground line GL, they remain electrically floating with the semiconductor chip C or wires. In this case, the ground patterns 133a, 133b, and 133c may be simply understood as dummy patterns.

그러나, 그라운드 패턴 영역(133)의 그라운드 패턴들(133a, 133b, 133c)이 그라운드 라인(GL)과 전기적으로 연결되는 경우, 본 발명의 칩 온 필름 반도체 패키지(100)는 그라운드 패턴들(133a, 133b, 133c)에 의해 강화된 그라운드 특성을 가질 수 있다. However, when the ground patterns 133a, 133b, and 133c of the ground pattern area 133 are electrically connected to the ground line GL, the chip-on-film semiconductor package 100 of the present invention has the ground patterns 133a, It may have enhanced ground characteristics by 133b, 133c).

본 실시예에서는 칩 온 필름 반도체 패키지(100)가 3개의 그라운드 패턴들(133a, 133b, 133c)을 포함하는 것으로 도시되었지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 제작자의 의도에 따라 하나 또는 둘, 그리고 넷 이상의 그라운드 패턴이 형성될 수도 있다. 이 경우에도, 그라운드 패턴들은 반도체 칩 실장영역(140)에 인접하게 형성될 수 있다.In this embodiment, the chip-on-film semiconductor package 100 is shown as including three ground patterns 133a, 133b, and 133c, but the present invention is not limited thereto. For example, one, two, or four or more ground patterns may be formed depending on the manufacturer's intention. In this case as well, ground patterns may be formed adjacent to the semiconductor chip mounting area 140.

방열 테이프 영역(150)에는 방열 테이프(150a)가 구성될 수 있으며, 방열 테이프(150a)는 반도체 칩(C) 및 그라운드 패턴들(133a, 133b, 133c)을 커버하며, 반도체 칩(C) 및 그라운드 패턴들(133a, 133b, 133c) 중 적어도 하나를 통하여 전달된 열을 방출하도록 구성될 수 있다.A heat dissipation tape 150a may be formed in the heat dissipation tape area 150, and the heat dissipation tape 150a covers the semiconductor chip C and the ground patterns 133a, 133b, and 133c, and the semiconductor chip C and It may be configured to radiate heat transferred through at least one of the ground patterns 133a, 133b, and 133c.

방열 테이프(150a)는 접착에 의해 반도체 칩(C) 및 그라운드 패턴들(133a, 133b, 133c)을 커버할 수 있다.The heat dissipation tape 150a may cover the semiconductor chip C and the ground patterns 133a, 133b, and 133c by adhesion.

그리고, 방열 테이프(150a)는 전도성을 갖는 도전체 물질로 형성될 수 있다. 이 경우 방열 테이프(150a)의 방열 효과는 더욱 상승될 수 있다.Additionally, the heat dissipation tape 150a may be formed of a conductive material. In this case, the heat dissipation effect of the heat dissipation tape 150a can be further increased.

본 발명의 칩 온 필름 반도체 패키지(100)의 실시예에서, 상기와 같이 전도성을 갖는 방열 테이프(150a)가 그라운드 패턴(133a, 133b, 133c)의 상부에 부착된다. 전기 전도성을 갖는 방열 테이프(150a)가 그라운드의 기능을 하는 그라운드 패턴들(133a, 133b, 133c)과 전기적으로 연결되면, 노이즈 저감을 위한 그라운드 쇼트 경로가 제공될 수 있다. 이를 통해 방열 테이프(150a)는 그라운드 쇼트 상태에서 전자파에 대한 쉴드(shield) 기능을 가질 수 있다.In the embodiment of the chip-on-film semiconductor package 100 of the present invention, the conductive heat dissipation tape 150a as described above is attached to the top of the ground patterns 133a, 133b, and 133c. When the electrically conductive heat dissipation tape 150a is electrically connected to the ground patterns 133a, 133b, and 133c that function as a ground, a ground short path for noise reduction can be provided. Through this, the heat dissipation tape 150a can have a shield function against electromagnetic waves in a ground short state.

한편, 방열 테이프(150a)는 열전도성이 우수하고 유연성을 갖는 금속 재질을 이용하여 구현될 수 있으며, 일 예로 알루미늄(Al)이 사용될 수 있다. 또한, 방열 테이프의 일면에는 점착제가 형성될 수 있다. 상기 점착제는 반도체 칩(C)으로부터의 열을 더욱 신속히 방출하기 위해 도전 물질을 포함할 수 있다. 특히, 점착제는 이방성 도전 물질을 포함함으로써 방열 테이프(150a)와 그라운드 패턴들(133a, 133b, 133c)에 의한 그라운드 쇼트 경로를 형성할 수 있다.Meanwhile, the heat dissipation tape 150a may be implemented using a metal material that has excellent thermal conductivity and flexibility, and for example, aluminum (Al) may be used. Additionally, an adhesive may be formed on one side of the heat dissipation tape. The adhesive may contain a conductive material to more quickly dissipate heat from the semiconductor chip (C). In particular, the adhesive contains an anisotropic conductive material, so that a ground short path can be formed by the heat dissipation tape 150a and the ground patterns 133a, 133b, and 133c.

또한, 본 발명의 칩 온 필름 반도체 패키지(100)는 배선영역(120)의 상부에 솔더 레지스트 보호층을 형성하여 배선영역(120)을 보호하고 후속 공정이 하부 구조에 영향을 미치는 것을 방지할 수 있다.In addition, the chip-on-film semiconductor package 100 of the present invention forms a solder resist protective layer on the top of the wiring area 120 to protect the wiring area 120 and prevent subsequent processes from affecting the underlying structure. there is.

살펴본 바와 같이 본 발명에 따른 칩 온 필름 반도체 패키지 및 칩 온 필름 기판은 반도체 칩 실장영역(140) 외부의 그라운드 패턴들을 이용하여 강화된 그라운드 기능을 가질 수 있다.As discussed, the chip-on-film semiconductor package and chip-on-film substrate according to the present invention can have a strengthened ground function by using ground patterns outside the semiconductor chip mounting area 140.

그리고, 본 발명에 따른 칩 온 필름 반도체 패키지 및 칩 온 필름 기판은 그라운드 패턴들과 방열 테이프를 전기적으로 연결시킴으로써 그라운드 기능 및 쉴드 기능을 강화시킬 수 있는 장점이 있다.In addition, the chip-on-film semiconductor package and chip-on-film substrate according to the present invention have the advantage of strengthening the ground function and shield function by electrically connecting ground patterns and heat dissipation tape.

즉, 본 발명에 따른 칩 온 필름 반도체 패키지는, 먼저, 그라운드 패턴을 이용하여 일차적으로 그라운드 기능을 강화하고, 이어서 도전성의 방열 테이프를 이용하여 그라운드 쇼트 경로를 형성함으로써 그라운드 기능 및 쉴드 기능을 이차적으로 더욱 강화할 수 있다.That is, the chip-on-film semiconductor package according to the present invention primarily strengthens the ground function using a ground pattern, and then secondarily strengthens the ground function and shield function by forming a ground short path using a conductive heat dissipation tape. It can be further strengthened.

그러므로, 본 발명에 따른 칩 온 필름 반도체 패키지 및 칩 온 필름 기판에 의하면 강화된 그라운드 기능 및 쉴드 기능으로 인해 반도체 칩에서 발생되는 EMI나 외부로부터 유입되는 노이즈로 인한 문제를 개선시킬 수 있는 효과가 있다.Therefore, the chip-on-film semiconductor package and chip-on-film substrate according to the present invention have the effect of improving problems caused by EMI generated from the semiconductor chip or noise introduced from the outside due to the strengthened ground function and shield function. .

Claims (15)

기판의 일면에 형성되며 외부와 전기적으로 접속되고 그라운드 전압이 인가되는 제1 그라운드 패드;
상기 일면의 반도체 칩 실장 영역에 실장되는 반도체 칩;
상기 제1 그라운드 패드와 상기 반도체 칩 간을 전기적으로 연결하는 제1 배선을 포함하는 배선 패턴;
상기 반도체 칩 실장영역 내부에서 외부로 연장되는 그라운드 라인; 및
상기 반도체 칩 실장 영역의 외부에 형성되며, 상기 그라운드 라인과 전기적으로 접속되는 그라운드 패턴;을 포함함을 특징으로 하는 칩 온 필름 반도체 패키지.a first ground pad formed on one side of the substrate, electrically connected to the outside, and to which a ground voltage is applied;
a semiconductor chip mounted on the semiconductor chip mounting area of the one surface;
a wiring pattern including a first wiring electrically connecting the first ground pad and the semiconductor chip;
a ground line extending from inside the semiconductor chip mounting area to outside; and
A chip-on-film semiconductor package comprising a ground pattern formed outside the semiconductor chip mounting area and electrically connected to the ground line. 제1 항에 있어서,
상기 외부와 전기적으로 접속되며 그라운드 전압이 인가되는 상기 일면의 제2 그라운드 패드; 및
상기 제2 그라운드 패드와 상기 반도체 칩 실장 영역 사이의 제2 배선 영역에 형성되며, 상기 제2 그라운드 패드와 상기 반도체 칩 간을 전기적으로 연결하는 제2 배선;을 더 포함하며,
상기 그라운드 라인은 상기 제1 배선, 상기 제2 배선 및 상기 반도체 칩 중 적어도 하나에 그라운드를 위하여 전기적으로 접속되는 칩 온 필름 반도체 패키지.According to claim 1,
a second ground pad on the one surface that is electrically connected to the outside and to which a ground voltage is applied; and
It further includes a second wiring formed in a second wiring area between the second ground pad and the semiconductor chip mounting area, and electrically connecting the second ground pad and the semiconductor chip,
The ground line is electrically connected to at least one of the first wiring, the second wiring, and the semiconductor chip for grounding. 제1 항에 있어서,
상기 반도체 칩 및 상기 그라운드 패턴을 커버하며, 상기 반도체 칩 및 상기 그라운드 패턴 중 적어도 하나를 통하여 전달된 열을 방출하는 방열 테이프;를 더 포함하는 칩 온 필름 반도체 패키지.According to claim 1,
A chip-on-film semiconductor package further comprising a heat dissipation tape that covers the semiconductor chip and the ground pattern and radiates heat transferred through at least one of the semiconductor chip and the ground pattern. 제3 항에 있어서, 상기 방열 테이프는,
전도성을 갖는 도전체인 칩 온 필름 반도체 패키지.The method of claim 3, wherein the heat dissipation tape is:
A chip-on-film semiconductor package that is a conductive conductor. 제3 항에 있어서, 상기 방열 테이프는,
전도성을 가지며 상기 그라운드 패턴과 전기적으로 접속되어서 노이즈 저감을 위한 그라운드 쇼트 경로를 제공하는 칩 온 필름 반도체 패키지.The method of claim 3, wherein the heat dissipation tape is:
A chip-on-film semiconductor package that is conductive and electrically connected to the ground pattern to provide a ground short path for noise reduction. 제1 항에 있어서,
상기 그라운드 패턴은 장방형의 상기 반도체 칩의 길이 방향 양측에 인접하게 각각 형성된 제1 그라운드 패턴 및 제2 그라운드 패턴을 포함하며,
상기 제1 그라운드 패턴과 상기 제2 그라운드 패턴은 상기 그라운드 라인을 통하여 전기적으로 연결되는 칩 온 필름 반도체 패키지.According to claim 1,
The ground pattern includes a first ground pattern and a second ground pattern respectively formed adjacent to both sides in the longitudinal direction of the rectangular semiconductor chip,
A chip-on-film semiconductor package wherein the first ground pattern and the second ground pattern are electrically connected through the ground line. 제1 항에 있어서, 상기 그라운드 패턴은,
장방형의 상기 반도체 칩의 장변의 적어도 일측에 인접하게 형성된 제3 그라운드 패턴을 포함하는 칩 온 필름 반도체 패키지.The method of claim 1, wherein the ground pattern is:
A chip-on-film semiconductor package including a third ground pattern formed adjacent to at least one long side of the rectangular semiconductor chip. 제1 항에 있어서, 상기 그라운드 패턴은,
상기 그라운드 라인과 공통으로 전기적으로 접속되는 복수의 패턴들을 포함하는 칩 온 필름 반도체 패키지.The method of claim 1, wherein the ground pattern is:
A chip-on-film semiconductor package including a plurality of patterns electrically connected in common to the ground line. 제1 항에 있어서, 상기 그라운드 패턴은,
상기 그라운드 라인과 전기적으로 접속되는 싱글 패드를 포함하는 칩 온 필름 반도체 패키지.The method of claim 1, wherein the ground pattern is:
A chip-on-film semiconductor package including a single pad electrically connected to the ground line. 반도체 칩의 실장을 위한 반도체 칩 실장 영역 및 상기 반도체 칩 실장 영역의 외부에 형성된 그라운드 패턴 영역을 일면에 갖는 기판;
상기 반도체 칩의 그라운드를 위하여, 상기 반도체 칩 실장영역 내부에서 상기 그라운드 패턴 영역으로 연장되는 그라운드 라인; 및
상기 그라운드 패턴 영역에 형성되며, 상기 그라운드 라인과 전기적으로 접속되는 그라운드 패턴;을 포함함을 특징으로 하는 칩 온 필름 기판.A substrate having on one surface a semiconductor chip mounting area for mounting a semiconductor chip and a ground pattern area formed outside the semiconductor chip mounting area;
A ground line extending from inside the semiconductor chip mounting area to the ground pattern area to ground the semiconductor chip; and
A chip-on-film substrate comprising a ground pattern formed in the ground pattern area and electrically connected to the ground line. 제10 항에 있어서,
상기 반도체 칩 실장 영역의 상기 반도체 칩이 실장된 상부와 상기 그라운드 패턴 영역의 상부가 방열성 및 도전성을 갖는 방열 테이프에 의해 커버되는 칩 온 필름 기판.According to claim 10,
A chip-on-film substrate in which the upper part of the semiconductor chip mounting area on which the semiconductor chip is mounted and the upper part of the ground pattern area are covered with a heat dissipating tape having heat dissipation and conductivity. 제10 항에 있어서,
상기 그라운드 패턴 영역은 장방형의 상기 반도체 칩 실장 영역의 길이 방향 양측에 인접하게 각각 형성되며,
각각의 상기 그라운드 패턴 영역의 상기 그라운드 패턴은 상기 그라운드 라인을 통하여 전기적으로 연결되는 칩 온 필름 기판.According to claim 10,
The ground pattern area is formed adjacent to both sides of the rectangular semiconductor chip mounting area in the longitudinal direction,
A chip-on-film substrate wherein the ground pattern of each ground pattern area is electrically connected through the ground line. 제10 항에 있어서,
상기 그라운드 패턴 영역은 장방형의 상기 반도체 칩 실장 영역의 장변들의 적어도 일측에 인접하게 형성되며,
상기 그라운드 패턴은 상기 그라운드 라인과 전기적으로 연결되는 칩 온 필름 기판.According to claim 10,
The ground pattern area is formed adjacent to at least one side of the long sides of the rectangular semiconductor chip mounting area,
A chip-on-film substrate wherein the ground pattern is electrically connected to the ground line. 제10 항에 있어서, 상기 그라운드 패턴은,
상기 그라운드 라인과 공통으로 전기적으로 접속되는 복수의 패턴들을 포함하는 칩 온 필름 기판.The method of claim 10, wherein the ground pattern is:
A chip-on-film substrate including a plurality of patterns electrically connected in common to the ground line. 제10 항에 있어서, 상기 그라운드 패턴은,
상기 그라운드 라인과 전기적으로 접속되는 싱글 패드를 포함하는 칩 온 필름 기판.The method of claim 10, wherein the ground pattern is:
A chip-on-film substrate including a single pad electrically connected to the ground line.
KR1020220117326A 2022-09-16 2022-09-16 Chip On Film Semiconductor Package And Chip On Film Substrate KR20240038450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220117326A KR20240038450A (en) 2022-09-16 2022-09-16 Chip On Film Semiconductor Package And Chip On Film Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220117326A KR20240038450A (en) 2022-09-16 2022-09-16 Chip On Film Semiconductor Package And Chip On Film Substrate

Publications (1)

Publication Number Publication Date
KR20240038450A true KR20240038450A (en) 2024-03-25

Family

ID=90473696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220117326A KR20240038450A (en) 2022-09-16 2022-09-16 Chip On Film Semiconductor Package And Chip On Film Substrate

Country Status (1)

Country Link
KR (1) KR20240038450A (en)

Similar Documents

Publication Publication Date Title
EP2725881B1 (en) Chip on film and display device including the same
US7999341B2 (en) Display driver integrated circuit device, film, and module
US7599193B2 (en) Tape circuit substrate with reduced size of base film
KR102598734B1 (en) Emi shielding film and display device including the same
KR100652519B1 (en) Tape substrate comprising dual metal layer and chip on film package using the same
US10643948B2 (en) Film package and package module including the same
US20170263567A1 (en) Substrate having power delivery network for reducing electromagnetic interference and devices including the substrate
KR20070098246A (en) Tape substrate improving emi noise characteristics and tape package using the same
CN113629039B (en) Flexible display panel and display device
KR20060126070A (en) Drive ic package and a display device provided with the same
KR20190020637A (en) Chip on film type semiconductor package with laminated graphite having improvced visibility and workability
KR20070078364A (en) Liquid crystal display device and method of making the same
US20070081117A1 (en) Display device and a circuit thereon
KR20150097849A (en) Tape package and display apparatus having the same
JP2009186777A (en) Liquid crystal display
KR20140022210A (en) Flexible circuit board, semiconductor package and display apparatus compring thereof
CN101388372A (en) Sector circuit construction, display panel and display device applying the same
US11013111B2 (en) Electronic device
KR20240038450A (en) Chip On Film Semiconductor Package And Chip On Film Substrate
KR100568224B1 (en) Tape circuit substrate and semiconductor apparatus employing the same
KR20180068357A (en) Display device and grounding method thereof
KR20190138578A (en) Electronic device
KR101602332B1 (en) Liquid crystal display device and method of fabricating the same
JP2015082049A (en) Display device
KR102661096B1 (en) Display device