KR20240037888A - 직렬 연결 다이오드 스위치를 갖는 rf 임피던스 매칭 네트워크 - Google Patents

직렬 연결 다이오드 스위치를 갖는 rf 임피던스 매칭 네트워크 Download PDF

Info

Publication number
KR20240037888A
KR20240037888A KR1020237044657A KR20237044657A KR20240037888A KR 20240037888 A KR20240037888 A KR 20240037888A KR 1020237044657 A KR1020237044657 A KR 1020237044657A KR 20237044657 A KR20237044657 A KR 20237044657A KR 20240037888 A KR20240037888 A KR 20240037888A
Authority
KR
South Korea
Prior art keywords
evc
diode
capacitor
fixed capacitor
switch
Prior art date
Application number
KR1020237044657A
Other languages
English (en)
Inventor
로널드 앤서니 데커
임란 아메드 부타
Original Assignee
에이에스엠 아메리카, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아메리카, 인코포레이티드 filed Critical 에이에스엠 아메리카, 인코포레이티드
Publication of KR20240037888A publication Critical patent/KR20240037888A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Abstract

일 구현예에서, RF 임피던스 매칭 회로가 개시된다. 매칭 회로는 적어도 하나의 전자식 가변 커패시터(EVC)를 포함한다. 각각의 EVC는 고정 커패시터를 포함하며, 고정 커패시터 각각은 EVC의 총 커패시턴스를 변경하기 위해 고정 커패시터를 스위칭 인 및 아웃하기 위해 대응하는 스위칭 회로를 갖는다. 각각의 스위칭 회로는 고정 커패시터에 작동 가능하게 결합된 스위치를 포함하여 고정 커패시터를 스위칭 인 및 아웃시킨다. 스위치는 적어도 하나의 직렬 연결 PIN 또는 NIP 다이오드의 스트링을 포함한다. 각 스트링에 대해, 스트링 다이오드 중 적어도 하나는 다이오드에 병렬인 밸런싱 커패시터를 갖는다.

Description

직렬 연결 다이오드 스위치를 갖는 RF 임피던스 매칭 네트워크
관련 출원의 상호 참조
본 출원은 2021년 5월 26일에 출원된 미국 가출원 제63/193,183호에 대한 우선권을 주장하며, 이는 본원에 전체가 참조로 포함된다.
마이크로프로세서, 메모리 칩, 및 다른 집적 회로와 같은 반도체 소자를 제조함에 있어서, 반도체 소자 제조 공정은 상이한 제조 단계에서 플라즈마 처리를 사용한다. 플라즈마 처리는 RF(무선 주파수) 에너지를 가스 혼합물 내로 도입하여 가스 분자에 에너지를 부여함으로써 가스 혼합물에 에너지를 공급하는 단계를 포함한다. 이러한 가스 혼합물은 일반적으로, 플라즈마 챔버로도 불리는 진공 챔버에 함유되고, RF 에너지는 챔버 내의 전극 또는 다른 수단을 통해 도입된다. 전형적인 플라즈마 공정에서, RF 발생기는 원하는 RF 주파수 및 전력에서 전력을 발생시키고, 이 전력은 RF 케이블 및 네트워크를 통해 플라즈마 챔버로 전송된다.
RF 발생기로부터 플라즈마 챔버로 전력의 효율적인 전달을 제공하기 위해, RF 매칭 네트워크가 RF 발생기와 플라즈마 챔버 사이에 위치한다. RF 매칭 네트워크의 목적은 플라즈마 임피던스를 RF 발생기에 적합한 값으로 변환하는 것이다. 많은 경우에, 특히 반도체 제조 공정에서, RF 전력은 50 오옴 동축 케이블을 통해 전송되고, RF 발생기의 시스템 임피던스(출력 임피던스)는 또한 50 오옴이다. 한편, RF 전력에 의해 구동되는 플라즈마의 임피던스는, 플라즈마 화학 및 플라즈마 챔버 내부의 다른 조건에 기초하여 변한다. 이러한 임피던스는 최대 전력 전송을 위해 비-리액턴스 50 오옴(즉, 50 + j0)으로 변환되어야 한다. RF 매칭 네트워크는, RF 발생기에 대해 플라즈마 임피던스를 50 오옴으로 연속적으로 변환하는 이러한 작업을 수행한다. 대부분의 경우에, 이러한 변환은 RF 매칭 네트워크의 입력 측에서의 임피던스가 50 +j0 오옴, 즉 순수 저항성 50 오옴이 되도록 수행된다.
RF 매칭 네트워크는 가변 커패시터 및 상기 커패시터를 제어하기 위한 마이크로프로세서 기반 제어 회로를 포함할 수 있다. 가변 커패시터의 값 및 크기는, 플라즈마 챔버의 전력 취급 능력, 작동 주파수, 및 임피던스 범위에 의해 영향을 받는다. RF 매칭 네트워크에서 사용되는 주요 가변 커패시터는 진공 가변 커패시터(VVC)이다. VVC는 전기기계식 장치이며, 커패시턴스를 변경하기 위해 서로에 대해 이동하는 두 개의 동심 금속 링으로 구성된다. 임피던스 변화가 매우 빠른 복잡한 반도체 공정에서, 신속하고 빈번한 이동은 VVC에 스트레스를 가하여 고장을 초래한다. VVC 기반 RF 매칭 네트워크는, 반도체 제조 공정에서 최후의 전기기계적 구성 요소 중 하나이다.
그러나, 반도체 소자의 크기가 줄어들고 더 복잡해짐에 따라, 특징부 기하학적 구조는 매우 작아진다. 결과적으로, 이들 특징부를 제조하는 처리 시간은 일반적으로 5-6초 범위로 작아진다. 현재의 RF 매칭 네트워크는 공정을 조정하는 데 1-2초가 걸리고, 이는 공정 시간의 상당한 부분 동안 불안정한 공정 파라미터를 초래한다. 전자식 가변 커패시터(EVC) 기술(예, 미국 특허 제7,251,121호, 본원에 전체가 참조로 포함됨)는 이러한 반도체 처리 조정 시간을 1-2초에서 500 마이크로초 미만으로 감소시킬 수 있다. EVC 기반 매칭 네트워크는 일종의 고체 상태 매칭 네트워크이다. 조정 시간이 감소하면, 이용 가능한 안정적인 처리 시간이 크게 증가하여 수율과 성능이 향상된다.
EVC 기술은 알려져 있지만, VVC에 대해 업계에서 인정되는 대체품으로 아직 개발되지 않았다. EVC는 순수하게 전자식 장치이기 때문에, EVC는 RF 매칭 네트워크에서 VVC에 대한 일대일 대체는 아니다. 따라서, RF 매칭 네트워크의 일부로서 EVC를 사용하는 것을 더욱 완전하게 이용하기 위해 추가적인 발전이 필요하다.
본 개시는 무선 주파수(RF) 임피던스 매칭 회로에 관한 것일 수 있고, 상기 매칭 회로는, RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력; 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력; 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하며, 상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 갖는다.
다른 양태에서, 임피던스를 매칭시키는 단계는, 매칭 회로의 무선 주파수(RF) 입력을 RF 신호를 제공하는 제공하는 RF 공급원에 결합시키는 단계; 상기 매칭 회로의 RF 출력을 플라즈마 챔버에 결합시키는 단계{상기 매칭 회로는, 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하며, 상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 가짐}; 및 상기 EVC의 총 커패시턴스를 변경하기 위해 해당 고정 커패시터를 스위칭 인 또는 아웃하는 상기 적어도 하나의 EVC 스위칭의 적어도 하나의 스위칭 회로 중 적어도 하나에 의해 임피던스를 매칭시키는 단계를 포함한다.
다른 양태에서, 반도체 처리 툴은, 기판 상에 재료를 증착하거나 기판으로부터 재료를 식각하도록 구성된 플라즈마 챔버; 및 상기 플라즈마 챔버에 작동 가능하게 결합된 임피던스 매칭 회로를 포함하되, 상기 매칭 회로는, RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력; 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력; 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하며, 상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 갖는다.
다른 양태에서, 반도체를 제조하는 방법은, 기판 상에 재료 층을 증착하거나 기판으로부터 재료 층을 식각하도록 구성된 플라즈마 챔버에 기판을 배치하는 단계; 상기 증착 또는 식각을 수행하기 위해 RF 공급원으로부터 상기 플라즈마 챔버로 RF 전력을 결합함으로써 상기 플라즈마 챔버 내에서 플라즈마에 에너지를 공급하는 단계; 및 상기 플라즈마에 에너지를 공급하는 동안, 상기 플라즈마 챔버와 상기 RF 공급원 사이에 결합된 임피던스 매칭 회로에 의해 임피던스 매칭을 수행하는 단계를 포함하되, 상기 매칭 회로는, RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력; 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력; 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하며, 상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 갖는다.
또 다른 양태에서, RF 임피던스 매칭 회로는, RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력; 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력; 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하고, 상기 직렬 연결 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 바로 위치한다.
다른 양태에서, 임피던스를 매칭시키는 단계는, 매칭 회로의 무선 주파수(RF) 입력을 RF 신호를 제공하는 제공하는 RF 공급원에 결합시키는 단계; 상기 매칭 회로의 RF 출력을 플라즈마 챔버에 결합시키는 단계{상기 매칭 회로는, 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하며, 상기 직렬 연결 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 바로 위치함}; 및 상기 EVC의 총 커패시턴스를 변경하기 위해 해당 고정 커패시터를 스위칭 인 또는 아웃하는 상기 적어도 하나의 EVC 스위칭의 적어도 하나의 스위칭 회로 중 적어도 하나에 의해 임피던스를 매칭시키는 단계를 포함한다.
다른 양태에서, 반도체 처리 툴은, 기판 상에 재료를 증착하거나 기판으로부터 재료를 식각하도록 구성된 플라즈마 챔버; 및 상기 플라즈마 챔버에 작동 가능하게 결합된 임피던스 매칭 회로를 포함하되, 상기 매칭 회로는, RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력; 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력; 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하며, 상기 직렬 연결 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 바로 위치한다.
다른 양태에서, 반도체를 제조하는 방법은, 기판 상에 재료 층을 증착하거나 기판으로부터 재료 층을 식각하도록 구성된 플라즈마 챔버에 기판을 배치하는 단계; 상기 증착 또는 식각을 수행하기 위해 RF 공급원으로부터 상기 플라즈마 챔버로 RF 전력을 결합함으로써 상기 플라즈마 챔버 내에서 플라즈마에 에너지를 공급하는 단계; 및 상기 플라즈마에 에너지를 공급하는 동안, 상기 플라즈마 챔버와 상기 RF 공급원 사이에 결합된 임피던스 매칭 회로에 의해 임피던스 매칭을 수행하는 단계를 포함하되, 상기 매칭 회로는, 적어도 하나의 전자 가변 커패시터(EVC)(상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인/아웃하기 위한 대응하는 스위칭 회로를 가짐); 및 각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되, 각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치(상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임)를 포함하며, 상기 직렬 연결 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 바로 위치한다.
본 개시는 상세한 설명 및 첨부 도면으로부터 더욱 완전하게 이해될 것이며, 여기서,
도 1은 반도체 처리 시스템의 일 구현예의 블록 다이어그램이다.
도 2는 L 구성 매칭 네트워크를 갖는 반도체 처리 시스템의 구현예의 블록 다이어그램이다.
도 3은 파이 구성 매칭 네트워크를 갖는 반도체 처리 시스템의 구현예의 블록 다이어그램이다.
도 4는 전자식 가변 커패시터를 사용하여 가변 커패시턴스를 제공하기 위한 회로의 구현예에 대한 블록 다이어그램이다.
도 5는 전자식 가변 커패시터의 별개 커패시터를 스위칭 인 및 아웃하기 위한 가변 커패시턴스 시스템의 개략도이다.
도 6은 EVC용 스위칭 회로의 일 구현예의 블록 다이어그램이다.
도 7은 가변 커패시턴스를 변경함으로써 임피던스를 매칭시키기 위한 예시적인 프로세스에 대한 흐름도이다.
도 8은, 파라미터 매트릭스를 사용하여 임피던스를 매칭시켜 가변 커패시턴스를 변경하기 위한 예시적인 프로세스의 흐름도이다.
도 9는, 일 구현예에 따른 밸런싱 저항기를 이용하는 다이오드 기반 스위치이다.
도 10은, 일 구현예에 따라 금속 히트 싱크 상에 위치하는 세라믹 기판 상에 위치한 다이오드 기반 스위치의 블록 다이어그램이다.
도 11은 도 9의 다이오드 기반 스위치의 다이오드 양단의 전압의 그래프이다.
도 12는, 플로팅 히트 싱크를 사용하는 도 9의 다이오드 기반 스위치의 다이오드 양단의 전압의 그래프이다.
도 13은, 불균등한 값의 밸런싱 저항기를 사용하는 도 9의 다이오드 기반 스위치의 다이오드 양단의 전압의 그래프이다.
도 14는, 일 구현예에 따른 밸런싱 커패시터를 사용하는 다이오드 기반 스위치이다.
도 15는, 다른 구현예에 따른 밸런싱 커패시터를 사용하는 다이오드 기반 스위치이다.
도 16은, 일 구현예에 따른 밸런싱 커패시터를 사용하는 다이오드 기반 스위치에 대한 시뮬레이션 개요이다.
도 17은, 일 구현예에 따른 밸런싱 커패시터를 사용하는 도 15의 다이오드 기반 스위치의 다이오드 양단 전압의 그래프이다.
도 18은, 다른 구현예에 따라 세라믹 히트 싱크 상에 위치한 다이오드 기반 스위치의 블록 다이어그램이다.
바람직한 구현예(들)의 다음의 설명은 본질적으로 단지 예시적인 것이며, 본 발명 또는 발명들을 제한하도록 의도되지 않는다. 예시적인 구현예의 설명은 첨부된 도면과 관련하여 판독되도록 의도되며, 이는 전체 서면 설명의 일부로 간주된다. 본원에 개시된 예시적인 구현예의 설명에서, 방향 또는 배향에 대한 임의의 참조는 단지 설명의 편의를 위한 것이며, 본 발명의 범주를 제한하기 위한 어떠한 방식으로도 의도되지 않는다. 본원의 논의는 단독으로 또는 특징부의 다른 조합으로 존재할 수 있는 특징부의 일부 가능한 비제한적인 조합을 설명하고 예시한다. 또한, 본원에서 사용되는 바와 같이, 용어 "또는"은 그의 피연산자 중 하나 이상이 참일 때마다 참을 초래하는 논리 연산자로서 해석되어야 한다. 또한, 본원에서 사용되는 바와 같이, 문구 "기초하는"은 "적어도 부분적으로 기초하는"을 의미하는 것으로 해석되어야 하며, 따라서 "전적으로 기초하는"의 해석에 한정되지 않는다.
본 발명의 특징부는 소프트웨어, 하드웨어, 펌웨어, 또는 이들의 조합으로 구현될 수 있다. 본원에 설명된 컴퓨터 프로그램은 임의의 특정 구현예에 한정되지 않으며, 운영 체제, 애플리케이션 프로그램, 포어그라운드 또는 백그라운드 프로세스, 드라이버, 또는 이들의 임의의 조합으로 구현될 수 있다. 컴퓨터 프로그램은 단일 컴퓨터 또는 서버 프로세서 또는 다수의 컴퓨터 또는 서버 프로세서 상에서 실행될 수 있다.
본원에 설명된 프로세서는 컴퓨터 프로그램 명령어(예, 코드)를 실행하도록 구성된 임의의 중앙 처리 유닛(CPU), 마이크로프로세서, 마이크로컨트롤러, 연산 또는 프로그래밍 가능한 장치 또는 회로일 수 있다. 다양한 프로세서가 임의의 적합한 유형(예, 데스크톱, 랩탑, 노트북, 타블렛, 휴대폰 등)의 컴퓨터 및/또는 서버 하드웨어에 내장될 수 있고, 기능 데이터 처리 장치를 형성하는 데 필요한 모든 통상적인 보조 구성 요소를 포함할 수 있고, 이는 제한 없이 버스, 소프트웨어 및 데이터 저장 장치, 예컨대 휘발성 및 비휘발성 메모리, 입력/출력 장치, 그래픽 사용자 인터페이스(GUI), 제거 가능한 데이터 스토리지, 및 Wi-Fi, 블루투스, LAN을 포함하는 유선 및/또는 무선 통신 인터페이스 장치를 포함한다.
본원에 설명된 컴퓨터 실행 가능 명령어 또는 프로그램(예, 소프트웨어 또는 코드) 및 데이터는, 매체에 인코딩된 명령어를 실행함으로써 원하는 기능 및 프로세스를 수행하도록 프로세서를 구성하고 명령하는, 본원에 설명된 바와 같은 각각의 프로세서에 접근 가능하고 이에 의해 검색 가능한 비일시적 컴퓨터 판독 가능 매체에 프로그래밍되고 유형으로 구현될 수 있다. 이러한 비일시적 컴퓨터 실행 가능 명령어 또는 프로그램에 구성된 프로그래밍 가능 프로세서를 구현하는 장치는, "프로그래밍 가능 장치" 또는 "장치"로서 지칭될 수 있고, 상호 통신하는 다수의 프로그래밍 가능 장치는 "프로그래밍 가능 시스템"으로서 지칭될 수 있다. 본원에 설명된 바와 같은 비일시적 "컴퓨터 판독 가능 매체"는 제한 없이 랜덤 액세스 메모리(RAM) 및 이의 다양한 유형을 포함하는 임의의 적합한 휘발성 또는 비휘발성 메모리, 읽기 전용 메모리(ROM) 및 이의 다양한 유형, USB 플래시 메모리, 및 자기 또는 광학 데이터 저장 장치(예, 내부/외부 하드 디스크, 플로피 디스크, 자기 테이프 CD-ROM, DVD-ROM, 광학 디스크, ZIP™ 드라이브, 블루-레이 디스크, 및 기타)를 포함할 수 있고, 이는 매체에 작동 가능하게 연결된 프로세서에 기록되고/기록되거나 이에 의해 판독될 수 있다.
특정 구현예에서, 본 발명은 컴퓨터 구현 프로세스 및 장치, 예컨대 프로세서 기반 데이터 처리 및 통신 시스템 또는 이러한 프로세스를 실행하기 위한 컴퓨터 시스템의 형태로 구현될 수 있다. 본 발명은 또한, 비일시적 컴퓨터 판독 가능 저장 매체에 구현된 소프트웨어 또는 컴퓨터 프로그램 코드의 형태로 구현될 수 있으며, 이는, 데이터 처리 및 통신 시스템 또는 컴퓨터 시스템에 로딩되고 이에 의해 실행될 경우, 컴퓨터 프로그램 코드 세그먼트는 프로세서를 구성하여 프로세스를 구현하도록 구성된 특정 논리 회로를 생성하도록 한다.
회로를 나타내고 설명하는 다음의 설명에서, 당업자는 명확성을 위해, 모든 주변 회로 또는 구성 요소가 도면에 나타나거나 설명에 설명되지 않음을 인식할 것이다. 또한, 용어 "결합하는" 및 "작동 가능하게 결합하는"은 회로의 두 개의 구성 요소의 직접 또는 간접 결합을 지칭할 수 있다.
바람직한 구현예(들)의 다음의 설명은 본질적으로 단지 예시적인 것이며, 본 발명 또는 발명들을 제한하도록 의도되지 않는다. 예시적인 구현예의 설명은 첨부된 도면과 관련하여 판독되도록 의도되며, 이는 전체 서면 설명의 일부로 간주된다. 본원에 개시된 예시적인 구현예의 설명에서, 방향 또는 배향에 대한 임의의 참조는 단지 설명의 편의를 위한 것이며, 본 발명의 범주를 제한하기 위한 어떠한 방식으로도 의도되지 않는다. "하부", "상부", "수평", "수직", "위", "아래", "상향", "하향", "좌측", "우측", "상단", "하단", "전방", 및 "후방"뿐만 아니라 이들의 파생어(예를 들어, "수평으로", "하향으로", "상향으로" 등)와 같은 상대 용어는 논의 중인 도면에서 설명되거나 나타낸 바와 같은 배향을 지칭하는 것으로 해석되어야 한다. 이들 상대 용어는 단지 설명의 편의를 위한 것이며, 명시적으로 나타내지 않는 한 장치가 특정 배향으로 구성되거나 작동될 것을 요구하지 않는다. "부착된", "장착된", "연결된", "결합된", "상호연결된", "고정된" 및 다른 유사한 용어와 같은 용어는, 달리 명시적으로 설명되지 않는 한, 구조체가 개재 구조체를 통해 직접 또는 간접적으로 서로 고정되거나 부착되는 관계뿐만 아니라 이동 가능하거나 강성인 부착 또는 관계를 지칭한다. 본원의 논의는 단독으로 또는 특징부의 다른 조합으로 존재할 수 있는 특징부의 일부 가능한 비제한적인 조합을 설명하고 예시한다. 또한, 본원에서 사용되는 바와 같이, 용어 "또는"은 그의 피연산자 중 하나 이상이 참일 때마다 참을 초래하는 논리 연산자로서 해석되어야 한다. 또한, 본원에서 사용되는 바와 같이, 문구 "기초하는"은 "적어도 부분적으로 기초하는"을 의미하는 것으로 해석되어야 하며, 따라서 "전적으로 기초하는"의 해석에 한정되지 않는다.
전체에 걸쳐 사용되는 바와 같이, 범위는 범위 내에 있는 각각의 모든 값을 설명하기 위한 약어로서 사용된다. 범위 내의 임의의 값은 범위의 말단으로서 선택될 수 있다. 또한, 본원에 인용된 모든 참조 문헌은 그 전체가 참조로서 본원에 포함된다. 본 개시의 정의와 인용된 참조의 정의가 상충하는 경우, 본 개시가 제어한다.
반도체 처리 시스템
도 1을 참조하면, RF 발생기(15)를 이용하는 반도체 소자 처리 시스템(5)이 나타나 있다. 시스템(85)은 RF 발생기(15) 및 반도체 처리 툴(86)을 포함한다. 반도체 처리 툴(86)은 매칭 네트워크(11) 및 플라즈마 챔버(19)를 포함한다. 다른 구현예에서, 발생기(15) 또는 다른 전력 공급원은 반도체 처리 툴의 일부를 형성할 수 있다.
반도체 소자는 마이크로프로세서, 메모리 칩, 또는 다른 유형의 집적 회로 또는 소자일 수 있다. 기판(27)은 플라즈마 챔버(19) 내에 위치할 수 있으며, 플라즈마 챔버(19)는 기판(27) 상에 재료 층을 증착하거나 기판(27)으로부터 재료 층을 식각하도록 구성된다. 플라즈마 처리는 RF 에너지를 가스 혼합물 내로 도입하여 가스 분자에 에너지를 부여함으로써 가스 혼합물에 에너지를 공급하는 단계를 포함한다. 이러한 가스 혼합물은 일반적으로 진공 챔버(플라즈마 챔버(19))에 함유되고, RF 에너지는 일반적으로 플라즈마 챔버(19) 내로 전극을 통해 도입된다. 따라서, 플라즈마는, RF 공급원(15)으로부터의 RF 전력을 플라즈마 챔버(19) 내로 결합시킴으로써 에너지가 공급되어 증착 또는 식각을 수행할 수 있다.
전형적인 플라즈마 공정에서, RF 발생기(15)는, 일반적으로 3 kHz 내지 300 GHz의 범위 내에 있는 무선 주파수에서 전력을 생성하고, 이 전력은 RF 케이블 및 네트워크를 통해 플라즈마 챔버(19)로 전송된다. RF 발생기(15)로부터 플라즈마 챔버(19)로의 효율적인 전력 전달을 제공하기 위해, 중간 회로를 사용하여 RF 발생기(15)의 고정 임피던스를 플라즈마 챔버(19)의 가변 임피던스와 매칭시킨다. 이러한 중개 회로는 일반적으로 RF 임피던스 매칭 네트워크로서, 또는 보다 간단히 RF 매칭 네트워크로서 지칭된다. RF 매칭 네트워크(11)의 목적은, 가변 플라즈마 임피던스를 RF 발생기(15)의 고정 임피던스와 더욱 밀접하게 일치하는 값으로 변환하는 것이다. 공동 소유의 미국 특허 공개 제2021/0183623호 및 제2021/0327684호는 이러한 매칭 네트워크의 예시를 제공하고, 이의 개시는 전체가 본원에 참조로 포함된다.
매칭 네트워크
도 2는 L 구성 RF 임피던스 매칭 네트워크(11)를 포함한 처리 툴(86)을 갖는 반도체 처리 시스템(85)의 일 구현예의 블록 다이어그램이다. 이하에서 더욱 상세히 논의되는 바와 같이, 예시된 매칭 네트워크(11)는 션트 가변 커패시터(33) 및 직렬 가변 커패시터(31) 둘 모두에 대해 전자식 가변 커패시터(EVC)를 이용한다. 본 발명은 그렇게 제한되지 않는다는 점에 유의한다. 예를 들어, EVC 중 하나(예, 션트 EVC(33))는 기계식 가변 VVC일 수 있거나, 가변 인덕터로 대체될 수 있다.
예시된 매칭 네트워크(11)는 RF 공급원(15)에 연결된 RF 입력(13)과 플라즈마 챔버(19)에 연결된 RF 출력(17)을 갖는다. RF 입력 센서(21)는 RF 임피던스 매칭 네트워크(11)와 RF 공급원(15) 사이에 연결될 수 있다. RF 출력 센서(49)는 RF 임피던스 매칭 네트워크(11)와 플라즈마 챔버(19) 사이에 연결될 수 있어서, 임피던스 매칭 네트워크로부터의 RF 출력과 플라즈마 챔버(19)에 의해 제시된 플라즈마 임피던스가 모니터링될 수 있다. 특정 구현예는 입력 센서(21) 및 출력 센서(49) 중 하나만을 포함할 수 있다. 이들 센서(21, 49)의 기능은 이하에서 더욱 상세히 설명된다.
전술한 바와 같이, RF 임피던스 매칭 네트워크(11)는, RF 입력(13)에서의 임피던스를 RF 공급원(15)의 고정 임피던스에 매칭시킴으로써, RF 공급원(15)로부터 플라즈마 챔버(19)로 전달되는 RF 전력의 양을 최대화하는 것을 돕는 역할을 한다. 매칭 네트워크(11)는, RF 공급원(15) 및 플라즈마 챔버(19)에 대한 전기적 연결을 위해 설계된 단일 하우징 내의 단일 모듈로 구성될 수 있다. 다른 구현예에서, 매칭 네트워크(11)의 구성 요소는 상이한 하우징 내에 위치할 수 있고, 일부 구성 요소는 하우징 외부에 있을 수 있고/있거나, 일부 구성 요소는 매칭 네트워크 외부의 구성 요소와 하우징을 공유할 수 있다.
당업계에 공지된 바와 같이, 플라즈마 챔버(19) 내의 플라즈마는, 플라즈마 챔버(19)에 의해 제시된 임피던스가 가변 임피던스가 되도록, 작동 제어 범위를 벗어나 특정 변동을 일반적으로 겪는다. 플라즈마 챔버(19)의 가변 임피던스를 완전히 제어할 수 없기 때문에, 임피던스 매칭 네트워크를 사용하여 플라즈마 챔버(19)와 RF 공급원(15) 사이에 임피던스 매칭을 생성할 수 있다. 또한, RF 공급원(15)의 임피던스는 특정 RF 공급원(15)의 설계에 의해 설정 값으로 고정될 수 있다. RF 공급원(15)의 고정 임피던스는, 예를 들어 온도 또는 다른 환경 변화로 인해 사용 중에 약간의 변동을 겪을 수 있지만, 변동이 원래 설정된 임피던스 값으로부터 고정 임피던스를 상당히 변화시키지 않기 때문에, RF 공급원(15)의 임피던스는 임피던스 매칭을 위해 여전히 고정 임피던스로 간주된다. 다른 유형의 RF 공급원(15)은 RF 공급원(15)의 임피던스가 사용 시점에 또는 사용 중에 설정될 수 있도록 설계될 수 있다. 이러한 유형의 RF 공급원(15)의 임피던스는 여전히 고정된 것으로 간주되는데, 이는 사용자에 의해 제어될 수 있고(또는 적어도 프로그래밍 가능한 제어기에 의해 제어될 수 있고) 작동 중에 임의의 시간에 임피던스의 설정 값이 공지될 수 있으므로 설정 값을 효과적으로 고정된 임피던스로 만들 수 있기 때문이다.
RF 공급원(15)은 당업계에 잘 알려진 유형의 RF 발생기일 수 있고, 플라즈마 챔버(19) 내에서 수행되는 공정에 적절한 주파수 및 전력으로 RF 신호를 생성한다. RF 공급원(15)은 동축 케이블을 사용하여 RF 임피던스 매칭 네트워크(11)의 RF 입력(13)에 전기적으로 연결될 수 있으며, 이는 임피던스 매칭을 위해 RF 공급원(15)과 동일한 고정 임피던스를 가질 것이다.
플라즈마 챔버(19)는 제1 전극(23) 및 제2 전극(25)을 포함하고, 당업계에 잘 알려진 공정에서, 제1 및 제2 전극(23, 25)은 적절한 제어 시스템(미도시) 및 플라즈마 챔버 내의 플라즈마와 함께 기판(27) 상에 재료의 증착 및/또는 기판(27)로부터의 재료의 식각을 가능하게 한다.
예시적인 구현예에서, RF 임피던스 매칭 네트워크(11)는 직렬 가변 커패시터(31), 션트 가변 커패시터(33), 및 직렬 인덕터(35)를 포함하여 'L'형 매칭 네트워크를 형성한다. 션트 가변 커패시터(33)는 기준 전위, 이 경우 직렬 가변 커패시터(31)와 직렬 인덕터(35) 사이에 접지(40)를 션트하는 것으로 나타나 있고, 당업자는 RF 임피던스 매칭 네트워크(11)가 RF 입력(13) 또는 RF 출력(17)에서 기준 전위로 션트하는 션트 가변 커패시터(33)로 구성될 수 있음을 인식할 것이다.
대안적으로, RF 임피던스 매칭 네트워크(11)는 도 3에 나타내는 바와 같이, 'T' 유형 구성 또는 'Π'또는 '파이' 유형 구성과 같은 다른 매칭 네트워크 구성으로 구성될 수 있다. 특정 구현예에서, 후술하는 가변 커패시터 및 스위칭 회로는, RF 임피던스 매칭 네트워크에 적절한 임의의 구성에 포함될 수 있다.
예시적인 구현예에서, 직렬 가변 커패시터(31) 및 션트 가변 커패시터(33) 각각은, 미국 특허 제7,251,121호에 설명된 바와 같이, 전자 가변 커패시터(EVC)일 수 있고, EVC는 복수의 별개 커패시터에 의해 형성된 커패시터 어레이로서 효과적으로 형성된다. 직렬 가변 커패시터(31)는 RF 입력(13)과 RF 출력(17) 사이에 직렬로 결합된다(이는 또한, RF 공급원(15)과 플라즈마 챔버(19) 사이에서 병렬임). 션트 가변 커패시터(33)는 RF 입력(13)과 접지(40) 사이에 병렬로 결합된다. 다른 구성에서, 션트 가변 커패시터(33)는 RF 출력(19)과 접지(40) 사이에 병렬로 결합될 수 있다. RF 매칭 네트워크의 기능을 벗어나지 않는다면, 다른 구성이 또한 구현될 수 있다. 또 다른 구성에서, 션트 가변 커패시터(33)는 기준 전위와, RF 입력(13) 및 RF 출력(19) 중 하나 사이에 병렬로 결합될 수 있다.
직렬 가변 커패시터(31)는 직렬 RF 초크 및 필터 회로(37) 및 직렬 구동 회로(39)에 연결된다. 유사하게, 션트 가변 커패시터(33)는 션트 RF 초크 및 필터 회로(41) 및 션트 구동 회로(43)에 연결된다. 직렬 및 션트 구동 회로(39, 43) 각각은 제어 회로(45)에 연결되고, 이는 직렬 및 션트 구동 회로(39, 43)를 제어하기 위한 입력 신호를 제공하도록 적절한 프로세서 및/또는 신호 발생 회로로 구성된다. 전력 공급부(47)는 RF 입력 센서(21), 직렬 구동 회로(39), 션트 구동 회로(43), 및 제어 회로(45) 각각에 연결되어, 이들 구성 요소 각각에 설계된 전류 및 전압에서의 작동 전력을 제공한다. 전력 공급부(47)에 의해 제공되는 전압 레벨은, 따라서 RF 입력 센서(21), 직렬 구동 회로(39), 션트 구동 회로(43), 및 제어 회로(45) 각각에 의해 사용되는 전압 레벨은 설계 선택의 문제이다. 다른 구현예에서, 제어 회로(45)가 가변 커패시터에 명령어를 송신할 수 있도록 다양한 전자 구성 요소가 사용될 수 있다. 또한, 구동 회로 및 RF 초크와 필터가 제어 회로(45)와 분리된 것으로 도시되어 있지만, 이들 구성 요소는 또한, 제어 회로(45)의 형성 부분으로 간주될 수 있다.
예시적인 구현예에서, 제어 회로(45)는 프로세서를 포함한다. 프로세서는, 컴퓨터 프로그램 명령어(예, 코드)를 실행하도록 구성된, 컴퓨터 또는 마이크로프로세서와 같은, 임의의 유형의 적절하게 프로그래밍된 처리 장치(또는 함께 작동하는 둘 이상의 처리 장치의 모음)일 수 있다. 프로세서가 임의의 적합한 유형(예, 데스크톱, 랩탑, 노트북, 타블렛, 휴대폰 등)의 컴퓨터 및/또는 서버 하드웨어에 내장될 수 있고, 기능 데이터 처리 장치를 형성하는 데 필요한 모든 통상적인 보조 구성 요소를 포함할 수 있고, 이는 제한 없이 버스, 소프트웨어 및 데이터 저장 장치, 예컨대 휘발성 및 비휘발성 메모리, 입력/출력 장치, 그래픽 사용자 인터페이스(GUI), 제거 가능한 데이터 스토리지, 및 Wi-Fi, 블루투스, LAN을 포함하는 유선 및/또는 무선 통신 인터페이스 장치를 포함한다. 예시적인 구현예의 프로세서는, 매칭 네트워크가 본원에 설명된 기능을 수행할 수 있도록 특정 알고리즘으로 구성된다.
직렬 가변 커패시터(31)와 션트 가변 커패시터(33)의 조합으로, RF 임피던스 매칭 네트워크(11)와 플라즈마 챔버(19)의 조합 임피던스는, RF 공급원(15)의 고정 임피던스와 매칭하거나 적어도 실질적으로 매칭하기 위해 제어 회로(45), 직렬 구동 회로(39), 션트 구동 회로(43)를 사용하여 제어될 수 있다.
제어 회로(45)는 RF 임피던스 매칭 네트워크(11)의 브레인인데, 그 이유는 이것이 RF 입력 센서(21) 및 직렬과 션트 가변 커패시터(31, 33)와 같은 공급원으로부터 다수의 입력을 수신하고, 직렬과 션트 가변 커패시터(31, 33)에 대한 변화를 결정하기 위해 필요한 계산을 하고, 임피던스 매칭을 생성하기 위해 직렬 및 션트 가변 커패시터(31, 33)에 명령을 전달하기 때문이다. 제어 회로(45)는, 반도체 제조 공정에 일반적으로 사용되는 제어 회로의 유형이며, 따라서 당업자에게 공지되어 있다. 종래 기술의 제어 회로와 비교하면, 제어 회로(45)의 임의의 차이는, RF 임피던스 매칭 네트워크(11)가 가변 커패시터(31, 33)의 스위칭 및 임피던스 매칭을 수행할 수 있는 속력을 설명하기 위한 프로그래밍 차이에서 발생한다.
직렬과 션트 RF 초크 및 필터 회로(37, 41) 각각은 DC 신호가 직렬 및 션트 구동 회로(39, 43)와 각각의 직렬 및 션트 가변 커패시터(31, 33) 사이에서 통과할 수 있도록 구성되는 반면, 동시에 RF 공급원(15)으로부터의 RF 신호는 차단되어 RF 신호가 직렬 및 션트 구동 회로(39, 43)의 출력과 제어 회로(45)의 출력으로 누출되는 것을 방지한다. 직렬 및 션트 RF 초크 및 필터 회로(37, 41)는 당업자에게 공지된 유형이다.
도 3은, 도 2의 L 구성 매칭 네트워크에 대해, 파이 구성 매칭 네트워크(11A)를 갖는 반도체 처리 시스템(85A)의 구현예의 블록 다이어그램이다. 용이한 이해를 위해, 이 도면은 도 2의 RF 초크 및 필터, 구동 회로, 및 전력 공급부를 생략한다. 도 3이 도 2에 관해 논의된 것과 동일한 번호를 사용하는 경우, 관련 구성 요소는 도 2에 관해 논의된 것들과 유사한 특징부를 가질 수 있음을 이해할 것이다.
L 구성과 파이 구성 간의 가장 중요한 차이는 L 구성이 직렬 커패시터(31) 및 션트 커패시터(33)를 이용하는 반면, 파이 구성은 두 개의 션트 커패시터(31A, 33A)를 사용하는 점이다. 그럼에도 불구하고, 제어 회로는 이들 션트 가변 커패시터(31A, 33A)의 커패시턴스를 변경하여 임피던스 매칭을 초래할 수 있다. 이들 션트 가변 커패시터(31A, 33A) 각각은 전술한 바와 같이 EVC일 수 있다. 이들은 도 2에 관해 전술한 방법과 유사한 초크, 필터, 및 드라이버에 의해 제어될 수 있다.
EVC 커패시터 어레이
도 4는 전자식 가변 커패시터(151)를 사용하여 가변 커패시턴스를 제공하기 위한 전자 회로(150)의 일 구현예에 대한 블록 다이어그램이다. 회로(150)는, 두 개의 커패시터 어레이(151a, 151b)를 포함한 EVC(151)를 이용한다. 예시된 제1 커패시터 어레이(151a)는, 각각 제1 커패시턴스 값을 갖는 제1 복수의 별개 고정 커패시터를 갖는다. 제2 커패시터 어레이(151b)는, 각각 제2 커패시턴스 값을 갖는 제2 복수의 별개 고정 커패시터를 갖는다. 제1 커패시턴스 값은, EVC(151)가 EVC(151)에 의해 생성된 커패시턴스의 거칠고 미세한 제어를 제공할 수 있도록, 제2 커패시턴스 값과 상이하다. 제1 커패시터 어레이 및 제2 커패시터 어레이는 신호 입력(113)과 신호 출력(130) 사이에 병렬로 결합된다.
제1 및 제2 커패시턴스 값은, EVC(151)에 대해 원하는 전체 커패시턴스 값을 제공하기에 충분한 임의의 값일 수 있다. 일 구현예에서, 제2 커패시턴스 값은 제1 커패시턴스 값의 절반(1/2) 이하이다. 다른 구현예에서, 제2 커패시턴스 값은 제1 커패시턴스 값의 삼분의 일(1/3) 이하이다. 또 다른 구현예에서, 제2 커패시턴스 값은 제1 커패시턴스 값의 사분의 일(1/4) 이하이다.
전자 회로(150)는 제어 회로(145)를 추가로 포함하고, 이는 전술한 제어 회로(45)와 유사한 특징부를 가질 수 있다. 제어 회로(145)는 명령 입력(129)에 의해 제1 커패시터 어레이(151a) 및 제2 커패시터 어레이(151b)에 작동 가능하게 결합되고, 명령 입력(129)은 제1 커패시터 어레이(151a) 및 제2 커패시터 어레이(151b)에 작동 가능하게 결합된다. 예시적인 구현예에서, 명령 입력(129)은 커패시터 어레이(151a, 151b)에 대한 직접적인 전기 연결을 갖지만, 다른 구현예에서는 이러한 연결이 간접적일 수 있다. 커패시터 어레이(151a, 151b)에 대한 제어 회로(145)의 결합은 이하에서 더욱 상세히 논의될 것이다.
제어 회로(145)는, (a) 제1 복수의 별개 고정 커패시터의 각각의 별개 고정 커패시터 및 (b) 제2 복수의 별개 고정 커패시터의 각각의 별개 고정 커패시터의 온 및 오프 상태를 제어함으로써, EVC(151)의 가변 커패시턴스를 변경하도록 구성된다. 전술한 바와 같이, 제어 회로(145)는 전술한 도면의 제어 회로(45)와 관련하여 설명된 것과 유사한 특징부를 가질 수 있다. 예를 들어, 제어 회로(145)는 커패시터 어레이(151a, 151b)로부터 입력을 수신하고, 커패시터 어레이(151a, 151b)에 대한 변화를 결정하기 위해 계산하고, EVC(151)의 커패시턴스를 변경하기 위해 커패시터 어레이(151a, 151b)에 명령을 전달할 수 있다. 도 4의 EVC(151)는 복수의 전자 스위치를 포함할 수 있다. 각각의 전자 스위치는 하나 이상의 별개 커패시터를 활성화 및 비활성화하도록 구성될 수 있다.
전술한 도면의 제어 회로(45)와 마찬가지로, 제어 회로(145)는 또한, 구동 회로(139) 및 RF 초크와 필터 회로(137)에 연결될 수 있다. 제어 회로(145), 구동 회로(139), 및 RF 초크와 필터 회로(137)는 전술한 도면과 관련하여 논의된 것과 유사한 능력을 가질 수 있다. 예시적인 구현예에서, 구동 회로(139)는 제어 회로(145)와 제1 및 제2 커패시터 어레이(151a, 151b) 사이에 작동 가능하게 결합된다. 구동 회로(139)는 제어 회로(145)로부터 수신된 제어 신호에 기초하여 가변 커패시턴스를 변경하도록 구성된다. RF 필터(137)는 구동 회로(139)와 제1 및 제2 커패시터 어레이(151a, 151b) 사이에 작동 가능하게 결합된다. 제어 유닛(145)에 의해 송신된 제어 신호에 응답하여, 구동 회로(139) 및 RF 필터(137)는 명령 신호를 명령 입력(129)에 송신하도록 구성된다. 명령 신호는, 전자 스위치 중 적어도 하나에 (a) 제1 복수의 별개 커패시터의 적어도 하나의 별개 커패시터 또는 (b) 제2 복수의 별개 커패시터의 적어도 하나의 별개 커패시터를 활성화 또는 비활성화하도록 지시함으로써, 가변 커패시턴스를 변경하도록 구성된다.
예시적인 구현예에서, 구동 회로(139)는 고전압 공급원을 15 마이크로초 미만 내에 켜거나 끄도록 구성되며, 고전압 공급원은 가변 커패시턴스를 변경하기 위한 목적으로 제1 및 제2 커패시터 어레이 각각의 전자 스위치를 제어한다. 그러나, EVC(151)는 본 출원에서 논의된 수단 또는 속도 중 어느 하나에 의해 스위칭될 수 있다.
제어 회로(145)는 각각의 커패시터 어레이(151a, 151b)에 의해 제공될 거칠고 미세한 커패시턴스 값을 계산하도록 구성될 수 있다. 예시적인 구현예에서, 제어 회로(145)는 제1 커패시터 어레이(151a)의 온 및 오프 상태를 제어함으로써 제공될 거친 커패시턴스 값을 계산하도록 구성된다. 또한, 제어 회로는, 제2 커패시터 어레이(151b)의 온 및 오프 상태를 제어함으로써, 제공될 미세한 커패시턴스 값을 계산하도록 구성된다. 다른 구현예에서, 커패시터 어레이(151a, 151b)는 대안적인 커패시턴스 레벨을 제공할 수 있다. 다른 구현예에서, EVC는 추가 커패시터 어레이를 이용할 수 있다.
도 4의 EVC(151)는 가변 커패시턴스를 필요로 하는 다양한 시스템에 사용될 수 있다. 예를 들어, EVC(151)는 L 매칭 네트워크에서 직렬 EVC 및/또는 션트 EVC로서, 및/또는 파이 매칭 네트워크에서 션트 EVC로서 사용될 수 있다. 커패시턴스 값 사이의 차이는 RF 매칭 네트워크의 입력에서 더 양호한 임피던스 매칭을 가능하게 하기 위해 회로의 전체 커패시턴스 및 광범위한 커패시턴스 값의 충분히 미세한 해상도를 가능하게 하는 것이 종종 바람직하고, EVC(151)는 이를 가능하게 한다.
EVC 커패시턴스를 변화시키기 위해 별개 커패시터를 스위칭 인 및 아웃
전술한 바와 같이, EVC는 다중 스위치를 사용할 수 있는 가변 커패시터의 유형이며, 각각은 가변 커패시터의 커패시턴스를 변경하기 위해 개별 직렬 커패시터를 갖는 개방 또는 단락 회로를 생성하는 데 사용된다. 스위치는 기계식(예, 릴레이) 또는 고체 상태(예, PIN 다이오드, 트랜지스터, 또는 다른 스위칭 장치)일 수 있다. 다음은 가변 커패시턴스를 제공하기 위해 EVC 또는 다른 가변 커패시터를 설정하는 방법에 대한 논의이다.
때때로 EVC 또는 다른 가변 커패시터의 "축적 설정"으로 지칭되는 것에서, 최소 시작 지점(모든 스위치가 개방되는 경우)으로부터 커패시터 값을 선형으로 증가시키는 접근법은, 회로 내로 스위칭되는 미세 조정 커패시터의 수를 점진적으로 증가시키는 것이다. 미세 조정 커패시터의 최대 수가 회로 내로 스위칭되면, 거친 조정 커패시터가 스위칭 인되고 미세 조정 커패시터가 스위칭 아웃된다. 프로세스는 회로 내로 스위칭되는 미세 조정 커패시터의 수를 증가시키는 것으로 시작하고, 이후에 모든 미세 조정 커패시터 및 거칠게 조정된 커패시터가 스위칭 인되고 이 시점에서 거칠게 조정된 다른 커패시터가 스위칭 인되고 미세 조정 커패시터가 스위칭 아웃된다. 이 프로세스는 모든 거칠고 미세한 커패시터가 스위칭 인될 때까지 계속할 수 있다.
이 구현예에서, 모든 미세 조정 커패시터는 동일하거나 실질적으로 유사한 값을 가지며, 모든 거친 조정 커패시터는 동일하거나 실질적으로 유사한 값을 갖는다. 또한, 하나의 거친 조정의 커패시터의 커패시턴스 값은, 회로 내로의 모든 미세 조정 커패시터 + 추가 미세 조정 커패시터의 조합된 커패시턴스 값과 거의 동일하며, 따라서 커패시턴스의 선형 증가를 가능하게 한다. 그러나, 구현예는 이에 제한되지 않는다. 미세 조정 커패시터(및 거친 커패시터)는 동일하거나 실질적으로 유사한 값을 가질 필요가 없다. 또한, 하나의 거친 조정의 커패시터의 커패시턴스 값은 모든 미세 조정 커패시터 + 추가 미세 조정 커패시터의 조합된 커패시턴스 값과 동일할 필요는 없다. 일 구현예에서, 거친 커패시턴스 값 및 미세 커패시턴스 값은 10:1과 실질적으로 유사한 비율을 갖는다. 다른 구현예에서, 제2 커패시턴스 값은 제1 커패시턴스 값의 절반(1/2) 이하이다. 다른 구현예에서, 제2 커패시턴스 값은 제1 커패시턴스 값의 삼분의 일(1/3) 이하이다. 또 다른 구현예에서, 제2 커패시턴스 값은 제1 커패시턴스 값의 사분의 일(1/4) 이하이다.
이상적인 설정에서 전술한 구현 예시는, 미세 조정 커패시터가 1 pF와 동일하고, 거친 조정 커패시터가 10 pF와 동일한 경우일 것이다. 이렇게 이상적인 설정에서, 모든 스위치가 개방될 경우, 커패시턴스는 0 pF와 동일하다. 제1 스위치가 폐쇄될 경우, 회로에는 1 pF가 있다. 제2 스위치가 폐쇄될 경우, 회로 내에 2 pF이 있고, 등등해서 아홉 개의 미세 조정 스위치가 폐쇄된 이후에, 이는 9 pF를 제공한다. 그 다음, 처음 10 pF 커패시터는 회로 내로 스위칭되고, 아홉 개의 미세 조정 스위치가 개방되고, 10 pF의 총 커패시턴스를 제공한다. 그 다음, 미세 조정 커패시터는 11 pF에서 19 pF로 회로 내로 스위칭된다. 그 다음, 다른 거친 조정 커패시터가 회로 내로 스위칭될 수 있고, 모든 미세 조정 커패시터가 회로에서 스위칭 아웃되어 20 pF를 제공할 수 있다. 이러한 프로세스는 원하는 커패시턴스에 도달할 때까지 반복될 수 있다.
이는 또한 한 단계 더 취할 수 있다. 아홉 개의 1 pF 커패시터 및 또한 아홉 개의 10 pF 커패시터를 갖는 이전 실시예를 사용하면, 가변 커패시터 회로는 회로에 스위칭 인 및 아웃하기 위해 훨씬 더 큰 값 100 pF를 가질 수 있다. 이는, 이전의 커패시터 어레이가 99 pF까지 올라가게 하고, 그 다음 100 pF 커패시터를 다음 증분에 사용할 수 있게 한다. 이는, 더 큰 증분을 사용하여 추가로 반복될 수 있고, 또한 임의의 카운팅 시스템과 함께 사용될 수 있다. 누적 설정에 따르면, 가변 커패시터의 총 커패시턴스를 증가시키는 것은, 이미 스위칭 인된 거친 커패시터를 스위칭 아웃하지 않고 이미 스위칭 인된 더 많은 거친 커패시터 또는 더 많은 미세 커패시터를 스위칭 인함으로써 달성된다. 또한, 가변 총 커패시턴스가 증가하고 제어 회로가 이미 스위칭 인된 것보다 더 많은 거친 커패시터에서 스위칭 인하지 않는 경우, 제어 회로는, 이미 스위칭 인된 미세 커패시터를 스위칭 아웃하지 않고 이미 스위칭 인된 것보다 더 많은 미세한 커패시터에서 스위칭 인한다. 누적 설정에 관한 미국 특허 제10,431,428호 및 제11,195,698호는 그 전체가 참조로서 본원에 포함된다. 청구된 발명은 누적 설정의 사용에 제한되지 않음을 유의한다. 예를 들어, 미국 특허 제10,679,824호 및 제10,692,699호는 "부분 이진법"과 같은 대안적인 설정을 논의하고, 상기 특허는 그 전체가 참조로서 본원에 포함된다.
도 5는 전자식 가변 커패시터의 별개 고정 커패시터를 스위칭 인 및 아웃하기 위한 가변 커패시턴스 시스템(155)의 개략도이다. 이 도면이 도 4의 것과 유사한 참조 번호를 사용하는 경우, 관련 구성 요소는 도 4에서 논의된 것과 유사한 특징부를 가질 수 있음을 이해할 것이다. 가변 커패시턴스 시스템(155)은 가변 커패시턴스를 제공하기 위한 가변 커패시터(151)를 포함한다. 가변 커패시터(151)는 입력(113) 및 출력(130)을 갖는다. 가변 커패시터(151)는 병렬로 작동 가능하게 결합된 복수의 개별 고정 커패시터(153)를 포함한다. 복수의 커패시터(153)는 제1 (미세) 커패시터(151a) 및 제2 (거친) 커패시터(151b)를 포함한다. 또한, 가변 커패시터(151)는 복수의 스위치(161)를 포함한다. 스위치(161) 중에서, 하나의 스위치는 각각의 커패시터를 스위칭 인 및 스위칭 아웃하기 위해 복수의 커패시터 각각에 직렬로 작동 가능하게 결합됨으로써, 가변 커패시터(151)가 가변 총 커패시턴스를 제공할 수 있게 한다. 가변 커패시터(151)는, 별개 커패시터(153)가 스위칭 인되는 경우에 증가하고 별개 커패시터(153)가 스위칭 아웃되는 경우에 감소하는, 가변 총 커패시턴스를 갖는다.
스위치(161)는 스위치 온 및 오프 구동용 스위치 구동 회로(139)에 결합될 수 있다. 가변 커패시턴스 시스템(155)은 가변 커패시터(151)에 작동 가능하게 결합된 제어 유닛(145)을 추가로 포함할 수 있다. 구체적으로, 제어 유닛(145)은 구동 회로(139)에 작동 가능하게 결합되어 스위치(161) 중 하나 이상을 스위칭하고, 이에 의해 커패시터(153) 중 하나 이상을 온 및 오프하도록 구동 회로(139)에 지시할 수 있다. 일 구현예에서, 제어 유닛(145)은, 가변 커패시터를 제어하는 제어 유닛의 일부, 예컨대 임피던스 매칭을 달성하기 위해 커패시턴스를 변경하도록 매칭 네트워크의 가변 커패시터에 지시하는 제어 유닛의 일부를 형성할 수 있다. 구동 회로(139) 및 제어 유닛(145)은 도 4를 참조하여 전술한 것과 유사한 특징부를 가질 수 있고, 따라서 전술한 바와 같이 RF 초크 및 필터를 이용할 수도 있다.
전자식 가변 커패시터용 스위칭 회로
도 6은 일 구현예에 따른 매칭 네트워크의 EVC(151)에 대한 스위칭 회로(140A)의 구현예를 나타낸다. 예시적인 구현예에서, EVC(151)는 도 5의 EVC(151)이지만, 본 발명의 EVC는 제한되지 않는데, 그 이유는 이는 본원에서 논의된 임의의 대안적인 특징을 가질 수 있고, 도 5와 관련하여 논의된 것과 상이한 수의 별개 고정 커패시터(153), 및 상이한 값의 별개 고정 커패시터를 포함할 수 있기 때문이다. 또한, EVC는 본원에서 논의된 다양한 유형의 매칭 네트워크를 포함하여, 임의의 유형의 매칭 네트워크의 일부를 형성할 수 있다. 예시된 매칭 네트워크는, 예를 들어 전술한 도면에 나타낸 바와 같이, RF 공급원과 플라즈마 챔버 사이에 결합된다.
예시된 EVC는 제1 단자(113)에 결합된 복수의 개별 고정 커패시터(153A, 153B)를 포함한다. 각각의 별개 커패시터(153A, 153B)는 EVC(151)의 총 커패시턴스를 변경하기 위해 별개 커패시터를 스위칭 인(또는 "온")하고 별개 커패시터를 스위칭 아웃(또는 "오프")하도록 구성된 해당 스위치(161A, 161B)를 갖는다. 예시적인 구현예에서, 스위치(161A)는 별개 커패시터(153A)와 직렬이지만, 본 발명은 그렇게 제한되지 않는다. 또한, 예시된 구현예에서, 스위치(161A)는 PIN 다이오드이지만, 본 발명은 그렇게 제한되지 않으며, NIP 다이오드와 같은 다른 유형의 스위치일 수 있다. 또 다른 구현예에서, 스위치는 MOSFET, JFET, 또는 다른 유형의 스위치일 수 있다. 또한, 예시된 구현예에서, PIN 다이오드는, 각각의 PIN 다이오드(161A, 161B)의 애노드가 임의의 공통 노드일 수 있는 접지(40)에 결합되도록, 공통 애노드 구성을 갖는다. 그러나, 본 발명은 이에 제한되지 않는데, 그 이유는 다른 구현예에서, EVC는, 각각의 PIN 다이오드의 캐소드가 접지(40)에 결합되도록 (그리고 그에 따라 구동 회로의 구성 요소가 변경되도록) 공통 캐소드 구성을 사용할 수 있기 때문이다. 또한, 두 개 이상의 스위치가 정격 전압을 증가시키기 위해 직렬로 사용될 수 있고/있거나 두 개 이상의 스위치가 채널의 정격 전류를 증가시키기 위해 병렬로 사용될 수 있음을 유의한다.
각각의 PIN 다이오드 스위치(161A, 161B)는 자체 스위칭 회로(140A, 140B)를 가지며, 이는 제어 회로(145)에 연결된다. 스위칭 회로(140B)는 스위치(161B), 필터(141B)(상기 논의된 필터 회로(37, 41)와 유사할 수 있음), 및 구동 회로(139B)를 포함하는 것으로 나타나 있다. 필터(141B)는, 예를 들어 미국 특허 제10,340,879호의 필터 회로(9)와 유사한 LC 회로, 또는 미국 특허 제9,844,127호의 도 6a의 출력(207) 옆의 필터 회로일 수 있다. 이들 특허 각각은 그 전체가 참조로서 본원에 포함되어 있다.
예시된 스위칭 회로(140A)는 스위칭 회로(140B)와 동일한 구성 요소를 갖지만, 구동 회로(139A)를 더욱 상세하게 나타낸다. 구동 회로(139A)는 PIN 다이오드(161A)(또는 다른 유형의 스위치)와 통합될 수 있거나, 매칭 네트워크의 EVC의 개별 고정 커패시터와 통합될 수 있다. 당업자는 또한, 구동 회로(139A)의 특정 구성 요소가 동일한 필수 기능을 수행하는 다른 구성 요소로 대체될 수 있으면서, 또한 다른 회로 파라미터(예, 전압 범위, 전류 범위 등)의 가변성을 더 크게 허용할 수 있음을 인식할 것이다.
예시된 구동 회로(139A)는, PIN 다이오드(161A)에 연결되고 이를 구동하는 공통 출력(107A)에 대한 전압을 제어하기 위하여 제어 회로로부터 제어 신호를 수신하기 위한 두 개의 입력(105A-1, 105A-2)을 갖는다. 공통 출력(107A)에 대한 전압은 PIN 다이오드(161A)를 ON 상태와 OFF 상태 사이에서 스위칭하므로, 따라서 PIN 다이오드(161A)가 연결되는 별개 커패시터(153A)를 또한 스위칭 인/온 및 스위칭 아웃/오프한다. 이러한 예시적인 구현예에서, 별개 커패시터의 상태는, 대응하는 PIN 다이오드의 상태를 따르므로, PIN 다이오드가 온일 경우에 별개 커패시터는 또한 인/온이고, 마찬가지로, PIN 다이오드(161A)가 오프일 경우, 별개 커패시터는 또한 아웃/오프이다. 따라서, PIN 다이오드(161A)의 상태에 대한 본원의 진술은 EVC(151)의 대응하는 별개 커패시터(153A)의 부수적 상태를 본질적으로 설명한다.
바람직한 구현예에서, 제1 전력 스위치(111A) 및 제2 전력 스위치(113A) 각각은 본체 다이오드를 갖는 MOSFET이지만, 다른 구현예에서 전력 스위치 중 어느 하나는 임의의 다른 유형의 반도체 스위치를 포함한 다른 유형의 스위치일 수 있다. 본 발명은 다양한 스위칭 회로 구성을 이용할 수 있다. 예를 들어, 본 발명은 미국 특허 출원 제9,844,127호에 개시된 임의의 스위칭 회로, 예컨대 도 3, 도 6a, 도 6b에 나타낸 것, 및 미국 특허 출원 제10,340,879호에 개시된 임의의 스위칭 회로, 예컨대 도 18에 나타낸 스위칭 회로를 이용할 수 있다. 전술한 바와 같이, 이들 특허 각각은 그 전체가 참조로서 본원에 포함되어 있다.
예시적인 구현예에서, 고전압 전력 공급부(115A) 는 제1 전력 스위치(111A)에 연결되어, 공통 출력(107A)에 스위칭 가능하게 연결되어야 하는 고전압 입력을 제공한다. 저전압 전력 공급부(117A)는 제2 전력 스위치(113A)에 연결되어, 공통 출력(107A)에 스위칭 가능하게 연결되어야 하는 저전압 입력을 제공한다. 도시된 구동 회로(139A)의 구성에서, 저전압 전력 공급부(117A)는 약 -3.3 V인 저전압 입력을 공급할 수 있다. 음극성을 갖는 이러한 저전압은, PIN 다이오드(161A)를 스위칭하기 위한 순방향 바이어스를 제공하기에 충분하다. 구동 회로(139A)의 다른 구성의 경우, 더 높거나 더 낮은 전압 입력이 사용될 수 있고, 저 전압 입력은 제어 중인 전자 스위치의 구성 및 유형에 따라 양극성을 가질 수 있다.
예시된 스위칭 회로(140A)에서, 제1 전력 스위치(111A) 및 제2 전력 스위치(113A)는, 온 상태와 오프 상태 사이에서 PIN 다이오드(161A)를 스위칭함으로써 대응하는 개별 고정 커패시터(153A)를 스위칭 인/아웃할 목적으로, 고전압 전력 공급부(115A) 및 저전압 전력 공급부(117A)를 공통 출력(107A)에 비동기적으로 연결하도록 구성된다. 고전압 전력 공급부(115A)는 PIN 다이오드 스위치(161A)에 대해 역 바이어스 DC 전압을 제공한다. 이는, PIN 다이오드(161A)를 역 바이어스하고 따라서 전류가 흐르는 것을 방지하고 따라서 대응하는 별개 커패시터(153A)를 스위칭 아웃하기 때문에 "차단 전압"으로 지칭될 수 있다. 본원에서 사용되는 바와 같이, 용어 "차단 전압"은 스위치를 스위칭 아웃 또는 그의 대응하는 별개 커패시터 내에 있도록 사용되는 임의의 전압을 지칭할 것이다. 또한, 스위칭 회로는 도 6에 나타낸 것에 제한되지 않고, 별개 커패시터를 스위칭 인 및 아웃하기 위한 임의의 회로일 수 있고, 미국 특허 제9,844,127호에 나타낸 것들을 포함할 수 있으며, 이는 그 전체가 본원에 참조로서 포함됨을 유의한다.
예시적인 구현예에서, 제어 회로는 구동 회로(139A)의 입력(105A-1, 105A-2)를 분리하기 위해 별도의 제어 신호를 제공한다. 이 구현예에서, 별도의 입력(105A-1, 105A-2)은 각각 제1 및 제2 전력 스위치(111A, 113A)에 결합된다. 별도의 입력에 대한 제어 신호는 극성이 반대일 수 있다. 바람직한 구현예에서, 제1 및 제2 전력 스위치(161A, 113A)는 MOSFETS이고, 별도의 제어 신호는 MOSFET에 전력을 공급하기 위한 별도의 드라이버로 이동한다. 대안적인 구현예에서, 제어 회로(145)는 공통 입력 신호를 제공한다. 공통 입력 신호는 제1 전력 스위치(111A) 및 제2 전력 스위치(113A)의 온 및 오프 상태를 비동기적으로 제어할 수 있어서, 제1 전력 스위치(111A)가 온 상태에 있을 경우, 제2 전력 스위치(113A)는 오프 상태에 있고, 유사하게, 제1 전력 스위치가 오프 상태에 있을 경우, 제2 전력 스위치(113A)는 온 상태에 있다. 이러한 방식으로, 공통 입력 신호는 제1 전력 스위치(111A) 및 제2 전력 스위치(113A)를 제어하여, 온 상태와 오프 상태 사이에서 PIN 다이오드(161A)를 스위칭하기 위한 목적으로 고전압 입력 및 저전압 입력을 공통 출력에 비동기적으로 연결한다. 그러나, 본 발명은 이러한 비동기 제어에 제한되지 않는다.
입력(105A-1, 105A-2)은, 제1 전력 스위치(111A) 및 제2 전력 스위치(113A)용으로 선택된 스위치 유형에 대해 임의의 유형의 적절한 제어 신호를 수신하도록 구성될 수 있고, 이는, 예를 들어 +15V 제어 신호일 수 있다. 바람직한 구현예에서, 구동 회로는 제1 전력 스위치(111A) 및 제2 전력 스위치(112A) 각각을 구동하기 위한 별도의 드라이버를 갖는다. 다른 구현예에서, 제1 및 제2 전력 스위치(111A, 113A)는 공통 입력 신호를 수신할 수 있도록 선택된다.
예시적인 구현예에서, 전력 공급부(118)는 저전압 전력 공급부(117A)의 입력에 결합된다. 바람직한 구현예에서, 전력 공급부(118)는 24 VDC를 제공한다. 그러나, 본 발명은 다른 전력 공급부가 이용될 수 있기 때문에 이에 제한되지 않는다.
예시적인 구현예에서, 제2 전력 스위치(113A)가 온일 경우, 전류(163A)는 PIN 다이오드(161A)와 저전압 전력 공급부(117A) 사이에서 흐른다. 동시에, 전류는 전력 공급부(118)로부터 저전압 전력 공급부(117A)의 입력으로 그리고 접지(40)로 흐른다. 센서는 저전압 전력 공급부(117A)와 PIN 다이오드 스위치(161A)에서 흐르는 전류(163A)와 연관된 파라미터를 측정하기 위해 스위칭 회로의 노드(140A)에 위치할 수 있다. 예시적인 구현예에서, 센서(164A)는 저전압 전력 공급부(117A)의 입력에 위치하고, 전력 공급부(118)로부터 입력 내로 흐르는 전류(167A)를 측정하고, 이는 전류(163A)와 관련이 있다. 다른 구현예에서, 센서는 스위칭 회로(140A) 내의 다른 위치에, 예컨대 노드(165A)(저전압 전력 공급부의 출력) 또는 노드(166A)(PIN 다이오드(161A)의 애노드) 또는 구동 회로와 스위치 사이의 필터(141A)의 경로(예, 구동 출력(107A) 또는 필터(141A)의 출력)에 있을 수 있다. 예시적인 구현예에서, 파라미터는 노드에서 흐르는 전류의 값이지만, 다른 구현예에서 측정된 파라미터는 스위치(들)을 통해 흐르는 전류와 연관된 임의의 파라미터(전압 포함)일 수 있다. 또 다른 구현예에서, 파라미터는 구동 회로와 연관된 임의의 파라미터이다.
본원에서 논의된 매칭 네트워크는 2022년 4월 5일에 출원된 PCT/US22/23395에서 논의된 것과 같은 바이어스 회로를 포함할 수 있으며, 이는 그 전체가 참조로서 본원에 통합된다. 예를 들어, 바이어스 회로의 바이어스 인덕터는 직렬 위치에서 EVC의 고정 별개 커패시터를 스위칭하는 데 사용될 수 있으며, 이 EVC는 접지되지 않는다.
매칭을 달성하기 위한 커패시턴스 값을 결정
도 7은 일 구현예에 따라 임피던스를 매칭하기 위한 프로세스(500A)를 나타낸 흐름도이다. 매칭 네트워크는 전술한 것과 유사한 구성 요소를 포함할 수 있다. 일 구현예에서, 도 3의 매칭 네트워크가 사용된다. 도 7의 예시된 프로세스(500A)의 제1 단계에서, RF 입력(13)에서의 입력 임피던스가 결정된다(단계 501A). 입력 임피던스는 RF 입력(13)에서 RF 입력 센서(21)에 의해 검출된 RF 입력 파라미터에 기초한다. RF 입력 센서(21)는 RF 입력(13)에서 RF 입력 파라미터를 검출하도록 구성된 임의의 센서일 수 있다. 입력 파라미터는, RF 입력(13)에서 전압, 전류 또는 위상을 포함하여, RF 입력(13)에서 측정 가능한 임의의 파라미터일 수 있다. 예시적인 구현예에서, RF 입력 센서(21)는 매칭 네트워크(11)의 RF 입력(13)에서 전압, 전류 및 위상을 검출한다. RF 입력 센서(21)에 의해 검출된 RF 입력 파라미터에 기초하여, 제어 회로(45)는 입력 임피던스를 결정한다.
다음으로, 제어 회로(45)는 플라즈마 챔버(19)에 의해 제시된 플라즈마 임피던스를 결정한다(단계 502A). 일 구현예에서, 플라즈마 임피던스 결정은 (단계 501A에서 결정된) 입력 임피던스, 직렬 EVC(31)의 커패시턴스, 및 션트 EVC(33)의 커패시턴스에 기초한다. 다른 구현예에서, 플라즈마 임피던스 결정은 RF 출력에 작동 가능하게 결합된 출력 센서(49)를 사용하여 이루어질 수 있으며, RF 출력 센서(49)는 RF 출력 파라미터를 검출하도록 구성된다. RF 출력 파라미터는, RF 출력(17)에서 전압, 전류 또는 위상을 포함하여, RF 출력(17)에서 측정 가능한 임의의 파라미터일 수 있다. RF 출력 센서(49)는 매칭 네트워크(11)의 RF 출력(17)에서 출력 파라미터를 검출할 수 있다. RF 출력 센서(21)에 의해 검출된 RF 출력 파라미터에 기초하여, 제어 회로(45)는 플라즈마 임피던스를 결정할 수 있다. 또 다른 구현예에서, 플라즈마 임피던스 결정은 RF 출력 파라미터 및 RF 입력 파라미터 둘 모두에 기초할 수 있다.
일단 플라즈마 챔버(19)의 가변 임피던스가 알려지면, 제어 회로(45)는 임피던스 매칭을 달성하기 위해 직렬 EVC 및/또는 션트 EVC(31, 33)의 가변 커패시턴스에 대한 변화를 결정할 수 있다. 구체적으로, 제어 회로(45)는 직렬 가변 커패시턴스에 대한 제1 커패시턴스 값, 및 션트 가변 커패시턴스에 대한 제2 커패시턴스 값을 결정한다(단계 503A). 이들 값은 임피던스 매칭, 또는 적어도 실질적인 임피던스 매칭을 가능하게 하기 위해 직렬 EVC(31) 및 션트 EVC(33)에 대한 새로운 커패시턴스 값을 나타낸다. 예시적인 구현예에서, 제1 및 제2 커패시턴스 값의 결정은 가변 플라즈마 임피던스(단계 502A에서 결정됨) 및 고정 RF 공급원 임피던스에 기초한다.
일단 제1 및 제2 커패시턴스 값이 결정되면, 제어 회로(45)는 제어 신호를 생성하여 직렬 가변 커패시턴스 및 션트 가변 커패시턴스 중 적어도 하나를 각각 제1 커패시턴스 값 및 제2 커패시턴스 값으로 변경시킨다(단계 504A). 이는 대략 t=-5 마이크로초에서 수행된다. 제어 신호는 스위칭 회로에, 직렬 및 션트 EVC(31, 33) 중 하나 또는 둘 모두의 가변 커패시턴스를 변경하도록 지시한다.
예시적인 구현예에서, EVC는, RF 공급원이 RF 신호를 매칭 네트워크로의 RF 입력에 계속 제공하는 동안에 변경된다. EVC를 변경하기 전에 RF 신호의 제공을 중지할 필요가 없다. 새로운 커패시턴스 값의 결정 및 EVC의 변경은, RF 신호가 매칭 네트워크에 계속 제공되는 동안에 연속적으로(및 반복적으로) 수행될 수 있다.
EVC(31, 33)의 변경은 VVC를 사용하는 RF 매칭 네트워크에 대해 약 1-2초의 시간과 비교하면, 총 약 9-11 마이크로초가 걸린다. 일단 상이한 가변 커패시턴스로의 스위칭이 완료되면, EVC를 구성하는 추가의 별개 커패시터가 회로와 결합하고 충전됨에 따라 대기 시간이 있다. 매칭 조정 프로세스의 이러한 부분은 약 55 마이크로초가 걸린다. 마지막으로, RF 전력 프로파일(403)은 t=56 마이크로초 직전에, 약 380 mV 피크-대-피크에서 약 100 mV 피크-대-피크로 감소하는 것이 나타나 있다. RF 전력 프로파일(403)의 이러한 감소는 반사 전력(407)의 감소를 나타내며, 이는 약 10 마이크로초의 기간에 걸쳐 발생하며, 이 시점에서 매칭 조정 프로세스는 완료된 것으로 간주된다.
직렬 가변 커패시턴스 및 션트 가변 커패시턴스의 변경은, 직렬 구동 회로(39) 및 션트 구동 회로(43)에 제어 신호를 송신하여 직렬 가변 커패시턴스 및 션트 가변 커패시턴스를 각각 제어하는 단계를 포함할 수 있으며, 여기서 직렬 구동 회로(39)는 직렬 EVC(31)에 작동 가능하게 결합되고, 션트 구동 회로(43)는 션트 EVC(43)에 작동 가능하게 결합된다. EVC(31, 33)가 원하는 커패시턴스 값으로 스위칭되는 경우, 입력 임피던스는 고정된 RF 공급원 임피던스(예, 50 오옴)와 매칭할 수 있고, 따라서 임피던스 매칭을 생성한다. 플라즈마 임피던스의 변동으로 인해, 충분한 임피던스 매칭을 생성하지 않는 경우, 500A의 프로세스는 임피던스 매칭, 또는 적어도 실질적인 임피던스 매칭을 달성하기 위해 한 번 이상 반복될 수 있다.
도 3에 나타낸 바와 같이, RF 매칭 네트워크(11)를 사용하면, 입력 임피던스는 다음과 같이 표현될 수 있다:
여기서, Z입력은 입력 임피던스이고, ZP는 플라즈마 임피던스이고, ZL은 직렬 인덕터 임피던스이고, Z직렬은 직렬 EVC 임피던스이고, Z션트는 션트 EVC 임피던스이다. 예시적인 구현예에서, 입력 임피던스(Z입력)는 RF 입력 센서(21)를 사용하여 결정된다. EVC 임피던스(Z직렬 및 Z션트)는 제어 회로에 의해 임의의 주어진 시간에 공지되어 있는데, 그 이유는 제어 회로가 직렬 및 션트 EVC 각각의 다양한 별개 고정 커패시터에 켜짐 또는 꺼짐을 명령하는 데 사용되기 때문이다. 또한, 직렬 인덕터 임피던스(ZL)는 고정된 값이다. 따라서, 시스템은 이들 값을 사용하여 플라즈마 임피던스(ZP)를 풀 수 있다.
이렇게 결정된 플라즈마 임피던스(ZP) 및 공지된 희망 입력 임피던스(Z'입력)(전형적으로 50 오옴임), 및 공지된 직렬 인덕터 임피던스(ZL)에 기초하여, 시스템은 새로운 직렬 EVC 임피던스(Z'직렬) 및 션트 EVC 임피던스(Z'션트)를 결정할 수 있다.
그 다음, 새롭게 계산된 직렬 EVC 가변 임피던스(Z'직렬) 및 션트 EVC 가변 임피던스(Z'션트)에 기초하여, 시스템은 직렬 가변 커패시턴스에 대한 새로운 커패시턴스 값(제1 커패시턴스 값) 및 션트 가변 커패시턴스에 대한 새로운 커패시턴스 값(제2 커패시턴스 값)을 결정할 수 있다. 이들 신규 커패시턴스 값이 각각 직렬 EVC(31) 및 션트 EVC(33)와 함께 사용될 경우, 임피던스 매칭이 달성될 수 있다.
원하는 제1 및 제2 커패시턴스 값을 연산하고 하나의 단계에서 이들 값에 도달하는 예시적인 방법은, 에러 신호를 제로로 하거나 반사된 전력/반사 계수를 최소로 하기 위해 두 개의 EVC를 단계별로 이동시키는 것보다 상당히 빠르다. 더 빠른 조정 체계가 요구되는 반도체 플라즈마 처리에서, 이러한 접근법은 매칭 네트워크 조정 속도에 있어서 상당한 개선을 제공한다. 본원에서 논의된 새로운 EVC 커패시턴스 값을 결정하기 위한 방법은 단지 예시일 뿐이라는 점에 유의한다. 다른 구현예에서, 다른 파라미터 및/또는 방법이 새로운 EVC 커패시턴스 값을 결정하는 데 사용될 수 있다. 예를 들어, 새로운 커패시턴스 값이 기초하는 파라미터는, 플라즈마 챔버와 관련된 임의의 파라미터일 수 있다.
파라미터 매트릭스를 사용하여 커패시턴스 값을 결정
도 8은, 파라미터 매트릭스를 사용하는 임피던스를 매칭하기 위한 대안적인 프로세스(500)를 제공한다. 예시된 프로세스에서, 제어 회로(45)(네트워크 구성 요소와 매칭하는 것은 도 3을 참조)는 각각의 단계를 수행하도록 구성되고/구성되거나 프로그래밍된다. 두 개의 초기 단계 중 하나로서, RF 파라미터는 RF 입력 센서(21)에 의해 RF 입력(13)에서 측정되고, RF 입력(13)에서의 입력 임피던스는 측정된 RF 파라미터를 사용하여 계산된다(단계 501). 이러한 예시된 프로세스(500)의 경우, 순방향 전압 및 순방향 전류는 RF 입력(13)에서 측정된다. 다른 특정 구현예에서, RF 파라미터는 RF 출력 센서(49)에 의해 RF 출력(17)에서 측정될 수 있지만, 이러한 구현예에서는 후술하는 것들과 상이한 계산이 요구될 수 있다. 또 다른 구현예에서, RF 파라미터는 RF 입력(13)과 RF 출력(17) 모두에서 측정될 수 있다.
RF 공급원(15)과 플라즈마 챔버(19) 사이에 결합된 임피던스 매칭 회로는, 두 개의 포트 파라미터 매트릭스를 포함하여 당업자에게 공지된 여러 유형의 파라미터 매트릭스 중 하나를 특징으로 할 수 있다. S-파라미터 매트릭스 및 Z-파라미터 매트릭스는 이러한 파라미터 매트릭스의 두 가지 예이다. 다른 예는 Y-파라미터 매트릭스, G-파라미터 매트릭스, H-파라미터 매트릭스, T-파라미터 매트릭스, 및 ABCD-파라미터 매트릭스를 포함하지만, 이에 제한되지 않는다. 당업자는 또한, 이들 다양한 파라미터 매트릭스가 매칭 네트워크와 같은 전기 회로를 위해 수학적으로 하나에서 다른 하나로 변환될 수 있음을 인식할 것이다. 예시된 프로세스(500)의 제2 초기 단계는 파라미터 룩업 테이블에서 임피던스 매칭 회로의 기존 구성에 대한 파라미터 매트릭스를 검색(단계 502)하는 것이다. 임피던스 매칭 회로의 기존 구성은 임피던스 매칭 회로의 기존 작동 파라미터, 특히 직렬 EVC(31) 및 션트 EVC(33) 모두에 대한 기존 어레이 구성에 의해 정의된다. 임피던스 매칭을 달성하기 위해, 임피던스 매칭 회로의 기존 구성은, 예시된 프로세스(500)의 일부로서 임피던스 매칭 회로의 새로운 구성으로 변경된다.
파라미터 룩업 테이블은 복수의 파라미터 매트릭스를 포함하며, 각각의 파라미터 매트릭스는 직렬 EVC(31) 및 션트 EVC(33)의 특정 구성과 연관된다. 파라미터 룩업 테이블은 전술한 유형의 파라미터 매트릭스 중 하나 이상을 포함할 수 있다. 예시적인 프로세스(500)에서, 파라미터 룩업 테이블은 적어도 복수의 S-파라미터 매트릭스를 포함한다. 특정 구현예에서, 파라미터 룩업 테이블은 적어도 복수의 Z-파라미터 매트릭스를 포함할 수 있다. 파라미터 룩업 테이블이 다수 유형의 파라미터 매트릭스를 포함하는 구현예에서, 상이한 유형의 파라미터 매트릭스는, 상이한 유형의 파라미터 매트릭스 사이의 수학적 변환의 필요성을 제거하는 방식으로, 파라미터 룩업 테이블 내에서 연관된다. 예를 들어, T-파라미터 매트릭스는 파라미터 룩업 테이블의 일부로서 포함될 수 있으며, 각각의 T-파라미터 매트릭스는 두 개의 매트릭스 사이의 변환으로부터 생성될 S-파라미터 매트릭스와 연관된다.
입력 임피던스 계산(단계 501) 및 파라미터 매트릭스 룩업(단계 502)은 임의의 순서로 수행될 수 있다. 입력 임피던스 계산(단계 501) 및 파라미터 룩업 테이블(단계 502) 내에서 식별된 임피던스 매칭 회로의 기존 구성에 대한 파라미터 매트릭스가 계산되고, 그 다음 플라즈마 또는 부하 임피던스는 계산된 입력 임피던스 및 기존 구성에 대한 파라미터 매트릭스를 사용하여 계산될 수 있다(단계 503). 다음으로, 계산된 플라즈마 임피던스로부터, RF 공급원(15)과 플라즈마 챔버(19) 사이의 임피던스 매칭, 또는 적어도 실질적인 임피던스 매칭을 달성할 직렬 EVC(31) 및 션트 EVC(33)에 대한 매칭 구성은, 어레이 구성 룩업 테이블에서 조회된다(단계 504). 어레이 구성 룩업 테이블로부터의 이들 매칭 구성은, 직렬 EVC(31) 및 션트 EVC(33)에 대한 새로운 커패시턴스 값을 생성할 어레이 구성이며, 임피던스 매칭은 새로운 어레이 구성 및 연관된 새로운 커패시턴스 값으로 달성된다. 어레이 구성 룩업 테이블은 직렬 EVC(31) 및 션트 EVC(33)에 대한 어레이 구성의 테이블이며, 조합으로 사용될 경우 직렬 EVC(31) 및 션트 EVC(33)의 각각의 가능한 어레이 구성을 포함한다. 어레이 구성 룩업 테이블을 사용하는 것에 대한 대안으로서, EVC(31 및 33)에 대한 실제 커패시턴스 값은 프로세스 중에 계산될 수 있지만, 커패시턴스 값의 이러한 실시간 계산은 어레이 구성 룩업 테이블에서 매칭 구성을 조회하는 것보다 본질적으로 느리다. 직렬 EVC(31) 및 션트 EVC(33)에 대한 매칭 구성이 어레이 구성 룩업 테이블에서 식별된 후, 직렬 어레이 구성 및/또는 션트 어레이 구성은 직렬 EVC(31) 및 션트 EVC(33)에 대한 각각의 식별된 매칭 구성으로 변경된다(단계 505).
직렬 어레이 구성 및 션트 어레이 구성의 변경(단계 505)은, 직렬 구동 회로(39) 및 션트 구동 회로(43)에 제어 신호를 송신하여 직렬 어레이 구성 및 션트 어레이 구성을 각각 제어하는 제어 회로(45)를 포함할 수 있되, 직렬 구동 회로(39)는 직렬 EVC(31)에 작동 가능하게 결합되고, 션트 구동 회로(43)는 션트 EVC(43)에 작동 가능하게 결합된다. EVC(31, 33)가 매칭 구성으로 스위칭되는 경우, 입력 임피던스는 고정된 RF 공급원 임피던스(예, 50 오옴)와 매칭할 수 있고, 따라서 임피던스 매칭을 생성한다. 플라즈마 임피던스의 변동으로 인해, 충분한 임피던스 매칭을 생성하지 않는 경우, 500의 프로세스는 임피던스 매칭, 또는 적어도 실질적인 임피던스 매칭을 달성하기 위해 한 번 이상 반복될 수 있다.
전술한 프로세스에 사용된 룩업 테이블은, RF 매칭 네트워크가 플라즈마 챔버(19)와 함께 사용되기 전에 컴파일된다. 룩업 테이블을 생성함에 있어서, RF 매칭 네트워크(11)는 플라즈마 챔버와 함께 사용하기 전에, 직렬 EVC(31) 및 션트 EVC(33)의 각각의 어레이 구성과 연관된 각 유형의 적어도 하나의 파라미터 매트릭스 및 부하 임피던스를 결정하기 위해 테스트된다. 테스트로부터 생성된 파라미터 매트릭스는, 각 유형의 적어도 하나의 파라미터 매트릭스가 EVC(31, 33)의 각각의 어레이 구성과 연관되도록, 파라미터 룩업 테이블에 컴파일링된다. 유사하게, 부하 임피던스는, 각각의 파라미터 매트릭스가 EVC(31, 33)의 각각의 어레이 구성과 연관되도록, 어레이 구성 룩업 테이블 내에 컴파일링된다. 사전 컴파일링된 룩업 테이블은, RF 매칭 네트워크의 작동과 관련된 다른 인자 중에서, 고정 RF 공급원 임피던스(예, 50 오옴), RF 공급원의 전력 출력, 및 RF 공급원의 작동 주파수를 고려할 수 있다. 따라서, 각각의 룩업 테이블은 EVC(31, 33)의 모든 가능한 구성을 설명하기 위해 수만 개 이상의 엔트리를 가질 수 있다. 가능한 구성의 수는 주로 얼마나 많은 별개 고정 커패시터가 EVC(31, 33) 각각을 구성하는지에 의해 결정된다. 룩업 테이블을 컴파일할 경우, 매칭 네트워크 내부의 중요 위치에서 최대 허용 전압 및 전류와 같이, 가능한 안전 제한에 대한 고려가 주어질 수 있고, 이는 EVC(31, 33)의 특정 구성에 대한 룩업 테이블 중 하나 이상의 엔트리를 배제하는 역할을 할 수 있다.
당업계에 공지된 바와 같이, S-파라미터 매트릭스는 산란 파라미터, 또는 짧게는 S-파라미터로 불리는 성분으로 구성된다. 임피던스 매칭 회로용 S-파라미터 매트릭스는 네 개의 S-파라미터, 즉 S11, S12, S21, 및 S22를 가지며, 이들 각각은 RF 입력(13) 및 RF 출력(17)에서 전압의 비율을 나타낸다. 임피던스 매칭 회로에 대한 네 개의 S-파라미터 모두가 미리 결정되고/결정되거나 계산되어, 전체 S-파라미터 매트릭스가 공지된다. 다른 유형의 파라미터 매트릭스의 파라미터는, 유사하게 미리 결정 및/또는 계산되고 파라미터 매트릭스에 통합될 수 있다. 예를 들어, 임피던스 매칭 회로용 Z-파라미터 매트릭스는 네 개의 Z-파라미터, 즉 Z11, Z12, Z21, 및 Z22를 갖는다.
이러한 방식으로 파라미터 룩업 테이블을 컴파일링함으로써, 특정 계산의 전체 시간 비용은, RF 매칭 네트워크에 대한 테스트 단계 동안 발생하고, 플라즈마 챔버(19)와 RF 매칭 네트워크(11)의 실제 사용 동안 발생하지 않는다. 또한, 룩업 테이블에서 값을 위치시키는 것은 실시간으로 동일한 값을 계산하는 것보다 더 적은 시간이 걸릴 수 있기 때문에, 룩업 테이블을 사용하면 임피던스 매칭을 달성하는 데 필요한 전체 시간을 감소시키는 데 도움이 될 수 있다. 프로세스 전체에 걸쳐 잠재적으로 수백 또는 수천 개의 임피던스 매칭 조절을 포함하는 플라즈마 증착 또는 식각 공정에서, 이러한 시간 절약은 전체 제조 공정에 대한 비용 절감에 직접적으로 더해지는 것을 도울 수 있다.
플라즈마 챔버의 가변 임피던스를 결정하고 직렬 및 션트 매칭 구성을 결정하는 제어 회로로 시작하는 매칭 조정 프로세스의 시작으로부터, 매칭 조정 프로세스의 종료까지, RF 공급원을 향해 다시 반사된 RF 전력이 감소하는 경우, EVC를 사용하는 RF 임피던스 매칭 네트워크의 전체 매칭 조정 프로세스는 약 110 마이크로초의 경과 시간, 또는 약 150 마이크로초 이하의 경과 시간을 갖는다. 매칭 조정 프로세스의 단일 반복에 대한 이러한 짧은 경과 기간은, VVC 매칭 네트워크에 비해 상당한 증가를 나타낸다. 또한, 매칭 조정 프로세스의 단일 반복을 위한 이러한 짧은 경과 기간 때문에, EVC를 사용하는 RF 임피던스 매칭 네트워크는, 매칭 조정 프로세스를 반복적으로 수행할 수 있고, 두 개의 결정 단계를 반복하고, 전자식 가변 커패시터 중 하나 또는 둘 모두의 어레이 구성에 대한 추가 변경을 위한 다른 제어 신호를 생성한다. 매칭 조정 프로세스를 반복적으로 반복함으로써, 매치 조정 프로세스의 약 2-4회 반복 내에서 더 양호한 임피던스 매치가 생성될 수 있을 것으로 예상된다. 또한, 매칭 조정 프로세스의 각각의 반복에 걸리는 시간에 따라, 3-4회의 반복이 500 마이크로초 이하로 수행될 수 있을 것으로 예상된다. VVC를 사용하는 RF 임피던스 매칭 네트워크에 대한 매칭 조정 프로세스의 단일 반복에 대한 1-2초 매칭 시간을 고려할 때, 시간의 일부에서 다수의 반복을 수행하는 이러한 능력은, EVC를 사용하는 RF 임피던스 매칭 네트워크에 대한 상당한 이점을 나타낸다.
당업자는, EVC를 사용하는 RF 임피던스 매칭 네트워크에 대한 임피던스 매칭 프로세스의 서브-밀리초 미만의 경과 시간에 여러 인자가 기여할 수 있음을 인식할 것이다. 이러한 인자는, RF 신호의 전력, EVC의 구성 및 설계, 사용되는 매칭 네트워크의 유형, 및 사용되는 구동 회로의 유형 및 구성을 포함할 수 있다. 열거되지 않은 다른 인자는 또한, 임피던스 매칭 프로세스의 전체 경과 시간에 기여할 수 있다. 따라서, EVC를 갖는 RF 임피던스 매칭 네트워크에 대한 전체 매칭 조정 프로세스는, 프로세스의 시작(즉, 제어 회로에 의해 측정되고 임피던스 매칭을 생성하는 데 필요한 조절을 계산하는 것)으로부터 프로세스의 종료(임피던스 매칭 및 반사 전력의 감소로 인해 플라즈마 챔버에 결합된 RF 전력의 효율이 증가되는 시점)까지 완료하는 데 약 500 마이크로초 이하가 소요될 것으로 예상된다. 500 마이크로초 정도의 매칭 조정 프로세스에서도, 이 프로세스 시간은 VVC를 사용하는 RF 임피던스 매칭 네트워크에 비해 여전히 상당한 개선을 나타낸다.
표 1은 EVC의 일례 대 VVC의 일례의 작동 파라미터 간의 비교를 보여주는 데이터를 제시한다. 알 수 있는 바와 같이, EVC는 RF 임피던스 매칭 네트워크를 위해 빠른 스위칭을 가능하게 하는 것 외에도, 여러 이점을 제공한다:
보이는 바와 같이, EVC에 의해 가능하게 된 빠른 스위칭 능력 이외에, EVC는 또한, 신뢰성 이점, 전류 취급 이점, 및 크기 이점을 도입한다. EVC 및/또는 EVC용 스위칭 회로 자체를 사용하는 RF 임피던스 매칭 네트워크의 추가적인 장점은 다음을 포함한다:
Figure pct00004
개시된 RF 임피던스 매칭 네트워크는 임의의 이동 부품을 포함하지 않으므로, 기계적 고장의 가능성은, 반도체 제조 공정의 일부로서 사용될 수 있는 다른 완전한 전기 회로의 기계적 고장의 가능성으로 감소된다. 예를 들어, 전형적인 EVC는 구리 배선을 갖는 견고한 세라믹 기판으로 형성되어 별개 커패시터를 형성할 수 있다. 이동 부품의 제거는 또한 사용 동안 열 변동으로 인한 파괴 저항을 증가시킨다.
EVC는, VVC와 비교하면 콤팩트한 크기를 가져서, 감소된 중량 및 부피는 제작 설비 내의 귀중한 공간을 절약할 수 있다.
EVC의 설계는 특정 응용의 특정 설계 요구에 대해 RF 매칭 네트워크를 맞춤화하는 능력을 증가시킨다. EVC는 맞춤형 커패시턴스 범위로 구성될 수 있으며, 이의 일례는 비선형 커패시턴스 범위이다. 이러한 맞춤형 커패시턴스 범위는, 더 넓은 범위의 공정에 대해 더 양호한 임피던스 매칭을 제공할 수 있다. 다른 예시로서, 맞춤형 커패시턴스 범위는 임피던스 매칭의 특정 영역에서 더 많은 해상도를 제공할 수 있다. 맞춤형 커패시턴스 범위는 또한, 더 쉬운 플라즈마 충돌을 위해 더 높은 점화 전압의 발생을 가능하게 할 수 있다.
짧은 매칭 조정 프로세스(약 500 마이크로초 이하)는, RF 임피던스 매칭 네트워크가 제조 공정 내의 플라즈마 변화를 더 잘 따라잡을 수 있게 함으로써, 플라즈마 안정성을 증가시키고 제조 공정에 더 제어된 전력을 생성한다.
RF 임피던스 매칭 네트워크에서 디지털 제어되고 비-기계적인 장치인 EVC를 사용하면, 프로그래밍을 통해 제어 알고리즘을 미세 조정할 더 큰 기회를 제공한다.
EVC는, VVC와 비교하면 우수한 저주파수(kHz) 성능을 나타낸다.
직렬 연결 PIN 다이오드 양단의 RF 전압 밸런싱
전술한 바와 같이, PIN 다이오드는 RF 매칭 네트워크에서, 예컨대 도 1-3에 나타낸 매칭 네트워크에서 고체 상태 스위치로서 사용될 수 있다. (다음은 PIN 다이오드에 대해 논의하지만, 당업자는 논의가 NIP 다이오드에도 적용될 수 있음을 이해할 것임.) 전술한 바와 같이, EVC는 고정 커패시터를 포함할 수 있고, 각각은 고정 커패시터를 스위칭 인 및 아웃하기 위한 스위칭 회로를 갖는다. 예를 들어, EVC는 도 6의 스위칭 회로(140A)를 이용할 수 있다. 이 스위칭 회로(140A)에서, 스위치는 단일 PIN 다이오드(161A)이다.
PIN 다이오드는 오프 상태에서 매우 낮은 누설 전류 및 커패시턴스를 갖기 때문에 효과적인 RF 스위치이다. 이들 특성은 PIN 다이오드가 오프 상태에 있을 경우에 개방 회로처럼 보이게 한다. 일부 상업적으로 이용 가능한 PIN 다이오드는 수천 볼트의 최대 차단 전압을 갖는다. 이러한 최대 차단 전압은 일반적으로 역 파괴 전압으로 지칭된다. 이 전압이 초과되면 장치가 애벌런싱하고 고장난다. 이러한 파괴 전압은 PIN 다이오드의 유용한 전력 범위를 제한한다. PIN 다이오드는 또한 온 상태에서 최대 정격 전류를 갖는다. 이러한 유한 전류 정격은 또한, 다이오드의 최대 유용한 전력 범위를 제한한다. PIN 다이오드를 사용하여 고전력 RF 스위치를 생성하기 위해, 다수의 다이오드를 직렬 및 병렬로 배치할 수 있다. 도 9는 이러한 PIN 다이오드 어레이의 일례를 제공한다. PIN 다이오드를 직렬로 추가하면 다이오드 기반 스위치(261A)의 최대 차단 전압이 증가하며, PIN 다이오드를 병렬로 연결하면 스위치(261A)의 전체 전류 운반 용량이 증가한다. 이러한 방식으로 PIN 다이오드를 추가하면 스위치의 전체 전압 및 전류 운반 용량을 증가시킬 것이지만, 다이오드(D1-D9)는 임의의 하나의 장치를 효과적이고 효율적으로 애벌런싱을 피하도록 RF 전위를 동등하게 공유하는 것이 더 바람직하다.
예시된 PIN 다이오드 스위치는 순방향 바이어스 전류를 사용하여 켜진다. 고출력 적용예에서, 이 전류는 약 0.5 A일 수 있다. 이러한 순방향 바이어스 전류는 PIN 다이오드를 낮은 저항 전도 상태로 둔다. 오프 또는 차단 상태에서, PIN 다이오드 예시는 회로의 피크 RF 전위보다 더 큰 역방향 전압을 캐소드로부터 애노드로 수신할 수 있다. 이는, PIN 다이오드가 역방향 바이어스 상태로 유지되고 순방향 전도를 하지 않도록 보장한다. 다수의 PIN 다이오드가 직렬로 연결되는 경우, 역차단 전압은 각 PIN 다이오드 양단에 동일하게 공유되는 것이 바람직하다. 다이오드 중 하나의 양단 RF 전위가 해당 다이오드 양단의 DC 차단 전압을 초과하는 경우, 전도 모드로 진입할 것이다.
밸런싱 저항기는 각각의 PIN 다이오드 양단 전압의 균형을 맞추는 데 사용될 수 있으며, 예를 들어 도 9의 밸런싱 저항기(169A)(R1-R3)를 참조한다. 예시적인 구현예에서, 저항기는 PIN 다이오드 양단의 누설 저항보다 상당히 낮지만, 저항이 너무 낮지 않거나 과도한 전력을 소산시킬 것이다. 특정 구현예에서, 밸런싱 저항기는 동일한 값(예를 들어, 10 MΩ)이지만, 본 발명은 그렇게 제한되지 않는다.
고출력 응용에서, PIN 다이오드는 종종 냉각을 필요로 하고 히트싱크를 사용하여 열을 제거한다. 도 10은 열을 제거하기 위한 하나의 잠재적 배열을 나타낸다. 구체적으로, 도 10은, 열을 전도하지만 전기를 전도하지 않는 기판(252)에 장착된(및 잠재적으로 그 위에 제조된) PIN 다이오드(251)를 나타낸다. 기판은 전기 연결부를 제조하기 위한 구리 트레이스를 가질 수 있다. 기판은 세라믹일 수 있지만 이에 제한되지 않는다. 바람직하게는, 기판은 전기 절연체 및 우수한 열 전도체이다. 이는, PIN 다이오드가 패키지 또는 히트 싱크로부터 전기적으로 절연될 수 있게 하지만, 여전히 접합부에서 케이스로의 낮은 열 임피던스를 갖는다. 기판(252)은 히트 싱크(253) 상에 위치한다. 기판은 히트 싱크에 클램핑될 수 있고, 열 그리스가 그 사이에 설치된다. 히트 싱크는 통상적으로 접지되고 금속성 전기 전도성 재료로 제조되지만, 본 발명은 그렇게 제한되지 않는다. 이하에서 더욱 상세히 논의되는 바와 같이, 기생 커패시턴스(254)는 PIN 다이오드(251)와 전기 전도성 히트 싱크(253) 사이에 생성된다.
도 9의 밸런싱 저항기(169A)는 DC 차단 전압의 균형을 맞출 수 있지만 RF 전압의 균형을 적절히 맞추지 못할 수 있다. 더 높은 주파수에서, PIN 다이오드 접합부 커패시턴스의 용량성 리액턴스는, DC 밸런싱 저항기 값과 같거나 작을 수 있다. 그 시점에서, 접합부 커패시턴스는 직렬로 연결된 PIN 다이오드 양단의 RF 전압의 균형에 있어서 지배적인 인자가 될 수 있다. 또한, 다수의 PIN 다이오드가 직렬로 연결될 경우, 접합부 커패시턴스, 및 다이에서 접지로의 커패시턴스는 전압 분할기를 생성한다. 이 전압 분할기는 PIN 다이오드 양단의 전압 분할에 영향을 미친다. 결과적으로, 이러한 불균등한 전압 분포는 직렬 PIN 다이오드의 유용한 범위를 제한한다. 도 9는 이들 기생 커패시턴스(171)를 나타낸다. Cp1-4는 다이에서 히트 싱크까지의 커패시턴스이고, Cj1-3은 오프 상태에서 PIN 다이오드의 캐소드에서 애노드까지의 커패시턴스이다.
이상적인 상황에서, 차단 전압은 각각의 PIN 다이오드 양단에 동일하게 분할된다. 예를 들어, 세 개의 다이오드가 사용되고 DC 차단 전압이 3 kV인 경우, 차단 전압은 각 다이오드 양단에 1 kV가 있도록 동일하게 분할될 것이다. RF 전위는 또한 동일하게 분할될 것이다.
도 11은 시뮬레이션에 기초한 도 9의 다이오드 기반 스위치의 다이오드 양단의 전압의 그래프이다. 모델을 3kV, 17A PIN 다이오드에 사용하였다. 이 다이오드는 2.2 pF의 접합부 커패시턴스, 및 3 kV에서 10 uA의 누설 전류를 갖는다. 13 MHz 주파수 공급원을 2500 V의 진폭과 함께 사용하였다. 3 kV DC 차단 전압을 사용하였다.
도 11의 파형(201-203)은 각 PIN 다이오드 스위치 양단의 전압이 다이에서 접지로의 기생 커패시턴스에 의해 어떻게 영향을 받는지를 나타낸다. 파형(201)은 제1 다이오드 D1 양단의 전압을 나타낸다. 이 다이오드 D1은 양단에 최대 RF 전압을 갖는다. 파형(202)은 제2 다이오드 D2 양단의 전압을 나타낸다. 이 다이오드 D2는 두 번째로 큰 전위를 갖는다. 파형(203)은 제3 다이오드 D3 양단의 전압을 나타낸다. 이 다이오드 D3은 양단에 최소 RF 전압을 갖는다. D1 양단의 전압은 1 kV 차단 전압을 초과한다. 결과적으로, D1은 사인파의 일부분 동안 순방향 전도한다.
플로팅 히트 싱크
접지에 대한 기생 커패시턴스를 제거하는 한 가지 방법은 히트 싱크를 플로팅시킴으로써 접지를 제거하는 것이다. 이 경우, 히트 싱크는 접지로서 작용한다. 이 경우, 추가 기생 커패시턴스 Cp5는 플로팅 히트 싱크와 회로 접지 사이에 있을 것이다. 이 옵션은 기생 커패시턴스 Cp5에서 도 9에 나타나 있다.
도 12는, 플로팅 히트 싱크를 사용하는 도 9의 다이오드 기반 스위치의 다이오드 양단의 전압의 그래프이다. 이러한 시뮬레이션을 위해, 0.1 pF의 매우 작은 커패시턴스를 사용하여 히트 싱크로부터 접지까지의 커패시턴스를 모델링하였고, 1000 MΩ의 매우 높은 저항을 사용하여 히트 싱크로부터 접지까지의 저항을 모델링하였다.
도 12는 PIN 다이오드 양단의 전압이 균등하지 않음을 나타낸다. 파형(204)은 D1 양단 전압이고, 파형(205)은 D2 양단 전압이고, 파형(206)은 D3 양단 전압이다. 히트 싱크가 플로팅 접지 평면처럼 작용하기 때문에 전압은 균등하지 않다. PIN 다이오드로부터 플로팅 접지까지의 기생 커패시턴스는 서로 결합된다. 이들 커패시턴스는 각 다이오드에 걸쳐 균등하지 않으므로, 전압은 균형을 이루지 않는다. 이러한 문제에 대한 한 가지 가능한 해결책은 각각의 PIN 다이오드 다이에 대해 개별 플로팅 히트 싱크를 사용하는 것이다. 이는, 기생 커패시턴스 사이의 공통 결합 경로를 제거할 것이다. 그러나, 이러한 접근법은, 히트 싱크가 클 수 있기 때문에 기계적 구현 관점에서 실용적이지 않을 수 있다.
불균등한 밸런싱 저항기
도 11에 나타낸 바와 같이, PIN 다이오드 양단의 전압은 균등하지 않고, 전압 전위가 가장 큰 다이오드는 순방향 전도성이다. 이는 DC 차단 전압이 이 다이오드 양단의 RF 전위보다 크지 않기 때문에 발생한다. 이러한 문제에 대한 하나의 해결책은 밸런싱 저항기에 대해 불균등한 값을 사용하는 것이다. 일 구현예에서, 도 9를 다시 참조하면, R1은 15 MΩ이고, R2는 10 MΩ이고, R3은 5 MΩ이다. 도 13은 시뮬레이션 결과를 나타낸다. 파형(207)은 다이오드 D1 양단 전압이고, 파형(208)은 다이오드 D2 양단 전압이고, 파형(209)은 다이오드 D3 양단 전압이다. 도 13은 시뮬레이션 결과를 나타낸다. 각 다이오드 양단의 DC 차단 전압은 불균등한 RF 전위에 비례한다. RF 파형은 DC 오프셋을 중심으로 한다. 이제 세 개의 다이오드 모두가 오프 상태로 유지되고, 순방향 전도를 하지 않는다. 그러나, 다이오드 중 하나의 양단 RF 전위가 다이오드의 역 전압 정격보다 큰 경우, 다이오드는 여전히 애벌런싱하고, 이는 장치를 파괴할 수 있다. 이러한 접근법은 각 다이오드 양단의 전압을 균등하게 분할하지 않는 한 직렬 연결 다이오드의 최대 전압 정격 전위를 얻지 못한다.
밸런싱 커패시터
불균등한 전압 분포는 기생 커패시턴스에 의해 생성된 일련의 균등한 전압 분할기의 결과이기 때문에, 하나의 해결책은 덩어리진 요소 또는 일체형 인쇄 밸런싱 커패시터를 사용하여 각 다이오드 양단의 전압을 다시 균형으로 유지하는 것이다. 일 구현예에서, 인쇄된 커패시터는 기판 상에 구리 트레이스로 형성되고 기판 재료의 유전 상수를 사용하지만, 본 발명은 그렇게 제한되지 않는다.
도 14는, 일 구현예에 따른 밸런싱 커패시터(170B)(Cb1, Cb2)를 사용하는 다이오드 기반 스위치(162B)를 나타낸다. 나타낸 바와 같이, 밸런싱 커패시터 Cb1, Cb2를 각각의 스트링(168B)의 제1 및 제2 다이오드(173, 174) 각각 양단에 첨가하여 오프 상태에 있는 동안 이들 양단 전압 분할을 변경하였다. 나타내지 않았지만, 각 스트링(168B)에서 마지막 다이오드(175) 양단에 밸런싱 커패시터를 추가할 수도 있다. 예시적인 구현예에서, 기생 캐소드 대 애노드 커패시턴스는 커패시터 대신에 마지막 다이오드(175)(D3, D6, D9)에 사용될 것이다. 또한, 본 구현예에서, 밸런싱 저항기(169B)는 균등한 값인데, 그 이유는 밸런싱 커패시터(170B)가 RF 전위가 각 다이오드 양단에 걸쳐 균등하도록 하기때문이지만 본 발명은 그렇게 제한되지는 않는다. 다른 구현예에서, 밸런싱 저항기는 생략될 수 있다.
도 14에서, 스위치(162B)는 직렬 연결된 다이오드의 스트링(168B)을 갖는 것이 나타나 있다. 세 개의 스트링(168B)이 나타나 있지만, 다른 구현예에서는 임의의 수의 스트링이 있을 수 있다. 직렬 연결된 다이오드 각각은 PIN 다이오드이지만, 대안적으로 다이오드는 NIP 다이오드일 수 있다. 각각의 스트링(168B)에 대해, 다이오드 중 적어도 하나는 다이오드에 병렬인 밸런싱 커패시터(170B)를 갖는다. 이 예시에서, 각 스트링의 제1 다이오드(173)는 밸런싱 커패시터 Cb1에 병렬이고, 각 스트링의 제2 커패시터(174)는 밸런싱 커패시터 Cb2에 병렬이다. 제3 다이오드(175)는 병렬인 밸런싱 커패시터를 갖지만, 다른 구현예에서는 이들 다이오드(175)가 밸런싱 커패시터를 가질 수 있다.
예시적인 구현예에서, 스트링(168B) 다이오드는 어레이로 배열되어, 제1 스트링(176)의 제1 다이오드 D1이 다른 스트링(177, 178) 각각의 제1 다이오드 D4, D7에 병렬이고, 제1 스트링(176)의 제2 다이오드 D2가 다른 스트링 각각의 제2 다이오드 D5, D6에 병렬로 결합되도록 한다. 또한, 각각의 스트링(168B)의 제1 다이오드(173)는 공통의 제1 밸런싱 커패시터 Cb1을 공유하고, 각각의 스트링(168B)의 제2 다이오드(174)는 공통의 제2 밸런싱 커패시터 Cb2를 공유한다. 또한, 본 구현예에서, 각각의 스트링(168B)의 제1 다이오드(173)는, 제1 다이오드(173)에 병렬로 결합된 공통 제1 밸런싱 저항기 R1을 공유하며, 각각의 스트링(168B)의 제2 다이오드(174)는, 제2 다이오드(174)에 병렬로 결합된 공통 제2 밸런싱 저항기 R2를 공유한다.
밸런싱 커패시터의 값은 상이할 수 있거나 동일할 수 있다. 이들 값은 다양한 방법에 의해 선택될 수 있고, 사용되는 특정 스위치, 다이오드의 값, 예상 기생 커패시턴스의 값, 저항기의 값 등에 따라 달라질 수 있다. 방법은 정전 용량 값에 대한 값을 계산하는 데 사용될 수 있으면서, 시행오차를 교대로 사용하여, 전압이 각 다이오드 양단에 균등하게 분할(또는 거의 균등한 분할에 가깝게)될 수 있게 하는 데 가장 효과적인 커패시턴스 값을 결정할 수 있다.
도 15는 다이오드 기반 스위치(162C)에서 밸런싱 커패시터를 이용하기 위한 대안적인 구성을 나타낸다. 이러한 구성은, 어레이의 주어진 행(예, 제1 다이오드(173C)(D1, D4, D7))이 서로 병렬로 결합되지 않는 경우를 제외하고는 도 14와 동일하다. 이 경우, 각 행(예, 제1 다이오드(173C))에 평행한 밸런싱 커패시터(예, Cb1)를 갖기 보다는, 제1 및 제2 다이오드 행(173C, 174C)의 각 다이오드에 병렬인 별도의 밸런싱 커패시터가 있다. 이 구현예에서, 다이오드(175C)의 마지막 행은 밸런싱 커패시터를 갖지 않는다. 다른 구현예에서, 마지막 행의 다이오드는 또한 자체 밸런싱 커패시터를 가질 수 있다. 다르게 말하면, 다이오드 D1은 밸런싱 커패시터 Cb11을 갖고, 다이오드 D2는 밸런상 커패시터 Cb21을 갖고, 다이오드 D4는 밸런싱 커패시터 Cb12를 갖고, 다이오드 D5는 밸런싱 커패시터 Cb22를 갖고, 다이오드 D7은 밸런싱 커패시터 Cb1n을 갖고, 다이오드 D2는 밸런싱 커패시터 Cb2n을 갖는다. 밸런싱 저항기는 이 도면에서 생략되지만, 도 14와 유사하게 포함될 수 있다.
하기 도 16은, 도 14와 유사한 어레이에서 밸런싱 커패시터 및 저항기를 이용하는 다이오드 기반 스위치(162D)에 대한 시뮬레이션 개략도이다. 다이오드 D1, D2, D3의 경우, 시뮬레이션은 3kV에서 2.2 pF의 접합부 커패시턴스 및 10 uA의 누설 전류를 갖는, 3kV, 17A PIN 다이오드를 사용하였다. 13 MHz 주파수 공급원 V1(접지(40)에 결합됨)을 2500 V의 진폭으로 사용하였다. 3 kV DC 차단 전압을 사용하였다. 도 16의 시뮬레이션 개략도가 단순화됨을 유의한다. 전압 공급원 V1은 또한 DC 오프셋 전압(예, 3kV)을 포함할 수 있다. DC 오프셋 전압은, 통상적으로 초크를 통해 PIN 다이오드의 캐소드에 일반적으로 공급된 차단 전압을 시뮬레이션하는 데 사용될 수 있다. 이러한 초크는 또한, 대안적으로 스위치가 켜질 때 순방향 바이어스 전압(예, -5 V)을 공급하는 데 사용될 수 있다.
PIN 다이오드 D1, D2, D3의 단일 제1 스트링(168D)이 사용되며, 이는 3 kV 차단 전압을 균일하게 분포시키기 위해 상응하는 밸런싱 저항기(169D)(Rb1, Rb2, Rb3)를 갖는다. 이 시뮬레이션에서, 각각의 밸런싱 저항기(169D)는 10 MΩ의 저항을 갖는다. 처음 두 개의 다이오드 D1, D2는 대응하는 밸런싱 커패시터 170D를 갖는다. 밸런싱 커패시터 Cb1은 3 pF의 커패시턴스를 갖고, 밸런싱 커패시터 Cb2는 1 pF의 커패시턴스를 갖는다. 기생 커패시턴스(171)는 또한 Cp1, Cp2, 및 Cp3으로 각각 표시된다. 바이어스 인덕터 L바이어스(1m)를 RF 초크로서 사용하였다. 이는 작동 주파수에서 높은 임피던스를 가지며, 이는 DC 차단 전압 및 순방향 바이어스 전압에 대한 DC 복귀 경로를 제공한다. 또한, DC 차단 커패시터 C1을 사용하여 RF가 통과할 수 있게 하지만 DC 차단 전압을 차단하였다. 저항기 Rl (10 MΩ)은 RF 부하이다.
도 17은, 일 구현예에 따른 밸런싱 커패시터를 사용하는 도 15의 다이오드 기반 스위치의 다이오드 양단 전압의 그래프이다. 관찰될 수 있는 바와 같이, RF 전위는 균형을 이루고, 각 다이오드 양단의 전압은 파형(210)으로 표시된다.
전술한 바와 같이, 본원에서 논의된 다이오드 기반 스위치는 RF 매칭 네트워크에 사용되는 EVC에 통합될 수 있다. 매칭 임피던스를 위한 이러한 매칭 네트워크는 반도체 처리 툴에 이용될 수 있다. 이러한 매칭 네트워크는 또한, 임피던스 매칭 방법 및/또는 임피던스 매칭을 포함하는 반도체를 제조하는 방법에 이용될 수 있다.
비전기 전도성 히트 싱크
도 10과 관련하여 전술한 바와 같이, 전기를 전도하는 금속성 히트 싱크의 사용은 다이오드 기반 스위치의 다이오드 양단의 RF 전위를 불균형하게 하는 기생 커패시턴스(254)를 초래할 수 있다. 상기 해결책은 이 문제를 해결하고 RF 전위의 균형을 맞추기 위해 밸런싱 커패시터를 사용한다.
다이오드 양단의 RF 전위를 균형 있게 유지하는 다른 접근법은, 도 18에 나타낸 바와 같이, 비전기 전도성 히트 싱크를 사용하는 것이다. 이러한 접근법에 따르면, 히트 싱크(255)는 열전도성이지만 전기 절연성 재료로 제조된다. 다이오드 기반 스위치의 다이오드(251)는 전도성 히트 싱크 상에 위치하는 비전도성 기판 상에 위치하는 것과 반대로, 비전도성 히트 싱크 상에 바로 위치한다. 특정 구현예에서, 히트 싱크는 베릴륨 산화물(BeO), 알루미늄 질화물(AlN), 또는 알루미나 세라믹(Al2O3)과 같은 세라믹 재료를 포함하거나 이로 제조된다. 이러한 재료는 효과적인 열 전도체, 및 또한 효과적인 전기 절연체이다. 세라믹 대신에 사용될 수 있는 다수의 복합 재료가 또한 존재한다. 히트 싱크는 공냉식 또는 수냉식일 수 있다.
히트 싱크의 전기 전도성 특성이 제거되면, 회로 개략도는 도 9의 것과 유사하지만, 기생 커패시턴스(171)는 없다. 따라서, RF 전위는 다이오드(251, 168A) 양단에 균등하게 균형을 이룬다.
도 10과 관련하여 전술한 바와 같이, PIN 다이오드 어레이가 비전기성 전도성 기판 상에 제조될 경우, 기판은 그 위에 구리 트레이스를 가져서 전기 배선을 만들 수 있다. 부품은 기판에 납땜될 수 있다. 기판이 전기 전도성 히트 싱크에 부착되는 경우, 기판은 그 다음 히트 싱크에 클램핑될 수 있고, 열 그리스가 그 사이에 설치될 수 있다. 그러나, 그리스는 어셈블리에 추가 열 임피던스를 추가하고, 그 어셈블리에 장착된 구성 요소의 온도를 상승시킨다. 전기 전도성 히트 싱크를 제거함으로써, 기판 클램프 및 열 그리스는 제거되어 비전기 전도성 히트 싱크 및 회로 세라믹 기판을 하나의 균질한 조각으로 만들 수 있다. 이러한 구현예에 따라, 회로는 세라믹 히트 싱크의 바로 위에 제조될 수 있다.
스위치의 다이오드 양단의 전압 불균형을 제거(또는 감소)하는 것 이외에, 도 18의 비전도성 히트 싱크는 다른 이점을 제공할 수 있음을 유의한다. (도 2에 나타낸 것과 같은) L형 매칭에서, 직렬 출력 커패시터(예, 도 2의 직렬 커패시터(31) 참조)로부터 접지로의 기생 커패시턴스는 문제가 될 수 있는데, 이는, 이러한 커패시턴스가 매칭 네트워크 범위를 제한할 수 있기 때문이다. 본원에서 논의된 바와 같이, 기생 커패시턴스는, 결국 접지된 전도성 히트싱크에 클램핑되는 세라믹 기판 상에 스위칭 회로를 배치할 경우에 생성될 수 있다. 이는, 이러한 기생 커패시턴스의 리액턴스가 더 낮아지는 더 높은 주파수에서 특히 명백하다. 캡 어레이를 세라믹 히트 싱크 상에 장착함으로써, 기생 커패시턴스가 제거될 수 있고, 이에 따라 튜닝 범위를 증가시킬 수 있다. 대안적으로, 전도성 히트싱크는 플로팅될 수 있다.
본원에서 논의된 매칭 네트워크의 구현예는 L 또는 파이 구성을 사용하였지만, 발명자가 주장한 매칭 네트워크는 'T' 유형 구성과 같은 다른 매칭 네트워크 구성으로 구성될 수 있음을 유의한다. 달리 언급되지 않는 한, 본원에서 논의된 가변 커패시터, 스위칭 회로, 및 방법은 RF 임피던스 매칭 네트워크에 적절한 임의의 구성과 함께 사용될 수 있다.
본원에서 논의된 구현예는 임피던스 매칭을 달성하기 위해 매칭 네트워크에서 하나 이상의 가변 커패시터를 사용하지만, 임의의 가변 리액턴스 요소가 사용될 수 있음을 유의한다. 가변 리액턴스 요소는, 하나 이상의 별개 리액턴스 요소를 포함할 수 있으며, 여기서 리액턴스 요소는 커패시터 또는 인덕터 또는 유사한 리액턴스 장치이다.
본 출원은 그 전체가 참조로 공동 소유의 미국 특허 제10,460,912호, 미국 공개 특허 US2021/0327684호, 미국 공개 특허 US2021/0327684호, 및 미국 특허 제10,984,985호를 포함한다.
본 발명이 본 발명을 수행하는 현재 바람직한 모드를 포함하는 특정 실시예와 관련하여 설명되었지만, 당업자는 전술한 시스템 및 기술의 많은 변형 및 순열이 있음을 이해할 것이다. 본 발명의 범주를 벗어나지 않는다면, 다른 구현예가 사용될 수 있고 구조적 및 기능적 변형이 이루어질 수 있음을 이해해야 한다. 따라서, 본 발명의 사상 및 범주는 첨부된 청구범위에 제시된 바와 같이 광범위하게 해석되어야 한다.

Claims (32)

  1. 무선 주파수(RF) 임피던스 매칭 회로로서,
    RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력;
    플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력;
    적어도 하나의 전자 가변 커패시터(EVC)- 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 - ; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는,
    상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치 - 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하며,
    상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 갖는, 임피던스 매칭 회로.
  2. 제1항에 있어서, 각각의 밸런싱 커패시터의 값은, 상기 밸런싱 커패시터가 존재하지 않을 경우에 상기 스위칭 회로에서 하나 이상의 기생 커패시턴스의 예상 값에 기초하는, 임피던스 매칭 회로.
  3. 제1항 또는 제2항에 있어서, 상기 적어도 하나의 직렬 연결 다이오드 스트링은, 서로 병렬로 결합된 직렬 연결 다이오드의 적어도 두 개의 스트링을 포함하는, 임피던스 매칭 회로.
  4. 제3항에 있어서,
    상기 적어도 두 개의 스트링의 다이오드는 어레이로 배열되어, 제1 스트링의 제1 다이오드가 상기 다른 스트링 각각의 제1 다이오드에 병렬이고, 상기 제1 스트링의 제2 다이오드가 상기 다른 스트링 각각의 제2 다이오드에 병렬로 결합되도록 하고,
    상기 적어도 두 개의 스트링 각각의 제1 다이오드는 공통 제1 밸런싱 커패시터를 공유하고, 상기 스트링 각각의 제2 다이오드는 공통 제2 밸런싱 커패시터를 공유하는, 임피던스 매칭 회로.
  5. 제4항에 있어서, 상기 스트링 각각의 제1 다이오드는, 상기 제1 다이오드에 병렬로 결합된 공통 제1 밸런싱 저항기를 공유하고, 상기 스트링 각각의 제2 다이오드는, 상기 제2 다이오드에 병렬로 결합된 공통 제2 밸런싱 저항기를 공유하는, 임피던스 매칭 회로.
  6. 제5항에 있어서, 상기 제1 밸런싱 저항기 및 제2 밸런싱 저항기는 동일한 저항 값을 갖는, 임피던스 매칭 회로.
  7. 제4항에 있어서, 상기 제1 밸런싱 커패시터는 상기 제2 밸런싱 커패시터의 커패시턴스 값과 상이한 커패시턴스 값을 갖는, 임피던스 매칭 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 직렬 연결 다이오드 각각은, 열을 전도하지만 전기를 전도하지 않는 기판 상에 위치하고, 상기 기판은 전기를 전도하는 히트 싱크 상에 위치하는, 임피던스 매칭 회로.
  9. 제8항에 있어서, 상기 기판은 세라믹 재료를 포함하는, 임피던스 매칭 회로.
  10. 임피던스를 매칭하는 방법으로서,
    RF 신호를 제공하는 RF 공급원에 매칭 회로의 무선 주파수(RF) 입력을 결합시키는 단계;
    상기 매칭 회로의 RF 출력을 플라즈마 챔버에 결합시키는 단계 - 상기 매칭 회로는,
    적어도 하나의 전자 가변 커패시터(EVC) - 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 - ; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는,
    상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치 - 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하며,
    상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 가짐 - ; 및
    상기 EVC의 총 커패시턴스를 변경하기 위해 상기 적어도 하나의 EVC 스위칭의 스위칭 회로 중 적어도 하나에 의해 임피던스를 매칭시키는 단계를 포함하는, 방법.
  11. 제10항에 있어서, 각각의 밸런싱 커패시터의 값은, 상기 밸런싱 커패시터가 존재하지 않을 경우에 상기 스위칭 회로에서 하나 이상의 기생 커패시턴스의 예상 값에 기초하는, 방법.
  12. 제10항 또는 제11항에 있어서, 상기 적어도 하나의 직렬 연결 다이오드 스트링은, 서로 병렬로 결합된 직렬 연결 다이오드의 적어도 두 개의 스트링을 포함하는, 방법.
  13. 제12항에 있어서,
    상기 적어도 두 개의 스트링의 다이오드는 어레이로 배열되어, 제1 스트링의 제1 다이오드가 상기 다른 스트링 각각의 제1 다이오드에 병렬이고, 상기 제1 스트링의 제2 다이오드가 상기 다른 스트링 각각의 제2 다이오드에 병렬로 결합되도록 하고,
    상기 적어도 두 개의 스트링 각각의 제1 다이오드는 공통 제1 밸런싱 커패시터를 공유하고, 상기 스트링 각각의 제2 다이오드는 공통 제2 밸런싱 커패시터를 공유하는, 방법.
  14. 제13항에 있어서, 상기 스트링 각각의 제1 다이오드는, 상기 제1 다이오드에 병렬로 결합된 공통 제1 밸런싱 저항기를 공유하고, 상기 스트링 각각의 제2 다이오드는, 상기 제2 다이오드에 병렬로 결합된 공통 제2 밸런싱 저항기를 공유하는, 방법.
  15. 제14항에 있어서, 상기 제1 밸런싱 저항기 및 제2 밸런싱 저항기는 동일한 저항 값을 갖는, 방법.
  16. 제13항에 있어서, 상기 제1 밸런싱 커패시터는 상기 제2 밸런싱 커패시터의 커패시턴스 값과 상이한 커패시턴스 값을 갖는, 방법.
  17. 제10항 내지 제15항 중 어느 한 항에 있어서, 상기 직렬 연결 다이오드 각각은, 열을 전도하지만 전기를 전도하지 않는 기판 상에 위치하고, 상기 기판은 전기를 전도하는 히트 싱크 상에 위치하는, 방법.
  18. 제17항에 있어서, 상기 기판은 세라믹 재료를 포함하는, 방법.
  19. 반도체 처리 툴로서,
    재료를 기판 상에 증착하거나 상기 기판으로부터 재료를 식각하도록 구성된 플라즈마 챔버; 및
    상기 플라즈마 챔버에 작동 가능하게 결합된 임피던스 매칭 회로를 포함하되, 상기 매칭 회로는,
    RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력;
    상기 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력;
    적어도 하나의 전자 가변 커패시터(EVC) - 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 -; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는,
    상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치 - 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하며,
    상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 갖는, 반도체 처리 툴.
  20. 반도체를 제조하는 방법으로서,
    상기 기판 상에 재료 층을 증착하거나 상기 기판으로부터 재료 층을 식각하도록 구성된 플라즈마 챔버 내에 기판을 배치하는 단계;
    상기 증착 또는 식각을 수행하기 위해 RF 공급원으로부터 상기 플라즈마 챔버로 RF 전력을 결합함으로써 상기 플라즈마 챔버 내에서 플라즈마에 에너지를 공급하는 단계; 및
    상기 플라즈마에 에너지를 공급하는 동안, 상기 플라즈마 챔버와 상기 RF 공급원 사이에 결합된 임피던스 매칭 회로에 의해 임피던스 매칭을 수행하는 단계를 포함하되, 상기 매칭 회로는,
    상기 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력;
    상기 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력;
    적어도 하나의 전자 가변 커패시터(EVC) - 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 -; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정 커패시터에 대한 각각의 스위칭 회로는,
    상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치 - 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하며,
    상기 적어도 하나의 스트링 각각에 대해, 상기 스트링 다이오드 중 적어도 하나는 상기 다이오드에 병렬인 밸런싱 커패시터를 갖는, 방법.
  21. 무선 주파수(RF) 임피던스 매칭 회로로서,
    RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력;
    플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력;
    적어도 하나의 전자 가변 커패시터(EVC) - 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 -; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정된 커패시터에 대해 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치 - 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하고,
    상기 직렬로 연결된 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 직접 위치하는, 임피던스 매칭 회로.
  22. 제21항에 있어서, 상기 히트 싱크는 세라믹 재료를 포함하는, 임피던스 매칭 회로.
  23. 제22항에 있어서, 상기 세라믹 재료는 베릴륨 산화물(BeO), 알루미늄 질화물(AlN), 또는 알루미나 세라믹(Al2O3) 중 하나인, 임피던스 매칭 회로.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 적어도 하나의 직렬 연결 다이오드 스트링은, 서로 병렬로 결합된 직렬 연결 다이오드의 적어도 두 개의 스트링을 포함하는, 임피던스 매칭 회로.
  25. 제24항에 있어서, 상기 적어도 두 개의 스트링의 다이오드는 어레이로 배열되어, 제1 스트링의 제1 다이오드가 상기 다른 스트링 각각의 제1 다이오드에 병렬이고, 상기 제1 스트링의 제2 다이오드가 상기 다른 스트링 각각의 제2 다이오드에 병렬로 결합되도록 하는, 임피던스 매칭 회로.
  26. 임피던스를 매칭하는 방법으로서,
    매칭 회로의 무선 주파수(RF) 입력을 RF 신호를 제공하는 RF 공급원에 결합시키는 단계;
    상기 매칭 회로의 RF 출력을 플라즈마 챔버에 결합시키는 단계 - 상기 매칭 회로는,
    적어도 하나의 전자 가변 커패시터(EVC) - 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 - ; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정된 커패시터에 대해 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치 - 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하고,
    상기 직렬 연결 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 직접 위치함 - ; 그리고
    상기 EVC의 총 커패시턴스를 변경하기 위해 상기 적어도 하나의 EVC 스위칭의 적어도 하나의 스위칭 회로 중 적어도 하나에 의해 임피던스를 매칭시키는 단계를 포함하는, 방법.
  27. 제26항에 있어서, 상기 히트 싱크는 세라믹 재료를 포함하는, 방법.
  28. 제27항에 있어서, 상기 세라믹 재료는 베릴륨 산화물(BeO), 알루미늄 질화물(AlN), 또는 알루미나 세라믹(Al2O3) 중 하나인, 방법.
  29. 제26항 내지 제28항 중 어느 한 항에 있어서, 상기 적어도 하나의 직렬 연결 다이오드 스트링은, 서로 병렬로 결합된 직렬 연결 다이오드의 적어도 두 개의 스트링을 포함하는, 방법.
  30. 제29항에 있어서, 상기 적어도 두 개의 스트링의 다이오드는 어레이로 배열되어, 제1 스트링의 제1 다이오드가 상기 다른 스트링 각각의 제1 다이오드에 병렬이고, 상기 제1 스트링의 제2 다이오드가 상기 다른 스트링 각각의 제2 다이오드에 병렬로 결합되도록 하는, 방법.
  31. 반도체 처리 툴로서,
    재료를 기판 상에 증착하거나 상기 기판으로부터 재료를 식각하도록 구성된 플라즈마 챔버; 및
    상기 플라즈마 챔버에 작동 가능하게 결합된 임피던스 매칭 회로를 포함하되, 상기 매칭 회로는,
    RF 신호를 제공하는 RF 공급원에 작동 가능하게 결합하도록 구성된 RF 입력;
    상기 플라즈마 챔버에 작동 가능하게 결합되도록 구성된 RF 출력;
    적어도 하나의 전자 가변 커패시터(EVC) - 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 - ; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정된 커패시터에 대해 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치- 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하고,
    상기 직렬로 연결된 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 직접 위치하는, 반도체 처리 툴.
  32. 반도체를 제조하는 방법으로서,
    상기 기판 상에 재료 층을 증착하거나 상기 기판으로부터 재료 층을 식각하도록 구성된 플라즈마 챔버 내에 기판을 배치하는 단계;
    상기 증착 또는 식각을 수행하기 위해 RF 공급원으로부터 상기 플라즈마 챔버로 RF 전력을 결합함으로써 상기 플라즈마 챔버 내에서 플라즈마에 에너지를 공급하는 단계; 및
    상기 플라즈마에 에너지를 공급하는 동안, 상기 플라즈마 챔버와 상기 RF 공급원 사이에 결합된 임피던스 매칭 회로에 의해 임피던스 매칭을 수행하는 단계를 포함하되, 상기 매칭 회로는,
    적어도 하나의 전자 가변 커패시터(EVC) - 상기 적어도 하나의 EVC 중 각각의 EVC는 고정 커패시터를 포함하되, 상기 고정 커패시터 각각은 상기 EVC의 총 커패시턴스를 변경하기 위해 상기 고정 커패시터를 스위칭 인 및 아웃하기 위한 대응하는 스위칭 회로를 가짐 - ; 및
    각각의 EVC의 고정 커패시터의 스위칭 인 및 아웃을 통해 임피던스 매칭을 가능하게 하도록 구성된 제어 회로를 포함하되,
    각각의 EVC의 각각의 고정된 커패시터에 대해 각각의 스위칭 회로는, 상기 고정 커패시터에 작동 가능하게 결합되어 상기 고정 커패시터를 스위칭 인 및 아웃시키는 스위치 - 상기 스위치는 적어도 하나의 직렬 연결 다이오드 스트링을 포함하고, 상기 직렬 연결 다이오드의 다이오드 각각은 PIN 다이오드 또는 NIP 다이오드임 - 를 포함하고,
    상기 직렬로 연결된 다이오드 각각은 전기를 전도하지 않는 히트 싱크 상에 직접 위치하는, 방법.
KR1020237044657A 2021-05-26 2022-05-25 직렬 연결 다이오드 스위치를 갖는 rf 임피던스 매칭 네트워크 KR20240037888A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163193183P 2021-05-26 2021-05-26
US63/193,183 2021-05-26
PCT/US2022/030796 WO2022251269A2 (en) 2021-05-26 2022-05-25 Rf impedance matching network with series-connected diode switches

Publications (1)

Publication Number Publication Date
KR20240037888A true KR20240037888A (ko) 2024-03-22

Family

ID=82100205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237044657A KR20240037888A (ko) 2021-05-26 2022-05-25 직렬 연결 다이오드 스위치를 갖는 rf 임피던스 매칭 네트워크

Country Status (3)

Country Link
KR (1) KR20240037888A (ko)
TW (1) TW202312227A (ko)
WO (1) WO2022251269A2 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194629A (en) * 1981-05-27 1982-11-30 Nec Corp Pin diode switch
KR20070108229A (ko) 2005-03-05 2007-11-08 이노베이션 엔지니어링, 엘엘씨 전자적 가변 커패시터 어레이
US10679824B2 (en) 2015-06-29 2020-06-09 Reno Technologies, Inc. Capacitance variation
US10431428B2 (en) 2014-01-10 2019-10-01 Reno Technologies, Inc. System for providing variable capacitance
US9844127B2 (en) 2014-01-10 2017-12-12 Reno Technologies, Inc. High voltage switching circuit
US11017983B2 (en) 2015-02-18 2021-05-25 Reno Technologies, Inc. RF power amplifier
US10679823B2 (en) * 2015-02-18 2020-06-09 Reno Technologies, Inc. Switching circuit
US10340879B2 (en) 2015-02-18 2019-07-02 Reno Technologies, Inc. Switching circuit
US10692699B2 (en) 2015-06-29 2020-06-23 Reno Technologies, Inc. Impedance matching with restricted capacitor switching
US11521833B2 (en) 2017-07-10 2022-12-06 Reno Technologies, Inc. Combined RF generator and RF solid-state matching network
US10963655B1 (en) * 2019-11-25 2021-03-30 Raytheon Company Diplexed near-field sensor

Also Published As

Publication number Publication date
TW202312227A (zh) 2023-03-16
WO2022251269A2 (en) 2022-12-01
WO2022251269A3 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US10454453B2 (en) RF impedance matching network
US9306533B1 (en) RF impedance matching network
US10483090B2 (en) Restricted capacitor switching
US10727029B2 (en) Impedance matching using independent capacitance and frequency control
US11120971B2 (en) Diagnostics for impedance matching network
US10026594B2 (en) RF impedance matching network
US11264210B2 (en) Impedance matching network and method
US11114280B2 (en) Impedance matching with multi-level power setpoint
US9196459B2 (en) RF impedance matching network
US11538662B2 (en) Impedance matching network and method with reduced memory requirements
US11289307B2 (en) Impedance matching network and method
KR20240037888A (ko) 직렬 연결 다이오드 스위치를 갖는 rf 임피던스 매칭 네트워크
US11101110B2 (en) Impedance matching network and method
KR20240037886A (ko) 클램핑 회로를 갖는 rf 임피던스 매칭 네트워크
KR20240032713A (ko) Rf 임피던스 매칭 네트워크
US11393659B2 (en) Impedance matching network and method
US20240145216A1 (en) Rf impedance matching with continuous wave and pulsing sources
KR20240062995A (ko) 연속파 및 펄스 소스와 rf 임피던스 매칭
CN117955449A (zh) 连续波和脉冲源的rf阻抗匹配
JP2024066495A (ja) 連続波源およびパルス源とのｒｆインピーダンス整合