KR20240036276A - 시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기 - Google Patents

시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기 Download PDF

Info

Publication number
KR20240036276A
KR20240036276A KR1020220114870A KR20220114870A KR20240036276A KR 20240036276 A KR20240036276 A KR 20240036276A KR 1020220114870 A KR1020220114870 A KR 1020220114870A KR 20220114870 A KR20220114870 A KR 20220114870A KR 20240036276 A KR20240036276 A KR 20240036276A
Authority
KR
South Korea
Prior art keywords
signal
reflected signal
reflected
time
size
Prior art date
Application number
KR1020220114870A
Other languages
English (en)
Inventor
김철우
소준섭
심진철
권영욱
김성철
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020220114870A priority Critical patent/KR20240036276A/ko
Publication of KR20240036276A publication Critical patent/KR20240036276A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명에 따르면, 입력 신호 및 시간에 따라 점진적으로 크기가 조절되는 기준 신호를 입력 받고, 상기 입력 신호와 상기 기준 신호의 크기를 비교하여 비교 결과를 출력하는 비교기; 상기 비교 결과에 기초하여 상기 입력 신호에 포함된 반사 신호의 시간 도메인 상 위치 및 크기를 특정하고, 특정 결과에 따라 상기 반사 신호를 특정하는 반사 신호 특정 회로; 및 상기 반사 신호가 특정되면 상기 입력 신호로부터 상기 반사 신호를 제거하도록 구성되는 등화기를 포함하고, 상기 비교기는 상기 입력 신호에 포함된 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점에 상기 비교 결과를 논리 '1'로 출력하는 수신기이다.

Description

시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기{RECEIVER THAT EFFECTIVELY REMOVES REFLECTED SIGNALS IN THE TIME DOMAIN}
본 발명은 시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기에 관한 것이다.
채널을 통해 수신되는 신호에는 반사파가 존재할 수 있다. 예를 들어, 메모리 인터페이스는 이중 인라인 메모리 모듈(Dual In-line Memory Module, DIMM)을 기본적으로 채용하게 되는데, CPU(Central Processing Unit)와 두 개의 메모리 모듈(DIMM0, DIMM1) 간 통신이 수행될 경우 반사파가 발생될 수 있다. 구체적으로, CPU가 DIMM0과 통신할 때는 DIMM1에서 반사파가 발생하게 되고, DIMM1과 통신할 때는 DIMM0에서 반사파가 발생하게 될 수 있다.
이러한 반사파를 제거하기 위해 채용되는 판정 궤환 등화기(Decision Feedback Equalizer, DFE)는 부호 간 간섭(Inter-Symbol interference, ISI)을 제거 및 보상하기 위한 회로로써, 반사 신호를 제외한 부호 간 간섭은 메인 신호에 가까울수록 커서 메인 신호에 가까운 부호 간 간섭부터 순서대로 제거하는 구조를 갖는다. 이때, 도 1과 같이 메인 신호(1001)에 더하여 반사 신호(1002)가 존재하게 될 경우 부호 간 간섭 중에서 반사 신호(1002)의 비중이 가장 크다.
기존의 판정 궤환 등화기로 반사 신호를 보상하기 위해서는 반사 신호까지의 부호 간 간섭을 모두 제거하는 구조로 설계하여야 하나, 신호 전달 속도가 빨라짐에 따라 반시 신호까지의 상대적 지연이 커지게 되고, 이에 따라 판정 궤환 등화기의 크기와 부하가 커져 속도가 제한되고 전력 소모가 커지는 문제가 있다.
대한민국 등록특허 제10-1539816호 대한민국 등록특허 제10-1400739호
본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은　반사율이 높은 채널 환경에서 반사 신호를 시간 도메인 상에서 선택적으로 제거함으로써 BER(Bit Error Ratio) 성능을 향상시킬 수 있는 수신기를 제공하는 데 있다.
본 발명의 일 실시예로,　입력 신호 및 시간에 따라 점진적으로 크기가 조절되는 기준 신호를 입력 받고, 상기 입력 신호와 상기 기준 신호의 크기를 비교하여 비교 결과를 출력하는 비교기; 상기 비교 결과에 기초하여 상기 입력 신호에 포함된 반사 신호의 시간 도메인 상 위치 및 크기를 특정하고, 특정 결과에 따라 상기 반사 신호를 특정하는 반사 신호 특정 회로; 및 상기 반사 신호가 특정되면 상기 입력 신호로부터 상기 반사 신호를 제거하도록 구성되는 등화기를 포함하고, 상기 비교기는 상기 입력 신호에 포함된 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점에 상기 비교 결과를 논리 '1'로 출력하는 수신기이다.
예를 들어, 상기 기준 신호의 크기는 시간에 따라 점진적으로 줄어들도록 조절될 수 있다.
예를 들어, 상기 반사 신호의 크기가 상기 기준 신호와 최초로 동일한 시점이 k번째 단위 시간(여기서, k는 자연수임)으로 정의될 경우, 상기 기준 신호의 크기는 상기 k번째 단위 시간과 인접한 단위 시간에서 상기 비교 결과가 논리 '11'로 출력될 때까지 조절될 수 있다.
예를 들어, 상기 반사 신호 특정 회로는: 상기 비교 결과를 순차적으로 저장하도록 구성되는 데이터 저장부; 상기 데이터 저장부로부터 상기 비교 결과를 전달받고, 상기 비교 결과로부터 상기 반사 신호의 위치를 특정하여 위치 정보를 생성하는 TDR; 및 상기 위치 정보에 기초하여 상기 비교 결과 중 상기 반사 신호를 특정하고, 상기 반사 신호를 상기 등화기로 출력하는 먹스를 포함할 수 있다.
예를 들어, 상기 TDR은 상기 비교 결과에 기초하여 상기 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점 간 간격을 상기 위치 정보로써 생성할 수 있다.
예를 들어, 상기 등화기는: 상기 입력 신호에 따라 등화된 등화 신호를 출력하는 메인 탭; 및 상기 메인 탭과 연결되며, 상기 입력 신호로부터 상기 반사 신호가 제거되도록 상기 등화 신호를 보상하는 적어도 하나의 서브 탭을 포함할 수 있다.
예를 들어, 상기 적어도 하나의 서브 탭이 복수 개일 경우, 복수의 서브 탭 각각은 순차적으로 동작함에 따라 상기 반사 신호를 제거하도록 구성될 수 있다.
본 발명의 다른 일 실시예로, 수신기의 동작 방법으로서, 입력 신호 및 시간에 따라 점진적으로 크기가 조절되는 기준 신호를 입력 받고, 상기 입력 신호와 상기 기준 신호의 크기를 비교하여 비교 결과를 출력하는 단계; 상기 비교 결과에 기초하여 상기 입력 신호에 포함된 반사 신호의 시간 도메인 상 위치 및 크기를 특정하고, 특정 결과에 따라 상기 반사 신호를 특정하는 단계; 및 상기 반사 신호가 특정되면 상기 입력 신호로부터 상기 반사 신호를 제거하는 단계를 포함하고, 상기 비교 결과를 출력하는 단계는 상기 입력 신호에 포함된 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점에 상기 비교 결과를 논리 '1'로 출력하는 동작 방법이다.
예를 들어, 상기 반사 신호의 크기가 상기 기준 신호와 최초로 동일한 시점이 k번째 단위 시간(여기서, k는 자연수임)으로 정의될 경우, 상기 기준 신호의 크기는 상기 k번째 단위 시간과 인접한 단위 시간에서 상기 비교 결과가 논리 '11'로 출력될 때까지 조절될 수 있다.
예를 들어, 상기 반사 신호를 특정하는 단계는 상기 비교 결과에 기초하여 상기 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점 간 간격을 상기 위치 정보로써 생성할 수 있다.
본 발명에 의하면, 반사율이 높은 채널 환경에서 반사 신호를 시간 도메인 상에서 선택적으로 제거함으로써 BER 성능을 향상시킬 수 있는 수신기가 제공될 수 있다.
또한, 본 발명은 시간 도메인 상에서 반사 신호를 특정하므로 채널 환경이 달라져도 범용적으로 적용될 수 있다.
또한, 본 발명은 메인 신호와 반사 신호의 상대적인 거리가 멀어지는 고속 동작에서도 효율적으로 반사 신호를 제거할 수 있다.
도 1은 입력 신호의 일 예를 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 수신기의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 반사 신호 특정 회로를 도시한 것이다.
도 4a 내지 도 4b는 일 실시예에 따른 반사 신호 특정 회로의 동작을 설명하기 위한 것이다.
도 5는 본 발명의 일 실시예에 따른 등화기의 블록도이다.
도 6은 도 5에 포함된 메인 탭과 서브 탭의 일 실시예를 나타낸 회로도이다.
도 7은 본 발명의 일 실시예에 따른 등화기의 동작을 설명하기 위한 것이다.
도 8은 본 발명의 일 실시예에 따른 수신기의 동작 방법의 순서도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 2는 본 발명의 일 실시예에 따른 수신기의 회로도이다.
도 2를 참조하면, 일 실시예에 따른 수신기(100)는 비교기(120), 반사 신호 특정 회로(140) 및 등화기(160)를 포함한다.
비교기(120)는 입력 신호(IN) 및 기준 신호(VREF)를 입력 받고, 입력 신호(IN)와 기준 신호(VREF)의 크기를 비교하여 비교 결과(COMP_out)를 출력한다. 입력 신호(IN)는 반사 신호 특정을 위해 구성되는 펄스 신호이거나, 또는 송신기로부터 수신된 수신 신호일 수 있다. 입력 신호(IN)는 메인 신호와 이전에 수신한 신호로 인해 발생하는 부호 간 간섭들을 포함한다. 특히, 부호 간 간섭들 중에서 반사 신호가 가장 큰 비중을 차지할 수 있다.
비교기(120)로 입력되는 기준 신호(VREF)는 상술한 부호 간 간섭, 특히 반사 신호를 특정하고 제거할 수 있도록 시간에 따라 점진적으로 크기가 조절될 수 있다. 반사 신호의 위치를 특정하기 위하여, 기준이 되는 메인 신호와 반사 신호를 각각 특정하여야 할 필요성이 있을 것이다. 따라서, 일 실시예에 따르면 수신기(100)가 통상적으로 가장 큰 크기를 갖는 메인 신호를 먼저 특정하고 이후 부호 간 간섭들 중 가장 큰 크기를 갖는 반사 신호를 특정할 수 있도록, 비교기(120)로 입력되는 기준 신호(VREF)의 크기는 시간에 따라 점진적으로 줄어들도록 조절될 수 있다.
예를 들어, 기준 신호(VREF)의 크기는 반사 신호를 검출하기 위하여 비교 결과(COMP_out)가 최초로 논리 '1'을 갖는 시점, 즉 메인 신호가 검출된 시점 이후에 논리 '1'을 가질 때까지 조절될 수 있다.
예를 들어, 기준 신호(VREF)의 크기는 반사 신호의 크기가 기준 신호(VREF)와 최초로 동일한 시점이 k번째(여기서, k는 자연수임) 단위 시간(Unit Interval, UI)으로 정의될 경우, 기준 신호(VREF)의 크기는 k번째 단위 시간과 인접한 단위 시간에서 비교 결과(COMP_out)가 논리 '11'로 출력될 때까지 조절될 수 있다. 여기서, 단위 시간은 후술할 바와 같이 비교기(120)의 샘플링 구간을 의미할 수 있다.
비교기(120)는 입력 신호(IN)에 포함된 메인 신호와 기준 신호(VREF)의 크기가 동일한 시점과 반사 신호와 기준 신호(VREF)의 크기가 동일한 시점에 비교 결과(COMP_out)를 논리 '1'로 출력할 수 있다. 또는, 비교기(120)는 입력 신호(IN)의 크기가 기준 신호(VREF) 보다 작은 시점에 대한 비교 결과(COMP_out)를 논리 '0'으로 출력할 수 있다.
일 실시예로, 비교기(120)는 기 설정된 샘플링 구간 마다 입력 신호(IN)와 기준 신호(VREF) 간 비교 동작을 수행할 수 있다. 예를 들어, 샘플링 구간은 하나의 단위 시간, 즉 UI로 설정될 수 있다. 비교기(120)의 출력인 비교 결과(COMP_out)는 점진적으로 줄어드는 기준 신호(VREF)와 메인 신호의 크기가 동일한 시점에서는 논리 '1'로 출력될 것이고, 이후 더욱 줄어든 기준 신호(VREF)와 반사 신호의 크기가 동일한 시점에서는 논리 '1'로 출력될 수 있을 것이다.
비교기(120)는 점진적으로 줄어드는 기준 신호(VREF)에 기초한 비교 동작을 등화기(160)가 비활성화될 경우에 수행할 수 있다.
등화기(160)가 활성화될 경우, 비교기(120)는 등화기(160)로부터 반사 신호를 비롯한 부호 간 간섭이 제거된 등화 신호를 입력받을 수 있고, 등화 신호에 대한 샘플링 동작을 수행할 수 있다.
반사 신호 특정 회로(140)는 비교기(120)로부터 비교 결과(COMP_out)를 수신하고, 비교 결과(COMP_out)에 기초하여 입력 신호(IN)에 포함된 반사 신호의 시간 도메인 상 위치 및 크기를 특정하고, 특정 결과에 따라 반사 신호(Sel_R)를 특정한다.
일 실시예로, 반사 신호 특정 회로(140)는 수신한 비교 결과(COMP_out)를 순차적으로 저장할 수 있다. 비교 결과(COMP_out)는 비교기(120)의 샘플링 구간 별로 입력 신호(IN)와 기준 신호(VREF)의 크기에 따라 논리 '0' 또는 '1'의 값을 포함하는 논리 시퀀스로써 반사 신호 특정 회로(140)에 저장될 수 있을 것이다. 이후, 논리 '1'에 대응되는 비교 결과(COMP_out)가 등화기(160)로 출력됨으로써 반사 신호의 크기가 특정될 수 있다.
일 실시예로, 반사 신호 특정 회로(140)는 비교 결과(COMP_out)로부터 반사 신호의 위치를 특정하고, 특정된 반사 신호의 위치에 기초하여 비교 결과(COMP_out) 중 반사 신호(Sel_R)를 등화기(160)로 출력할 수 있다.
등화기(160)는 반사 신호가 특정되면 입력 신호(IN)로부터 반사 신호를 제거하도록 구성된다. 등화기(160)는 반사 신호의 특정을 위한 페이즈에서는 비활성화될 수 있고, 반사 신호가 특정된 후에는 활성화되어 동작할 수 있다. 등화기(160)가 동작할 때, 기준 전압은 메인 신호의 크기와 반사 신호의 크기의 평균값으로 설정됨으로써 최대 BER 성능이 획득될 수 있다. 등화기(160)는 반사 신호뿐만 아니라, 반사 신호를 포함하는 부호 간 간섭들을 제거할 수 있다. 등화기(160)는 부호 간 간섭이 제거된 등화 신호를 출력할 수 있다.
일 실시예로, 등화기(160)는 판정 궤환 등화기(Decision Feedback Equalizer, DFE)일 수 있다. 판정 궤환 등화기는 가중치로 볼 수 있는 전압을 등화 신호를 보상할 수 있다. 가중치는 상술한 반사 신호 특정 회로(140)를 통해 특정된 반사 신호(Sel_R)에 따라 조절될 수 있다.
또한, 일 실시예로 도시된 등화기(160)에 더하여, 등화기(160)의 입력단에 단일단-차동 증폭기(single to differential amplifier) 또는 연속 시간 선형 등화기(Continuous-Time Linear Equalizer) 등이 추가로 구비될 수도 있다.
상술한 본 발명의 일 실시예에 따른 수신기(100)는, 점진적으로 크기가 조절되는 기준 신호(VREF)와 입력 신호(IN)를 비교함으로써 간섭들 중에서 비중이 특히 높은 반사 신호를 특정할 수 있고, 특정된 반사 신호를 등화기(160)를 통해 제거함으로써 수신기(100)의 BER 성능을 향상시킬 수 있다.
이하에서는, 상술한 수신기(100)에 포함된 각 구성들에 대하여 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 따른 반사 신호 특정 회로를 도시한 것이다.
도 3을 참조하면, 일 실시예에 따른 반사 신호 특정 회로(140)는 데이터 저장부(141), TDR(Time Domain Reflectometer)(142) 및 먹스(143)를 포함한다.
데이터 저장부(141)는 비교기(120)로부터 전달받은 비교 결과(COMP_out)를 순차적으로 저장하도록 구성된다. 일 실시예로, 데이터 저장부(141)는 복수의 DFF(D Flip-Flop)를 포함할 수 있다. 각각의 DFF는 점진적으로 조절되는 기준 전압에 따른 비교 결과(COMP_out)를 순차적으로 저장할 수 있다. 복수의 DFF에 저장된 값들 중 논리 '1'은 메인 신호 또는 반사 신호가 검출되었다는 것을 의미할 수 있다. 따라서, 반사 신호의 위치가 특정될 경우 수신기(100)는 데이터 저장부(141)로부터 저장된 비교 결과(COMP_out) 중 반사 신호를 등화기(160)에 출력할 수 있다. 또한, 논리 '1'은 검출 시점 당시의 기준 신호와 입력 신호가 동일함을 의미하므로, 데이터 저장부(141)는 반사 신호의 크기를 저장하는 것으로도 이해될 수 있다.
TDR(142)은 데이터 저장부(141)로부터 비교 결과(COMP_out)를 전달받고, 비교 결과(COMP_out)로부터 반사 신호의 위치를 특정하여 반사 신호의 지연 시간으로도 정의될 수 있는 위치 정보(Treflection)를 생성한다. TDR(142)은 비교 결과(COMP_out)에 기초하여 메인 신호와 기준 신호의 크기가 동일한 시점과, 반사 신호와 상기 기준 신호의 크기가 동일한 시점 간 간격을 위치 정보(Treflection)로써 생성할 수 있다.
일 실시예로, TDR(142)은 비교 결과(COMP_out)에서 최초로 논리 '1'이 검출된 시점을 메인 신호가 검출된 시점으로 판단하고, 이후에 논리 '1'이 검출된 시점을 반사 신호가 검출된 시점으로 판단할 수 있다. TDR(142)은 상술한 두 시점 사이의 간격을 계산함으로써 반사 신호의 위치를 특정할 수 있다.
일 실시예로, TDR(142)은 비교 결과(COMP_out)에서 최초로 논리 '1'이 검출된 시점을 메인 신호가 검출된 시점으로 판단하고, 이후에 논리 '1'이 검출된 시점을 반사 신호의 제1 성분이 검출된 시점으로 판단하고, 이후에 논리 '11'이 검출된 시점을 반사 신호의 제2 성분이 검출된 시점으로 판단할 수 있다. 이때, 제1 성분은 반사 신호의 피크(peak)는 아니나, 제2 성분 보다는 큰 크기를 갖는 것으로 정의될 수 있다. 즉, 반사 신호의 피크는 제1 성분이 검출된 시점과 제2 성분이 검출된 시점 사이의 어느 시점에 위치하는 것으로 이해될 수 있을 것이다. 따라서, TDR(142)은 우선 제1 성분이 검출된 시점과 제2 성분이 검출된 시점을 통해 반사 신호의 피크가 검출된 시점을 특정하고, 특정된 시점과 메인 신호가 검출된 시점 사이의 간격을 계산함으로써 반사 신호의 위치를 특정할 수 있다.
일 실시예로, TDR(142)은 비교 결과(COMP_out)에서 최초로 논리 '1'이 검출된 시점을 메인 신호가 검출된 시점으로 판단하고, 이후에 논리 '11'이 검출된 시점을 반사 신호의 제2 성분이 검출된 시점으로 판단할 수 있다. 따라서, TDR(142)은 제2 성분이 검출된 시점을 통해 반사 신호의 피크가 검출된 시점을 특정하고, 특정된 시점과 메인 신호가 검출된 시점 사이의 간격을 계산함으로써 반사 신호의 위치를 특정할 수 있다.
먹스(143)는 TDR(142)로부터 생성된 위치 정보(Treflection)에 기초하여 비교 결과(COMP_out) 중 반사 신호(Sel_R)를 특정하여 등화기(160)로 출력할 수 있다. 구체적으로, 먹스(143)는 데이터 저장부(141)로부터 비교 결과(COMP_out)를 입력받고, 위치 정보(Treflection)에 기초하여 입력받은 비교 결과(COMP_out) 중 반사 신호(Sel_R)를 선택할 수 있다. 도 3은 먹스(143)를 예로 도시하였으나, 이에 한정되지 않고 위치 정보(Treflection)에 따라서 반사 신호를 선택할 수 있는 다양한 구성들이 포함될 수 있다.
상술한 본 발명의 반사 신호 특정 회로(140)에 따르면, 시간 도메인 상에서 반사 신호의 크기와 위치를 특정할 수 있으므로, 수신기(100)는 채널 환경이 달라져도 반사 신호를 효율적으로 제거할 수 있다. 또한, 고속 동작의 경우 메인 신호와 반사 신호의 거리가 멀어질 수 있으나, 본 발명은 시간 도메인 상에서 반사 신호의 특정이 가능하므로 고속 동작에서도 반사 신호가 제거될 수 있다.
도 4a 내지 도 4b는 일 실시예에 따른 반사 신호 특정 회로의 동작을 설명하기 위한 것이다.
도 4a는 예를 들어 반사 신호(1002)의 피크가 비교기(120)의 샘플링 구간 상에 위치한 경우가 도시된 것이다. 상술한 바와 같이, 기준 전압이 점진적으로 감소됨에 따라 비교기(120)는 비교 결과(COMP_out)를 출력한다. 예를 들어, 메인 신호의 검출 이후에 기준 전압이 Vref1으로 줄어든 경우, 샘플링 구간 k-UI에서 논리 '1'이 출력될 수 있다. 따라서, 반사 신호 특정 회로(140)는 반사 신호(1002)가 k-UI에 위치하는 것으로 특정할 수 있다.
도 4b는 예를 들어 반사 신호(1002)의 피크가 비교기(120)의 샘플링 구간 사이에 위치한 경우가 도시된 것이다. 따라서, 최초로 반사 신호(1002)의 크기가 기준 전압인 Vref2와 동일할 때는 연속된 샘플링 구간((k-1)-UI 내지 k-UI)에서 연속적으로 논리 '11'이 출력될 수 있다. 따라서, 반사 신호 특정 회로(140)는 반사 신호(1002)의 피크가 (k-1)-UI 내지 k-UI 사이에 위치한 것으로 특정할 수 있다.
살펴본 바와 같이, 반사 신호 특정 회로(140)는 반사 신호의 피크가 샘플링 구간에 위치한 경우와 샘플링 구간 사이에 위치한 경우 모두에서 반사 신호의 특정이 가능하다.
도 5는 본 발명의 일 실시예에 따른 등화기의 블록도이다.
도 5를 참조하면, 일 실시예에 따른 등화기(160)는 메인 탭(161) 및 서브 탭(162)을 포함한다.
메인 탭(161)은 입력 신호에 따라 등화된 등화 신호를 출력한다. 예를 들어, 메인 탭(161)은 입력 신호에 따라 샘플링되는 등화 신호를 출력할 수 있다. 입력 신호는 상술한 바와 같이 메인 신호 및 반사 신호를 비롯한 부호 간 간섭을 포함하는 신호이고, 등화 신호는 이러한 부호 간 간섭이 제거된 신호를 의미할 수 있다.
서브 탭(162)은 메인 탭(161)과 연결되며, 입력 신호로부터 반사 신호가 제거되도록 등화 신호를 보상한다. 예를 들어, 서브 탭(162)은 반사 신호 특정 회로(140)로부터 반사 신호(Sel_R)를 수신하고, 메인 탭(161)에 입력되는 입력 신호로부터 반사 신호를 제거할 수 있다. 이는, 등화 신호가 보상되는 동작으로 이해될 수 있을 것이다.
일 실시예로, 서브 탭(162)은 복수 개(예를 들어, 자연수인 n개)가 포함될 수 있다. 복수의 서브 탭(162)은 시간에 따라 순차적으로 동작하도록, 즉 다위상으로 동작하도록 구성될 수 있다. 반사 신호가 크기에 따라 분류될 수 있는 복수의 반사 신호 성분들을 포함한다고 가정하면, 복수의 서브 탭(162) 각각은 복수의 반사 신호 성분 각각을 제거하도록 구성될 수 있다. 따라서, 실시예에 따라 등화기(160)가 다위상으로 동작할 경우, 반사 신호를 보다 정확하게 제거할 수 있다.
도 6은 도 5에 포함된 메인 탭과 서브 탭의 일 실시예를 나타낸 회로도이다.
도 6을 참조하면, 메인 탭(161)에는 복수의 서브 탭(162_1 내지 162_m)이 연결될 수 있다.
일 실시예에 따른 메인 탭(161)은 입력 신호(INN, INP)에 따라 스위칭되는 한 쌍의 입력 트랜지스터(TRSIN), 한 쌍의 입력 트랜지스터(TRSIN)의 일 단에 연결된 복수의 저항(R1, R2) 및 메인 전류원을 포함할 수 있다. 한 쌍의 입력 트랜지스터(TRSIN)의 일 단과 복수의 저항(R1, R2)은 출력 신호가 출력되는 한 쌍의 출력 노드(n1, n2)에 연결된다. 복수의 저항(R1, R2)은 메인 전류원의 전류(I_main)를 분배하기 위한 로드 저항으로 이해될 수 있을 것이다. 한 쌍의 입력 트랜지스터(TRSIN)는 입력 신호(INN, INP)에 따라 온오프되면서 한 쌍의 출력 노드(n1, n2)로 등화 신호(OUT)를 내보낸다. 한 쌍의 노드를 통해 출력되는 등화 신호(OUT)는 후술할 복수의 서브 탭(162_1 내지 162_m)에 의해 보상될 수 있다.
일 실시예에 따른 복수의 서브 탭(162_1 내지 162_m)은 m개가 구비될 수 있다. 복수의 서브 탭(162_1 내지 162_m)은 상술한 한 쌍의 출력 노드(n1, n2)를 통해 연결된다. 복수의 서브 탭(162_1 내지 162_m)은 메인 탭(161)으로부터 출력되는 등화 신호(OUT)를 보상함으로써 입력 신호(INN, INP)로부터 반사 신호가 제거될 수 있도록 동작한다.
복수의 서브 탭(162_1 내지 162_m)은 DFE 전류가 개수에 따라 분배된 전류(I_DFE/m)를 흘려보내는 탭 전류원, 클록 신호(CKP0, CKN0 내지 CKPm-1, CKNm-1)에 따라 온오프되는 클록 트랜지스터(TRCKO1, TRCKE1 내지 TRCKOm, TRCKEm) 및 반사 신호(ROn, ROp, REn, REp)에 따라 온오프되는 한 쌍의 반사 트랜지스터(TRSRO1, TRSRE1 내지 TRSROm, TRSREm)를 포함한다.
탭 전류원 각각은 하나의 서브 탭(162_1 내지 162_m)이 사용될 때의 DFE 전류의 크기가 분배된 전류(I_DFE/m)를 흘리도록 구성되므로, 등화기(160)의 총 소모 전력이 유지될 수 있다. 또한, 각각의 서브 탭(162_1 내지 162_m)에 포함된 한 쌍의 반사 트랜지스터(TRSRO1, TRSRE1 내지 TRSROm, TRSREm)의 크기도 m배만큼 작아질 수 있어 등화기(160)의 전체 면적이 유지될 수 있다. 분배된 전류(I_DFE/m)의 크기는 제거하고자 하는 반사 신호(ROn, ROp, REn, REp)의 크기에 따라 조절될 수 있다.
클록 트랜지스터(TRCKO1, TRCKE1 내지 TRCKOm, TRCKEm)는 클록 신호(CKP0, CKN0 내지 CKPm-1, CKNm-1)에 따라 온오프되면서 분배된 전류(I_DFE/m)를 출력 노드로 내보낼 수 있다. 클록 트랜지스터(TRCKO1, TRCKE1 내지 TRCKOm, TRCKEm) 각각에 인가되는 클록 신호(CKP0, CKN0 내지 CKPm-1, CKNm-1)는 첫 번째 서브 탭(162_1 내지 162_m)을 기준으로 순차적으로 지연되도록 구성될 수 있다. 따라서, 각각의 서브 탭(162_1 내지 162_m)은 시간에 따라 순차적으로 동작할 수 있다. 예를 들어, 클록 신호(CKP0, CKN0 내지 CKPm-1, CKNm-1)는 서브 탭(162_1 내지 162_m)의 개수인 m개로 구성될 수 있다.
한 쌍의 반사 트랜지스터(TRSRO1, TRSRE1 내지 TRSROm, TRSREm)는 반사 신호(ROn, ROp, REn, REp)에 따라 온오프되어 동작하며, 분배된 전류(I_DFE/m)를 통해 등화 신호(OUT)로부터 반사 신호를 제거한다.
상술한 클록 트랜지스터(TRCKO1, TRCKE1 내지 TRCKOm, TRCKEm)는 서로 다른 위상에서 동작하는 제1 클록 트랜지스터(TRCKO1 내지 TRCKOm) 및 제2 클록 트랜지스터(TRCKE1 내지 TRCKEm)를 포함할 수 있다. 한 쌍의 반사 트랜지스터(TRSRO1, TRSRE1 내지 TRSROm, TRSREm)는 제1 한 쌍의 반사 트랜지스터(TRSRO1 내지 TRSROm) 및 제2 한 쌍의 반사 트랜지스터(TRSRE1 내지 TRSREm)를 포함할 수 있다. 제1 클록 트랜지스터(TRCKO1 내지 TRCKOm)는 제1 클록 신호(CKP0 내지 CKPm-1)에 따라 동작하고, 제2 클록 트랜지스터(TRCKE1 내지 TRCKEm)는 제1 클록 신호와 다른 위상을 갖는 제2 클록 신호(CKN0 내지 CKNm-1)에 따라 동작할 수 있다. 또한, 제1 한 쌍의 반사 트랜지스터(TRSRO1 내지 TRSROm)는 반사 신호의 성분 중 제1 반사 신호(ROn, ROp)에 따라 동작하고, 제2 한 쌍의 반사 트랜지스터(TRSRE1 내지 TRSREm)는 제1 반사 신호와 다른 위상을 갖는 제2 반사 신호(REn, REp)에 따라 동작할 수 있다.
상술한 실시예에 따른 등화기(160)는 복수의 서브 탭(162_1 내지 162_m)에 따라 다위상으로 동작할 수 있다.
도 7은 본 발명의 일 실시예에 따른 등화기의 동작을 설명하기 위한 것이다.
도 7을 참조하면, 일 실시예에 따른 등화기(160)는 복수의 서브 탭(162_1 내지 162_m)을 포함함으로써 다위상으로 동작할 수 있다. 복수의 서브 탭(162_1 내지 162_m) 각각은 순차적으로 동작하면서 반사 신호에 포함된 복수의 반사 신호 성분 각각(1003)을 제거할 수 있다. 따라서, 등화기(160)는 메인 신호보다 상대적으로 포물선 형태를 갖는 반사 신호를 성분 별로 효과적으로 제거할 수 있다.
도 8은 본 발명의 일 실시예에 따른 수신기의 동작 방법의 순서도이다.
도 8을 참조하면, 일 실시예로, 수신기(100)는 입력 신호 및 시간에 따라 점진적으로 크기가 조절되는 기준 신호를 입력 받고, 입력 신호와 상기 기준 신호의 크기를 비교하여 비교 결과(COMP_out)를 출력한다(S110). 이때, S110 단계는 상술한 바와 같이 입력 신호에 포함된 메인 신호와 기준 신호의 크기가 동일한 시점과 반사 신호와 기준 신호의 크기가 동일한 시점에 비교 결과(COMP_out)를 논리 '1'로 출력할 수 있다.
일 실시예로, 반사 신호의 크기가 기준 신호와 최초로 동일한 시점이 k번째 단위 시간으로 정의될 경우, 기준 신호의 크기는 k번째 단위 시간과 인접한 단위 시간에서 비교 결과(COMP_out)가 논리 '11'로 출력될 때까지 조절될 수 있다.
수신기(100)는 S110 단계를 통해 출력한 비교 결과(COMP_out)에 기초하여 입력 신호에 포함된 반사 신호의 시간 도메인 상 위치 및 크기를 특정하고, 특정 결과에 따라 반사 신호를 특정한다(S120). 예를 들어, S130 단계는 비교 결과(COMP_out)에 기초하여 메인 신호와 기준 신호의 크기가 동일한 시점과 반사 신호와 기준 신호의 크기가 동일한 시점 간 간격을 위치 정보(Treflection)로써 생성할 수 있다.
수신기(100)는 S120 단계를 통해 반사 신호가 특정되면 입력 신호로부터 반사 신호를 제거한다(S130). 반사 신호의 제거는 상술한 실시예들에 따른 다위상으로 동작 가능한 등화기(160)에 의해 수행될 수 있다.
상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (10)

  1. 입력 신호 및 시간에 따라 점진적으로 크기가 조절되는 기준 신호를 입력 받고, 상기 입력 신호와 상기 기준 신호의 크기를 비교하여 비교 결과를 출력하는 비교기;
    상기 비교 결과에 기초하여 상기 입력 신호에 포함된 반사 신호의 시간 도메인 상 위치 및 크기를 특정하고, 특정 결과에 따라 상기 반사 신호를 특정하는 반사 신호 특정 회로; 및
    상기 반사 신호가 특정되면 상기 입력 신호로부터 상기 반사 신호를 제거하도록 구성되는 등화기를 포함하고,
    상기 비교기는 상기 입력 신호에 포함된 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점에 상기 비교 결과를 논리 '1'로 출력하는 수신기.
  2. 제1항에 있어서,
    상기 기준 신호의 크기는 시간에 따라 점진적으로 줄어들도록 조절되는 수신기.
  3. 제1항에 있어서,
    상기 반사 신호의 크기가 상기 기준 신호와 최초로 동일한 시점이 k번째 단위 시간(여기서, k는 자연수임)으로 정의될 경우, 상기 기준 신호의 크기는 상기 k번째 단위 시간과 인접한 단위 시간에서 상기 비교 결과가 논리 '11'로 출력될 때까지 조절되는 수신기.
  4. 제1항에 있어서,
    상기 반사 신호 특정 회로는:
    상기 비교 결과를 순차적으로 저장하도록 구성되는 데이터 저장부;
    상기 데이터 저장부로부터 상기 비교 결과를 전달받고, 상기 비교 결과로부터 상기 반사 신호의 위치를 특정하여 위치 정보를 생성하는 TDR; 및
    상기 위치 정보에 기초하여 상기 비교 결과 중 상기 반사 신호를 특정하고, 상기 반사 신호를 상기 등화기로 출력하는 먹스를 포함하는 수신기.
  5. 제4항에 있어서,
    상기 TDR은 상기 비교 결과에 기초하여 상기 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점 간 간격을 상기 위치 정보로써 생성하는 수신기.
  6. 제1항에 있어서,
    상기 등화기는:
    상기 입력 신호에 따라 등화된 등화 신호를 출력하는 메인 탭; 및
    상기 메인 탭과 연결되며, 상기 입력 신호로부터 상기 반사 신호가 제거되도록 상기 등화 신호를 보상하는 적어도 하나의 서브 탭을 포함하는 수신기.
  7. 제6항에 있어서,
    상기 적어도 하나의 서브 탭이 복수 개일 경우, 복수의 서브 탭 각각은 순차적으로 동작함에 따라 상기 반사 신호를 제거하도록 구성되는 수신기.
  8. 수신기의 동작 방법으로서,
    입력 신호 및 시간에 따라 점진적으로 크기가 조절되는 기준 신호를 입력 받고, 상기 입력 신호와 상기 기준 신호의 크기를 비교하여 비교 결과를 출력하는 단계;
    상기 비교 결과에 기초하여 상기 입력 신호에 포함된 반사 신호의 시간 도메인 상 위치 및 크기를 특정하고, 특정 결과에 따라 상기 반사 신호를 특정하는 단계; 및
    상기 반사 신호가 특정되면 상기 입력 신호로부터 상기 반사 신호를 제거하는 단계를 포함하고,
    상기 비교 결과를 출력하는 단계는 상기 입력 신호에 포함된 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점에 상기 비교 결과를 논리 '1'로 출력하는 동작 방법.
  9. 제8항에 있어서,
    상기 반사 신호의 크기가 상기 기준 신호와 최초로 동일한 시점이 k번째 단위 시간(여기서, k는 자연수임)으로 정의될 경우, 상기 기준 신호의 크기는 상기 k번째 단위 시간과 인접한 단위 시간에서 상기 비교 결과가 논리 '11'로 출력될 때까지 조절되는 동작 방법.
  10. 제8항에 있어서,
    상기 반사 신호를 특정하는 단계는 상기 비교 결과에 기초하여 상기 메인 신호와 상기 기준 신호의 크기가 동일한 시점과 상기 반사 신호와 상기 기준 신호의 크기가 동일한 시점 간 간격을 상기 위치 정보로써 생성하는 동작 방법.
KR1020220114870A 2022-09-13 2022-09-13 시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기 KR20240036276A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220114870A KR20240036276A (ko) 2022-09-13 2022-09-13 시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220114870A KR20240036276A (ko) 2022-09-13 2022-09-13 시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기

Publications (1)

Publication Number Publication Date
KR20240036276A true KR20240036276A (ko) 2024-03-20

Family

ID=90483397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220114870A KR20240036276A (ko) 2022-09-13 2022-09-13 시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기

Country Status (1)

Country Link
KR (1) KR20240036276A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400739B1 (ko) 2012-07-20 2014-05-29 실리콘알엔디(주) 무전기 간섭신호 제거 장치
KR101539816B1 (ko) 2009-02-06 2015-07-27 인터내셔널 비지네스 머신즈 코포레이션 프랙셔널-레이트 결정 궤환 등화기 및 등화 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539816B1 (ko) 2009-02-06 2015-07-27 인터내셔널 비지네스 머신즈 코포레이션 프랙셔널-레이트 결정 궤환 등화기 및 등화 방법
KR101400739B1 (ko) 2012-07-20 2014-05-29 실리콘알엔디(주) 무전기 간섭신호 제거 장치

Similar Documents

Publication Publication Date Title
US9379921B2 (en) Method for performing data sampling control in an electronic device, and associated apparatus
US10887076B2 (en) Receiver with enhanced clock and data recovery
US7792187B2 (en) Multi-tap decision feedback equalizer (DFE) architecture eliminating critical timing path for higher-speed operation
US7715474B2 (en) Decision feedback equalizer (DFE) architecture
US6047026A (en) Method and apparatus for automatic equalization of very high frequency multilevel and baseband codes using a high speed analog decision feedback equalizer
US8983014B2 (en) Receiver circuit and semiconductor integrated circuit
US9281969B2 (en) Configurable multi-dimensional driver and receiver
US7936812B2 (en) Fractional-rate decision feedback equalization useful in a data transmission system
US9438450B1 (en) Receiver and associated control method
KR100425893B1 (ko) 수신기 및 적응 등화 처리 방법
US8181058B2 (en) Clock-data-recovery technique for high-speed links
US8565296B2 (en) Adaptive receiver system and adaptive transceiver system
US7656339B2 (en) Systems and methods for analog to digital conversion
JP2012124593A (ja) 受信回路
CN109417399B (zh) 均衡电路、接收电路以及半导体集成电路
US10880129B2 (en) Semiconductor integrated circuit and reception device
Chong et al. A 112Gb/s PAM-4, 168Gb/s PAM-8 7bit DAC-Based Transmitter in 7nm FinFET
KR20240036276A (ko) 시간 도메인에서 반사 신호를 효과적으로 제거하는 수신기
JP2006042339A (ja) イコライザ、受信機、及びイコライズ方法
KR102032370B1 (ko) 데이터 리커버리 회로 및 이를 이용한 적응적 이퀄라이제이션 계수 조절 방법
US7483482B2 (en) Soft-threshold-based multi-layer decision feedback equalizer and decision method
Dolan et al. An adaptive edge decision feedback equalizer with 4PAM signalling
KR20200021300A (ko) 수신장치 및 그 동작 방법
KR102410192B1 (ko) 표본 및 보존 회로를 이용하는 싱글 엔디드 수신기 및 그 동작 방법
US11095487B1 (en) Operating a wireline receiver with a tunable timing characteristic