KR20240031951A - Method of manufacturing protective sheets for semiconductor processing and semiconductor devices - Google Patents

Method of manufacturing protective sheets for semiconductor processing and semiconductor devices Download PDF

Info

Publication number
KR20240031951A
KR20240031951A KR1020237040012A KR20237040012A KR20240031951A KR 20240031951 A KR20240031951 A KR 20240031951A KR 1020237040012 A KR1020237040012 A KR 1020237040012A KR 20237040012 A KR20237040012 A KR 20237040012A KR 20240031951 A KR20240031951 A KR 20240031951A
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
protective sheet
semiconductor processing
meth
Prior art date
Application number
KR1020237040012A
Other languages
Korean (ko)
Inventor
카즈유키 타무라
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20240031951A publication Critical patent/KR20240031951A/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38Pressure-sensitive adhesives [PSA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

(과제) DBG 등에 의해 웨이퍼를 얇게 가공하는 경우에도, 웨이퍼의 가공 시에 생기는 대전이 충분히 억제되며, 또한 박리 시에 칩의 크랙의 발생이 억제되고 있는 반도체 가공용 보호 시트를 제공하는 것, 및 상기 반도체 가공용 보호 시트를 이용한 반도체 장치의 제조 방법을 제공하는 것.
(해결 수단) 기재와, 대전 방지층과, 에너지선 경화성의 점착제층을 갖고, 에너지선 경화 후의 점착제층의 표면 저항률은 5.1 × 1012Ω/㎠ 이상 1.0 × 1015Ω/㎠ 이하인 반도체 가공용 보호 시트이다.
(Problem) To provide a protective sheet for semiconductor processing in which electrification generated during wafer processing is sufficiently suppressed even when wafers are processed thinly using DBG or the like, and chip cracks are suppressed during peeling, and To provide a method of manufacturing a semiconductor device using a protective sheet for semiconductor processing.
(Solution) A protective sheet for semiconductor processing comprising a base material, an antistatic layer, and an energy ray-curable adhesive layer, wherein the surface resistivity of the adhesive layer after energy ray curing is 5.1 × 10 12 Ω/cm2 or more and 1.0 × 10 15 Ω/cm2 or less. am.

Description

반도체 가공용 보호 시트 및 반도체 장치의 제조 방법Method of manufacturing protective sheets for semiconductor processing and semiconductor devices

본 발명은, 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법에 관한 것이다. 특히, 웨이퍼의 이면 연삭을 행하고, 그 응력 등으로 웨이퍼를 개편화하는 방법에 바람직하게 사용되는 반도체 가공용 보호 시트, 및 상기 반도체 가공용 보호 시트를 이용하는 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a protective sheet for semiconductor processing and a method of manufacturing a semiconductor device. In particular, it relates to a protective sheet for semiconductor processing that is preferably used in a method of grinding the back side of a wafer and dividing the wafer into pieces due to the stress, etc., and a method of manufacturing a semiconductor device using the protective sheet for semiconductor processing.

각종 전자 기기의 소형화, 다기능화가 진행되는 가운데, 그들에 탑재되는 반도체 칩도 마찬가지로, 소형화, 박형화가 요구되고 있다. 칩의 박형화를 위해, 반도체 웨이퍼의 이면을 연삭하여 두께 조정을 행하는 것이 일반적이다. 또한, 박형화된 칩을 얻기 위해, 웨이퍼의 표면 측으로부터 소정 깊이의 홈을 다이싱 블레이드에 의해 형성한 후, 웨이퍼 이면 측으로부터 연삭을 행하고, 연삭면을 홈 또는 홈 근방까지 도달시켜 웨이퍼를 개편화하여, 칩을 얻는 선다이싱법(DBG: Dicing Before Grinding)이라고 불리는 공법을 이용하는 경우도 있다. DBG에서는, 웨이퍼의 이면 연삭과, 웨이퍼의 개편화를 동시에 행할 수 있으므로, 박형 칩을 효율적으로 제조할 수 있다.As various electronic devices become smaller and more functional, the semiconductor chips mounted on them are also required to be smaller and thinner. In order to make chips thinner, it is common to grind the back side of a semiconductor wafer to adjust the thickness. Additionally, in order to obtain thinner chips, a groove of a predetermined depth is formed from the front surface of the wafer with a dicing blade, then grinding is performed from the back side of the wafer, and the grinding surface reaches the groove or the vicinity of the groove to separate the wafer into pieces. Therefore, there are cases where a method called sun dicing (DBG: Dicing Before Grinding) is used to obtain chips. In DBG, the backside grinding of the wafer and the separation of the wafer into pieces can be performed simultaneously, so thin chips can be manufactured efficiently.

종래, 반도체 웨이퍼의 이면 연삭 시나, DBG에 의한 칩의 제조 시에는, 웨이퍼 표면의 회로를 보호하고, 또한, 반도체 웨이퍼 및 반도체 칩을 유지하기 위해, 웨이퍼 표면에 백그라인딩 시트라고 불리는 점착 테이프를 첩부하는 것이 일반적이다.Conventionally, when grinding the back side of a semiconductor wafer or manufacturing chips using DBG, an adhesive tape called a back grinding sheet is attached to the wafer surface to protect the circuitry on the wafer surface and to maintain the semiconductor wafer and semiconductor chips. It is common to do so.

백그라인딩 시트의 일례로서, 특허문헌 1 및 특허문헌 2에는, 영률이 높은 기재(基材)와, 기재의 한쪽 면에 완충층이 마련되고, 다른쪽 면에 점착제층이 마련된 점착 테이프가 개시되어 있다.As an example of a backgrinding sheet, Patent Document 1 and Patent Document 2 disclose an adhesive tape including a base material with a high Young's modulus, a buffer layer provided on one side of the base material, and an adhesive layer provided on the other side. .

근년, DBG의 변형예로서, 레이저로 웨이퍼 내부에 개질 영역을 마련하고, 웨이퍼 이면 연삭 시의 응력 등으로 웨이퍼의 개편화를 행하는 방법이 제안되고 있다. 이하, 이 방법을 LDBG(Laser Dicing Before Grinding)라고 기재하는 경우가 있다. LDBG에서는, 웨이퍼는 개질 영역을 기점으로 하여 결정 방향으로 절단되기 때문에, 다이싱 블레이드를 이용한 DBG보다 치핑의 발생을 저감할 수 있다. 그 결과, 칩의 추가적인 박형화에 기여할 수 있다. 또한, 다이싱 블레이드에 의해 웨이퍼 표면에 소정 깊이의 홈을 형성하는 DBG와 비교하여, 다이싱 블레이드에 의해 웨이퍼를 깎아내는 영역이 없기 때문에, 즉, 커프 폭이 극소이기 때문에, 칩의 수율이 우수하다.In recent years, as a modification of DBG, a method has been proposed in which a modified region is provided inside the wafer with a laser and the wafer is separated into individual pieces using stress during grinding of the back side of the wafer. Hereinafter, this method may be referred to as LDBG (Laser Dicing Before Grinding). In LDBG, the wafer is cut in the crystal direction starting from the modified region, so the occurrence of chipping can be reduced compared to DBG using a dicing blade. As a result, it can contribute to further thinning of the chip. In addition, compared to DBG, which forms a groove of a predetermined depth on the wafer surface with a dicing blade, there is no area where the wafer is shaved off with a dicing blade, that is, the kerf width is extremely small, resulting in excellent chip yield. do.

국제공개 제2015/156389호International Publication No. 2015/156389 일본 특허공개 2015-183008호 공보Japanese Patent Publication No. 2015-183008

웨이퍼의 가공 시(예를 들면, 다이싱 시, 이면 연삭 시, 세정 시, 백그라인딩 테이프의 박리 시 등)에는, 대전이 생기는 것이 알려져 있다. 대전이 생기면, 연삭 시에 생기는 컷 더스트, 환경에 존재하는 미소한 이물 등이 웨이퍼 또는 개편화된 칩에 부착되기 쉬워진다.It is known that electrification occurs during wafer processing (for example, dicing, back grinding, cleaning, peeling of back grinding tape, etc.). When electrification occurs, cut dust generated during grinding and microscopic foreign substances present in the environment tend to attach to the wafer or individualized chips.

예를 들면, 이면 연삭 시에 컷 더스트나 이물이 웨이퍼에 부착되면, 이면 연삭 시의 압력이 부착된 이물 등에 집중하여, 이물 등을 기점으로 하여 웨이퍼가 파손되는 경우가 있다. 특히, 웨이퍼를 얇게 연삭하는 것을 목적으로 하는 DBG를 행하는 경우에는, 근소한 압력의 집중에 의해 웨이퍼의 파손이 생기기 쉽다. 따라서, 웨이퍼의 가공 시에 생기는 대전을 억제할 필요가 있다.For example, if cut dust or foreign matter adheres to the wafer during back grinding, the pressure during back grinding may focus on the attached foreign matter, and the wafer may be damaged starting from the foreign matter. In particular, when DBG is performed for the purpose of grinding a wafer thin, damage to the wafer is likely to occur due to a slight concentration of pressure. Therefore, it is necessary to suppress charging that occurs during wafer processing.

또한, 백그라인딩 테이프는, 웨이퍼의 이면 연삭 시에는 웨이퍼의 표면과 강하게 접착하여 회로 등을 충분히 보호하고, 이면 연삭 후에, 웨이퍼로부터 백그라인딩 테이프를 박리할 때에는, 웨이퍼로부터 용이하게 박리하는 것이 요구된다. 그 때문에, 웨이퍼에 첩부되는 백그라인딩 테이프의 점착제층은, 통상, 에너지선 경화성의 점착제로 구성된다. 박리 시에, 점착제층에 에너지선을 조사하여 경화시켜, 점착력을 저하시킴으로써, 이면 연삭 시의 접착성과 이면 연삭 후의 박리성의 양립을 도모하고 있다.In addition, the back grinding tape is required to adhere strongly to the surface of the wafer when grinding the back side of the wafer to sufficiently protect the circuits, etc., and to be easily peeled off from the wafer when peeling the back grinding tape from the wafer after grinding the back side of the wafer. . Therefore, the adhesive layer of the backgrinding tape attached to the wafer is usually composed of an energy ray-curable adhesive. At the time of peeling, the adhesive layer is cured by irradiating energy rays to reduce the adhesive force, thereby achieving both adhesion during back grinding and peelability after back grinding.

그러나, 에너지선 조사에 의한 점착제층의 경화가 불충분하면, 박리 시에 점착제가 웨이퍼 상에 잔존하거나, 혹은, 박리 불량에 의해 개편화된 칩끼리 접촉하여 칩의 결함, 파손(이하, 칩의 크랙이라고 하는 경우도 있음)이 발생하는 경우가 있다. 특히, LDBG에서는, 칩의 커프 폭이 작기 때문에, 근소한 박리 불량이어도 칩의 크랙이 발생하는 경우가 있다.However, if curing of the adhesive layer by energy ray irradiation is insufficient, the adhesive may remain on the wafer during peeling, or the individual chips may come into contact with each other due to poor peeling, resulting in chip defects or damage (hereinafter referred to as chip cracks). There are cases where this occurs. In particular, in LDBG, since the kerf width of the chip is small, chip cracks may occur even if there is a slight peeling defect.

특허문헌 1 및 특허문헌 2에 기재된 백그라인딩 테이프를, DBG, 특히 LDBG에 있어서 사용한 경우, 웨이퍼의 가공 시에 생기는 대전의 억제와, 백그라인딩 테이프 박리 시의 칩의 크랙의 발생의 억제가 불충분하다는 문제가 있었다.When the backgrinding tapes described in Patent Document 1 and Patent Document 2 are used in DBG, especially LDBG, the suppression of electrification that occurs during wafer processing and the suppression of cracks in chips when the backgrinding tape is peeled are insufficient. There was a problem.

본 발명은, 이러한 실상을 감안하여 이루어지고, DBG 등에 의해 웨이퍼를 얇게 가공하는 경우에도, 웨이퍼의 가공 시에 생기는 대전이 충분히 억제되며, 또한 박리 시에 칩의 크랙의 발생이 억제되고 있는 반도체 가공용 보호 시트를 제공하는 것, 및 상기 반도체 가공용 보호 시트를 이용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.The present invention has been made in consideration of this actual situation, and even when the wafer is processed thinly by DBG or the like, the charging generated during wafer processing is sufficiently suppressed, and the occurrence of chip cracks during peeling is suppressed. The object is to provide a protective sheet and a method of manufacturing a semiconductor device using the protective sheet for semiconductor processing.

본 발명의 태양은, 이하와 같다.The aspects of the present invention are as follows.

[1] 기재와, 대전 방지층과, 에너지선 경화성의 점착제층을 갖고,[1] It has a base material, an antistatic layer, and an energy ray-curable adhesive layer,

에너지선 경화 후의 점착제층의 표면 저항률은 5.1 × 1012Ω/㎠ 이상 1.0 × 1015Ω/㎠ 이하인 반도체 가공용 보호 시트이다.This is a protective sheet for semiconductor processing in which the surface resistivity of the adhesive layer after energy ray curing is 5.1 × 10 12 Ω/cm2 or more and 1.0 × 10 15 Ω/cm2 or less.

[2] 표면 저항률을 SR[Ω/㎠], 점착제층의 두께를 T[㎛]로 하면, SR/T2는, 8.0 × 109[Ω/㎠㎛2] 이상 5.0 × 1013[Ω/㎠㎛2] 이하인 [1]에 기재된 반도체 가공용 보호 시트이다.[2] If the surface resistivity is SR [Ω/㎠] and the thickness of the adhesive layer is T [㎛], SR/T 2 is 8.0 It is a protective sheet for semiconductor processing according to [1], which has a thickness of ㎠㎛ 2 or less.

[3] 에너지선 경화 후의 점착제층을 실리콘 웨이퍼로부터 박리 속도 600㎜/분으로 상기 점착제층과 상기 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력은 0.15N/25㎜ 미만인 [1] 또는 [2]에 기재된 반도체 가공용 보호 시트이다.[3] When the adhesive layer after energy ray curing is peeled from the silicon wafer at a peeling speed of 600 mm/min so that the angle formed between the adhesive layer and the silicon wafer is 90°, the adhesive force is less than 0.15 N/25 mm [1] Or the protective sheet for semiconductor processing described in [2].

[4] 에너지선 경화 전의 점착제층을 실리콘 웨이퍼로부터 박리 속도 600㎜/분으로 점착제층과 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력에 대하여, 에너지선 경화 후의 점착제층을 실리콘 웨이퍼로부터 박리 속도 600㎜/분으로 점착제층과 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력의 비는, 4% 이하인 [1] 내지 [3] 중 어느 것에 기재된 반도체 가공용 보호 시트이다.[4] Regarding the adhesive strength when the adhesive layer before energy ray curing is peeled from a silicon wafer at a peeling speed of 600 mm/min so that the angle between the adhesive layer and the silicon wafer is 90°, the adhesive layer after energy ray curing is peeled off from the silicon wafer. The protective sheet for semiconductor processing according to any one of [1] to [3], wherein the adhesive strength ratio when peeled at a peeling speed of 600 mm/min so that the angle formed between the adhesive layer and the silicon wafer is 90° is 4% or less.

[5] 반도체 가공용 보호 시트는, 완충층을 더 갖는 [1] 내지 [4] 중 어느 것에 기재된 반도체 가공용 보호 시트이다.[5] The protective sheet for semiconductor processing is the protective sheet for semiconductor processing according to any one of [1] to [4], further comprising a buffer layer.

[6] 표면에 홈, 또는, 내부에 개질 영역이 형성된 웨이퍼의 이면을 연삭함으로써 웨이퍼를 칩으로 개편화하는 공정에서, 웨이퍼의 표면에 첩부되어 사용되는 [1] 내지 [5] 중 어느 것에 기재된 반도체 가공용 보호 시트이다.[6] In the process of dividing the wafer into chips by grinding the back side of the wafer on which grooves are formed on the surface or modified regions on the inside, the method described in any of [1] to [5] is used by attaching to the surface of the wafer. This is a protective sheet for semiconductor processing.

[7] [1] 내지 [6] 중 어느 것에 기재된 반도체 가공용 보호 시트를, 웨이퍼의 표면에 첩부하는 공정과,[7] A process of attaching the protective sheet for semiconductor processing according to any one of [1] to [6] to the surface of a wafer;

웨이퍼의 표면 측으로부터 홈을 형성하는 공정, 또는, 웨이퍼의 표면 혹은 이면으로부터 웨이퍼 내부에 개질 영역을 형성하는 공정과,A process of forming a groove from the front side of the wafer, or a process of forming a modified area inside the wafer from the front or back side of the wafer;

반도체 가공용 보호 시트가 표면에 첩부되며, 또한 홈 또는 개질 영역이 형성된 웨이퍼를, 이면 측으로부터 연삭하여, 홈 또는 개질 영역을 기점으로 하여, 복수의 칩으로 개편화시키는 공정과,A process of grinding a wafer on which a protective sheet for semiconductor processing is attached to the surface and on which grooves or modified areas are formed, from the back side, and dividing the wafer into a plurality of chips using the grooves or modified areas as a starting point;

개편화된 칩으로부터, 반도체 가공용 보호 시트를 박리하는 공정을 갖는 반도체 장치의 제조 방법이다.A method for manufacturing a semiconductor device including a step of peeling a protective sheet for semiconductor processing from a separated chip.

본 발명에 의하면, DBG 등에 의해 웨이퍼를 얇게 가공하는 경우에도, 웨이퍼의 가공 시에 생기는 대전이 충분히 억제되며, 또한 박리 시에 칩의 크랙의 발생이 억제되고 있는 반도체 가공용 보호 시트를 제공하는 것, 및 상기 반도체 가공용 보호 시트를 이용한 반도체 장치의 제조 방법을 제공할 수 있다.According to the present invention, even when the wafer is processed thinly by DBG or the like, the charging generated during wafer processing is sufficiently suppressed, and the occurrence of chip cracks during peeling is suppressed. To provide a protective sheet for semiconductor processing, And a method of manufacturing a semiconductor device using the protective sheet for semiconductor processing can be provided.

도 1a는, 본 실시형태에 따른 반도체 가공용 보호 시트의 일례를 나타내는 단면 모식도이다.
도 1b는, 본 실시형태에 따른 반도체 가공용 보호 시트의 다른 예를 나타내는 단면 모식도이다.
도 2는, 본 실시형태에 따른 반도체 가공용 보호 시트가 웨이퍼의 회로면에 첩부된 모습을 나타내는 단면 모식도이다.
1A is a cross-sectional schematic diagram showing an example of a protective sheet for semiconductor processing according to this embodiment.
1B is a cross-sectional schematic diagram showing another example of the protective sheet for semiconductor processing according to this embodiment.
FIG. 2 is a cross-sectional schematic diagram showing the protective sheet for semiconductor processing according to this embodiment attached to the circuit surface of a wafer.

이하, 본 발명을, 구체적인 실시형태에 기초하여, 도면을 이용하여 상세하게 설명한다. 우선, 본 명세서에서 사용하는 주된 용어를 설명한다.Hereinafter, the present invention will be described in detail based on specific embodiments and using drawings. First, the main terms used in this specification will be explained.

웨이퍼의 개편화는, 웨이퍼를 회로마다 분할하여 칩을 얻는 것을 말한다.Separation of the wafer refers to dividing the wafer into individual circuits to obtain chips.

웨이퍼의 「표면」은, 회로, 전극 등이 형성된 면을 가리키고, 웨이퍼의 「이면」은, 회로 등이 형성되어 있지 않은 면을 가리킨다.The “surface” of the wafer refers to the surface on which circuits, electrodes, etc. are formed, and the “back surface” of the wafer refers to the surface on which circuits, etc. are not formed.

DBG(Dicing Before Grinding)는, 웨이퍼의 표면 측에 소정 깊이의 홈을 형성한 후, 웨이퍼 이면 측으로부터 연삭을 행하고, 연삭에 의해 웨이퍼를 개편화하는 방법을 말한다. 웨이퍼의 표면 측에 형성되는 홈은, 블레이드 다이싱, 레이저 다이싱이나 플라스마 다이싱 등의 방법에 의해 형성된다.DBG (Dicing Before Grinding) refers to a method of forming a groove of a predetermined depth on the front side of a wafer, then grinding the wafer from the back side, and breaking the wafer into pieces by grinding. The groove formed on the surface side of the wafer is formed by a method such as blade dicing, laser dicing, or plasma dicing.

또한, LDBG(Laser Dicing Before Grinding)는, DBG의 변형예이며, 레이저로 웨이퍼 내부에 개질 영역을 마련하고, 웨이퍼 이면 연삭 시의 응력 등으로 웨이퍼의 개편화를 행하는 방법을 말한다.Additionally, LDBG (Laser Dicing Before Grinding) is a modified example of DBG and refers to a method of providing a modified area inside the wafer with a laser and dividing the wafer into pieces using stress during grinding the back side of the wafer.

「칩군」은, 웨이퍼의 개편화 후에, 본 실시형태에 따른 반도체 가공용 보호 시트 상에 유지되어 있는 복수의 칩을 말한다. 이들 칩은, 전체적으로, 웨이퍼의 형상과 마찬가지의 형상을 구성한다.“Chip group” refers to a plurality of chips held on the protective sheet for semiconductor processing according to the present embodiment after the wafer is separated into individual pieces. These chips, as a whole, have a shape similar to that of the wafer.

「(메타)아크릴레이트」는, 「아크릴레이트」 및 「메타크릴레이트」의 쌍방을 나타내는 단어로서 이용하고 있고, 다른 유사 용어에 대해서도 마찬가지이다.“(Meth)acrylate” is used as a word representing both “acrylate” and “methacrylate”, and the same applies to other similar terms.

「에너지선」은, 자외선, 전자선 등을 가리키고, 바람직하게는 자외선이다.“Energy rays” refer to ultraviolet rays, electron beams, etc., and are preferably ultraviolet rays.

「중량 평균 분자량」은, 특별히 언급이 없는 한, 겔·퍼미에이션·크로마토그래피(GPC)법에 의해 측정되는 폴리스티렌 환산값이다. 이러한 방법에 의한 측정은, 예를 들면, TOSOH CORPORATION 제조의 고속 GPC 장치 「HLC-8120GPC」에, 고속 칼럼 「TSK guard column HXL-H」, 「TSK Gel GMHXL」, 「TSK Gel G2000 HXL」(이상, 모두 TOSOH CORPORATION 제조)을 이 순서대로 연결한 것을 이용하고, 칼럼 온도: 40℃, 송액 속도: 1.0mL/분의 조건으로, 검출기를 시차 굴절률계로 하여 행해진다.Unless otherwise specified, “weight average molecular weight” is a polystyrene conversion value measured by gel permeation chromatography (GPC) method. Measurement by this method is, for example, performed using a high-speed GPC device “HLC-8120GPC” manufactured by TOSOH CORPORATION and a high-speed column “TSK guard column H XL -H”, “TSK Gel GMH XL ”, and “TSK Gel G2000 H XL ” 」(all manufactured by TOSOH CORPORATION) is connected in this order, and the detector is used as a differential refractometer under the conditions of column temperature: 40°C, liquid feeding rate: 1.0 mL/min.

(1. 반도체 가공용 보호 시트)(1. Protection sheet for semiconductor processing)

본 실시형태에 따른 반도체 가공용 보호 시트(1)는, 도 1a에 나타내는 바와 같이, 기재(10)의 한쪽 주면(主面)(10a) 상에 대전 방지층(20) 및 점착제층(30)이 이 순으로 마련된 구성을 갖고 있다. 대전 방지 기능의 관점에서는, 대전 방지층은, 반도체 가공용 보호 시트의 박리 계면, 즉, 점착제층의 표면(30a)에 가까운 것이 바람직하다. 따라서, 도 1a에 나타내는 바와 같이, 대전 방지층(20)은, 기재(10)의 다른쪽 주면(10b) 상에 마련되는 것보다, 기재(10)의 한쪽 주면(10a) 상에 마련되는 것이 바람직하다. 반도체 가공용 보호 시트(1)의 사용 시에는, 점착제층(30)의 표면(30a)이 피착체에 일시적으로 첩부되고, 그 후 피착체로부터 박리된다.As shown in FIG. 1A, the protective sheet 1 for semiconductor processing according to the present embodiment has an antistatic layer 20 and an adhesive layer 30 on one main surface 10a of the substrate 10. It has an organized structure. From the viewpoint of antistatic function, it is preferable that the antistatic layer is close to the peeling interface of the protective sheet for semiconductor processing, that is, the surface 30a of the adhesive layer. Therefore, as shown in FIG. 1A, the antistatic layer 20 is preferably provided on one main surface 10a of the base material 10 rather than on the other main surface 10b of the base material 10. do. When using the protective sheet 1 for semiconductor processing, the surface 30a of the adhesive layer 30 is temporarily attached to the adherend, and is then peeled off from the adherend.

또한, 본 발명의 효과가 얻어지는 한에 있어서, 반도체 가공용 보호 시트는 다른 층을 갖고 있어도 좋다. 즉, 반도체 가공용 보호 시트가, 기재, 대전 방지층 및 점착제층을 갖고 있으면, 예를 들면, 기재와 점착제층 사이에 다른 층이 형성되어 있어도 좋고, 기재와 대전 방지층 사이에 다른 층이 형성되어 있어도 좋다.In addition, as long as the effect of the present invention is obtained, the protective sheet for semiconductor processing may have other layers. That is, if the protective sheet for semiconductor processing has a base material, an antistatic layer, and an adhesive layer, for example, another layer may be formed between the base material and the adhesive layer, and another layer may be formed between the base material and the antistatic layer. .

반도체 가공용 보호 시트의 다른 예로서는, 기재(10)의 한쪽 주면(10a) 상에 대전 방지층(20), 점착제층(30) 및 완충층(40)이 마련된 반도체 가공용 보호 시트가 예시된다. 대전 방지층(20) 및 완충층(40)은, 기재(10)와 점착제층(30) 사이에 배치되어 있다. 반도체 가공용 보호 시트의 제조의 용이성의 관점에서는, 기재(10) 상에, 대전 방지층(20), 완충층(40) 및 점착제층(30)이 이 순으로 배치되어 있는 것이 바람직하다. 한편, 상술한 바와 같이, 대전 방지 기능의 관점에서는, 기재(10) 상에, 완충층(40), 대전 방지층(20) 및 점착제층(30)이 이 순으로 배치되어 있는 것이 바람직하다.Another example of a protective sheet for semiconductor processing is a protective sheet for semiconductor processing in which an antistatic layer 20, an adhesive layer 30, and a buffer layer 40 are provided on one main surface 10a of the substrate 10. The antistatic layer 20 and the buffer layer 40 are disposed between the substrate 10 and the adhesive layer 30. From the viewpoint of ease of manufacturing the protective sheet for semiconductor processing, it is preferable that the antistatic layer 20, the buffer layer 40, and the adhesive layer 30 are arranged in this order on the substrate 10. Meanwhile, as described above, from the viewpoint of antistatic function, it is preferable that the buffer layer 40, antistatic layer 20, and adhesive layer 30 are arranged in this order on the substrate 10.

또한, 도 1b에 나타내는 바와 같이, 기재(10)의 한쪽 주면(10a) 상에 대전 방지층(20) 및 점착제층(30)이 이 순으로 마련되고, 기재(10)의 다른쪽 주면(10b) 상에 완충층(40)이 마련된 구성을 갖는 반도체 가공용 보호 시트가 예시된다.In addition, as shown in FIG. 1B, the antistatic layer 20 and the adhesive layer 30 are provided in this order on one main surface 10a of the base material 10, and the other main surface 10b of the base material 10. A protective sheet for semiconductor processing having a structure provided with a buffer layer 40 thereon is exemplified.

완충층을 갖고 있음으로써, DBG 또는 LDBG에 있어서, 웨이퍼의 이면 연삭 시에 이용되는 반도체 가공용 보호 시트로서 보다 바람직하다.By having a buffer layer, DBG or LDBG is more preferable as a protective sheet for semiconductor processing used when grinding the back side of a wafer.

이하에서는, 도 1a에 나타내는 반도체 가공용 보호 시트에 대해서 설명한다.Below, the protective sheet for semiconductor processing shown in FIG. 1A is explained.

도 2에 나타내는 바와 같이, 피착체로서의 웨이퍼(100)의 회로면, 즉, 웨이퍼(100)의 표면(100a)에, 점착제층의 표면(30a)이 첩부됨으로써, 본 실시형태에 따른 반도체 가공용 보호 시트(1)는 웨이퍼(100)의 이면(100b)을 연삭할 때에 웨이퍼(100)의 표면(100a)을 보호한다.As shown in FIG. 2, the surface 30a of the adhesive layer is attached to the circuit surface of the wafer 100 as the adherend, that is, the surface 100a of the wafer 100, thereby providing protection for semiconductor processing according to the present embodiment. The sheet 1 protects the surface 100a of the wafer 100 when grinding the back surface 100b of the wafer 100.

상술한 바와 같이, 이면 연삭을 포함하는 웨이퍼의 가공 시에는 웨이퍼 또는 칩군에 대전이 생긴다. 이러한 대전이 완화되지 않는 경우, 대전에 기인하는 웨이퍼 등에의 이물 등의 부착을 초래하여, 웨이퍼 등의 파손이 생길 우려가 있다. 그래서, 본 실시형태에 따른 반도체 가공용 보호 시트는, 대전 방지층을 포함하며, 또한 점착제층의 표면 저항률을 소정의 범위로 함으로써, 대전압을 낮춰, 정전기를 완화하고 있다.As described above, during wafer processing including backside grinding, charging occurs in the wafer or chip group. If this charging is not alleviated, there is a risk that foreign substances, etc. may adhere to the wafer or the like due to the charging, resulting in damage to the wafer or the like. Therefore, the protective sheet for semiconductor processing according to the present embodiment includes an antistatic layer, and sets the surface resistivity of the adhesive layer to a predetermined range to lower the electrostatic voltage and alleviate static electricity.

또한, 본 발명자는, 점착제층의 표면 저항률이, 에너지선 조사 후의 점착제층의 경화의 정도를 반영하고 있는 것을 발견했다. 경화 전의 점착제층 중의 에너지선 중합성의 탄소-탄소 이중 결합량이 많아지면, 점착제층의 경화가 진행되기 쉽고, 경화 후의 점착제층 중의 가교점이 늘어나므로, 전하가 움직이기 어려워져 표면 저항률이 높아지는 경향이 있다. 한편, 경화 전의 점착제층 중의 에너지선 중합성의 탄소-탄소 이중 결합량이 적어지면, 표면 저항률은 낮아지는 경향이 있지만, 중합 반응의 기점이 적어지므로, 점착제층의 경화가 불충분해지기 쉽다. 그 결과, 웨이퍼 등으로부터 반도체 가공용 보호 시트를 박리할 때에, 점착제층의 박리 불량이 발생하여, 웨이퍼 등의 파손, 크랙 등이 발생하는 경향이 있다.Additionally, the present inventor discovered that the surface resistivity of the adhesive layer reflects the degree of curing of the adhesive layer after irradiation with energy rays. As the amount of energy-ray polymerizable carbon-carbon double bonds in the adhesive layer before curing increases, curing of the adhesive layer tends to proceed, and the number of cross-linking points in the adhesive layer after curing increases, making it difficult for charges to move, and the surface resistivity tends to increase. . On the other hand, as the amount of energy-ray polymerizable carbon-carbon double bonds in the pressure-sensitive adhesive layer before curing decreases, the surface resistivity tends to decrease, but since the starting point of the polymerization reaction decreases, curing of the pressure-sensitive adhesive layer tends to be insufficient. As a result, when peeling a protective sheet for semiconductor processing from a wafer, etc., peeling defects in the adhesive layer tend to occur, resulting in damage to the wafer, etc., cracks, etc.

그래서, 본 실시형태에서는, 예를 들면, 경화 전의 점착제층 중의 에너지선 중합성의 탄소-탄소 이중 결합량을 제어함으로써, 점착제층의 조성을 에너지선 조사에 의해 충분히 경화하는 조성으로 하면서, 점착제층의 표면 저항률을 소정의 범위로 제어하여, 대전을 완화하며, 또한 점착제층의 박리 불량에 기인하는 웨이퍼 등의 파손, 크랙 등을 억제하고 있다.Therefore, in this embodiment, for example, by controlling the amount of energy ray polymerizable carbon-carbon double bonds in the adhesive layer before curing, the composition of the adhesive layer is set to a composition that is sufficiently cured by energy ray irradiation, and the surface of the adhesive layer is By controlling the resistivity within a predetermined range, electrification is alleviated and damage to wafers, cracks, etc. caused by poor peeling of the adhesive layer is suppressed.

이하, 반도체 가공용 보호 시트의 구성 요소에 대해서 상세하게 설명한다.Hereinafter, the components of the protective sheet for semiconductor processing will be described in detail.

(2. 기재)(2. Description)

기재는, 웨이퍼의 이면 연삭 전에 웨이퍼를 지지할 수 있고, 이면 연삭 후의 웨이퍼 등을 유지할 수 있는 재료로 구성되어 있으면 제한되지 않는다. 예를 들면, 기재로서, 백그라인딩 테이프의 기재로서 사용되고 있는 각종 수지 필름이 예시된다. 기재는, 1개의 수지 필름으로 이루어지는 단층 필름으로 구성되어 있어도 좋고, 복수의 수지 필름이 적층된 복층 필름으로 구성되어 있어도 좋다.The base material is not limited as long as it is made of a material that can support the wafer before grinding the back side of the wafer and can hold the wafer, etc. after grinding the back side of the wafer. For example, various resin films used as a base material for backgrinding tapes are exemplified as the base material. The base material may be comprised of a single-layer film made of one resin film, or may be comprised of a multi-layer film in which a plurality of resin films are laminated.

(2.1 기재의 물성)(2.1 Physical properties of substrate)

본 실시형태에서는, 기재는 강성(剛性)이 높은 것이 바람직하다. 기재의 강성이 높음으로써, 이면 연삭 시의 진동 등을 억제할 수 있고, 그 결과, 웨이퍼의 지지 및 유지 성능이 향상하여, 웨이퍼의 파손이나 크랙이 저감된다. 또한, 반도체 가공용 보호 시트를 웨이퍼로부터 박리할 때의 응력의 저감에 기여하여, 박리 시에 생기는 웨이퍼의 파손이나 크랙이 저감된다. 또한, 반도체 가공용 보호 시트를 웨이퍼에 첩부할 때의 작업성도 양호해진다. 구체적으로는, 기재의 23℃에서의 영률은, 1000㎫ 이상인 것이 바람직하고, 1800㎫ 이상인 것이 보다 바람직하다. 영률의 상한은 특별히 제한되지 않지만, 30000㎫ 정도이다. 기재의 영률은, 수지 조성의 선택, 가소제의 첨가, 수지 필름 제조 시의 연신 조건 등에 의해 제어할 수 있다.In this embodiment, it is preferable that the base material has high rigidity. As the rigidity of the substrate is high, vibration during back side grinding can be suppressed, and as a result, the support and holding performance of the wafer is improved, and damage and cracks of the wafer are reduced. Additionally, it contributes to reducing the stress when peeling the protective sheet for semiconductor processing from the wafer, thereby reducing damage or cracks to the wafer that occur during peeling. Additionally, workability when attaching the protective sheet for semiconductor processing to the wafer also improves. Specifically, the Young's modulus of the substrate at 23°C is preferably 1000 MPa or more, and more preferably 1800 MPa or more. The upper limit of Young's modulus is not particularly limited, but is approximately 30000 MPa. The Young's modulus of the substrate can be controlled by selection of the resin composition, addition of a plasticizer, stretching conditions during production of the resin film, etc.

기재의 두께는, 본 실시형태에서는, 15㎛ 이상 110㎛ 이하인 것이 바람직하고, 20㎛ 이상 105㎛ 이하인 것이 보다 바람직하다.In this embodiment, the thickness of the base material is preferably 15 μm or more and 110 μm or less, and more preferably 20 μm or more and 105 μm or less.

(2.2 기재의 재질)(2.2 Base material)

기재의 재질로서는, 기재의 영률이 상기의 범위 내가 되도록 재료를 선택하는 것이 바람직하다. 본 실시형태에서는, 예를 들면, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 전방향족 폴리에스테르 등의 폴리에스테르, 폴리이미드, 폴리아미드, 폴리카보네이트, 폴리아세탈, 변성 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리설폰, 폴리에테르케톤, 이축 연신 폴리프로필렌 등을 들 수 있다. 이들 중에서도, 폴리에스테르, 폴리아미드, 폴리이미드, 이축 연신 폴리프로필렌에서 선택되는 1종 이상인 것이 바람직하고, 폴리에스테르인 것이 보다 바람직하고, 폴리에틸렌테레프탈레이트인 것이 더 바람직하다.As the material of the base material, it is desirable to select a material so that the Young's modulus of the base material is within the above range. In this embodiment, for example, polyesters such as polyethylene terephthalate, polyethylene naphthalate, polybutylene terephthalate, and wholly aromatic polyester, polyimide, polyamide, polycarbonate, polyacetal, modified polyphenylene oxide, Examples include polyphenylene sulfide, polysulfone, polyether ketone, and biaxially stretched polypropylene. Among these, at least one selected from polyester, polyamide, polyimide, and biaxially oriented polypropylene is preferable, polyester is more preferable, and polyethylene terephthalate is still more preferable.

또한, 기재는, 본 발명의 효과를 손상시키지 않는 범위에서, 가소제, 활제(滑劑), 적외선 흡수제, 자외선 흡수제, 필러, 착색제, 대전 방지제, 산화 방지제, 촉매 등을 포함해도 좋다. 또한, 기재는, 투명한 것이어도, 불투명한 것이어도 좋고, 원하는 바에 따라 착색 또는 증착되어 있어도 좋다.Additionally, the base material may contain a plasticizer, a lubricant, an infrared absorber, an ultraviolet ray absorber, a filler, a colorant, an antistatic agent, an antioxidant, a catalyst, etc., as long as the effect of the present invention is not impaired. Additionally, the substrate may be transparent or opaque, and may be colored or vapor-deposited as desired.

또한, 기재의 적어도 한쪽 주면에는, 다른 층과의 밀착성을 향상시키기 위해, 코로나 처리 등의 접착 처리를 실시해도 좋다. 또한, 기재는, 주면의 적어도 한쪽에 프라이머층을 가져도 좋다.Additionally, at least one main surface of the substrate may be subjected to adhesion treatment, such as corona treatment, in order to improve adhesion with other layers. Additionally, the base material may have a primer layer on at least one side of the main surface.

프라이머층을 형성하는 프라이머층 형성용 조성물로서는, 특별히 한정되지 않지만, 예를 들면, 폴리에스테르계 수지, 우레탄계 수지, 폴리에스테르우레탄계 수지, 아크릴계 수지 등을 포함하는 조성물을 들 수 있다. 프라이머층 형성용 조성물에는, 필요에 따라, 가교제, 광중합개시제, 산화 방지제, 연화제(가소제), 충진제, 방청제, 안료, 염료 등을 함유해도 된다.The primer layer forming composition for forming the primer layer is not particularly limited, but examples include compositions containing polyester resin, urethane resin, polyester urethane resin, acrylic resin, etc. The composition for forming a primer layer may contain a crosslinking agent, photopolymerization initiator, antioxidant, softener (plasticizer), filler, rust preventive, pigment, dye, etc., if necessary.

프라이머층의 두께는, 바람직하게는 0.01 ∼ 10㎛, 보다 바람직하게는 0.03 ∼ 5㎛이다. 프라이머층의 재질은 부드럽기 때문에, 영률에 주는 영향은 작고, 기재의 영률은, 프라이머층을 가질 경우에도, 수지 필름의 영률과 실질적으로 동일하다.The thickness of the primer layer is preferably 0.01 to 10 μm, more preferably 0.03 to 5 μm. Since the material of the primer layer is soft, the effect on the Young's modulus is small, and the Young's modulus of the base material is substantially the same as the Young's modulus of the resin film even when it has a primer layer.

(3. 점착제층)(3. Adhesive layer)

점착제층은, 반도체 웨이퍼의 회로면에 첩부되어, 회로면으로부터 박리될 때까지, 회로면을 보호하고, 반도체 웨이퍼를 지지한다. 본 실시형태에서는, 점착제층은 에너지선 경화성이다. 점착제층은 1층(단층)으로 구성되어 있어도 좋고, 2층 이상의 복수층으로 구성되어 있어도 좋다. 점착제층이 복수층을 가질 경우, 이들 복수층은, 서로 동일해도 달라도 좋고, 이들 복수층을 구성하는 층의 조합은 특별히 제한되지 않는다.The adhesive layer is affixed to the circuit surface of the semiconductor wafer, protects the circuit surface, and supports the semiconductor wafer until it is peeled off from the circuit surface. In this embodiment, the adhesive layer is energy ray curable. The adhesive layer may be composed of one layer (single layer) or may be composed of two or more layers. When the pressure-sensitive adhesive layer has multiple layers, these multiple layers may be the same or different from each other, and the combination of the layers constituting these multiple layers is not particularly limited.

점착제층의 두께(T: ㎛)는, 특별히 제한되지 않지만, 바람직하게는 3㎛ 이상 200㎛ 이하, 보다 바람직하게는 5㎛ 이상 100㎛ 이하이다. 점착제층의 두께가 상기의 범위 내임으로써, 웨이퍼의 균열을 억제할 수 있다.The thickness (T: μm) of the adhesive layer is not particularly limited, but is preferably 3 μm or more and 200 μm or less, and more preferably 5 μm or more and 100 μm or less. When the thickness of the adhesive layer is within the above range, cracking of the wafer can be suppressed.

본 실시형태에서는, 점착제층의 두께 T는, 후술하는 점착제층의 표면 저항률과의 관계를 만족하는 범위 내인 것이 보다 바람직하다.In this embodiment, it is more preferable that the thickness T of the adhesive layer is within a range that satisfies the relationship with the surface resistivity of the adhesive layer described later.

또, 점착제층의 두께는, 점착제층 전체의 두께를 의미한다. 예를 들면, 복수층으로 구성되는 점착제층의 두께는, 점착제층을 구성하는 모든 층의 합계의 두께를 의미한다.In addition, the thickness of the adhesive layer means the thickness of the entire adhesive layer. For example, the thickness of an adhesive layer comprised of multiple layers means the total thickness of all layers constituting the adhesive layer.

본 실시형태에서는, 점착제층은 이하의 물성을 갖고 있다.In this embodiment, the adhesive layer has the following physical properties.

(3.1 표면 저항률)(3.1 Surface resistivity)

본 실시형태에서는, 에너지선 경화 후의 점착제층의 표면 저항률(SR)이 5.1 × 1012Ω/㎠ 이상 1.0 × 1015Ω/㎠ 이하이다. 또, 이 표면 저항률은, 점착제층의 표면 중, 피착체에 첩부되는 면(도 1a에서는, 점착제층의 표면(30a))에서의 표면 저항률이다.In this embodiment, the surface resistivity (SR) of the adhesive layer after energy ray curing is 5.1 × 10 12 Ω/cm2 or more and 1.0 × 10 15 Ω/cm2 or less. In addition, this surface resistivity is the surface resistivity of the surface of the adhesive layer that is attached to the adherend (the surface 30a of the adhesive layer in FIG. 1A).

표면 저항률(SR: Ω/㎠)이 상기의 범위 내임으로써, 반도체 가공용 보호 시트로부터 정전기가 빠져나가기 쉬워져, 반도체 가공용 보호 시트가 첩부되어 있는 웨이퍼의 가공 시에 웨이퍼 또는 칩군이 대전하는 것을 억제할 수 있다. 따라서, 웨이퍼의 표면에 반도체 가공용 보호 시트를 첩부하는 공정, 웨이퍼의 이면을 연삭하는 공정, 반도체 가공용 보호 시트를 박리하는 공정, 반도체 가공용 보호 시트의 박리 후의 웨이퍼 또는 칩군의 반송 공정 등에 있어서, 웨이퍼 등에 이물 등이 부착되는 것을 억제할 수 있다. 그 결과, 이물 등의 부착에 기인하는 웨이퍼 등의 파손, 크랙이 억제된다.When the surface resistivity (SR: Ω/cm2) is within the above range, static electricity can easily escape from the protective sheet for semiconductor processing, and electrification of the wafer or group of chips can be suppressed during processing of the wafer to which the protective sheet for semiconductor processing is attached. You can. Therefore, in the process of attaching the protective sheet for semiconductor processing to the surface of the wafer, the process of grinding the back side of the wafer, the process of peeling off the protective sheet for semiconductor processing, and the process of transporting the wafer or chip group after peeling the protective sheet for semiconductor processing, etc., the wafer, etc. It can suppress the adhesion of foreign substances, etc. As a result, damage and cracking of the wafer, etc., caused by adhesion of foreign substances, etc., are suppressed.

또한, 표면 저항률이 상기의 범위 내임으로써, 반도체 가공용 보호 시트를 박리해도, 개편화된 칩의 이동이 억제되어, 칩끼리의 접촉이 저감되기 때문에, 칩의 크랙을 억제할 수 있다. 상술한 바와 같이, 표면 저항률은, 경화 전의 점착제층 중의 에너지선 중합성의 탄소-탄소 이중 결합량에 의해 어느 정도 제어할 수 있고, 점착제층의 경화가 진행되면, 표면 저항률이 높아지는 경향이 있다. 따라서, 표면 저항률이 상기의 범위보다 작은 경우에는, 점착제층의 경화가 불충분하다. 그 결과, 반도체 가공용 보호 시트의 박리 시에, 웨이퍼 또는 칩으로부터 양호하게 박리하지 않고, 점착제층의 일부가 웨이퍼 또는 칩에 부착된 상태가 되거나(풀남음), 칩의 크랙을 초래하는 경우가 있다.In addition, when the surface resistivity is within the above range, even if the protective sheet for semiconductor processing is peeled off, movement of the separated chips is suppressed and contact between the chips is reduced, so chip cracking can be suppressed. As described above, the surface resistivity can be controlled to some extent by the amount of energy ray polymerizable carbon-carbon double bonds in the adhesive layer before curing, and as curing of the adhesive layer progresses, the surface resistivity tends to increase. Therefore, when the surface resistivity is smaller than the above range, curing of the adhesive layer is insufficient. As a result, when peeling the protective sheet for semiconductor processing, it is not peeled off from the wafer or chip properly, and a part of the adhesive layer may remain attached to the wafer or chip (remaining glue), or may cause cracks in the chip. .

표면 저항률은 9.5 × 1014Ω/㎠ 이하인 것이 바람직하고, 9.0 × 1014Ω/㎠ 이하인 것이 보다 바람직하다. 한편, 표면 저항률은 5.2 × 1012Ω/㎠ 이상인 것이 바람직하고, 5.5 × 1012Ω/㎠ 이상인 것이 보다 바람직하다.The surface resistivity is preferably 9.5 × 10 14 Ω/cm2 or less, and more preferably 9.0 × 10 14 Ω/cm2 or less. On the other hand, the surface resistivity is preferably 5.2 × 10 12 Ω/cm2 or more, and more preferably 5.5 × 10 12 Ω/cm2 or more.

본 실시형태에서는, 표면 저항률은 JIS K 7194에 준하여 측정된다. 즉, JIS K 7194에 규정되어 있는 측정 방법과 마찬가지로 측정하지만, 측정 조건이 달라도 된다. 구체적인 측정 조건은 실시예에서 후술한다.In this embodiment, the surface resistivity is measured according to JIS K 7194. In other words, measurement is performed in the same manner as the measurement method specified in JIS K 7194, but measurement conditions may be different. Specific measurement conditions are described later in the examples.

(3.2 점착제층의 표면 저항률과 두께와의 관계)(3.2 Relationship between surface resistivity and thickness of adhesive layer)

본 실시형태에서는, 점착제층의 표면 저항률을 SR(Ω/㎠), 점착제층의 두께를 T(㎛)로 하면, SR/T2는, 8.0 × 109Ω/㎠㎛2 이상 5.0 × 1013Ω/㎠㎛2 이하인 것이 바람직하다. 반도체 가공용 보호 시트의 대전 방지성은, 표면 저항률뿐만 아니라, 점착제층의 두께에도 영향을 받기 때문에, SR/T2가 상기의 범위 내임으로써, 반도체 가공용 보호 시트로부터 정전기가 빠져나가기 쉬워져, 반도체 가공용 보호 시트가 첩부되어 있는 웨이퍼의 가공 시에 웨이퍼 또는 칩군이 대전하는 것을 억제할 수 있다. 또한, 반도체 가공용 보호 시트를 박리해도, 개편화된 칩의 이동이 억제되어, 칩끼리의 접촉이 저감되기 때문에, 칩의 크랙을 억제할 수 있다.In this embodiment, if the surface resistivity of the adhesive layer is SR (Ω/cm2) and the thickness of the adhesive layer is T (㎛), SR/T 2 is 8.0 × 10 9 Ω / cm 2 or more 5.0 × 10 13 It is preferable that Ω/cm2㎛ 2 or less. Since the antistatic properties of the protective sheet for semiconductor processing are influenced not only by the surface resistivity but also by the thickness of the adhesive layer, when SR/T 2 is within the above range, it becomes easy for static electricity to escape from the protective sheet for semiconductor processing, providing protection for semiconductor processing. When processing a wafer to which a sheet is attached, charging of the wafer or chip group can be suppressed. Furthermore, even if the protective sheet for semiconductor processing is peeled off, cracking of the chips can be suppressed because movement of the separated chips is suppressed and contact between the chips is reduced.

SR/T2는, 4.5 × 1013Ω/㎠㎛2 이하인 것이 바람직하고, 4.0 × 1013Ω/㎠㎛2 이하인 것이 보다 바람직하다. 한편, SR/T2는, 9.0 × 109Ω/㎠㎛2 이상인 것이 바람직하고, 1.0 × 1010Ω/㎠㎛2 이상인 것이 보다 바람직하다.SR/T 2 is preferably 4.5 × 10 13 Ω/cm2㎛ 2 or less, and more preferably 4.0 × 10 13 Ω/cm2 ㎛ 2 or less. On the other hand, SR /T 2 is preferably 9.0

(3.3 에너지선 경화 후의 점착제층의 90° 박리 점착력)(3.3 90° peel adhesion of adhesive layer after energy ray curing)

본 실시형태에서는, 에너지선 경화 후의 점착제층을 실리콘 웨이퍼로부터 점착제층과 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력(이후, 에너지선 경화 후의 점착제층의 90° 박리 점착력이라고도 함)이 0.15N/25㎜ 미만인 것이 바람직하다. 에너지선 경화 후의 점착제층의 90° 박리 점착력이 상기의 범위 내임으로써, 점착력이 충분히 저하되고 있기 때문에, 이면 연삭 후의 칩군으로부터 점착제층의 박리가 용이해진다. 따라서, 웨이퍼 등에의 풀남음이나 칩의 크랙을 저감할 수 있다.In this embodiment, the adhesive force when the adhesive layer after energy radiation curing is peeled from the silicon wafer so that the angle formed between the adhesive layer and the silicon wafer is 90° (hereinafter also referred to as the 90° peeling adhesive force of the adhesive layer after energy radiation curing) It is preferable that this is less than 0.15N/25mm. When the 90° peel adhesive strength of the pressure-sensitive adhesive layer after energy ray curing is within the above range, the adhesive strength is sufficiently reduced, making it easy to peel the pressure-sensitive adhesive layer from the chip group after back-side grinding. Therefore, glue residue on wafers, etc. and cracks in chips can be reduced.

에너지선 경화 후의 점착제층의 90° 박리 점착력은 0.14N/25㎜ 이하인 것이 보다 바람직하고, 0.13N/25㎜ 이하인 것이 더 바람직하다. 한편, 에너지선 경화 후의 점착제층의 90° 박리 점착력이 지나치게 작으면, 소정의 테이프 박리 공정보다 전에 예기치 못한 타이밍에 테이프가 박리해 버려, 프로세스 에러가 발생해 버릴 가능성이 있다. 따라서, 에너지선 경화 후의 점착제층의 90° 박리 점착력은, 0.035N/25㎜ 이상인 것이 바람직하다.The 90° peel adhesive strength of the adhesive layer after energy ray curing is more preferably 0.14 N/25 mm or less, and further preferably 0.13 N/25 mm or less. On the other hand, if the 90° peel adhesive force of the adhesive layer after energy ray curing is too small, the tape may peel at an unexpected timing before the predetermined tape peeling process, resulting in a process error. Therefore, it is preferable that the 90° peel adhesive strength of the adhesive layer after energy ray curing is 0.035 N/25 mm or more.

본 실시형태에서는, 에너지선 경화 후의 점착제층의 90° 박리 점착력은, JIS Z 0237에 준하여, 점착제층을 실리콘 웨이퍼에 첩부하여, 에너지선에 의해 점착제층을 경화한 후, 박리 속도 600㎜/분의 조건으로 실리콘 웨이퍼로부터 경화 후의 점착제층을 90°의 각도로 박리했을 때의 점착력을 측정한다. 구체적인 측정 조건은 실시예에서 후술한다.In this embodiment, the 90° peel adhesive strength of the adhesive layer after energy ray curing is in accordance with JIS Z 0237, after attaching the adhesive layer to a silicon wafer and curing the adhesive layer with an energy ray, the peeling rate is 600 mm/min. The adhesive force is measured when the cured adhesive layer is peeled from the silicon wafer at an angle of 90° under the following conditions. Specific measurement conditions are described later in the examples.

또, 600㎜/분이라는 박리 속도는, 통상의 점착력 측정 시의 박리 속도보다 빠른 경향이 있다. 이 조건은, DBG, LDBG에 의해 연삭된 웨이퍼 등으로부터 점착제층을 박리할 때의 박리 속도를 상정하고 있다. 박리 속도가 커지면, 일반적으로, 점착력은 커지는 경향이 있다.Additionally, the peeling speed of 600 mm/min tends to be faster than the peeling speed during normal adhesive force measurement. This condition assumes the peeling speed when peeling the adhesive layer from a wafer ground by DBG, LDBG, etc. Generally, as the peeling speed increases, the adhesive strength tends to increase.

(3.4 에너지선 경화 전후의 점착제층의 90° 박리 점착력비)(3.4 90° peel adhesion ratio of adhesive layer before and after energy ray curing)

본 실시형태에서는, 에너지선 경화 전후의 점착제층의 90° 박리 점착력의 비는, 4% 이하인 것이 바람직하다. 즉, 에너지선 경화 전의 점착제층을 실리콘 웨이퍼로부터 점착제층과 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력(이후, 에너지선 경화 전의 점착제층의 90° 박리 점착력이라고도 함)에 대한, 에너지선 경화 후의 점착제층의 90° 박리 점착력의 비(이후, 점착력비라고도 함)가 4% 이하인 것이 바람직하다.In this embodiment, the ratio of the 90° peel adhesive strength of the adhesive layer before and after energy ray curing is preferably 4% or less. That is, the adhesive strength when the adhesive layer before energy beam curing is peeled from the silicon wafer so that the angle formed between the adhesive layer and the silicon wafer is 90° (hereinafter also referred to as the 90° peel adhesive strength of the adhesive layer before energy beam curing), It is preferable that the ratio of the 90° peel adhesive strength of the adhesive layer after energy ray curing (hereinafter also referred to as adhesive strength ratio) is 4% or less.

점착력비가 상기의 범위 내임으로써, 이면 연삭 시에는, 웨이퍼의 표면에 점착제층이 충분히 흡착하여 회로를 보호함과 함께, 이면 연삭 후에는, 웨이퍼 등으로부터의 점착제층의 박리가 용이해져, 칩의 크랙을 억제할 수 있다.When the adhesive force ratio is within the above range, during back grinding, the adhesive layer sufficiently adsorbs to the surface of the wafer to protect the circuit, and after back grinding, peeling of the adhesive layer from the wafer, etc. becomes easy, preventing chip cracks. can be suppressed.

점착력비는 3% 이하인 것이 보다 바람직하고, 2% 이하인 것이 더 바람직하다. 한편, 점착력비의 하한은 특별히 제한되지 않지만, 통상, 0.3% 정도이다.The adhesive strength ratio is more preferably 3% or less, and further preferably 2% or less. On the other hand, the lower limit of the adhesive strength ratio is not particularly limited, but is usually about 0.3%.

에너지선 경화 전의 점착제층의 90° 박리 점착력은, 에너지선 경화 전의 점착제층의 점착력을 측정하는 것 이외에는, 에너지선 경화 후의 점착제층의 90° 박리 점착력의 측정 방법과 동일하게 하면 된다. 구체적인 측정 조건은 실시예에서 후술한다.The 90° peel adhesion of the adhesive layer before energy ray curing may be measured in the same manner as the measurement method for the 90° peel adhesion of the adhesive layer after energy ray curing, except that the adhesion of the adhesive layer before energy ray curing is measured. Specific measurement conditions are described later in the examples.

(3.5 점착제층의 조성)(3.5 Composition of adhesive layer)

점착제층의 조성은, 점착제층이 웨이퍼의 회로면을 보호할 수 있을 정도의 점착성을 가지며, 또한 상기의 표면 저항률을 갖고 있으면 특별히 제한되지 않는다. 본 실시형태에서는, 점착제층은, 점착성을 발현할 수 있는 점착제 성분(점착성 수지)으로서, 예를 들면, 아크릴계 점착제, 우레탄계 점착제, 고무계 점착제, 실리콘계 점착제 등을 포함하는 조성물(점착제층용 조성물)로 구성되는 것이 바람직하다.The composition of the adhesive layer is not particularly limited as long as the adhesive layer has adhesiveness sufficient to protect the circuit surface of the wafer and has the above surface resistivity. In this embodiment, the adhesive layer is composed of a composition (composition for adhesive layer) containing, as an adhesive component (adhesive resin) capable of developing adhesiveness, for example, an acrylic adhesive, a urethane adhesive, a rubber adhesive, a silicone adhesive, etc. It is desirable to be

또한, 상기의 에너지선 경화 후의 점착력 및 점착력비를 실현하기 쉽다는 관점에서, 점착제층용 조성물은 에너지선 경화성 점착제를 포함한다.Additionally, from the viewpoint of being easy to achieve the above-described adhesive strength and adhesive strength ratio after energy ray curing, the composition for the adhesive layer contains an energy ray curable adhesive.

(3.6 점착제층용 조성물)(3.6 Composition for adhesive layer)

상술한 바와 같이, 점착제층은 에너지선 경화성이므로, 에너지선 경화성을 갖는 조성물(점착제층용 조성물)로 형성된다. 이하에서는, 점착제층용 조성물에 대해서 설명한다.As described above, the pressure-sensitive adhesive layer is energy-ray curable, so it is formed from a composition (composition for pressure-sensitive adhesive layer) having energy-ray curability. Below, the composition for the adhesive layer is explained.

점착제층용 조성물은, 점착성 수지와는 별도로 에너지선 경화성 화합물이 배합됨으로써 에너지선 경화성을 가져도 되지만, 상기한 점착성 수지 자체가 에너지선 경화성을 갖는 것이 바람직하다. 점착성 수지 자체가 에너지선 경화성을 가질 경우, 점착성 수지에 에너지선 중합성기가 도입되지만, 에너지선 중합성기는 점착성 수지의 주쇄 또는 측쇄에 도입되는 것이 바람직하다.The composition for the adhesive layer may have energy ray curing properties by blending an energy ray curing compound separately from the adhesive resin, but it is preferable that the adhesive resin itself has energy ray curing properties. When the adhesive resin itself has energy ray curability, an energy ray polymerizable group is introduced into the adhesive resin, but it is preferable that the energy ray polymerizable group is introduced into the main chain or side chain of the adhesive resin.

또한, 점착성 수지와는 별도로 에너지선 경화성 화합물이 배합되는 경우, 그 에너지선 경화성 화합물로서는, 에너지선 중합성기를 갖는 모노머, 올리고머가 사용된다. 올리고머는, 중량 평균 분자량(Mw)이 10000 미만인 올리고머이며, 예를 들면 우레탄(메타)아크릴레이트를 들 수 있다.Additionally, when an energy ray curable compound is blended separately from the adhesive resin, a monomer or oligomer having an energy ray polymerizable group is used as the energy ray curable compound. The oligomer is an oligomer with a weight average molecular weight (Mw) of less than 10000, and examples include urethane (meth)acrylate.

본 실시형태에서는, 에너지선 중합성의 탄소-탄소 이중 결합량을 제어하는 관점에서, 에너지선 경화성을 갖지 않는 점착성 수지 100질량부에 대하여, 바람직하게는 0.1 ∼ 300질량부, 보다 바람직하게는 0.5 ∼ 200질량부, 더 바람직하게는 1 ∼ 150질량부이다.In this embodiment, from the viewpoint of controlling the amount of energy ray polymerizable carbon-carbon double bonds, the amount is preferably 0.1 to 300 parts by mass, more preferably 0.5 to 0.5 parts by mass, per 100 parts by mass of the adhesive resin without energy ray polymerization. It is 200 parts by mass, more preferably 1 to 150 parts by mass.

이하, 점착제층용 조성물에 함유되는 에너지선 경화성의 점착성 수지가, 에너지선 경화성의 아크릴계 중합체(이하, 「아크릴계 중합체(A)」라고도 함)인 경우에 대해서 보다 상세하게 설명한다.Hereinafter, the case where the energy-ray-curable adhesive resin contained in the composition for an adhesive layer is an energy-ray-curable acrylic polymer (hereinafter also referred to as “acrylic polymer (A)”) will be described in more detail.

(3.6.1 아크릴계 중합체(A))(3.6.1 Acrylic polymer (A))

아크릴계 중합체(A)는, 에너지선 중합성기가 도입되며, 또한 (메타)아크릴레이트 유래의 구성 단위를 갖는 아크릴계 중합체이다. 에너지선 중합성기는, 아크릴계 중합체의 측쇄에 도입하는 것이 바람직하다.The acrylic polymer (A) is an acrylic polymer into which an energy ray polymerizable group is introduced and also has structural units derived from (meth)acrylate. The energy ray polymerizable group is preferably introduced into the side chain of the acrylic polymer.

아크릴계 중합체(A)는, 알킬(메타)아크릴레이트(a1) 유래의 구성 단위와, 관능기 함유 모노머(a2) 유래의 구성 단위를 갖는 아크릴계 공중합체(A0)에, 에너지선 중합성기를 갖는 중합성 화합물(Xa)을 반응시킨 반응물인 것이 바람직하다.The acrylic polymer (A) is a polymerizable acrylic copolymer (A0) having a structural unit derived from alkyl (meth)acrylate (a1) and a structural unit derived from a functional group-containing monomer (a2), and has an energy ray polymerizable group. It is preferable that it is a reactant obtained by reacting compound (Xa).

알킬(메타)아크릴레이트(a1)로서는, 알킬기의 탄소수가 1 ∼ 18인 알킬(메타)아크릴레이트가 사용된다. 구체적으로는, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, n-부틸(메타)아크릴레이트, n-펜틸(메타)아크릴레이트, n-헥실(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트, 이소옥틸(메타)아크릴레이트, n-데실(메타)아크릴레이트, n-도데실(메타)아크릴레이트, n-트리데실(메타)아크릴레이트, 미리스틸(메타)아크릴레이트, 팔미틸(메타)아크릴레이트, 스테아릴(메타)아크릴레이트 등을 들 수 있다.As alkyl (meth)acrylate (a1), alkyl (meth)acrylate whose alkyl group has 1 to 18 carbon atoms is used. Specifically, methyl (meth)acrylate, ethyl (meth)acrylate, propyl (meth)acrylate, n-butyl (meth)acrylate, n-pentyl (meth)acrylate, n-hexyl (meth)acrylate. Rate, 2-ethylhexyl (meth)acrylate, isooctyl (meth)acrylate, n-decyl (meth)acrylate, n-dodecyl (meth)acrylate, n-tridecyl (meth)acrylate, mili Steel (meth)acrylate, palmityl (meth)acrylate, stearyl (meth)acrylate, etc. can be mentioned.

이들 중에서도, 알킬(메타)아크릴레이트(a1)는, 알킬기의 탄소수가 4 ∼ 8인 알킬(메타)아크릴레이트인 것이 바람직하다. 구체적으로는, 2-에틸헥실(메타)아크릴레이트, n-부틸(메타)아크릴레이트가 바람직하고, n-부틸(메타)아크릴레이트가 보다 바람직하다. 또, 그들은, 1종 단독으로 사용해도 좋고, 2종 이상을 조합하여 이용해도 좋다.Among these, it is preferable that the alkyl (meth)acrylate (a1) is an alkyl (meth)acrylate in which the alkyl group has 4 to 8 carbon atoms. Specifically, 2-ethylhexyl (meth)acrylate and n-butyl (meth)acrylate are preferable, and n-butyl (meth)acrylate is more preferable. Moreover, they may be used individually or in combination of two or more types.

아크릴계 공중합체(A0)에 있어서의, 알킬(메타)아크릴레이트(a1) 유래의 구성 단위의 함유량은, 형성되는 점착제층의 점착력을 향상시키는 관점에서, 아크릴계 공중합체(A0)의 전체 구성 단위(100질량%)에 대하여, 바람직하게는 40 ∼ 98질량%, 보다 바람직하게는 45 ∼ 95질량%, 더 바람직하게는 50 ∼ 90질량%이다.The content of structural units derived from alkyl (meth)acrylate (a1) in the acrylic copolymer (A0) is determined from the viewpoint of improving the adhesive strength of the formed adhesive layer, the total structural units of the acrylic copolymer (A0) ( With respect to 100 mass%), it is preferably 40 to 98 mass%, more preferably 45 to 95 mass%, and even more preferably 50 to 90 mass%.

예를 들면, 알킬(메타)아크릴레이트(a1)는, 상기의 2-에틸헥실(메타)아크릴레이트 및 n-부틸(메타)아크릴레이트에 더하여, 에틸(메타)아크릴레이트, 메틸(메타)아크릴레이트 등을 함유해도 된다. 이들 모노머를 함유시킴으로써, 점착제층의 점착 성능을 원하는 것으로 조정하기 쉬워진다.For example, alkyl (meth)acrylate (a1) includes, in addition to the above-mentioned 2-ethylhexyl (meth)acrylate and n-butyl (meth)acrylate, ethyl (meth)acrylate and methyl (meth)acrylate. It may contain a rate, etc. By containing these monomers, it becomes easy to adjust the adhesive performance of the adhesive layer to the desired level.

관능기 함유 모노머(a2)는, 히드록시기, 카르복시기, 에폭시기, 아미노기, 시아노기, 질소 원자 함유환기, 알콕시시릴기 등의 관능기를 갖는 모노머이다. 관능기 함유 모노머(a2)로서는, 상기한 것 중에서도, 히드록시기 함유 모노머, 카르복시기 함유 모노머, 및 에폭시기 함유 모노머에서 선택되는 1종 이상이 바람직하다.The functional group-containing monomer (a2) is a monomer having a functional group such as a hydroxy group, carboxyl group, epoxy group, amino group, cyano group, nitrogen atom-containing ring group, and alkoxysilyl group. Among the above-mentioned functional group-containing monomers (a2), at least one selected from the group consisting of hydroxy group-containing monomers, carboxyl group-containing monomers, and epoxy group-containing monomers is preferable.

히드록시기 함유 모노머로서는, 예를 들면, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트, 3-히드록시프로필(메타)아크릴레이트, 2-히드록시부틸(메타)아크릴레이트, 3-히드록시부틸(메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트 등의 히드록시알킬(메타)아크릴레이트; 비닐알코올, 알릴알코올 등의 불포화 알코올 등을 들 수 있다.Examples of hydroxy group-containing monomers include 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 3-hydroxypropyl (meth)acrylate, and 2-hydroxybutyl (meth)acrylate. Hydroxyalkyl (meth)acrylates such as acrylate, 3-hydroxybutyl (meth)acrylate, and 4-hydroxybutyl (meth)acrylate; Unsaturated alcohols such as vinyl alcohol and allyl alcohol can be mentioned.

카르복시기 함유 모노머로서는, (메타)아크릴산, 말레산, 푸말산, 이타콘산 등을 들 수 있다.Examples of carboxyl group-containing monomers include (meth)acrylic acid, maleic acid, fumaric acid, and itaconic acid.

에폭시 함유 모노머로서는, 에폭시기 함유 (메타)아크릴산에스테르 및 비아크릴계 에폭시기 함유 모노머를 들 수 있다. 에폭시기 함유 (메타)아크릴산에스테르로서는, 예를 들면, 글리시딜(메타)아크릴레이트, β-메틸글리시딜(메타)아크릴레이트, (3,4-에폭시시클로헥실)메틸(메타)아크릴레이트, 3-에폭시시클로-2-히드록시프로필(메타)아크릴레이트 등을 들 수 있다. 또한, 비아크릴계 에폭시기 함유 모노머로서는, 예를 들면, 글리시딜크로토네이트, 알릴글리시딜에테르 등을 들 수 있다.Examples of the epoxy-containing monomer include epoxy group-containing (meth)acrylic acid ester and non-acrylic epoxy group-containing monomer. Examples of epoxy group-containing (meth)acrylic acid esters include glycidyl (meth)acrylate, β-methylglycidyl (meth)acrylate, (3,4-epoxycyclohexyl)methyl (meth)acrylate, 3-epoxycyclo-2-hydroxypropyl (meth)acrylate, etc. can be mentioned. In addition, examples of non-acrylic epoxy group-containing monomers include glycidyl crotonate and allyl glycidyl ether.

관능기 함유 모노머(a2)는, 1종 단독으로 사용해도 좋고, 2종 이상을 조합하여 이용해도 좋다.The functional group-containing monomer (a2) may be used individually or in combination of two or more types.

관능기 함유 모노머(a2)로서는, 상기한 것 중에서도, 히드록시기 함유 모노머가 보다 바람직하고, 그 중에서도, 히드록시알킬(메타)아크릴레이트가 보다 바람직하고, 2-히드록시에틸(메타)아크릴레이트가 더 바람직하다.As the functional group-containing monomer (a2), among the above, hydroxy group-containing monomers are more preferable, and among these, hydroxyalkyl (meth)acrylate is more preferable, and 2-hydroxyethyl (meth)acrylate is more preferable. do.

(a2) 성분으로서, 히드록시알킬(메타)아크릴레이트를 사용함으로써, 비교적 용이하게 아크릴계 공중합체(A0)에, 중합성 화합물(Xa)을 반응시키는 것이 가능해진다.By using hydroxyalkyl (meth)acrylate as the component (a2), it becomes possible to react the polymerizable compound (Xa) with the acrylic copolymer (A0) relatively easily.

아크릴계 공중합체(A0)에 있어서의, 관능기 함유 모노머(a2) 유래의 구성 단위의 함유량은, 아크릴계 공중합체(A0)의 전체 구성 단위(100질량%)에 대하여, 바람직하게는 1 ∼ 35질량%, 보다 바람직하게는 3 ∼ 32질량%, 더 바람직하게는 6 ∼ 30질량%이다.The content of the structural unit derived from the functional group-containing monomer (a2) in the acrylic copolymer (A0) is preferably 1 to 35% by mass, based on the total structural units (100% by mass) of the acrylic copolymer (A0). , more preferably 3 to 32 mass%, further preferably 6 to 30 mass%.

함유량이 1질량% 이상이면, 중합성 화합물(Xa)과의 반응점이 되는 관능기를 일정량 확보할 수 있다. 그 때문에, 에너지선의 조사에 의해 점착제층을 적절히 경화할 수 있으므로, 에너지선 조사 후의 점착력을 낮게 하는 것이 가능해진다. 또한, 함유량이 30질량% 이하이면, 점착제층용 조성물의 용액을 도포하여, 점착제층을 형성할 때, 충분한 포트라이프를 확보할 수 있다.If the content is 1% by mass or more, a certain amount of functional groups that serve as reaction points with the polymerizable compound (Xa) can be secured. Therefore, since the adhesive layer can be appropriately cured by irradiation of energy rays, it becomes possible to lower the adhesive force after irradiation of energy rays. Moreover, if the content is 30% by mass or less, sufficient pot life can be ensured when applying the solution of the composition for an adhesive layer to form an adhesive layer.

아크릴계 공중합체(A0)는, 알킬(메타)아크릴레이트(a1)와 관능기 함유 모노머(a2)의 공중합체여도 좋지만, (a1) 성분과, (a2) 성분과, 이들 (a1) 및 (a2) 성분 이외의 기타 모노머(a3)와의 공중합체여도 좋다.The acrylic copolymer (A0) may be a copolymer of an alkyl (meth)acrylate (a1) and a functional group-containing monomer (a2), but the component (a1), the component (a2), and these (a1) and (a2) It may be a copolymer with other monomers (a3) other than the component.

기타 모노머(a3)로서는, 예를 들면, 시클로헥실(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보르닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜테닐옥시에틸(메타)아크릴레이트 등의 환상(環狀) 구조를 갖는 (메타)아크릴레이트, 아세트산비닐, 스티렌 등을 들 수 있다. 기타 모노머(a3)는, 1종 단독으로 사용해도 좋고, 2종 이상을 조합하여 이용해도 좋다.Other monomers (a3) include, for example, cyclohexyl (meth)acrylate, benzyl (meth)acrylate, isobornyl (meth)acrylate, dicyclopentanyl (meth)acrylate, and dicyclopentenyl (meth)acrylate. ) Acrylate, (meth)acrylate having a cyclic structure such as dicyclopentenyloxyethyl (meth)acrylate, vinyl acetate, styrene, etc. Other monomers (a3) may be used individually or in combination of two or more types.

아크릴계 공중합체(A0)에 있어서의, 기타 모노머(a3) 유래의 구성 단위의 함유량은, 아크릴계 공중합체(A0)의 전체 구성 단위(100질량%)에 대하여, 바람직하게는 0 ∼ 30질량%, 보다 바람직하게는 0 ∼ 10질량%, 더 바람직하게는 0 ∼ 5질량%이다.The content of structural units derived from other monomers (a3) in the acrylic copolymer (A0) is preferably 0 to 30% by mass, based on the total structural units (100% by mass) of the acrylic copolymer (A0). More preferably, it is 0 to 10 mass%, and even more preferably, it is 0 to 5 mass%.

중합성 화합물(Xa)은, 에너지선 중합성기와, 아크릴계 공중합체(A0)의 (a2) 성분 유래의 구성 단위 중의 관능기와 반응할 수 있는 치환기(이하, 단순히 「반응성 치환기」라고도 함)를 갖는 화합물이다.The polymerizable compound (Xa) has an energy ray polymerizable group and a substituent that can react with a functional group in the structural unit derived from component (a2) of the acrylic copolymer (A0) (hereinafter also simply referred to as a “reactive substituent”). It is a compound.

에너지선 중합성기는, 에너지선 중합성의 탄소-탄소 이중 결합을 포함하는 기이면 좋다. 예를 들면, (메타)아크릴로일기, 비닐기 등을 들 수 있고, (메타)아크릴로일기가 바람직하다. 또한, 중합성 화합물(Xa)은, 에너지선 중합성기를 1분자당 1 ∼ 5개 갖는 화합물인 것이 바람직하다.The energy ray polymerizable group may be a group containing an energy ray polymerizable carbon-carbon double bond. For example, (meth)acryloyl group, vinyl group, etc. are mentioned, and (meth)acryloyl group is preferable. Furthermore, the polymerizable compound (Xa) is preferably a compound having 1 to 5 energy ray polymerizable groups per molecule.

중합성 화합물(Xa)에 있어서의 반응성 치환기로서는, 관능기 함유 모노머(a2)가 갖는 관능기에 따라 적절히 변경하면 좋지만, 예를 들면, 이소시아네이트기, 카르복시기, 에폭시기 등을 들 수 있고, 반응성 등의 관점에서, 이소시아네이트기가 바람직하다. 중합성 화합물(Xa)은, 이소시아네이트기를 가지면, 예를 들면, 관능기 함유 모노머(a2)의 관능기가 히드록시기인 경우에, 아크릴계 공중합체(A0)에 용이하게 반응하는 것이 가능해진다.The reactive substituent in the polymerizable compound (Xa) may be appropriately changed depending on the functional group of the functional group-containing monomer (a2), and examples include isocyanate group, carboxyl group, and epoxy group. From the viewpoint of reactivity, etc. , an isocyanate group is preferred. If the polymerizable compound (Xa) has an isocyanate group, for example, when the functional group of the functional group-containing monomer (a2) is a hydroxy group, it becomes possible to easily react with the acrylic copolymer (A0).

구체적인 중합성 화합물(Xa)로서는, 예를 들면, (메타)아크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, (메타)아크릴로일이소시아네이트, 알릴이소시아네이트, 글리시딜(메타)아크릴레이트, (메타)아크릴산 등을 들 수 있다. 이들 중합성 화합물(Xa)은, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.Specific polymerizable compounds (Xa) include, for example, (meth)acryloyloxyethyl isocyanate, meta-isopropenyl-α,α-dimethylbenzyl isocyanate, (meth)acryloyl isocyanate, allyl isocyanate, and glycyrrhizate. Dil (meth)acrylate, (meth)acrylic acid, etc. can be mentioned. These polymerizable compounds (Xa) may be used individually or in combination of two or more types.

이들 중에서도, 상기 반응성 치환기로서 바람직한 이소시아네이트기를 갖고 있으며, 또한 주쇄와 에너지선 중합성기와의 거리가 적당해지는 화합물이라는 관점에서, (메타)아크릴로일옥시에틸이소시아네이트가 바람직하다.Among these, (meth)acryloyloxyethyl isocyanate is preferable from the viewpoint of having a preferable isocyanate group as the reactive substituent and being a compound with an appropriate distance between the main chain and the energy ray polymerizable group.

에너지선 중합성의 탄소-탄소 이중 결합량을 제어하는 관점에서, 중합성 화합물(Xa)은, 아크릴계 공중합체(A0)에 있어서의 관능기 함유 모노머(a2) 유래의 관능기 전량(100당량) 중, 바람직하게는 50 ∼ 98당량, 보다 바람직하게는 55 ∼ 93당량이 관능기에 반응된다.From the viewpoint of controlling the amount of carbon-carbon double bonds of energy ray polymerization, the polymerizable compound (Xa) is preferable among the total amount (100 equivalents) of functional groups derived from the functional group-containing monomer (a2) in the acrylic copolymer (A0). Typically, 50 to 98 equivalents, more preferably 55 to 93 equivalents, are reacted with the functional group.

아크릴계 중합체(A)의 중량 평균 분자량(Mw)은, 바람직하게는 30만 ∼ 160만, 보다 바람직하게는 40만 ∼ 140만이다. 이러한 Mw를 가짐으로써, 점착제층에 적절한 점착성을 부여하는 것이 가능해진다.The weight average molecular weight (Mw) of the acrylic polymer (A) is preferably 300,000 to 1.6 million, more preferably 400,000 to 1.4 million. By having this Mw, it becomes possible to provide appropriate adhesiveness to the adhesive layer.

점착성 수지가 에너지선 경화성을 가질 경우에도, 점착제층용 조성물에는, 점착성 수지 이외의 에너지선 경화성 화합물이 포함되는 것이 바람직하다. 이러한 에너지선 경화성 화합물로서는, 분자 내에 불포화기를 갖고, 에너지선 조사에 의해 중합 경화 가능한 모노머 또는 올리고머가 바람직하다.Even when the adhesive resin has energy ray curability, it is preferable that the composition for the adhesive layer contains an energy ray curable compound other than the adhesive resin. As such an energy ray curable compound, a monomer or oligomer that has an unsaturated group in the molecule and can be polymerized and cured by energy ray irradiation is preferable.

구체적으로는, 예를 들면, 트리메틸올프로판트리(메타)아크릴레이트, 펜타에리트리톨(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 1,4-부틸렌글리콜디(메타)아크릴레이트, 1,6-헥산디올(메타)아크릴레이트 등의 다가 (메타)아크릴레이트 모노머, 우레탄(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트, 폴리에테르(메타)아크릴레이트, 에폭시(메타)아크릴레이트 등의 올리고머를 들 수 있다.Specifically, for example, trimethylolpropane tri(meth)acrylate, pentaerythritol (meth)acrylate, pentaerythritol tetra(meth)acrylate, dipentaerythritol hexa(meth)acrylate, 1, Polyhydric (meth)acrylate monomers such as 4-butylene glycol di(meth)acrylate, 1,6-hexanediol (meth)acrylate, urethane (meth)acrylate, polyester (meth)acrylate, polyether Oligomers such as (meth)acrylate and epoxy (meth)acrylate can be mentioned.

이들 중에서도, 비교적 분자량이 높고, 점착제층의 표면 저항률을 상술한 범위 내로 하는 관점에서, 우레탄(메타)아크릴레이트 올리고머가 바람직하다.Among these, urethane (meth)acrylate oligomer is preferable because it has a relatively high molecular weight and from the viewpoint of keeping the surface resistivity of the adhesive layer within the above-mentioned range.

에너지선 중합성의 탄소-탄소 이중 결합량을 제어하는 관점에서, 에너지선 경화성 화합물의 함유량은, 아크릴계 중합체(A) 100질량부에 대하여, 바람직하게는 0.1 ∼ 300질량부, 보다 바람직하게는 0.5 ∼ 200질량부, 더 바람직하게는 1 ∼ 150질량부이다.From the viewpoint of controlling the amount of energy ray polymerizable carbon-carbon double bonds, the content of the energy ray curable compound is preferably 0.1 to 300 parts by mass, more preferably 0.5 to 0.5 parts by mass, based on 100 parts by mass of the acrylic polymer (A). It is 200 parts by mass, more preferably 1 to 150 parts by mass.

(3.6.2 가교제)(3.6.2 Cross-linking agent)

점착제층용 조성물은, 가교제를 함유하는 것이 더 바람직하다. 점착제층용 조성물은, 예를 들면 도포 후에 가열됨으로써, 가교제에 의해 가교된다. 점착제층은, 아크릴계 중합체(A)가 가교제에 의해 가교됨으로써, 도막이 적절히 형성되고, 점착제층으로서의 기능을 발휘하기 쉬워진다.It is more preferable that the composition for an adhesive layer contains a crosslinking agent. The composition for the adhesive layer is crosslinked by a crosslinking agent, for example, by heating after application. When the adhesive layer crosslinks the acrylic polymer (A) with a crosslinking agent, a coating film is formed appropriately, and the adhesive layer functions easily.

가교제로서는, 이소시아네이트계 가교제, 에폭시계 가교제, 아지리딘계 가교제, 킬레이트계 가교제를 들 수 있고, 이들 중에서는, 이소시아네이트계 가교제가 바람직하다. 가교제는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.Examples of the crosslinking agent include an isocyanate-based crosslinking agent, an epoxy-based crosslinking agent, an aziridine-based crosslinking agent, and a chelate-based crosslinking agent. Among these, an isocyanate-based crosslinking agent is preferable. The crosslinking agent may be used individually or in combination of two or more types.

이소시아네이트계 가교제로서는, 폴리이소시아네이트 화합물을 들 수 있다. 폴리이소시아네이트 화합물의 구체예로서는, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, 자일릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트, 헥사메틸렌디이소시아네이트 등의 지방족 폴리이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 디페닐메탄디이소시아네이트 등의 지환족 폴리이소시아네이트 등을 들 수 있다. 또한, 이들 뷰렛체, 이소시아누레이트체, 더욱이는 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메틸올프로판, 피마자유 등의 저분자 활성 수소 함유 화합물과의 반응물인 어덕트체 등도 들 수 있다.Examples of the isocyanate-based crosslinking agent include polyisocyanate compounds. Specific examples of polyisocyanate compounds include aromatic polyisocyanates such as tolylene diisocyanate, diphenylmethane diisocyanate, and xylylene diisocyanate, aliphatic polyisocyanates such as hexamethylene diisocyanate, isophorone diisocyanate, hydrogenated diphenylmethane diisocyanate, etc. and alicyclic polyisocyanates. Additionally, these biuret forms, isocyanurate forms, and adduct forms that are reactants with low-molecular-weight active hydrogen-containing compounds such as ethylene glycol, propylene glycol, neopentyl glycol, trimethylolpropane, and castor oil can also be mentioned.

상기한 것 중에서는, 톨릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트의 다가 알코올(예를 들면, 트리메틸올프로판 등) 어덕트체가 바람직하다.Among the above, polyhydric alcohol (e.g., trimethylolpropane, etc.) adduct body of aromatic polyisocyanate such as tolylene diisocyanate is preferable.

가교제의 함유량은, 아크릴계 중합체(A) 100질량부에 대하여, 바람직하게는 0.01 ∼ 10질량부, 보다 바람직하게는 0.03 ∼ 7질량부이다.The content of the crosslinking agent is preferably 0.01 to 10 parts by mass, more preferably 0.03 to 7 parts by mass, based on 100 parts by mass of the acrylic polymer (A).

(3.6.3 광중합개시제)(3.6.3 Light polymerization initiator)

점착제층용 조성물은, 광중합개시제를 더 함유하는 것이 바람직하다. 점착제층용 조성물이, 광중합개시제를 함유함으로써, 점착제층용 조성물의 자외선 등에 의한 에너지선 경화를 진행시키기 쉬워진다.The composition for the adhesive layer preferably further contains a photopolymerization initiator. When the composition for an adhesive layer contains a photopolymerization initiator, it becomes easy to advance energy ray curing of the composition for an adhesive layer by ultraviolet rays or the like.

광중합개시제로서는, 예를 들면, 아세토페논, 2,2-디에톡시벤조페논, 4-메틸벤조페논, 2,4,6-트리메틸벤조페논, 미힐러케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 벤질디메틸케탈, 디벤질, 디아세틸, 1-클로로안트라퀴논, 2-클로로안트라퀴논, 2-에틸안트라퀴논, 2,2-디메톡시-1,2-디페닐에탄-1-온, 1-히드록시시클로헥실페닐케톤, 2-메틸-1-[4-(메틸티오)페닐]-2-모르폴리노프로파논-1,2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1,2-히드록시-2-메틸-1-페닐-프로판-1-온, 디에틸티오크산톤, 이소프로필티오크산톤, 2,4,6-트리메틸벤조일디페닐-포스핀옥사이드 등의 저분자량 중합개시제, 올리고{2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논} 등의 올리고머화된 중합개시제 등을 들 수 있다.Examples of photopolymerization initiators include acetophenone, 2,2-diethoxybenzophenone, 4-methylbenzophenone, 2,4,6-trimethylbenzophenone, Michler's ketone, benzoin, benzoin methyl ether, and benzoin. Ethyl ether, benzoin isopropyl ether, benzoin isobutyl ether, benzyl diphenyl sulfide, tetramethyl thiuram monosulfide, benzyl dimethyl ketal, dibenzyl, diacetyl, 1-chloroanthraquinone, 2-chloroanthraquinone, 2 -Ethylanthraquinone, 2,2-dimethoxy-1,2-diphenylethan-1-one, 1-hydroxycyclohexylphenylketone, 2-methyl-1-[4-(methylthio)phenyl]-2 -Morpholinopropanone-1,2-benzyl-2-dimethylamino-1-(4-morpholinophenyl)-butanone-1,2-hydroxy-2-methyl-1-phenyl-propane-1 Low molecular weight polymerization initiators such as -one, diethylthioxanthone, isopropylthioxanthone, 2,4,6-trimethylbenzoyldiphenyl-phosphine oxide, oligo{2-hydroxy-2-methyl-1-[ and oligomerized polymerization initiators such as 4-(1-methylvinyl)phenyl]propanone}.

또, 광중합개시제는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다. 또한, 상기한 것 중에서는, 2,2-디메톡시-1,2-디페닐에탄-1-온, 1-히드록시시클로헥실페닐케톤이 바람직하다.Moreover, the photopolymerization initiator may be used individually or in combination of two or more types. Also, among the above, 2,2-dimethoxy-1,2-diphenylethan-1-one and 1-hydroxycyclohexylphenylketone are preferable.

광중합개시제의 함유량은, 아크릴계 중합체(A) 100질량부에 대하여, 바람직하게는 0.01 ∼ 10질량부, 보다 바람직하게는 0.03 ∼ 7질량부, 더 바람직하게는 0.05 ∼ 5질량부이다.The content of the photopolymerization initiator is preferably 0.01 to 10 parts by mass, more preferably 0.03 to 7 parts by mass, and even more preferably 0.05 to 5 parts by mass, based on 100 parts by mass of the acrylic polymer (A).

점착제층용 조성물은, 본 발명의 효과를 손상시키지 않는 범위에서, 다른 첨가제를 함유해도 된다. 다른 첨가제로서는, 예를 들면, 점착 부여제, 산화 방지제, 연화제(가소제), 충진제, 방청제, 안료, 염료 등을 들 수 있다. 이들 첨가제를 함유하는 경우, 각각의 첨가제의 함유량은, 아크릴계 중합체(A) 100질량부에 대하여, 바람직하게는 0.01 ∼ 6질량부, 보다 바람직하게는 0.02 ∼ 2질량부이다.The composition for an adhesive layer may contain other additives within a range that does not impair the effect of the present invention. Other additives include, for example, tackifiers, antioxidants, softeners (plasticizers), fillers, rust inhibitors, pigments, dyes, etc. When containing these additives, the content of each additive is preferably 0.01 to 6 parts by mass, more preferably 0.02 to 2 parts by mass, based on 100 parts by mass of the acrylic polymer (A).

또, 점착제층의 점착력은, 예를 들면, 아크릴계 중합체(A)를 구성하는 모노머의 종류 및 양, 아크릴계 중합체(A)에 도입되는 에너지선 중합성기의 양 등에 의해 조정 가능하다. 또한, 점착제층의 표면 저항률도 이들에 의해 어느 정도 조정 가능하다. 상기에서는, 아크릴계 중합체(A)에 도입되는 에너지선 중합성기의 양 등의 바람직한 범위에 대해서 기재하고, 예를 들면, 에너지선 중합성기의 양을 늘리면, 경화 후의 점착력은 낮아지고, 표면 저항률은 높아지는 경향이 있다. 그러나, 점착제층의 점착력 및 표면 저항률은, 상기의 요인 이외의 요인에 의해서도 조정 가능하다. 예를 들면, 점착제층에 배합되는 가교제의 양, 광중합개시제의 양 등에 의해서도 적절히 조정 가능하다.In addition, the adhesive force of the adhesive layer can be adjusted, for example, by the type and amount of monomers constituting the acrylic polymer (A), the amount of energy ray polymerizable group introduced into the acrylic polymer (A), etc. Additionally, the surface resistivity of the adhesive layer can also be adjusted to some extent by these. In the above, the preferred range of the amount of the energy ray polymerizable group introduced into the acrylic polymer (A) is described. For example, if the amount of the energy ray polymerizable group is increased, the adhesive force after curing decreases and the surface resistivity increases. There is a tendency. However, the adhesive force and surface resistivity of the adhesive layer can be adjusted also by factors other than those mentioned above. For example, it can be adjusted appropriately depending on the amount of crosslinking agent mixed in the adhesive layer, the amount of photopolymerization initiator, etc.

(4. 대전 방지층)(4. Anti-static layer)

대전 방지층은, 기재와 점착제층 사이에 배치되어 있다. 대전 방지층에서는, 대전 방지 성분이, 반도체 가공용 보호 시트가 첩부된 웨이퍼의 가공 등에 기인하는 대전을 누설함으로써, 대전압이 높아지는 것을 억제할 수 있다. 대전 방지층의 조성은, 점착제층을 웨이퍼 등으로부터 박리할 때의 박리 대전압을 소정의 값이하로 할 수 있을 정도의 대전 방지성을 갖고 있으면 된다. 본 실시형태에서는, 박리 대전압은 500V 이하로 하는 것이 바람직하다.The antistatic layer is disposed between the base material and the adhesive layer. In the antistatic layer, the antistatic component can prevent the electrostatic voltage from increasing by leaking the electric charge resulting from processing of the wafer to which the protective sheet for semiconductor processing is attached. The composition of the antistatic layer just needs to have antistatic properties to the extent that the peeling electrification voltage when peeling the adhesive layer from a wafer or the like can be set to a predetermined value or less. In this embodiment, it is preferable that the peeling electrification voltage is 500 V or less.

대전 방지층의 두께는, 10㎚ 이상인 것이 바람직하고, 15㎚ 이상인 것이 보다 바람직하고, 20㎚ 이상인 것이 더 바람직하고, 60㎚ 이상인 것이 특히 바람직하다. 또한, 상기 두께는, 300㎚ 이하인 것이 바람직하고, 250㎚ 이하인 것이 보다 바람직하고, 200㎚ 이하인 것이 더 바람직하다.The thickness of the antistatic layer is preferably 10 nm or more, more preferably 15 nm or more, more preferably 20 nm or more, and especially preferably 60 nm or more. Moreover, the thickness is preferably 300 nm or less, more preferably 250 nm or less, and still more preferably 200 nm or less.

(4.1 대전 방지층용 조성물)(4.1 Composition for antistatic layer)

본 실시형태에서는, 대전 방지층은, 고분자 화합물을 포함하는 조성물(대전 방지층용 조성물)로 구성되는 것이 바람직하다. 이러한 조성물로서는, 대전 방지 성분으로서의 도전성 고분자 화합물을 포함하는 조성물, 대전 방지 성분과 고분자 화합물을 포함하는 조성물 등이 예시된다. 대전 방지층용 조성물은, 도전성 고분자 화합물을 포함하는 조성물인 것이 바람직하다.In this embodiment, the antistatic layer is preferably composed of a composition containing a polymer compound (antistatic layer composition). Examples of such compositions include a composition containing a conductive polymer compound as an antistatic component, a composition containing an antistatic component and a polymer compound, and the like. It is preferable that the composition for antistatic layer is a composition containing a conductive polymer compound.

도전성 고분자 화합물로서는, 예를 들면, 폴리티오펜계 폴리머, 폴리피롤계 폴리머, 폴리아닐린계 폴리머를 들 수 있다. 본 실시형태에서는, 폴리티오펜계 폴리머가 바람직하다.Examples of conductive polymer compounds include polythiophene-based polymers, polypyrrole-based polymers, and polyaniline-based polymers. In this embodiment, polythiophene-based polymer is preferred.

폴리티오펜계 폴리머로서는, 예를 들면, 폴리티오펜, 폴리(3-알킬티오펜), 폴리(3-티오펜-β-에탄설폰산), 폴리알킬렌디옥시티오펜과 폴리스티렌설포네이트(PSS)와의 혼합물(도프된 것을 포함함) 등을 들 수 있다. 이들 중에서도, 폴리알킬렌디옥시티오펜과 폴리스티렌설포네이트와의 혼합물이 바람직하다. 상기 폴리알킬렌디옥시티오펜으로서는, 폴리(3,4-에틸렌디옥시티오펜)(PEDOT), 폴리프로필렌디옥시티오펜, 폴리(에틸렌/프로필렌)디옥시티오펜 등을 들 수 있고, 그 중에서도 폴리(3,4-에틸렌디옥시티오펜)이 바람직하다. 즉, 상기 중에서도, 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌설포네이트와의 혼합물(PSS를 도프한 PEDOT)이 특히 바람직하다.Examples of polythiophene polymers include polythiophene, poly(3-alkylthiophene), poly(3-thiophene-β-ethanesulfonic acid), polyalkylenedioxythiophene, and polystyrene sulfonate (PSS). ) and mixtures (including doped ones). Among these, a mixture of polyalkylene dioxythiophene and polystyrene sulfonate is preferable. Examples of the polyalkylenedioxythiophene include poly(3,4-ethylenedioxythiophene) (PEDOT), polypropylenedioxythiophene, poly(ethylene/propylene)dioxythiophene, and among these, poly(3) , 4-ethylenedioxythiophene) is preferred. That is, among the above, a mixture of poly(3,4-ethylenedioxythiophene) and polystyrenesulfonate (PEDOT doped with PSS) is particularly preferable.

폴리피롤계 폴리머로서는, 예를 들면, 폴리피롤, 폴리3-메틸피롤, 폴리3-옥틸피롤 등을 들 수 있다.Examples of polypyrrole-based polymers include polypyrrole, poly3-methylpyrrole, and poly3-octylpyrrole.

폴리아닐린계 폴리머로서는, 예를 들면, 폴리아닐린, 폴리메틸아닐린, 폴리메톡시아닐린 등을 들 수 있다.Examples of polyaniline-based polymers include polyaniline, polymethylaniline, and polymethoxyaniline.

대전 방지 성분과 고분자 화합물을 포함하는 조성물로서는, 대전 방지 성분과 바인더 수지를 포함하는 조성물을 들 수 있다. 대전 방지 성분으로서는, 상기의 도전성 고분자 화합물, 계면활성제, 이온 액체, 도전성 무기 화합물 등이 예시된다.Examples of the composition containing an antistatic component and a polymer compound include a composition containing an antistatic component and a binder resin. Examples of antistatic components include the above-described conductive polymer compounds, surfactants, ionic liquids, and conductive inorganic compounds.

계면활성제로서는, 양이온성 계면활성제, 음이온성 계면활성제, 양성 계면활성제, 비이온성 계면활성제에서 선택되는 적어도 1개이면 된다. 예를 들면, 4급 암모늄염을 포함하는 양이온성 계면활성제가 예시된다. 도전성 무기 화합물로서는, 각종 금속, 도전성 산화물 등이 예시된다.The surfactant may be at least one selected from cationic surfactants, anionic surfactants, amphoteric surfactants, and nonionic surfactants. For example, cationic surfactants containing quaternary ammonium salts are exemplified. Examples of conductive inorganic compounds include various metals and conductive oxides.

또한, 바인더 수지는 특별히 제한되지 않는다. 예를 들면, 폴리에스테르 수지, 아크릴 수지, 폴리비닐 수지, 우레탄 수지, 멜라민 수지, 에폭시 수지 등을 들 수 있다. 또한, 가교제를 병용해도 된다. 가교제로서는, 예를 들면, 메틸올화 혹은 알킬올화한 멜라민계 화합물, 요소계 화합물, 글리옥살계 화합물, 아크릴아미드계 화합물, 에폭시계 화합물, 이소시아네이트계 화합물 등을 들 수 있다.Additionally, the binder resin is not particularly limited. Examples include polyester resin, acrylic resin, polyvinyl resin, urethane resin, melamine resin, and epoxy resin. Additionally, a cross-linking agent may be used together. Examples of the crosslinking agent include methylolated or alkylolated melamine-based compounds, urea-based compounds, glyoxal-based compounds, acrylamide-based compounds, epoxy-based compounds, and isocyanate-based compounds.

대전 방지층용 조성물 중의 대전 방지제의 함유량은, 원하는 대전 방지 성능에 따라 적절히 결정하면 된다. 구체적으로는, 대전 방지층용 조성물 중에서의 대전 방지제의 함유량은, 0.1 ∼ 20질량%인 것이 바람직하다.The content of the antistatic agent in the antistatic layer composition may be appropriately determined depending on the desired antistatic performance. Specifically, the content of the antistatic agent in the antistatic layer composition is preferably 0.1 to 20% by mass.

(5. 완충층)(5. Buffer layer)

상술한 바와 같이, 도 1b에 나타내는 반도체 가공용 보호 시트에 있어서는, 완충층은, 점착제층이 형성되어 있는 기재의 주면과 반대 측의 주면 상에 형성되어 있다. 이하에서는, 완충층에 대해서 설명한다.As described above, in the protective sheet for semiconductor processing shown in FIG. 1B, the buffer layer is formed on the main surface opposite to the main surface of the base material on which the adhesive layer is formed. Below, the buffer layer is explained.

완충층은, 기재와 비교하여 연질인 층이며, 웨이퍼의 이면 연삭 시의 응력을 완화하여, 웨이퍼에 균열 및 결함이 생기는 것을 방지한다. 또한, 반도체 가공용 보호 시트를 첩부한 웨이퍼는, 이면 연삭 시에, 반도체 가공용 보호 시트를 통해 진공 테이블 상에 배치되지만, 반도체 가공용 보호 시트의 구성층으로서 완충층을 가짐으로써, 진공 테이블에 적절히 유지되기 쉬워진다.The buffer layer is a soft layer compared to the base material, and relieves stress during grinding of the back side of the wafer, preventing cracks and defects from occurring in the wafer. In addition, the wafer to which the protective sheet for semiconductor processing is attached is placed on the vacuum table through the protective sheet for semiconductor processing during backside grinding, but by having a buffer layer as a constituent layer of the protective sheet for semiconductor processing, it is easy to be properly held on the vacuum table. Lose.

이러한 완충층은, DBG, 특히 LDBG에 의해 웨이퍼를 가공하는 경우에 유용하다.This buffer layer is useful when processing wafers by DBG, especially LDBG.

완충층의 두께는, 5 ∼ 100㎛인 것이 바람직하고, 1 ∼ 100㎛인 것이 보다 바람직하고, 5 ∼ 80㎛인 것이 더 바람직하다. 완충층의 두께를 상기 범위로 함으로써, 완충층이 이면 연삭 시의 응력을 적절히 완화할 수 있게 된다.The thickness of the buffer layer is preferably 5 to 100 μm, more preferably 1 to 100 μm, and still more preferably 5 to 80 μm. By setting the thickness of the buffer layer within the above range, the stress during grinding of the back surface of the buffer layer can be appropriately alleviated.

완충층은, 에너지선 중합성 화합물을 포함하는 완충층용 조성물로 형성되는 층이어도 좋고, 폴리프로필렌 필름, 에틸렌-아세트산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산에스테르 공중합체 필름, LDPE 필름, LLDPE 필름 등의 필름이어도 좋다.The buffer layer may be a layer formed of a composition for a buffer layer containing an energy ray polymerizable compound, and may be a polypropylene film, an ethylene-vinyl acetate copolymer film, an ionomer resin film, an ethylene/(meth)acrylic acid copolymer film, or an ethylene/vinyl acetate copolymer film. It may be a film such as a (meth)acrylic acid ester copolymer film, LDPE film, or LLDPE film.

(5.1 완충층용 조성물)(5.1 Composition for buffer layer)

에너지선 중합성 화합물을 포함하는 완충층용 조성물은, 에너지선이 조사됨으로써 경화하는 것이 가능해진다.The composition for a buffer layer containing an energy ray polymerizable compound can be cured by irradiation with an energy ray.

또한, 에너지선 중합성 화합물을 포함하는 완충층용 조성물은, 보다 구체적으로는, 우레탄(메타)아크릴레이트(b1)와 환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖는 중합성 화합물(b2)을 포함하는 것이 바람직하다. 또한, 완충층용 조성물은, 상기 (b1) 및 (b2) 성분에 더하여, 관능기를 갖는 중합성 화합물(b3)을 함유해도 된다. 또한, 완충층용 조성물은, 상기의 성분에 더하여, 광중합개시제를 함유해도 된다. 또한, 완충층용 조성물은, 본 발명의 효과를 손상시키지 않는 범위에서, 기타 첨가제나 수지 성분을 함유해도 된다.In addition, the composition for a buffer layer containing an energy ray polymerizable compound is, more specifically, a polymerizable compound (b2) having urethane (meth)acrylate (b1) and an alicyclic or heterocyclic group having 6 to 20 ring atoms. ) is preferably included. Additionally, the composition for a buffer layer may contain a polymerizable compound (b3) having a functional group in addition to the components (b1) and (b2). Additionally, the composition for a buffer layer may contain a photopolymerization initiator in addition to the above components. Additionally, the composition for a buffer layer may contain other additives or resin components within the range that does not impair the effect of the present invention.

이하, 에너지선 중합성 화합물을 포함하는 완충층용 조성물 중에 포함되는 각 성분에 대해서 상세하게 설명한다.Hereinafter, each component contained in the composition for a buffer layer containing an energy ray polymerizable compound will be described in detail.

(5.1.1 우레탄(메타)아크릴레이트(b1))(5.1.1 Urethane (meth)acrylate (b1))

우레탄(메타)아크릴레이트(b1)란, 적어도 (메타)아크릴로일기 및 우레탄 결합을 갖는 화합물이며, 에너지선 조사에 의해 중합 경화하는 성질을 갖는 것이다. 우레탄(메타)아크릴레이트(b1)는, 올리고머 또는 폴리머이다.Urethane (meth)acrylate (b1) is a compound having at least a (meth)acryloyl group and a urethane bond, and has the property of polymerization and hardening by energy ray irradiation. Urethane (meth)acrylate (b1) is an oligomer or polymer.

성분 (b1)의 중량 평균 분자량(Mw)은, 바람직하게는 1,000 ∼ 100,000, 보다 바람직하게는 2,000 ∼ 60,000, 더 바람직하게는 3,000 ∼ 20,000이다. 또한, 성분 (b1) 중의 (메타)아크릴로일기 수(이하, 「관능기 수」라고도 함)로서는, 단관능, 2관능, 혹은 3관능 이상이어도 좋지만, 단관능 또는 2관능인 것이 바람직하다.The weight average molecular weight (Mw) of component (b1) is preferably 1,000 to 100,000, more preferably 2,000 to 60,000, and still more preferably 3,000 to 20,000. Additionally, the number of (meth)acryloyl groups (hereinafter also referred to as “number of functional groups”) in component (b1) may be monofunctional, difunctional, or trifunctional or more, but is preferably monofunctional or difunctional.

성분 (b1)은, 예를 들면, 폴리올 화합물과, 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄프리폴리머에, 히드록시기를 갖는 (메타)아크릴레이트를 반응시켜 얻을 수 있다. 또, 성분 (b1)은, 단독으로 또는 2종 이상을 조합하여 이용해도 된다.Component (b1) can be obtained, for example, by reacting a (meth)acrylate having a hydroxy group with a terminal isocyanate urethane prepolymer obtained by reacting a polyol compound with a polyhydric isocyanate compound. In addition, component (b1) may be used individually or in combination of two or more types.

성분 (b1)의 원료가 되는 폴리올 화합물은, 히드록시기를 2개 이상 갖는 화합물이면 특별히 한정되지 않는다. 2관능의 디올, 3관능의 트리올, 4관능 이상의 폴리올 중 어느 것이어도 좋지만, 2관능의 디올이 바람직하고, 폴리에스테르형 디올 또는 폴리카보네이트형 디올이 보다 바람직하다.The polyol compound serving as the raw material for component (b1) is not particularly limited as long as it is a compound having two or more hydroxy groups. Any of bifunctional diols, trifunctional triols, and tetrafunctional or higher-functional polyols may be used, but bifunctional diols are preferable, and polyester-type diols or polycarbonate-type diols are more preferable.

다가 이소시아네이트 화합물로서는, 예를 들면, 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메틸헥사메틸렌디이소시아네이트 등의 지방족계 폴리이소시아네이트류; 이소포론디이소시아네이트, 노르보르난디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, ω,ω'-디이소시아네이트디메틸시클로헥산 등의 지환족계 디이소시아네이트류; 4,4'-디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트, 자일릴렌디이소시아네이트, 톨리딘디이소시아네이트, 테트라메틸렌자일릴렌디이소시아네이트, 나프탈렌-1,5-디이소시아네이트 등의 방향족계 디이소시아네이트류 등을 들 수 있다.Examples of the polyvalent isocyanate compound include aliphatic polyisocyanates such as tetramethylene diisocyanate, hexamethylene diisocyanate, and trimethylhexamethylene diisocyanate; Alicyclic products such as isophorone diisocyanate, norbornane diisocyanate, dicyclohexylmethane-4,4'-diisocyanate, dicyclohexylmethane-2,4'-diisocyanate, ω,ω'-diisocyanate and dimethylcyclohexane. diisocyanates; Aromatic diisocyanates such as 4,4'-diphenylmethane diisocyanate, tolylene diisocyanate, xylylene diisocyanate, tolidine diisocyanate, tetramethylene xylylene diisocyanate, and naphthalene-1,5-diisocyanate. there is.

이들 중에서도, 이소포론디이소시아네이트, 헥사메틸렌디이소시아네이트, 자일릴렌디이소시아네이트가 바람직하다.Among these, isophorone diisocyanate, hexamethylene diisocyanate, and xylylene diisocyanate are preferable.

상술한 폴리올 화합물과, 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄프리폴리머에, 히드록시기를 갖는 (메타)아크릴레이트를 반응시켜 우레탄(메타)아크릴레이트(b1)를 얻을 수 있다. 히드록시기를 갖는 (메타)아크릴레이트로서는, 적어도 1분자 중에 히드록시기 및 (메타)아크릴로일기를 갖는 화합물이면, 특별히 한정되지 않는다.Urethane (meth)acrylate (b1) can be obtained by reacting (meth)acrylate having a hydroxy group with a terminal isocyanate urethane prepolymer obtained by reacting the polyol compound described above with a polyvalent isocyanate compound. The (meth)acrylate having a hydroxy group is not particularly limited as long as it is a compound having a hydroxy group and a (meth)acryloyl group in at least one molecule.

구체적인 히드록시기를 갖는 (메타)아크릴레이트로서는, 예를 들면, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트, 4-히드록시시클로헥실(메타)아크릴레이트, 5-히드록시시클로옥틸(메타)아크릴레이트, 2-히드록시-3-페닐옥시프로필(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 폴리에틸렌글리콜모노(메타)아크릴레이트, 폴리프로필렌글리콜모노(메타)아크릴레이트 등의 히드록시알킬(메타)아크릴레이트; N-메틸올(메타)아크릴아미드 등의 히드록시기 함유 (메타)아크릴아미드; 비닐알코올, 비닐페놀, 비스페놀 A의 디글리시딜에스테르에 (메타)아크릴산을 반응시켜 얻어지는 반응물; 등을 들 수 있다.Specific examples of (meth)acrylates having a hydroxy group include 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 4-hydroxybutyl (meth)acrylate, 4- Hydroxycyclohexyl (meth)acrylate, 5-hydroxycyclooctyl (meth)acrylate, 2-hydroxy-3-phenyloxypropyl (meth)acrylate, pentaerythritol tri(meth)acrylate, polyethylene glycol Hydroxyalkyl (meth)acrylates such as mono (meth)acrylate and polypropylene glycol mono (meth)acrylate; Hydroxyl group-containing (meth)acrylamide such as N-methylol (meth)acrylamide; Reactants obtained by reacting vinyl alcohol, vinyl phenol, and diglycidyl ester of bisphenol A with (meth)acrylic acid; etc. can be mentioned.

이들 중에서도, 히드록시알킬(메타)아크릴레이트가 바람직하고, 2-히드록시에틸(메타)아크릴레이트가 보다 바람직하다.Among these, hydroxyalkyl (meth)acrylate is preferable and 2-hydroxyethyl (meth)acrylate is more preferable.

완충층용 조성물 중의 성분 (b1)의 함유량은, 완충층용 조성물의 전량(100질량%)에 대하여, 바람직하게는 10 ∼ 70질량%, 보다 바람직하게는 20 ∼ 60질량%, 더 바람직하게는 25 ∼ 55질량%이다.The content of component (b1) in the composition for buffer layer is preferably 10 to 70% by mass, more preferably 20 to 60% by mass, further preferably 25 to 25% by mass, based on the total amount (100% by mass) of the composition for buffer layer. It is 55% by mass.

(5.1.2 환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖는 중합성 화합물(b2))(5.1.2 Polymerizable compound (b2) having an alicyclic or heterocyclic group having 6 to 20 ring atoms)

성분 (b2)는, 환 형성 원자수 6 ∼ 20의 지환기 또는 복소환기를 갖는 중합성 화합물이며, 더욱이는, 적어도 1개의 (메타)아크릴로일기를 갖는 화합물인 것이 바람직하고, 보다 바람직하게는 1개의 (메타)아크릴로일기를 갖는 화합물이다. 성분 (b2)를 이용함으로써, 얻어지는 완충층용 조성물의 성막성을 향상시킬 수 있다.Component (b2) is a polymerizable compound having an alicyclic or heterocyclic group having 6 to 20 ring atoms, and is more preferably a compound having at least one (meth)acryloyl group, more preferably It is a compound having one (meth)acryloyl group. By using component (b2), the film-forming properties of the resulting composition for a buffer layer can be improved.

구체적인 성분 (b2)로서는, 예를 들면, 이소보르닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐옥시(메타)아크릴레이트, 시클로헥실(메타)아크릴레이트, 아다만탄(메타)아크릴레이트 등의 지환기 함유 (메타)아크릴레이트; 테트라히드로푸르푸릴(메타)아크릴레이트, 모르폴린(메타)아크릴레이트 등의 복소환기 함유 (메타)아크릴레이트; 등을 들 수 있다. 또, 성분 (b2)는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다. 지환기 함유 (메타)아크릴레이트 중에서는 이소보르닐(메타)아크릴레이트가 바람직하고, 복소환기 함유 (메타)아크릴레이트 중에서는 테트라히드로푸르푸릴(메타)아크릴레이트가 바람직하다.Specific components (b2) include, for example, isobornyl (meth)acrylate, dicyclopentenyl (meth)acrylate, dicyclopentanyl (meth)acrylate, dicyclopentenyloxy (meth)acrylate, (meth)acrylates containing alicyclic groups such as cyclohexyl (meth)acrylate and adamantane (meth)acrylate; Heterocyclic group-containing (meth)acrylates such as tetrahydrofurfuryl (meth)acrylate and morpholine (meth)acrylate; etc. can be mentioned. In addition, component (b2) may be used individually or in combination of two or more types. Among alicyclic group-containing (meth)acrylates, isobornyl (meth)acrylate is preferable, and among heterocyclic group-containing (meth)acrylates, tetrahydrofurfuryl (meth)acrylate is preferable.

완충층용 조성물 중의 성분 (b2)의 함유량은, 완충층용 조성물의 전량(100질량%)에 대하여, 바람직하게는 10 ∼ 70질량%, 보다 바람직하게는 20 ∼ 60질량%, 더 바람직하게는 25 ∼ 55질량%이다.The content of component (b2) in the composition for buffer layer is preferably 10 to 70% by mass, more preferably 20 to 60% by mass, further preferably 25 to 25% by mass, based on the total amount (100% by mass) of the composition for buffer layer. It is 55% by mass.

(5.1.3 관능기를 갖는 중합성 화합물(b3))(5.1.3 Polymerizable compound with functional group (b3))

성분 (b3)은, 수산기, 에폭시기, 아미드기, 아미노기 등의 관능기를 함유하는 중합성 화합물이며, 더욱이는, 적어도 1개의 (메타)아크릴로일기를 갖는 화합물인 것이 바람직하고, 보다 바람직하게는 1개의 (메타)아크릴로일기를 갖는 화합물이다.Component (b3) is a polymerizable compound containing a functional group such as a hydroxyl group, an epoxy group, an amide group, and an amino group, and is further preferably a compound having at least one (meth)acryloyl group, more preferably 1 It is a compound with two (meth)acryloyl groups.

성분 (b3)은, 성분 (b1)과의 상용성(相溶性)이 양호하며, 완충층용 조성물의 점도를 적당한 범위로 조정하기 쉬워진다. 또한, 완충층을 비교적 얇게 해도 완충 성능이 양호해진다.Component (b3) has good compatibility with component (b1), making it easy to adjust the viscosity of the composition for buffer layer to an appropriate range. Additionally, even if the buffer layer is relatively thin, the buffering performance becomes good.

성분 (b3)으로서는, 예를 들면, 수산기 함유 (메타)아크릴레이트, 에폭시기 함유 화합물, 아미드기 함유 화합물, 아미노기 함유 (메타)아크릴레이트 등을 들 수 있다. 이들 중에서도, 수산기 함유 (메타)아크릴레이트가 바람직하다.Examples of the component (b3) include hydroxyl group-containing (meth)acrylate, epoxy group-containing compound, amide group-containing compound, and amino group-containing (meth)acrylate. Among these, hydroxyl group-containing (meth)acrylates are preferable.

수산기 함유 (메타)아크릴레이트로서는, 예를 들면, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트, 3-히드록시프로필(메타)아크릴레이트, 2-히드록시부틸(메타)아크릴레이트, 3-히드록시부틸(메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트, 페닐히드록시프로필(메타)아크릴레이트, 2-히드록시-3-페녹시프로필아크릴레이트 등을 들 수 있다. 이들 중에서도, 페닐히드록시프로필(메타)아크릴레이트 등의 방향환을 갖는 수산기 함유 (메타)아크릴레이트가 보다 바람직하다.Examples of hydroxyl-containing (meth)acrylates include 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 3-hydroxypropyl (meth)acrylate, and 2-hydroxy. Butyl (meth)acrylate, 3-hydroxybutyl (meth)acrylate, 4-hydroxybutyl (meth)acrylate, phenylhydroxypropyl (meth)acrylate, 2-hydroxy-3-phenoxypropyl acrylate Rates, etc. can be mentioned. Among these, hydroxyl group-containing (meth)acrylates having an aromatic ring, such as phenylhydroxypropyl (meth)acrylate, are more preferable.

또, 성분 (b3)은, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다. 완충층용 조성물 중의 성분 (b3)의 함유량은, 완충층용 조성물의 성막성을 향상시키기 위해, 완충층용 조성물의 전량(100질량%)에 대하여, 바람직하게는 5 ∼ 40질량%, 보다 바람직하게는 7 ∼ 35질량%, 더 바람직하게는 10 ∼ 30질량%이다.In addition, component (b3) may be used individually or in combination of two or more types. The content of component (b3) in the composition for buffer layer is preferably 5 to 40% by mass, more preferably 7% by mass, based on the total amount (100% by mass) of the composition for buffer layer, in order to improve the film forming property of the composition for buffer layer. to 35 mass%, more preferably 10 to 30 mass%.

(5.1.4 성분 (b1) ∼ (b3) 이외의 중합성 화합물(b4))(5.1.4 Polymerizable compounds (b4) other than components (b1) to (b3))

완충층 형성용 조성물에는, 본 발명의 효과를 손상시키지 않는 범위에서, 상기의 성분 (b1) ∼ (b3) 이외의 기타 중합성 화합물(b4)을 함유해도 된다.The composition for forming a buffer layer may contain other polymerizable compounds (b4) other than the above-mentioned components (b1) to (b3), as long as the effect of the present invention is not impaired.

성분 (b4)로서는, 예를 들면, 탄소수 1 ∼ 20의 알킬기를 갖는 알킬(메타)아크릴레이트; 스티렌, 히드록시에틸비닐에테르, 히드록시부틸비닐에테르, N-비닐포름아미드, N-비닐피롤리돈, N-비닐카프로락탐 등의 비닐 화합물: 등을 들 수 있다. 또, 성분 (b4)는, 단독으로 또는 2종 이상을 조합하여 이용해도 좋다.Examples of component (b4) include alkyl (meth)acrylate having an alkyl group having 1 to 20 carbon atoms; Vinyl compounds such as styrene, hydroxyethyl vinyl ether, hydroxybutyl vinyl ether, N-vinylformamide, N-vinylpyrrolidone, and N-vinylcaprolactam; and the like. In addition, component (b4) may be used individually or in combination of two or more types.

완충층 형성용 조성물 중의 성분 (b4)의 함유량은, 바람직하게는 0 ∼ 20질량%, 보다 바람직하게는 0 ∼ 10질량%, 더 바람직하게는 0 ∼ 5질량%, 특히 바람직하게는 0 ∼ 2질량%이다.The content of component (b4) in the composition for forming a buffer layer is preferably 0 to 20 mass%, more preferably 0 to 10 mass%, further preferably 0 to 5 mass%, especially preferably 0 to 2 mass%. %am.

(5.1.5 광중합개시제)(5.1.5 Light polymerization initiator)

완충층용 조성물에는, 완충층을 형성할 때, 에너지선 조사에 의한 중합 시간을 단축시키고, 또한, 에너지선 조사량을 저감시키는 관점에서, 광중합개시제를 더 함유하는 것이 바람직하다.The composition for a buffer layer preferably further contains a photopolymerization initiator from the viewpoint of shortening the polymerization time by energy ray irradiation and reducing the amount of energy ray irradiation when forming the buffer layer.

광중합개시제로서는, 예를 들면, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼옥사이드 화합물, 더욱이는, 아민이나 퀴논 등의 광증감제 등을 들 수 있고, 보다 구체적으로는, 예를 들면, 1-히드록시시클로헥실페닐케톤, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티롤니트릴, 디벤질, 디아세틸, 8-크롤안트라퀴논, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드 등을 들 수 있다.Examples of the photopolymerization initiator include benzoin compounds, acetophenone compounds, acylphosphine oxide compounds, titanocene compounds, thioxanthone compounds, peroxide compounds, and photosensitizers such as amines and quinones. More specifically, for example, 1-hydroxycyclohexyl phenyl ketone, 2-hydroxy-2-methyl-1-phenyl-propan-1-one, benzoin, benzoin methyl ether, benzoin ethyl. Ether, benzoin isopropyl ether, benzylphenylsulfide, tetramethylthiuram monosulfide, azobisisobutyrolnitrile, dibenzyl, diacetyl, 8-chloranthraquinone, bis(2,4,6-trimethylbenzoyl)phenylphosph. Pin oxide, etc. can be mentioned.

이들 광중합개시제는, 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.These photopolymerization initiators can be used individually or in combination of two or more types.

완충층용 조성물 중의 광중합개시제의 함유량은, 에너지선 중합성 화합물의 합계량 100질량부에 대하여, 바람직하게는 0.05 ∼ 15질량부, 보다 바람직하게는 0.1 ∼ 10질량부, 더 바람직하게는 0.3 ∼ 5질량부이다.The content of the photopolymerization initiator in the composition for a buffer layer is preferably 0.05 to 15 parts by mass, more preferably 0.1 to 10 parts by mass, and still more preferably 0.3 to 5 parts by mass, based on the total amount of 100 parts by mass of the energy ray polymerizable compound. It is wealth.

(5.1.6 기타 첨가제)(5.1.6 Other additives)

완충층용 조성물에는, 본 발명의 효과를 손상시키지 않는 범위에서, 기타 첨가제를 함유해도 된다. 기타 첨가제로서는, 예를 들면, 대전 방지제, 산화 방지제, 연화제(가소제), 충진제, 방청제, 안료, 염료 등을 들 수 있다. 이들 첨가제를 배합하는 경우, 완충층용 조성물 중의 각 첨가제의 함유량은, 에너지선 중합성 화합물의 합계량 100질량부에 대하여, 바람직하게는 0.01 ∼ 6질량부, 보다 바람직하게는 0.1 ∼ 3질량부이다.The composition for a buffer layer may contain other additives within a range that does not impair the effect of the present invention. Other additives include, for example, antistatic agents, antioxidants, softeners (plasticizers), fillers, rust preventives, pigments, dyes, etc. When blending these additives, the content of each additive in the buffer layer composition is preferably 0.01 to 6 parts by mass, more preferably 0.1 to 3 parts by mass, based on 100 parts by mass of the total amount of the energy ray polymerizable compound.

에너지선 중합성 화합물을 포함하는 완충층용 조성물로 형성되는 완충층은, 상기 조성의 완충층용 조성물을 에너지선 조사에 의해 중합 경화하여 얻어진다. 즉, 상기 완충층은, 완충층용 조성물의 경화물이다.A buffer layer formed from a composition for a buffer layer containing an energy ray polymerizable compound is obtained by polymerizing and curing a composition for a buffer layer of the above composition by irradiation with an energy ray. That is, the buffer layer is a cured product of the composition for a buffer layer.

따라서, 상기 완충층은, 성분 (b1) 유래의 중합 단위 및 성분 (b2) 유래의 중합 단위를 포함하는 것이 바람직하다. 또한, 상기 완충층은, 성분 (b3) 유래의 중합 단위를 함유하고 있어도 좋고, 성분 (b4) 유래의 중합 단위를 함유하고 있어도 좋다. 완충층에 있어서의 각 중합 단위의 함유 비율은, 통상, 완충층용 조성물을 구성하는 각 성분의 비율(투입비)에 일치한다.Therefore, the buffer layer preferably contains polymerized units derived from component (b1) and polymerized units derived from component (b2). Additionally, the buffer layer may contain polymerized units derived from component (b3) or may contain polymerized units derived from component (b4). The content ratio of each polymerized unit in the buffer layer usually corresponds to the ratio (input ratio) of each component constituting the composition for the buffer layer.

(6. 박리 시트)(6. Release sheet)

반도체 가공용 보호 시트의 표면에는, 박리 시트가 첩부되어 있어도 된다. 박리 시트는, 구체적으로는, 반도체 가공용 보호 시트의 점착제층의 표면에 첩부된다. 박리 시트는, 점착제층 표면에 첩부됨으로써 수송 시, 보관 시에 점착제층을 보호한다. 박리 시트는, 박리 가능하게 반도체 가공용 보호 시트에 첩부되어 있고, 반도체 가공용 보호 시트가 사용되기 전(즉, 웨이퍼 첩부 전)에는, 반도체 가공용 보호 시트로부터 박리되어 제거된다.A release sheet may be affixed to the surface of the protective sheet for semiconductor processing. Specifically, the release sheet is affixed to the surface of the adhesive layer of the protective sheet for semiconductor processing. The release sheet is attached to the surface of the adhesive layer to protect the adhesive layer during transportation and storage. The release sheet is attached to the protective sheet for semiconductor processing in a peelable manner, and is peeled and removed from the protective sheet for semiconductor processing before the protective sheet for semiconductor processing is used (i.e., before attaching the wafer).

박리 시트는, 적어도 한쪽 면이 박리 처리된 박리 시트가 이용되고, 구체적으로는, 박리 시트용 기재의 표면 상에 박리제를 도포한 것 등을 들 수 있다.As the release sheet, a release sheet on which at least one side has been subjected to a release treatment is used, and specific examples thereof include those in which a release agent is applied onto the surface of the base material for the release sheet.

박리 시트용 기재로서는, 수지 필름이 바람직하고, 상기 수지 필름을 구성하는 수지로서는, 예를 들면, 폴리에틸렌테레프탈레이트 수지, 폴리부틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지 등의 폴리에스테르 수지 필름, 폴리프로필렌 수지, 폴리에틸렌 수지 등의 폴리올레핀 수지 등을 들 수 있다. 박리제로서는, 예를 들면, 실리콘계 수지, 올레핀계 수지, 이소프렌계 수지, 부타디엔계 수지 등의 고무계 엘라스토머, 장쇄 알킬계 수지, 알키드계 수지, 불소계 수지 등을 들 수 있다.As the base material for the release sheet, a resin film is preferable, and examples of the resin constituting the resin film include polyester resin films such as polyethylene terephthalate resin, polybutylene terephthalate resin, and polyethylene naphthalate resin, and polypropylene. Polyolefin resins, such as resin and polyethylene resin, are mentioned. Examples of the release agent include rubber-based elastomers such as silicone-based resins, olefin-based resins, isoprene-based resins, and butadiene-based resins, long-chain alkyl-based resins, alkyd-based resins, and fluorine-based resins.

박리 시트의 두께는, 특별히 제한이 없지만, 바람직하게는 10 ∼ 200㎛, 보다 바람직하게는 20 ∼ 150㎛이다.The thickness of the release sheet is not particularly limited, but is preferably 10 to 200 μm, more preferably 20 to 150 μm.

(7. 반도체 가공용 보호 시트의 제조 방법)(7. Manufacturing method of protective sheet for semiconductor processing)

본 실시형태에 따른 반도체 가공용 보호 시트를 제조하는 방법은, 기재의 주면 상에 대전 방지층 및 점착제층을 형성할 수 있는 방법이면 특별히 제한되지 않고, 공지(公知)된 방법을 이용하면 좋다. 이하에서는, 도 1a에 나타내는 반도체 가공용 보호 시트를 제조하는 방법에 대해서 설명한다.The method of manufacturing the protective sheet for semiconductor processing according to this embodiment is not particularly limited as long as it can form an antistatic layer and an adhesive layer on the main surface of the substrate, and a known method may be used. Below, a method for manufacturing the protective sheet for semiconductor processing shown in FIG. 1A will be described.

우선, 대전 방지층을 형성하기 위한 조성물로서, 예를 들면, 상술한 성분을 함유하는 대전 방지층용 조성물, 또는, 상기 대전 방지층용 조성물을 용매 등에 의해 희석한 조성물을 조제한다. 마찬가지로 점착제층을 형성하기 위한 점착제층용 조성물로서, 예를 들면, 상술한 성분을 함유하는 점착제층용 조성물, 또는, 상기 점착제층용 조성물을 용매 등에 의해 희석한 조성물을 조제한다.First, as a composition for forming an antistatic layer, for example, a composition for an antistatic layer containing the above-mentioned components, or a composition obtained by diluting the composition for an antistatic layer with a solvent or the like is prepared. Similarly, as a composition for an adhesive layer for forming an adhesive layer, for example, a composition for an adhesive layer containing the above-mentioned components or a composition obtained by diluting the composition for an adhesive layer with a solvent or the like is prepared.

용매로서는, 예를 들면, 메틸에틸케톤, 아세톤, 아세트산에틸, 테트라히드로퓨란, 디옥산, 시클로헥산, n-헥산, 톨루엔, 크실렌, n-프로판올, 이소프로판올 등의 유기 용제를 들 수 있다.Examples of the solvent include organic solvents such as methyl ethyl ketone, acetone, ethyl acetate, tetrahydrofuran, dioxane, cyclohexane, n-hexane, toluene, xylene, n-propanol, and isopropanol.

우선, 제1 박리 시트의 박리 처리면에, 대전 방지층용 조성물을, 스핀 코팅법, 스프레이 코팅법, 바 코팅법, 나이프 코팅법, 롤 코팅법, 블레이드 코팅법, 다이 코팅법, 그라비아 코팅법 등의 공지된 방법에 의해 도포하고 가열 건조하여 제1 박리 시트 상에 대전 방지층을 형성한다. 그 후, 제1 박리 시트 상의 대전 방지층과, 기재의 한쪽 면을 첩합하여, 제1 박리 시트를 제거한다.First, the antistatic layer composition is applied to the release treatment surface of the first release sheet by spin coating, spray coating, bar coating, knife coating, roll coating, blade coating, die coating, gravure coating, etc. It is applied by a known method and heated and dried to form an antistatic layer on the first release sheet. Thereafter, the antistatic layer on the first release sheet and one side of the substrate are bonded together, and the first release sheet is removed.

이어서, 제2 박리 시트의 박리 처리면에, 점착제층용 조성물을 공지된 방법에 의해 도포하고, 가열 건조하여 제2 박리 시트 상에 점착제층을 형성한다. 그 후, 제2 박리 시트 상의 점착제층과, 기재 상의 대전 방지층을 첩합함으로써, 기재의 한쪽 주면 상에 대전 방지층 및 점착제층이 이 순으로 형성된 반도체 가공용 보호 시트가 얻어진다. 또, 제2 박리 시트는, 반도체 가공용 보호 시트의 사용 시에 제거하면 된다.Next, the composition for an adhesive layer is applied to the peel-treated surface of the second release sheet by a known method, and is heated and dried to form an adhesive layer on the second release sheet. Thereafter, the adhesive layer on the second release sheet and the antistatic layer on the substrate are bonded together to obtain a protective sheet for semiconductor processing in which the antistatic layer and the adhesive layer are formed in this order on one main surface of the substrate. Additionally, the second release sheet may be removed when using the protective sheet for semiconductor processing.

또한, 도 1b에 나타내는 반도체 가공용 보호 시트를 제조하는 경우에는, 이하와 같이 하면 된다.In addition, when manufacturing the protective sheet for semiconductor processing shown in FIG. 1B, it may be done as follows.

우선, 완충층을 형성하기 위한 완충층용 조성물로서, 예를 들면, 상술한 성분을 함유하는 완충층용 조성물, 또는, 상기 완충층용 조성물을 용매 등에 의해 희석한 조성물을 조제한다. 제3 박리 시트의 박리 처리면에 완충층용 조성물을, 공지된 방법에 의해 도포하여 도포막을 형성하고, 이 도포막을 반경화시켜 박리 시트 상에 완충층막을 형성한다. 박리 시트 상에 형성한 완충층막을 기재의 다른쪽 면에 첩합하여, 완충층막을 완전히 경화시켜, 기재 상에 완충층을 형성한다.First, as a buffer layer composition for forming a buffer layer, for example, a buffer layer composition containing the above-mentioned components or a composition obtained by diluting the buffer layer composition with a solvent or the like is prepared. A buffer layer composition is applied to the release-treated surface of the third release sheet by a known method to form a coating film, and this coating film is semi-cured to form a buffer layer film on the release sheet. The buffer layer film formed on the release sheet is bonded to the other side of the substrate, and the buffer layer film is completely cured to form a buffer layer on the substrate.

본 실시형태에서는, 도포막의 경화는, 에너지선의 조사에 의해 행하는 것이 바람직하다. 또한, 도포막의 경화는, 한 번의 경화 처리로 행해도 좋고, 복수 회로 나누어서 행해도 좋다.In this embodiment, curing of the coating film is preferably performed by irradiation of energy rays. In addition, curing of the coating film may be performed in a single curing treatment or may be performed in multiple installments.

기재 상에 완충층을 형성한 후, 상술한 바와 같이, 대전 방지층 및 점착제층을 형성하여, 도 1b에 나타내는 반도체 가공용 보호 시트를 제조한다. 또, 기재 상에 대전 방지층 및 점착제층을 형성한 후에, 완충층을 형성해도 된다.After forming the buffer layer on the substrate, an antistatic layer and an adhesive layer are formed as described above to manufacture the protective sheet for semiconductor processing shown in FIG. 1B. Additionally, a buffer layer may be formed after forming the antistatic layer and the adhesive layer on the substrate.

(8. 반도체 장치의 제조 방법)(8. Manufacturing method of semiconductor device)

본 발명에 따른 반도체 가공용 보호 시트는, DBG에 있어서, 반도체 웨이퍼의 표면에 첩부하여 웨이퍼의 이면 연삭이 행해질 때에 바람직하게 사용된다. 특히, 본 발명에 따른 반도체 가공용 보호 시트는, 반도체 웨이퍼를 개편화했을 때에, 커프 폭이 작은 칩군이 얻어지는 LDBG에 바람직하게 사용된다.The protective sheet for semiconductor processing according to the present invention is preferably used in DBG when it is attached to the surface of a semiconductor wafer and the back side of the wafer is ground. In particular, the protective sheet for semiconductor processing according to the present invention is preferably used in LDBG, where a group of chips with a small kerf width is obtained when the semiconductor wafer is separated into pieces.

반도체 가공용 보호 시트의 비한정적인 사용예로서, 이하에 반도체 장치의 제조 방법을 더 구체적으로 설명한다.As a non-limiting example of the use of the protective sheet for semiconductor processing, the manufacturing method of the semiconductor device will be described in more detail below.

반도체 장치의 제조 방법은, 구체적으로는, 이하의 공정 1 ∼ 공정 4를 적어도 구비한다.The manufacturing method of a semiconductor device specifically includes at least the following steps 1 to 4.

공정 1: 상기의 반도체 가공용 보호 시트를, 반도체 웨이퍼의 표면에 첩부하는 공정Step 1: A step of attaching the above protective sheet for semiconductor processing to the surface of a semiconductor wafer.

공정 2: 상기 반도체 웨이퍼의 표면 측으로부터 홈을 형성하거나, 또는 상기 반도체 웨이퍼의 표면 혹은 이면으로부터 상기 반도체 웨이퍼 내부에 개질 영역을 형성하는 공정Process 2: A process of forming a groove from the surface side of the semiconductor wafer, or forming a modified region inside the semiconductor wafer from the front or back side of the semiconductor wafer.

공정 3: 반도체 가공용 보호 시트가 표면에 첩부되며, 또한 상기 홈 또는 개질 영역이 형성된 반도체 웨이퍼를, 이면 측으로부터 연삭하여, 홈 또는 개질 영역을 기점으로 하여, 복수의 칩으로 개편화시키는 공정Step 3: A protective sheet for semiconductor processing is attached to the surface, and the semiconductor wafer on which the groove or modified area is formed is ground from the back side, and the groove or modified area is used as a starting point to separate the semiconductor wafer into a plurality of chips.

공정 4: 개편화된 반도체 웨이퍼(즉, 칩군)로부터, 반도체 가공용 보호 시트를 박리하는 공정Process 4: Process of peeling the protective sheet for semiconductor processing from the separated semiconductor wafer (i.e., chip group)

이하, 상기 반도체 장치의 제조 방법의 각 공정을 상세하게 설명한다.Hereinafter, each step of the semiconductor device manufacturing method will be described in detail.

(공정 1)(Process 1)

공정 1에서는, 도 2에 나타내는 바와 같이, 반도체 웨이퍼(100)의 표면(100a)에, 본 실시형태에 따른 반도체 가공용 보호 시트(1)의 점착제층(30)의 주면(30a)을 첩부한다. 반도체 가공용 보호 시트를 반도체 웨이퍼의 표면에 첩부함으로써, 반도체 웨이퍼의 표면이 충분히 보호된다.In step 1, as shown in FIG. 2, the main surface 30a of the adhesive layer 30 of the protective sheet 1 for semiconductor processing according to this embodiment is attached to the surface 100a of the semiconductor wafer 100. By attaching the protective sheet for semiconductor processing to the surface of the semiconductor wafer, the surface of the semiconductor wafer is sufficiently protected.

본 공정은, 후술하는 공정 2 전에 행해도 좋고, 공정 2 후에 행해도 좋다. 예를 들면, 반도체 웨이퍼에 개질 영역을 형성하는 경우에는, 공정 1을 공정 2 전에 행하는 것이 바람직하다. 한편, 반도체 웨이퍼 표면에, 다이싱 등에 의해 홈을 형성하는 경우에는, 공정 2 후에 공정 1을 행한다. 즉, 후술하는 공정 2에서 형성한 홈을 갖는 웨이퍼의 표면에, 본 공정 1에서 반도체 가공용 보호 시트를 첩부하게 된다.This step may be performed before Step 2, which will be described later, or after Step 2. For example, when forming a modified region on a semiconductor wafer, it is preferable to perform step 1 before step 2. On the other hand, when forming grooves on the surface of the semiconductor wafer by dicing or the like, Process 1 is performed after Process 2. That is, in this process 1, the protective sheet for semiconductor processing is attached to the surface of the wafer having the groove formed in process 2, which will be described later.

본 제조 방법에서 이용되는 반도체 웨이퍼는 실리콘 웨이퍼여도 좋고, 또한 갈륨비소, 탄화규소, 탄탈럼산리튬, 니오븀산리튬, 질화갈륨, 인듐인 등의 웨이퍼나, 유리 웨이퍼여도 좋다. 본 실시형태에서는, 반도체 웨이퍼는 실리콘 웨이퍼인 것이 바람직하다.The semiconductor wafer used in this manufacturing method may be a silicon wafer, or may be a wafer made of gallium arsenide, silicon carbide, lithium tantalum, lithium niobate, gallium nitride, or indium phosphide, or a glass wafer. In this embodiment, the semiconductor wafer is preferably a silicon wafer.

반도체 웨이퍼의 연삭 전의 두께는 특별히 한정되지 않지만, 통상은 500 ∼ 1000㎛ 정도이다. 또한, 반도체 웨이퍼는, 통상, 그 표면에 회로가 형성되어 있다. 웨이퍼 표면에의 회로의 형성은, 에칭법, 리프트 오프법 등의 종래 범용되고 있는 방법을 포함하는 다양한 방법에 의해 행할 수 있다.The thickness of the semiconductor wafer before grinding is not particularly limited, but is usually about 500 to 1000 μm. Additionally, a semiconductor wafer usually has a circuit formed on its surface. Circuit formation on the wafer surface can be performed by various methods, including conventionally used methods such as etching and lift-off methods.

(공정 2)(Process 2)

공정 2에서는, 반도체 웨이퍼의 표면 측으로부터 홈을 형성한다. 혹은, 반도체 웨이퍼의 표면 혹은 이면으로부터 반도체 웨이퍼의 내부에 개질 영역을 형성한다.In step 2, a groove is formed from the surface side of the semiconductor wafer. Alternatively, a modified region is formed inside the semiconductor wafer from the front or back surface of the semiconductor wafer.

본 공정에서 형성되는 홈은, 반도체 웨이퍼의 두께보다 얕은 깊이의 홈이다. 홈의 형성은, 종래 공지된 웨이퍼 다이싱 장치 등을 이용하여 다이싱에 의해 행하는 것이 가능하다. 또한, 반도체 웨이퍼는, 후술하는 공정 3에서, 홈을 따라 복수의 반도체 칩으로 분할된다.The groove formed in this process is a groove whose depth is shallower than the thickness of the semiconductor wafer. The grooves can be formed by dicing using a conventionally known wafer dicing device or the like. Additionally, the semiconductor wafer is divided into a plurality of semiconductor chips along the groove in step 3 described later.

또한, 개질 영역은, 반도체 웨이퍼에 있어서, 취질화(脆質化)된 부분이며, 연삭 공정에서의 연삭에 의해, 반도체 웨이퍼가 얇아지거나, 연삭에 의한 힘이 가해짐으로써 반도체 웨이퍼의 개질 영역이 파괴되어 반도체 칩으로 개편화되는 기점이 되는 영역이다. 즉, 공정 2에서 홈 및 개질 영역은, 후술하는 공정 3에서, 반도체 웨이퍼가 분할되어 반도체 칩으로 개편화될 때의 분할선을 따르도록 형성된다.In addition, the modified area is a nitrided portion of the semiconductor wafer, and the modified area of the semiconductor wafer becomes thinner due to grinding in the grinding process or the application of force due to grinding. This is the starting point for destruction and reorganization into semiconductor chips. That is, in step 2, the grooves and modified regions are formed to follow the dividing line when the semiconductor wafer is divided into semiconductor chips in step 3, which will be described later.

개질 영역의 형성은, 반도체 웨이퍼의 내부에 초점을 맞춘 레이저의 조사에 의해 행하고, 개질 영역은, 반도체 웨이퍼의 내부에 형성된다. 레이저의 조사는, 반도체 웨이퍼의 표면 측으로부터 행해도, 이면 측으로부터 행해도 좋다. 또, 개질 영역을 형성하는 태양에 있어서, 공정 2를 공정 1 후에 행하고 웨이퍼 표면으로부터 레이저 조사를 행하는 경우, 반도체 가공용 보호 시트를 통해 반도체 웨이퍼에 레이저를 조사하게 된다.The formation of the modified region is performed by irradiation of a laser focused on the inside of the semiconductor wafer, and the modified region is formed inside the semiconductor wafer. Laser irradiation may be performed from the front side or the back side of the semiconductor wafer. In addition, in the aspect of forming the modified region, when step 2 is performed after step 1 and laser irradiation is performed from the wafer surface, the laser is irradiated to the semiconductor wafer through the protective sheet for semiconductor processing.

반도체 가공용 보호 시트가 첩부되며, 또한 홈 또는 개질 영역을 형성한 반도체 웨이퍼는, 척 테이블 상에 올려져, 척 테이블에 흡착되어 유지된다. 이때, 반도체 웨이퍼는, 표면 측이 테이블 측에 배치되어 흡착된다.A semiconductor wafer with a protective sheet for semiconductor processing attached and a groove or modified region formed thereon is placed on a chuck table and held by adsorption on the chuck table. At this time, the semiconductor wafer is adsorbed with its surface side placed on the table side.

(공정 3)(Process 3)

공정 1 및 공정 2 후, 척 테이블 상의 반도체 웨이퍼의 이면을 연삭하여, 반도체 웨이퍼를 복수의 반도체 칩으로 개편화하여, 칩군이 얻어진다.After steps 1 and 2, the back side of the semiconductor wafer on the chuck table is ground, the semiconductor wafer is divided into a plurality of semiconductor chips, and a group of chips is obtained.

여기에서, 이면 연삭은, 반도체 웨이퍼에 홈이 형성되는 경우에는, 적어도 홈의 저부(底部)에 이르는 위치까지 반도체 웨이퍼를 얇게 하도록 행한다. 이 이면 연삭에 의해, 홈은, 웨이퍼를 관통하는 노치가 되고, 반도체 웨이퍼는 노치에 의해 분할되어, 개개의 반도체 칩으로 개편화된다.Here, when a groove is formed in the semiconductor wafer, back side grinding is performed to thin the semiconductor wafer at least to a position reaching the bottom of the groove. By this back-side grinding, the groove becomes a notch penetrating the wafer, and the semiconductor wafer is divided by the notch and divided into individual semiconductor chips.

한편, 개질 영역이 형성되는 경우에는, 연삭에 의해 연삭면(웨이퍼 이면)은, 개질 영역에 이르러도 좋지만, 엄밀하게 개질 영역까지 이르지 않아도 좋다. 즉, 개질 영역을 기점으로 하여 반도체 웨이퍼가 파괴되어 반도체 칩으로 개편화되도록, 개질 영역에 근접하는 위치까지 연삭하면 좋다. 예를 들면, 반도체 칩의 실제의 개편화는, 후술하는 픽업 테이프를 첩부하고 나서 픽업 테이프를 연신함으로써 행해도 좋다.On the other hand, when a modified region is formed, the ground surface (back surface of the wafer) may reach the modified region by grinding, but it does not have to strictly reach the modified region. In other words, the semiconductor wafer may be broken starting from the modified area and ground into a position close to the modified area so that it is broken into pieces into semiconductor chips. For example, the actual separation of the semiconductor chip may be performed by attaching a pickup tape, which will be described later, and then stretching the pickup tape.

또한, 이면 연삭의 종료 후, 칩의 픽업에 앞서, 드라이 폴리싱을 행해도 좋다.Additionally, dry polishing may be performed after completion of back grinding and prior to chip pickup.

개편화된 반도체 칩의 형상은, 방형(方形)이어도 좋고, 직사각형 등의 세장(細長) 형상으로 되어 있어도 좋다. 또한, 개편화된 반도체 칩의 두께는 특별히 한정되지 않지만, 바람직하게는 5 ∼ 100㎛ 정도이지만, 보다 바람직하게는 10 ∼ 45㎛이다. 레이저로 웨이퍼 내부에 개질 영역을 마련하고, 웨이퍼 이면 연삭 시의 응력 등으로 웨이퍼의 개편화를 행하는, LDBG에 의하면, 개편화된 반도체 칩의 두께를 50㎛ 이하, 보다 바람직하게는 10 ∼ 45㎛로 하는 것이 용이해진다. 또한, 개편화된 반도체 칩의 크기는, 특별히 한정되지 않지만, 칩 사이즈가 바람직하게는 600㎟ 미만, 보다 바람직하게는 400㎟ 미만, 더 바람직하게는 120㎟ 미만이다.The shape of the individualized semiconductor chip may be rectangular or may be an elongated shape such as a rectangle. Additionally, the thickness of the divided semiconductor chip is not particularly limited, but is preferably about 5 to 100 μm, and more preferably 10 to 45 μm. According to LDBG, which creates a modified area inside the wafer with a laser and separates the wafer into pieces due to stress during grinding of the back side of the wafer, the thickness of the divided semiconductor chips is 50 ㎛ or less, more preferably 10 to 45 ㎛. It becomes easier to do so. Additionally, the size of the separated semiconductor chip is not particularly limited, but the chip size is preferably less than 600 mm2, more preferably less than 400 mm2, and even more preferably less than 120 mm2.

본 실시형태에 따른 반도체 가공용 보호 시트를 사용하면, 박형 및/또는 소형의 반도체 칩이어도, 이면 연삭 시(공정 3), 및 반도체 가공용 보호 시트 박리시(공정 4)에 대전이 방지되며, 또한 반도체 칩에 크랙이 발생하는 것이 방지된다.By using the protective sheet for semiconductor processing according to this embodiment, even for thin and/or small semiconductor chips, electrification is prevented during back side grinding (step 3) and when peeling off the protective sheet for semiconductor processing (step 4), and furthermore, the semiconductor chip This prevents cracks from occurring in the chip.

(공정 4)(Process 4)

다음으로, 개편화된 반도체 웨이퍼(즉, 복수의 반도체 칩)로부터, 반도체 가공용 보호 시트를 박리한다. 본 공정은, 예를 들면, 이하의 방법에 의해 행한다.Next, the protective sheet for semiconductor processing is peeled from the separated semiconductor wafer (i.e., plural semiconductor chips). This process is performed, for example, by the following method.

본 실시형태에서는, 반도체 가공용 보호 시트의 점착제층이, 에너지선 경화성 점착제로 형성되어 있으므로, 에너지선을 조사하여 점착제층을 경화 수축시켜, 피착체(개편화된 반도체 웨이퍼)에 대한 점착력을 저하시킨다. 그 다음에, 개편화된 반도체 웨이퍼의 이면 측에, 픽업 테이프를 첩부하고, 픽업이 가능하도록 위치 및 방향 맞춤을 행한다. 이때, 웨이퍼의 외주(外周) 측에 배치한 링 프레임도 픽업 테이프에 첩합하고, 픽업 테이프의 외주연부를 링 프레임에 고정한다. 픽업 테이프에는, 웨이퍼와 링 프레임을 동시에 첩합해도 좋고, 별도의 타이밍에 첩합해도 좋다. 그 다음에, 픽업 테이프 상에 유지된 복수의 반도체 칩으로부터 반도체 가공용 보호 시트를 박리한다.In this embodiment, since the adhesive layer of the protective sheet for semiconductor processing is formed of an energy ray-curable adhesive, the adhesive layer is cured and shrunk by irradiating an energy ray, thereby lowering the adhesive strength to the adherend (pieced semiconductor wafer). . Next, a pickup tape is attached to the back side of the separated semiconductor wafer, and the position and orientation are adjusted to enable pickup. At this time, the ring frame placed on the outer periphery side of the wafer is also bonded to the pickup tape, and the outer peripheral edge of the pickup tape is fixed to the ring frame. The wafer and the ring frame may be bonded to the pickup tape at the same time or may be bonded at separate timings. Next, the protective sheet for semiconductor processing is peeled from the plurality of semiconductor chips held on the pickup tape.

본 실시형태에 따른 반도체 가공용 보호 시트는 상술한 특성을 갖고 있으므로, 반도체 가공용 보호 시트를 반도체 웨이퍼로부터 박리할 때의 박리 속도가 빨라도, 대전이 억제되며, 또한 반도체 웨이퍼 등에 풀남음이 생기지 않고, 칩끼리의 접촉이 억제된 상태에서 박리를 행할 수 있다.Since the protective sheet for semiconductor processing according to the present embodiment has the above-mentioned characteristics, even if the peeling speed when peeling the protective sheet for semiconductor processing from the semiconductor wafer is high, charging is suppressed, and no glue residue is formed on the semiconductor wafer, etc., and chip Peeling can be performed while contact between the two is suppressed.

그 후, 픽업 테이프 상에 있는 복수의 반도체 칩을 픽업하고 기판 등 위에 고정화하여, 반도체 장치를 제조한다.Thereafter, a plurality of semiconductor chips on the pickup tape are picked up and fixed on a substrate or the like to manufacture a semiconductor device.

또, 픽업 테이프는, 특별히 한정되지 않지만, 예를 들면, 기재와, 기재의 한쪽 면에 마련된 점착제층을 구비하는 점착 시트에 의해 구성된다.In addition, the pick-up tape is not particularly limited, but is comprised, for example, of an adhesive sheet including a base material and an adhesive layer provided on one side of the base material.

이상, 본 발명에 따른 반도체 가공용 보호 시트에 대해서, DBG 또는 LDBG에 의해 반도체 웨이퍼를 개편화하는 방법에 사용하는 예에 대해서 설명했지만, 본 발명에 따른 반도체 가공용 보호 시트는, 반도체 웨이퍼를 개편화했을 때에, 커프 폭이 작고, 보다 박화된 칩군이 얻어지는 LDBG에 바람직하게 사용할 수 있다. 이 경우에는, 도 1b에 나타내는 반도체 가공용 보호 시트를 이용하는 것이 보다 바람직하다.Above, an example of using the protective sheet for semiconductor processing according to the present invention in a method of dividing a semiconductor wafer into pieces using DBG or LDBG has been described. However, the protective sheet for semiconductor processing according to the present invention can be used to separate a semiconductor wafer into pieces. In this case, it can be preferably used in LDBG where the kerf width is small and a thinner chip group is obtained. In this case, it is more preferable to use the protective sheet for semiconductor processing shown in FIG. 1B.

이상, 본 발명의 실시형태에 대해서 설명해 왔지만, 본 발명은 상기의 실시형태에 하등 한정되는 것은 아니고, 본 발명의 범위 내에서 여러 가지의 태양으로 개변해도 좋다.Although the embodiments of the present invention have been described above, the present invention is not limited in any way to the above-described embodiments, and may be modified into various aspects within the scope of the present invention.

실시예Example

이하, 실시예를 이용하여, 발명을 보다 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.Hereinafter, the invention will be described in more detail using examples, but the invention is not limited to these examples.

본 실시예에서의 측정 방법 및 평가 방법은 이하와 같다.The measurement and evaluation methods in this example are as follows.

(에너지선 경화 후의 점착제층의 표면 저항률)(Surface resistivity of adhesive layer after energy ray curing)

실시예 및 비교예에서 제작한 반도체 가공용 보호 시트를 10㎝ × 10㎝의 사이즈로 컷하고, 반도체 가공용 보호 시트의 점착제층에 자외선을 조사하여 경화시켰다. 경화 후의 점착제층에 대하여, JIS K 7194에 준거하여, 23℃ 50%RH, 인가 전압 100V의 조건으로, Advantest Corporation 제조 표면 저항률계 R8252에 의해 표면 저항률을 측정했다.The protective sheet for semiconductor processing produced in Examples and Comparative Examples was cut into a size of 10 cm x 10 cm, and the adhesive layer of the protective sheet for semiconductor processing was irradiated with ultraviolet rays and cured. With respect to the adhesive layer after curing, the surface resistivity was measured using a surface resistivity meter R8252 manufactured by Advantest Corporation under the conditions of 23°C 50%RH and an applied voltage of 100 V in accordance with JIS K 7194.

(에너지선 경화 전후의 점착제층의 90° 박리 점착력)(90° peel adhesion of adhesive layer before and after energy ray curing)

실시예 및 비교예에서 제작한 반도체 가공용 보호 시트를 25㎜ 폭으로 컷하여 시험편으로 했다. 질량 2㎏의 롤러로 시험편의 점착제층을 회로면이 형성되어 있지 않은 실리콘 밀러 웨이퍼에 첩부했다. 1시간 방치한 후, JIS Z 0237에 준거하여, 실리콘 밀러 웨이퍼에 대하여 90°가 되도록 박리 속도 600㎜/분으로 시험편을 박리하여 점착력(에너지선 경화 전의 점착제층의 90° 박리 점착력)을 측정했다.The protective sheets for semiconductor processing produced in Examples and Comparative Examples were cut to a width of 25 mm and used as test pieces. The adhesive layer of the test piece was attached to a silicon mirror wafer without a circuit surface using a roller with a mass of 2 kg. After leaving for 1 hour, the test piece was peeled at a peeling rate of 600 mm/min at a 90° angle to the silicon mirror wafer in accordance with JIS Z 0237, and the adhesive force (90° peeled adhesive force of the adhesive layer before energy ray curing) was measured. .

또한, 다른 시험편의 점착제층을 질량 2㎏의 롤러로 실리콘 밀러 웨이퍼에 첩부했다. 이 시험편의 점착제층에 대하여, 반도체 가공용 보호 시트의 기재면 측으로부터 자외선을 조도 220mW/㎠, 광량 380mJ/㎠의 조건으로 조사하여 점착제층을 경화시킨 후, JIS Z 0237에 준거하여, 실리콘 밀러 웨이퍼에 대하여 90°가 되도록 박리 속도 600㎜/분으로 시험편을 박리하여 점착력(에너지선 경화 후의 점착제층의 90° 박리 점착력)을 측정했다.Additionally, the adhesive layer of another test piece was attached to the silicon miller wafer with a roller with a mass of 2 kg. The adhesive layer of this test piece was cured by irradiating ultraviolet rays from the base surface side of the protective sheet for semiconductor processing under the conditions of an illuminance of 220 mW/cm2 and a light amount of 380 mJ/cm2, and then, in accordance with JIS Z 0237, a silicon miller wafer. The test piece was peeled at a peeling rate of 600 mm/min to become 90° with respect to the adhesive force (90° peeling adhesive force of the adhesive layer after energy ray curing) was measured.

(반도체 가공용 보호 시트의 박리 대전압)(Peeling charge voltage of protective sheet for semiconductor processing)

실시예 및 비교예에서 제작한 반도체 가공용 보호 시트를 실리콘 웨이퍼 표면에 첩부하여, 웨이퍼 마운터(제품명 「RAD-2700F/12」, LINTEC Corporation 제조)를 이용하여, 박리 속도 600㎜/분, 온도 40℃의 조건으로 반도체 가공용 보호 시트를 실리콘 웨이퍼로부터 박리하면서, Prostat 제조 박리 대전 측정기 PFM-711 A를 이용하여, 웨이퍼 표면 및 점착제층의 박리면 측으로부터 10㎜ 떨어진 장소에서 전압을 측정하고, 웨이퍼 측의 전압값을 박리 대전압값으로 했다. 본 실시예에서는, 박리 대전압이 500V 이하인 시료를 양호하다고 판단했다.The protective sheet for semiconductor processing produced in the examples and comparative examples was attached to the surface of the silicon wafer, using a wafer mounter (product name “RAD-2700F/12”, manufactured by LINTEC Corporation) at a peeling speed of 600 mm/min and a temperature of 40°C. While peeling the protective sheet for semiconductor processing from the silicon wafer under the conditions of The voltage value was taken as the peeling charge voltage value. In this example, samples with a peeling electrification voltage of 500 V or less were judged to be good.

(크랙 발생률)(crack incidence rate)

직경 12인치, 두께 775㎛의 실리콘 웨이퍼에, 실시예 및 비교예에서 제작한 반도체 가공용 보호 시트를, 백그라인딩용 테이프 라미네이터(LINTEC Corporation 제조, 장치명 「RAD-3510F/12」)를 이용하여 첩부했다. 레이저 소(DISCO CORPORATION 제조, 장치명 「DFL7361」)를 이용하여, 웨이퍼에 격자상(格子狀)의 개질 영역을 형성했다. 또, 격자 사이즈는 10㎜ × 10㎜로 했다.The protective sheet for semiconductor processing produced in Examples and Comparative Examples was attached to a silicon wafer with a diameter of 12 inches and a thickness of 775 μm using a tape laminator for backgrinding (manufactured by LINTEC Corporation, device name “RAD-3510F/12”). . A lattice-like modified region was formed on the wafer using a laser saw (manufactured by DISCO CORPORATION, device name “DFL7361”). Additionally, the grid size was set to 10 mm × 10 mm.

그 다음에, 이면 연삭 장치(DISCO CORPORATION 제조, 장치명 「DGP8761」)를 이용하여, 두께 30㎛가 될 때까지 연삭(드라이 폴리싱을 포함함)을 행하여, 웨이퍼를 복수의 칩으로 개편화했다.Next, using a backside grinding device (manufactured by DISCO CORPORATION, device name “DGP8761”), grinding (including dry polishing) was performed until the thickness reached 30 μm, and the wafer was separated into a plurality of chips.

연삭 공정 후에 에너지선(자외선) 조사를 행하고, 반도체 가공용 보호 시트의 첩부면의 반대면에 다이싱 테이프(LINTEC Corporation 제조, Adwill D-175)를 첩부 후, 반도체 가공용 보호 시트를 박리했다. 그 후, 개편화된 칩을 디지털 현미경(제품명 「VHX-1000」, KEYENCE CORPORATION 제조)으로 관찰하고, 크랙이 발생한 칩을 세어, 크랙의 사이즈마다 이하의 기준으로 분류했다. 또, 크랙의 사이즈(㎛)는, 칩의 종 방향을 따른 크랙의 길이(㎛)와, 칩의 횡 방향을 따른 크랙의 길이(㎛)를 대비하여, 그 수치가 큰 쪽으로 했다.After the grinding process, energy ray (ultraviolet ray) irradiation was performed, and a dicing tape (Adwill D-175, manufactured by LINTEC Corporation) was attached to the opposite side of the adhesive surface of the semiconductor processing protective sheet, and then the semiconductor processing protective sheet was peeled. Afterwards, the individually divided chips were observed with a digital microscope (product name "VHX-1000", manufactured by KEYENCE CORPORATION), chips with cracks were counted, and each crack size was classified according to the following criteria. Additionally, the size of the crack (μm) was set to be larger compared to the length of the crack (μm) along the longitudinal direction of the chip and the length of the crack (μm) along the transverse direction of the chip.

(기준)(standard)

대 크랙: 크랙의 사이즈가 50㎛ 초과Large crack: Crack size exceeds 50㎛

중 크랙: 크랙의 사이즈가 20㎛ 이상 50㎛ 이하Medium crack: The size of the crack is 20㎛ or more and 50㎛ or less.

소 크랙: 크랙의 사이즈가 20㎛ 미만Small crack: Crack size is less than 20㎛

또한, 이하의 식에 기초하여, 크랙 발생률(%)을 산출했다. 크랙 발생률이 2.0% 이하이며, 대 크랙의 개수가 0개, 중 크랙의 개수가 10개 이하, 소 크랙의 개수가 20개 이하인 경우를 「양호」, 그 이외의 경우를 「불량」이라고 평가했다.Additionally, the crack incidence rate (%) was calculated based on the formula below. Cases where the crack occurrence rate was 2.0% or less and the number of major cracks was 0, medium cracks were 10 or less, and minor cracks were 20 or less were evaluated as “good,” and other cases were evaluated as “poor.” .

크랙 발생률(%) = (크랙이 발생한 칩 수/전체 칩 수) × 100Crack incidence rate (%) = (Number of chips with cracks/Total number of chips) × 100

(실시예 1)(Example 1)

(1) 점착제층(1) Adhesive layer

(점착제층용 조성물의 조제)(Preparation of composition for adhesive layer)

부틸아크릴레이트(BA) 65질량부, 메틸메타크릴레이트(MMA) 20질량부, 및 2-히드록시에틸아크릴레이트(2HEA) 15질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 중 80몰%의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트(MOI)를 반응시켜, 에너지선 경화성의 아크릴계 수지(Mw: 50만)를 얻었다. 이 에너지선 경화성의 아크릴계 수지 100질량부에, 에너지선 경화성 화합물인 다관능 우레탄아크릴레이트(상품명: 자광 UT-4332, Mitsubishi Chemical Corporation 제조) 6중량부, 이소시아네이트계 가교제(TOSOH CORPORATION 제조, 상품명: CORONATE L)를 고형분 기준으로 0.375질량부, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드로 이루어지는 광중합개시제 1중량부를 첨가하고, 용제로 희석함으로써 점착제층용 조성물의 도공액을 조제했다.An acrylic polymer obtained by copolymerizing 65 parts by mass of butylacrylate (BA), 20 parts by mass of methyl methacrylate (MMA), and 15 parts by mass of 2-hydroxyethyl acrylate (2HEA), containing 80 mol of the total hydroxyl groups of the acrylic polymer. 2-methacryloyloxyethyl isocyanate (MOI) was reacted to add % of hydroxyl group, and an energy ray-curable acrylic resin (Mw: 500,000) was obtained. To 100 parts by mass of this energy ray-curable acrylic resin, 6 parts by weight of polyfunctional urethane acrylate (product name: Jagwang UT-4332, manufactured by Mitsubishi Chemical Corporation), which is an energy ray-curable compound, and an isocyanate-based crosslinking agent (manufactured by TOSOH CORPORATION, brand name: CORONATE) A coating solution for the composition for an adhesive layer was prepared by adding 0.375 parts by mass of L) and 1 part by weight of a photopolymerization initiator consisting of bis(2,4,6-trimethylbenzoyl)phenylphosphine oxide and diluting with a solvent.

(점착제층의 형성)(Formation of adhesive layer)

박리 시트(LINTEC Corporation 제조, 상품명 「SP-PET381031」, 실리콘 박리 처리를 행한 폴리에틸렌테레프탈레이트(PET) 필름, 두께: 38㎛)의 박리 처리된 면 상에, 상기의 점착제 조성물의 용액을 도포하고, 건조시켜, 두께 20㎛의 점착제층을 갖는, 점착제층 부착 박리 시트를 제작했다.A solution of the above-described pressure-sensitive adhesive composition was applied onto the release-treated side of a release sheet (manufactured by LINTEC Corporation, brand name “SP-PET381031”, polyethylene terephthalate (PET) film subjected to silicone release treatment, thickness: 38 μm), It was dried, and a release sheet with an adhesive layer having an adhesive layer with a thickness of 20 μm was produced.

(2) 대전 방지층 부착 기재의 제작(2) Production of substrate with antistatic layer

기재로서, 한쪽 면에 프라이머층(제1 프라이머층)이 마련된 두께 50㎛의 프라이머 부착 PET 필름(TOYOBO CO., LTD. 제조, 상품명 「PET50A-4100」)을 준비했다. 이 PET 필름의 영률은 2500㎫이었다.As a base material, a 50-μm-thick primer-coated PET film (manufactured by TOYOBO CO., LTD., brand name “PET50A-4100”) provided with a primer layer (first primer layer) on one side was prepared. The Young's modulus of this PET film was 2500 MPa.

PET 필름의 제1 프라이머층이 마련되어 있는 것과는 반대 측의 면 상에, 폴리티오펜계 도전성 폴리머(Nagase Chemtex Corporation 제조, Denatron P-400MP)를 도포하고 건조시켜, 두께 120㎚의 대전 방지층을 PET 필름 상에 형성했다.A polythiophene-based conductive polymer (Denatron P-400MP, manufactured by Nagase Chemtex Corporation) is applied and dried on the side of the PET film opposite to that on which the first primer layer is provided, and an antistatic layer with a thickness of 120 nm is formed on the PET film. formed on the table.

(3) 완충층(3) Buffer layer

(우레탄아크릴레이트계 올리고머(UA-1)의 합성)(Synthesis of urethane acrylate oligomer (UA-1))

폴리에스테르디올과, 이소포론디이소시아네이트를 반응시켜 얻어진 말단 이소시아네이트우레탄프리폴리머에, 2-히드록시에틸아크릴레이트를 반응시켜, 중량 평균 분자량(Mw) 5000의 2관능의 우레탄아크릴레이트계 올리고머(UA-1)를 얻었다.A terminal isocyanate urethane prepolymer obtained by reacting polyester diol and isophorone diisocyanate was reacted with 2-hydroxyethyl acrylate to produce a bifunctional urethane acrylate-based oligomer (UA-1) with a weight average molecular weight (Mw) of 5000. ) was obtained.

(완충층 형성용 조성물의 조제)(Preparation of composition for forming buffer layer)

에너지선 중합성 화합물로서, 상기에서 합성한 우레탄아크릴레이트계 올리고머(UA-1) 40질량부, 이소보르닐아크릴레이트(IBXA) 40질량부, 및 페닐히드록시프로필아크릴레이트(HPPA) 20질량부를 배합하고, 광중합개시제로서의 1-히드록시시클로헥실페닐케톤(IGM Resins사 제조, 제품명 「OMNIRAD184」) 2.0질량부, 및 프탈로시아닌계 안료 0.2질량부를 더 배합하여, 완충층 형성용 조성물을 조제했다.As an energy ray polymerizable compound, 40 parts by mass of the urethane acrylate-based oligomer (UA-1) synthesized above, 40 parts by mass of isobornyl acrylate (IBXA), and 20 parts by mass of phenylhydroxypropyl acrylate (HPPA) 2.0 parts by mass of 1-hydroxycyclohexylphenyl ketone (manufactured by IGM Resins, product name "OMNIRAD184") as a photopolymerization initiator, and 0.2 parts by mass of a phthalocyanine pigment were further mixed to prepare a composition for forming a buffer layer.

(완충층의 형성)(Formation of buffer layer)

박리 시트(LINTEC Corporation 제조, 상품명 「SP-PET381031」, 실리콘 박리 처리를 행한 폴리에틸렌테레프탈레이트(PET) 필름, 두께: 38㎛)의 박리 처리된 면 상에, 상기의 완충층 형성용 조성물을 도포하여 도포막을 형성했다. 그리고, 상기 도포막에 대하여, 자외선을 조사하여, 상기 도포막을 반경화시켜, 두께 50㎛의 완충층 형성막을 형성했다.The above composition for forming a buffer layer is applied onto the peeled side of a release sheet (manufactured by LINTEC Corporation, brand name “SP-PET381031”, polyethylene terephthalate (PET) film subjected to silicone release treatment, thickness: 38 μm). A membrane was formed. Then, the coating film was irradiated with ultraviolet rays to semi-cure the coating film, thereby forming a buffer layer forming film with a thickness of 50 μm.

또, 상기의 자외선 조사는, 벨트 컨베이어식 자외선 조사 장치(제품명 「ECS-401GX」, EYE GRAPHICS CO., LTD. 제조) 및 고압 수은 램프(H04-L41 EYE GRAPHICS CO., LTD. 제조: H04-L41)를 사용하여, 램프 높이 150㎜, 램프 출력 3㎾(환산 출력 120mW/㎝), 광선 파장 365㎚의 조도 120mW/㎠, 조사량 100mJ/㎠의 조사 조건하에서 행했다.In addition, the above ultraviolet irradiation is performed using a belt conveyor type ultraviolet irradiation device (product name "ECS-401GX", manufactured by EYE GRAPHICS CO., LTD.) and a high-pressure mercury lamp (H04-L41 manufactured by EYE GRAPHICS CO., LTD.: H04- L41) was used under the irradiation conditions of lamp height of 150 mm, lamp output of 3 kW (equivalent output of 120 mW/cm), illuminance of 120 mW/cm2 with light wavelength of 365 nm, and irradiation amount of 100 mJ/cm2.

형성한 완충층 형성막의 표면과, 대전 방지층 부착 기재의 제1 프라이머층을 첩합하고, 완충층 형성막 상의 박리 시트 측으로부터 다시 자외선을 조사하여, 상기 완충층 형성막을 완전히 경화시켜, 두께 50㎛의 완충층을 형성했다.The surface of the formed buffer layer forming film and the first primer layer of the base material with the antistatic layer are bonded together, and ultraviolet rays are irradiated again from the side of the release sheet on the buffer layer forming film to completely cure the buffer layer forming film, forming a buffer layer with a thickness of 50 μm. did.

또, 상기의 자외선 조사는, 상술한 자외선 조사 장치 및 고압 수은 램프를 사용하여, 램프 높이 150㎜, 램프 출력 3㎾(환산 출력 120mW/㎝), 광선 파장 365㎚의 조도 160mW/㎠, 조사량 500mJ/㎠의 조사 조건하에서 행했다.In addition, the above ultraviolet irradiation uses the above-mentioned ultraviolet irradiation device and a high-pressure mercury lamp, with a lamp height of 150 mm, a lamp output of 3 kW (equivalent output of 120 mW/cm), an illuminance of 160 mW/cm2 with a light wavelength of 365 nm, and an irradiation amount of 500 mJ. It was conducted under irradiation conditions of /㎠.

(4) 반도체 가공용 보호 시트의 제작(4) Production of protective sheets for semiconductor processing

대전 방지층 상에, 점착제층 부착 박리 시트의 점착제층을 첩합함으로써, 기재의 한쪽 주면 상에 대전 방지층 및 점착제층이 이 순으로 형성되고, 기재의 다른쪽 주면 상에 완충층이 형성되어 있는 반도체 가공용 보호 시트를 제작했다.By bonding the adhesive layer of a release sheet with an adhesive layer onto the antistatic layer, an antistatic layer and an adhesive layer are formed in this order on one main surface of the base material, and a buffer layer is formed on the other main surface of the base material. Protection for semiconductor processing Made a sheet.

(실시예 2)(Example 2)

대전 방지층의 두께를 150㎚로 하고, 점착제층의 두께를 5㎛로 한 것 이외에는 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.A protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that the thickness of the antistatic layer was 150 nm and the thickness of the adhesive layer was 5 μm.

(실시예 3)(Example 3)

대전 방지층 두께를 80㎚로 하고, 점착제층 두께를 200㎛로 한 것 이외에는 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.A protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that the antistatic layer thickness was 80 nm and the adhesive layer thickness was 200 μm.

(실시예 4)(Example 4)

이하의 점착제층용 조성물을 이용하여 점착제층을 형성한 것 이외에는 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.A protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that the adhesive layer was formed using the following composition for the adhesive layer.

(점착제층용 조성물의 조제)(Preparation of composition for adhesive layer)

n-부틸아크릴레이트(BA) 89질량부, 메틸메타크릴레이트(MMA) 8질량부, 및 2-히드록시에틸아크릴레이트(2HEA) 3질량부를 공중합하여 아크릴계 중합체(Mw: 80만)를 얻었다.89 parts by mass of n-butylacrylate (BA), 8 parts by mass of methyl methacrylate (MMA), and 3 parts by mass of 2-hydroxyethyl acrylate (2HEA) were copolymerized to obtain an acrylic polymer (Mw: 800,000).

상술한 아크릴계 중합체 100질량부에 대해, 가교제로서 톨릴렌디이소시아네이트계 가교제(TOSOH CORPORATION 제조, 제품명 「CORONATE L」) 1질량부(고형분), 에폭시계 가교제(1,3-비스(N,N-디글리시딜아미노메틸)시클로헥산) 2질량부(고형분)와, 에너지선 경화성 화합물(Mitsubishi Chemical Corporation 제조, 제품명 「자광 UV-3210EA」) 45질량부(고형분)와 광중합개시제(IGM Resins사 제조, 제품명 「OMNIRAD184」) 1질량부(고형분)를 혼합하고, 용제로 희석함으로써 점착제층용 조성물의 도공액을 얻었다. For 100 parts by mass of the above-mentioned acrylic polymer, 1 part by mass (solid content) of a tolylene diisocyanate-based crosslinking agent (manufactured by TOSOH CORPORATION, product name “CORONATE L”) as a crosslinking agent, and an epoxy-based crosslinking agent (1,3-bis(N,N-di) 2 parts by mass (solid content) of glycidylaminomethyl) cyclohexane, 45 parts by mass (solid content) of an energy ray curable compound (manufactured by Mitsubishi Chemical Corporation, product name “Jakwang UV-3210EA”), and a photopolymerization initiator (manufactured by IGM Resins, Inc.) Product name "OMNIRAD184") 1 mass part (solid content) was mixed and diluted with a solvent to obtain a coating liquid of the composition for an adhesive layer.

(실시예 5)(Example 5)

이하의 점착제층용 조성물을 이용하여 점착제층을 5㎛의 두께로 형성하고, 대전 방지층의 두께를 25㎚로 한 것 이외에는, 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.A protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that an adhesive layer was formed to a thickness of 5 μm using the following composition for an adhesive layer, and the thickness of the antistatic layer was changed to 25 nm.

(점착제층용 조성물의 조제)(Preparation of composition for adhesive layer)

부틸아크릴레이트(BA) 75질량부, 메틸메타크릴레이트(MMA) 20질량부, 및 2-히드록시에틸아크릴레이트(2HEA) 5질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 중 90몰%의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트(MOI)를 반응시켜, 에너지선 경화성의 아크릴계 수지(Mw: 50만)를 얻었다.An acrylic polymer obtained by copolymerizing 75 parts by mass of butylacrylate (BA), 20 parts by mass of methyl methacrylate (MMA), and 5 parts by mass of 2-hydroxyethyl acrylate (2HEA), containing 90 mol of the total hydroxyl groups of the acrylic polymer. 2-methacryloyloxyethyl isocyanate (MOI) was reacted to add % of hydroxyl group, and an energy ray-curable acrylic resin (Mw: 500,000) was obtained.

이 에너지선 경화성의 아크릴계 수지 100질량부에, 이소시아네이트계 가교제(TOSOH CORPORATION 제조, 상품명: CORONATE L)를 고형분 기준으로 0.375질량부, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드로 이루어지는 광중합개시제 1중량부를 첨가하고, 용제로 희석함으로써 점착제층용 조성물의 도공액을 조제했다.To 100 parts by mass of this energy-ray curable acrylic resin, 0.375 parts by mass based on solid content of an isocyanate-based crosslinking agent (manufactured by TOSOH CORPORATION, brand name: CORONATE L) is composed of bis(2,4,6-trimethylbenzoyl)phenylphosphine oxide. A coating liquid for the composition for an adhesive layer was prepared by adding 1 part by weight of a photopolymerization initiator and diluting it with a solvent.

(실시예 6)(Example 6)

저밀도 폴리에틸렌(LDPE; Sumitomo Chemical Company, Limited 제조, Sumikasen L705)을, 소형 T 다이 압출기에 의해 압출 성형하여, 두께 100㎛의 LDPE 필름을 얻었다. 동(同) LDPE 필름의 한쪽 면에 코로나 처리를 실시하고, 코로나 처리면 상에 폴리티오펜계 도전성 폴리머(Nagase Chemtex Corporation 제조, Denatron P-400MP)를 도포하고 건조시켜, 두께 120㎚의 대전 방지층을 LDPE 필름 상에 형성하고, 대전 방지층 부착 기재를 얻었다.Low-density polyethylene (LDPE; manufactured by Sumitomo Chemical Company, Limited, Sumikasen L705) was extruded using a small T-die extruder to obtain an LDPE film with a thickness of 100 μm. Corona treatment was performed on one side of the same LDPE film, and a polythiophene-based conductive polymer (Denatron P-400MP, manufactured by Nagase Chemtex Corporation) was applied and dried on the corona-treated side to form an antistatic layer with a thickness of 120 nm. was formed on an LDPE film, and a base material with an antistatic layer was obtained.

이 기재의 대전 방지층 상에, 점착제층 부착 박리 시트의 점착제층을 첩합한 것 이외에는, 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.A protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that the adhesive layer of the release sheet with an adhesive layer was bonded onto the antistatic layer of this base material.

(비교예 1)(Comparative Example 1)

대전 방지층을 마련하지 않았던 것 이외에는 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.A protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that the antistatic layer was not provided.

(비교예 2)(Comparative Example 2)

이하의 점착제층용 조성물을 이용하여 점착제층을 형성하고, 대전 방지층의 두께를 50㎚로 한 것 이외에는, 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.An adhesive layer was formed using the following composition for an adhesive layer, and a protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that the thickness of the antistatic layer was 50 nm.

(점착제층용 조성물의 조제)(Preparation of composition for adhesive layer)

부틸아크릴레이트(BA) 65질량부, 메틸메타크릴레이트(MMA) 20질량부, 및 2-히드록시에틸아크릴레이트(2HEA) 15질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 중 90몰%의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트(MOI)를 반응시켜, 에너지선 경화성의 아크릴계 수지(Mw: 50만)를 얻었다.An acrylic polymer obtained by copolymerizing 65 parts by mass of butylacrylate (BA), 20 parts by mass of methyl methacrylate (MMA), and 15 parts by mass of 2-hydroxyethyl acrylate (2HEA), containing 90 mol of the total hydroxyl groups of the acrylic polymer. 2-methacryloyloxyethyl isocyanate (MOI) was reacted to add % of hydroxyl group, and an energy ray-curable acrylic resin (Mw: 500,000) was obtained.

이 에너지선 경화성의 아크릴계 수지 100질량부에, 에너지선 경화성 화합물인 다관능 우레탄아크릴레이트(상품명: 자광 UT-4332, Mitsubishi Chemical Corporation 제조) 20중량부, 이소시아네이트계 가교제(TOSOH CORPORATION 제조, 상품명: CORONATE L)를 고형분 기준으로 0.375질량부, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드로 이루어지는 광중합개시제 1중량부를 첨가하고, 용제로 희석함으로써 점착제층용 조성물의 도공액을 조제했다.To 100 parts by mass of this energy ray curable acrylic resin, 20 parts by weight of polyfunctional urethane acrylate (product name: Jagwang UT-4332, manufactured by Mitsubishi Chemical Corporation), which is an energy ray curable compound, isocyanate-based crosslinking agent (manufactured by TOSOH CORPORATION, brand name: CORONATE) A coating solution for the composition for an adhesive layer was prepared by adding 0.375 parts by mass of L) and 1 part by weight of a photopolymerization initiator consisting of bis(2,4,6-trimethylbenzoyl)phenylphosphine oxide and diluting with a solvent.

(비교예 3)(Comparative Example 3)

이하의 점착제층용 조성물을 이용하여 점착제층을 형성한 것 이외에는, 실시예 1과 같은 방법에 의해 반도체 가공용 보호 시트를 얻었다.A protective sheet for semiconductor processing was obtained in the same manner as in Example 1, except that the adhesive layer was formed using the following composition for the adhesive layer.

(점착제층용 조성물의 조제)(Preparation of composition for adhesive layer)

부틸아크릴레이트(BA) 75질량부, 메틸메타크릴레이트(MMA) 20질량부, 및 2-히드록시에틸아크릴레이트(2HEA) 5질량부를 공중합하여 얻은 아크릴계 중합체에, 아크릴계 중합체의 전체 수산기 중 50몰%의 수산기에 부가하도록, 2-메타크릴로일옥시에틸이소시아네이트(MOI)를 반응시켜, 에너지선 경화성의 아크릴계 수지(Mw: 50만)를 얻었다.An acrylic polymer obtained by copolymerizing 75 parts by mass of butylacrylate (BA), 20 parts by mass of methyl methacrylate (MMA), and 5 parts by mass of 2-hydroxyethyl acrylate (2HEA), containing 50 mol of the total hydroxyl groups of the acrylic polymer. 2-methacryloyloxyethyl isocyanate (MOI) was reacted to add % of hydroxyl group, and an energy ray-curable acrylic resin (Mw: 500,000) was obtained.

이 에너지선 경화성의 아크릴계 수지 100질량부에, 이소시아네이트계 가교제(TOSOH CORPORATION 제조, 상품명: CORONATE L)를 고형분 기준으로 0.375질량부, 비스(2,4,6-트리메틸벤조일)페닐포스핀옥사이드로 이루어지는 광중합개시제 1중량부를 첨가하고, 용제로 희석함으로써 점착제층용 조성물의 도공액을 조제했다.To 100 parts by mass of this energy-ray curable acrylic resin, 0.375 parts by mass based on solid content of an isocyanate-based crosslinking agent (manufactured by TOSOH CORPORATION, brand name: CORONATE L) is composed of bis(2,4,6-trimethylbenzoyl)phenylphosphine oxide. A coating liquid for the composition for an adhesive layer was prepared by adding 1 part by weight of a photopolymerization initiator and diluting it with a solvent.

[표 1][Table 1]

얻어진 시료(실시예 1 ∼ 6 및 비교예 1 ∼ 3)에 대하여, 상기의 측정 및 평가를 행했다. SR/T2는, 점착제층의 표면 저항률과 두께로부터 산출했다. 또한, 점착력비는, 에너지선 경화 전후의 점착제층의 90° 박리 점착력으로부터 산출했다. 결과를 표 1에 나타낸다.The above measurements and evaluations were performed on the obtained samples (Examples 1 to 6 and Comparative Examples 1 to 3). SR/T 2 was calculated from the surface resistivity and thickness of the adhesive layer. In addition, the adhesive force ratio was calculated from the 90° peel adhesive force of the adhesive layer before and after energy ray curing. The results are shown in Table 1.

표 1에서, 반도체 가공용 보호 시트의 점착제층의 표면 저항률이 상술한 범위 내이며, 또한 반도체 가공용 보호 시트에 대전 방지층이 포함되어 있는 경우에는, 반도체 가공용 보호 시트의 박리에 수반하는 대전압이 낮고, 또한 칩 시프트에 기인하는 크랙 발생률이 낮은 것을 확인할 수 있었다.In Table 1, when the surface resistivity of the adhesive layer of the protective sheet for semiconductor processing is within the above-mentioned range and the protective sheet for semiconductor processing includes an antistatic layer, the electrostatic voltage accompanying peeling of the protective sheet for semiconductor processing is low, Additionally, it was confirmed that the crack incidence rate due to chip shift was low.

1: 반도체 가공용 보호 시트
10: 기재
20: 대전 방지층
30: 점착제층
40: 완충층
1: Protection sheet for semiconductor processing
10: Description
20: Antistatic layer
30: Adhesive layer
40: buffer layer

Claims (7)

기재와, 대전 방지층과, 에너지선 경화성의 점착제층을 갖고,
에너지선 경화 후의 점착제층의 표면 저항률은 5.1 × 1012Ω/㎠ 이상 1.0 × 1015Ω/㎠ 이하인, 반도체 가공용 보호 시트.
It has a base material, an antistatic layer, and an energy ray curable adhesive layer,
A protective sheet for semiconductor processing, wherein the surface resistivity of the adhesive layer after energy ray curing is 5.1 × 10 12 Ω/cm2 or more and 1.0 × 10 15 Ω/cm2 or less.
제1항에 있어서,
상기 표면 저항률을 SR[Ω/㎠], 상기 점착제층의 두께를 T[㎛]로 하면, SR/T2는, 8.0 × 109[Ω/㎠㎛2] 이상 5.0 × 1013[Ω/㎠㎛2] 이하인, 반도체 가공용 보호 시트.
According to paragraph 1,
If the surface resistivity is SR [Ω/cm2] and the thickness of the adhesive layer is T [㎛], SR/T 2 is 8.0 × 10 9 [Ω / cm 2 ] or more 5.0 × 10 13 [Ω / cm ㎛ 2 ] or less, protective sheet for semiconductor processing.
제1항 또는 제2항에 있어서,
에너지선 경화 후의 점착제층을 실리콘 웨이퍼로부터 박리 속도 600㎜/분으로 상기 점착제층과 상기 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력은 0.15N/25㎜ 미만인, 반도체 가공용 보호 시트.
According to claim 1 or 2,
A protective sheet for semiconductor processing, wherein the adhesive force when the adhesive layer after energy ray curing is peeled from the silicon wafer at a peeling speed of 600 mm/min so that the angle formed between the adhesive layer and the silicon wafer is 90° is less than 0.15 N/25 mm.
제1항 내지 제3항 중 어느 한 항에 있어서,
에너지선 경화 전의 점착제층을 실리콘 웨이퍼로부터 박리 속도 600㎜/분으로 상기 점착제층과 상기 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력에 대하여, 에너지선 경화 후의 점착제층을 실리콘 웨이퍼로부터 박리 속도 600㎜/분으로 상기 점착제층과 상기 실리콘 웨이퍼가 이루는 각도가 90°가 되도록 박리했을 때의 점착력의 비는, 4% 이하인, 반도체 가공용 보호 시트.
According to any one of claims 1 to 3,
Regarding the adhesive strength when the adhesive layer before energy ray curing is peeled from the silicon wafer at a peeling speed of 600 mm/min so that the angle formed between the adhesive layer and the silicon wafer is 90°, the adhesive layer after energy ray curing is peeled from the silicon wafer. A protective sheet for semiconductor processing, wherein the adhesive strength ratio when peeled at a peeling speed of 600 mm/min so that the angle formed between the adhesive layer and the silicon wafer is 90° is 4% or less.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 반도체 가공용 보호 시트는, 완충층을 더 갖는, 반도체 가공용 보호 시트.
According to any one of claims 1 to 4,
The protective sheet for semiconductor processing further includes a buffer layer.
제1항 내지 제5항 중 어느 한 항에 있어서,
표면에 홈, 또는, 내부에 개질 영역이 형성된 웨이퍼의 이면을 연삭함으로써 웨이퍼를 칩으로 개편화하는 공정에서, 웨이퍼의 표면에 첩부되어 사용되는, 반도체 가공용 보호 시트.
According to any one of claims 1 to 5,
A protective sheet for semiconductor processing that is used by being attached to the surface of a wafer in a process of dividing a wafer into chips by grinding the back side of the wafer on which grooves are formed on the surface or modified regions on the inside.
제1항 내지 제6항 중 어느 한 항에 기재된 반도체 가공용 보호 시트를, 웨이퍼의 표면에 첩부하는 공정과,
상기 웨이퍼의 표면 측으로부터 홈을 형성하는 공정, 또는, 상기 웨이퍼의 표면 혹은 이면으로부터 상기 웨이퍼 내부에 개질 영역을 형성하는 공정과,
상기 반도체 가공용 보호 시트가 표면에 첩부되며, 또한 상기 홈 또는 상기 개질 영역이 형성된 웨이퍼를, 이면 측으로부터 연삭하여, 상기 홈 또는 상기 개질 영역을 기점으로 하여, 복수의 칩으로 개편화시키는 공정과,
개편화된 칩으로부터, 상기 반도체 가공용 보호 시트를 박리하는 공정을 갖는, 반도체 장치의 제조 방법.
A step of attaching the protective sheet for semiconductor processing according to any one of claims 1 to 6 to the surface of a wafer;
A process of forming a groove from the front side of the wafer, or a process of forming a modified region inside the wafer from the front or back side of the wafer;
A process of grinding a wafer on which the protective sheet for semiconductor processing is attached to a surface and having the groove or the modified region formed thereon from the back side, and dividing the wafer into a plurality of chips using the groove or the modified region as a starting point;
A method of manufacturing a semiconductor device, comprising a step of peeling the protective sheet for semiconductor processing from the separated chip.
KR1020237040012A 2021-07-06 2022-03-25 Method of manufacturing protective sheets for semiconductor processing and semiconductor devices KR20240031951A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-112197 2021-07-06
JP2021112197 2021-07-06
PCT/JP2022/014418 WO2023281861A1 (en) 2021-07-06 2022-03-25 Protective sheet for semiconductor processing, and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20240031951A true KR20240031951A (en) 2024-03-08

Family

ID=84801644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237040012A KR20240031951A (en) 2021-07-06 2022-03-25 Method of manufacturing protective sheets for semiconductor processing and semiconductor devices

Country Status (5)

Country Link
JP (1) JPWO2023281861A1 (en)
KR (1) KR20240031951A (en)
CN (1) CN117413348A (en)
TW (1) TW202317731A (en)
WO (1) WO2023281861A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156389A1 (en) 2014-04-11 2015-10-15 リンテック株式会社 Base for back grind tapes, and back grind tape
JP2015183008A (en) 2014-03-20 2015-10-22 リンテック株式会社 adhesive sheet

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014283B2 (en) * 1998-03-20 2007-11-28 リンテック株式会社 Antistatic adhesive sheet
JP5534896B2 (en) * 2010-03-30 2014-07-02 古河電気工業株式会社 Antistatic adhesive tape for semiconductor processing
JP5603279B2 (en) * 2011-03-30 2014-10-08 古河電気工業株式会社 Radiation curable adhesive tape for semiconductor processing
US11842916B2 (en) * 2018-06-26 2023-12-12 Lintec Corporation Semiconductor processing adhesive tape and method of manufacturing semiconductor device
JP7319134B2 (en) * 2019-08-01 2023-08-01 リンテック株式会社 Semiconductor device manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183008A (en) 2014-03-20 2015-10-22 リンテック株式会社 adhesive sheet
WO2015156389A1 (en) 2014-04-11 2015-10-15 リンテック株式会社 Base for back grind tapes, and back grind tape

Also Published As

Publication number Publication date
TW202317731A (en) 2023-05-01
WO2023281861A1 (en) 2023-01-12
CN117413348A (en) 2024-01-16
JPWO2023281861A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
KR102357444B1 (en) Adhesive sheet
CN109743881B (en) Adhesive tape for semiconductor processing and method for manufacturing semiconductor device
KR102365799B1 (en) Adhesive tape for semiconductor processing, and method for manufacturing a semiconductor device
KR102632032B1 (en) Adhesive tape for semiconductor processing and manufacturing method of semiconductor device
KR102603367B1 (en) Adhesive tape for semiconductor processing and manufacturing method of semiconductor device
CN108377659B (en) Adhesive tape for semiconductor processing and method for manufacturing semiconductor device
JP7381448B2 (en) Adhesive tape and semiconductor device manufacturing method
TWI744468B (en) Adhesive tape for semiconductor processing and manufacturing method of semiconductor device
JP7488678B2 (en) Protective sheet for semiconductor processing and method for manufacturing semiconductor device
KR20240031951A (en) Method of manufacturing protective sheets for semiconductor processing and semiconductor devices
CN113471129A (en) Protective sheet for semiconductor processing and method for manufacturing semiconductor device
KR20240031948A (en) Method of manufacturing protective sheets for semiconductor processing and semiconductor devices
KR20240031949A (en) Method of manufacturing protective sheets for semiconductor processing and semiconductor devices
KR20240031950A (en) Method of manufacturing protective sheets for semiconductor processing and semiconductor devices
KR20230160228A (en) Manufacturing method of adhesive tape for semiconductor processing and semiconductor device
KR20230159373A (en) Manufacturing method of adhesive tape for semiconductor processing and semiconductor device
KR20230159372A (en) Manufacturing method of adhesive tape for semiconductor processing and semiconductor device
KR20230163358A (en) Manufacturing method of adhesive tape for semiconductor processing and semiconductor device
KR20230134093A (en) Protective sheet for workpiece processing and manufacturing method of divided workpiece