KR20240029696A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240029696A
KR20240029696A KR1020220107946A KR20220107946A KR20240029696A KR 20240029696 A KR20240029696 A KR 20240029696A KR 1020220107946 A KR1020220107946 A KR 1020220107946A KR 20220107946 A KR20220107946 A KR 20220107946A KR 20240029696 A KR20240029696 A KR 20240029696A
Authority
KR
South Korea
Prior art keywords
data
pixel
padding
sub
color
Prior art date
Application number
KR1020220107946A
Other languages
English (en)
Inventor
송현경
박종웅
박혜상
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220107946A priority Critical patent/KR20240029696A/ko
Priority to US18/323,978 priority patent/US12008953B2/en
Priority to CN202311016044.9A priority patent/CN117636815A/zh
Publication of KR20240029696A publication Critical patent/KR20240029696A/ko
Priority to US18/738,178 priority patent/US20240331622A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 표시 패널을 포함한다. 표시 패널은 제2 화소 배열에 따라 배열된 서브 화소들을 포함한다. 구동부는 제1 화소 배열에 대응하는 제1 프레임 데이터를 제2 화소 배열에 대응하는 제2 프레임 데이터로 변환하며, 제2 프레임 데이터에 대응하는 데이터 신호들을 서브 화소들에 제공한다. 구동부는 패딩 회로 및 렌더링 회로를 포함한다. 패딩 회로는 제1 프레임 데이터의 각각의 라인 데이터의 전단 및 후단 중 적어도 하나에 패딩 값을 추가하여, 제1 프레임 데이터를 패딩 데이터로 변환한다. 렌더링 회로는 패딩 데이터에 렌더링 필터를 적용하여 제2 프레임 데이터를 생성한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 풀-컬러를 표현하는 복수의 화소들을 포함하고, 화소들 각각은 상호 다른 단색들로 발광하는 서브 화소들을 포함한다.
표시 장치 내 서브 화소들의 2차원 배열에 따라, 표시 장치에서 표시되는 영상에 원하지 않는 특정 색상의 라인이 시인될 수 있다. 예를 들어, 제1 색으로 발광하는 제1 색 서브 화소들이 표시 패널의 최외곽 가장자리에 배치된 경우, 표시 패널의 최외곽 가장자리를 따라 제1 색의 라인이 시인될 수 있다.
본 발명의 일 목적은, 원하지 않는 특정 색상의 라인이 시인되는 것을 방지하여 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 표시 장치는, 제2 화소 배열에 따라 배열된 서브 화소들을 포함하는 표시 패널; 및 제1 화소 배열에 대응하는 제1 프레임 데이터를 상기 제2 화소 배열에 대응하는 제2 프레임 데이터로 변환하며, 상기 제2 프레임 데이터에 대응하는 데이터 신호들을 상기 서브 화소들에 제공하는 구동부를 포함한다. 상기 구동부는, 상기 제1 프레임 데이터의 각각의 라인 데이터의 전단 및 후단 중 적어도 하나에 패딩 값을 추가하여, 상기 제1 프레임 데이터를 패딩 데이터로 변환하는 패딩 회로; 및 상기 패딩 데이터에 렌더링 필터를 적용하여 상기 제2 프레임 데이터를 생성하는 렌더링 회로를 포함한다.
상기 제2 화소 배열에 따른 제2 화소를 구성하는 상기 서브 화소들의 개수는 상기 제1 화소 배열에 따른 제1 화소를 구성하는 상기 서브 화소들의 개수와 다를 수 있다.
상기 패딩 회로는 상기 라인 데이터의 전단에 제1 패딩 값을 추가하며, 상기 렌더링 회로는 상기 라인 데이터 내 이전 데이터 값과 현재 데이터 값에 1차원의 상기 렌더링 필터를 적용할 수 있다.
상기 패딩 값은 0이거나 0의 계조에 대응할 수 있다.
상기 패딩 회로는 상기 라인 데이터의 첫번째 데이터 값에 오프셋 값을 곱연산하여 상기 제1 패딩 값을 산출할 수 있다.
상기 패딩 회로는 상기 라인 데이터의 후단에 제2 패딩 값을 추가하며, 상기 렌더링 회로는 상기 라인 데이터 내 현재 데이터 값과 이후 데이터 값에 1차원의 상기 렌더링 필터를 적용할 수 있다.
상기 서브 화소들은 제1 색 서브 화소, 제2 색 서브 화소, 및 제3 색 서브 화소를 포함하고, 상기 제1 프레임 데이터는 상기 제1 색 서브 화소에 대한 제1 색 데이터, 상기 제2 색 서브 화소에 대한 제2 색 데이터, 및 상기 제3 색 서브 화소에 대한 제3 색 데이터를 포함하며, 상기 패딩 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 상기 패딩 값을 추가하고, 상기 렌더링 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 제1 렌더링 필터를 적용할 수 있다.
상기 패딩 회로 및 상기 렌더링 회로는 상기 제2 색 데이터를 바이패스시킬 수 있다.
상기 구동부는 상기 제2 색 데이터의 값들 중 상기 표시 패널의 가장자리에 대응하는 값들을 디밍 처리하는 디밍 회로를 더 포함할 수 있다.
상기 패딩 회로는 상기 제1 프레임 데이터의 전단 및 후단 중 적어도 하나에 패딩 라인 데이터를 추가할 수 있다.
상기 패딩 회로는 상기 제1 프레임 데이터의 전단에 제1 패딩 라인 데이터를 추가하며, 상기 렌더링 회로는 상기 라인 데이터 내 현재 데이터 값 및 상기 현재 데이터 값에 인접한 이전 라인 데이터 내 데이터 값에 상기 렌더링 필터를 적용할 수 있다.
상기 패딩 회로는, 상기 제1 프레임 데이터 내 첫번째 라인 데이터 및 마지막 라인 데이터 중 적어도 하나에 제1 오프셋 값을 적용하여 상기 패딩 라인 데이터를 산출하며, 상기 제1 프레임 데이터 내 다른 라인 데이터에 제2 오프셋 값을 적용하여 상기 다른 라인 데이터에 대한 상기 패딩 값을 산출하고, 상기 제2 오프셋 값은 상기 제1 오프셋 값과 다를 수 있다.
상기 서브 화소들은 제1 색 서브 화소, 제2 색 서브 화소, 및 제3 색 서브 화소를 포함하고, 상기 제1 프레임 데이터는 상기 제1 색 서브 화소에 대한 제1 색 데이터, 상기 제2 색 서브 화소에 대한 제2 색 데이터, 및 상기 제3 색 서브 화소에 대한 제3 색 데이터를 포함하며, 상기 패딩 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각의 전단에 제1 패딩 라인 데이터를 추가하고, 상기 렌더링 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 렌더링 필터를 적용할 수 있다.
상기 패딩 회로는 상기 제2 색 데이터의 후단에 제2 패딩 라인 데이터를 추가하고, 상기 렌더링 회로는 상기 제2 색 데이터에 상기 렌더링 필터를 적용할 수 있다.
상기 제1 프레임 데이터가 풀 화이트 영상인 경우, 상기 표시 패널의 가장 자리에 가장 인접한 최외곽 서브 화소들의 휘도는 상기 서브 화소들 중 상기 최외곽 서브 화소들을 제외한 나머지 서브 화소들의 휘도와 다를 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 제2 화소 배열에 따라 배열된 서브 화소들을 포함하는 표시 패널; 및 제1 화소 배열에 대응하는 제1 프레임 데이터를 상기 제2 화소 배열에 대응하는 제2 프레임 데이터로 변환하며, 상기 제2 프레임 데이터에 대응하는 데이터 신호들을 상기 서브 화소들에 제공하는 구동부를 포함한다. 상기 구동부는, 상기 제1 프레임 데이터의 전단 및 후단 중 적어도 하나에 라인 데이터를 패딩하여, 상기 제1 프레임 데이터를 패딩 데이터로 변환하는 패딩 회로; 및 상기 패딩 데이터에 렌더링 필터를 적용하여 상기 제2 프레임 데이터를 생성하는 렌더링 회로를 포함한다.
상기 패딩 회로는 상기 제1 프레임 데이터의 전단에 제1 패딩 라인 데이터를 추가하며, 상기 렌더링 회로는 상기 라인 데이터 내 현재 데이터 값 및 상기 현재 데이터 값에 인접한 이전 라인 데이터 내 데이터 값에 상기 렌더링 필터를 적용할 수 있다.
상기 패딩 회로는, 상기 제1 프레임 데이터 내 첫번째 라인 데이터 및 마지막 라인 데이터 중 적어도 하나에 제1 오프셋 값을 적용하여 패딩할 상기 라인 데이터의 첫번째 값을 산출하며, 상기 제1 프레임 데이터 내 상기 첫번째 라인 데이터 및 상기 마지막 라인 데이터 중 상기 적어도 하나에 제2 오프셋 값을 적용하여 패딩할 상기 라인 데이터의 상기 첫번째 값을 제외한 적어도 하나의 나머지 값을 산출하며, 상기 제2 오프셋 값은 상기 제1 오프셋 값과 다를 수 있다.
상기 서브 화소들은 제1 색 서브 화소, 제2 색 서브 화소, 및 제3 색 서브 화소를 포함하고, 상기 제1 프레임 데이터는 상기 제1 색 서브 화소에 대한 제1 색 데이터, 상기 제2 색 서브 화소에 대한 제2 색 데이터, 및 상기 제3 색 서브 화소에 대한 제3 색 데이터를 포함하며, 상기 패딩 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각의 전단에 제1 패딩 라인 데이터를 추가하고, 상기 렌더링 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 렌더링 필터를 적용할 수 있다.
상기 패딩 회로는 상기 제2 색 데이터의 후단에 제2 패딩 라인 데이터를 추가하고, 상기 렌더링 회로는 상기 제2 색 데이터에 상기 렌더링 필터를 적용할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 표시 장치는, 입력 영상 데이터에 대한 서브-픽셀 렌더링 이전에, 입력 영상 데이터를 패딩 처리함으로써, 표시 패널의 최외곽 가장자리에 위치한 서브 화소들의 데이터 값을 디밍 처리할 수 있다. 따라서, 표시 패널의 최외곽 가장자리에 원하지 않는 특정 색상의 라인이 시인되는 것이 방지되고 표시 품질이 향상될 수 있다.
또한, 상기 표시 장치는 디밍을 위해 연산 동작 없이 단순히 데이터 값(예를 들어, 0의 값)을 추가하는 패딩 동작만을 수행함으로써, 입력 영상 데이터를 처리하기 위한 알고리즘이 단순화되고, 상기 연산 동작과 관련된 불필요한 소비 전력 증가가 방지될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 표시부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함된 타이밍 제어부의 비교 실시예를 나타내는 도면이다.
도 4는 도 2의 표시부의 일 실시예를 나타내는 도면이다.
도 5는 도 3의 서브-픽셀 렌더링 블록에서 이용되는 렌더링 필터의 일 예를 나타내는 도면이다.
도 6은 도 2의 표시부의 다른 실시예를 나타내는 도면이다.
도 7은 도 3의 서브-픽셀 렌더링 블록에서 이용되는 렌더링 필터의 다른 예를 나타내는 도면이다.
도 8은 도 1의 표시 장치에 포함된 타이밍 제어부의 일 실시예를 나타내는 도면이다.
도 9는 도 8의 타이밍 제어부에서 생성되는 패딩 데이터의 일 실시예를 나타내는 도면이다.
도 10 및 도 11은 도 8의 타이밍 제어부의 동작을 설명하는 도면들이다.
도 12는 도 8의 타이밍 제어부의 일 실시예를 나타내는 도면이다.
도 13은 도 8의 타이밍 제어부의 다른 실시예를 나타내는 도면이다.
도 14는 도 8의 타이밍 제어부에서 생성되는 패딩 데이터의 다른 실시예를 나타내는 도면이다.
도 15a 및 도 15b는 도 8의 타이밍 제어부의 동작을 설명하는 도면들이다.
도 16은 도 8의 타이밍 제어부의 다른 실시예를 나타내는 도면이다.
도 17은 도 2의 표시부의 일 실시예를 나타내는 도면이다.
도 18은 비교 실시예에 따른 타이밍 제어부의 동작을 설명하는 도면이다.
도 19는 비교 실시예에 따른 표시부를 나타내는 도면이다.
도 20 내지 도 23은 도 1의 표시 장치에 포함된 표시부의 다른 예를 나타내는 도면들이다.
도 24 및 도 25는 도 1의 표시 장치의 일 실시예를 나타내는 도면들이다.
도 26은 본 발명의 실시예들에 따른 표시 장치가 적용된 전자 장치를 나타내는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
일부 실시예가 기능 블록, 유닛 및/또는 모듈과 관련하여 첨부된 도면에서 설명된다. 당업자는 이러한 블록, 유닛 및/또는 모듈이 논리 회로, 개별 구성 요소, 마이크로 프로세서, 하드 와이어 회로, 메모리 소자, 배선 연결, 및 기타 전자 회로에 의해 물리적으로 구현된다는 것을 이해할 것이다. 이는 반도체 기반 제조 기술 또는 기타 제조 기술을 사용하여 형성 될 수 있다. 마이크로 프로세서 또는 다른 유사한 하드웨어에 의해 구현되는 블록, 유닛 및/또는 모듈의 경우, 소프트웨어를 사용하여 프로그래밍 및 제어되어 본 발명에서 논의되는 다양한 기능을 수행할 수 있으며, 선택적으로 펌웨어 및/또는 또는 소프트웨어에 의해 구동될 수 있다. 또한, 각각의 블록, 유닛 및/또는 모듈은 전용 하드웨어에 의해 구현 될 수 있거나, 일부 기능을 수행하는 전용 하드웨어와 다른 기능을 수행하는 프로세서(예를 들어, 하나 이상의 프로그래밍된 마이크로 프로세서 및 관련 회로)의 조합으로 구현 될 수 있다. 또한, 일부 실시예에서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 상호 작용하는 둘 이상의 개별 블록, 유닛 및/또는 모듈로 물리적으로 분리될 수도 있다. 또한, 일부 실시예서 블록, 유닛 및/또는 모듈은 본 발명의 개념의 범위를 벗어나지 않는 범주 내에서 물리적으로 더 복잡한 블록, 유닛 및/또는 모듈로 결합될 수도 있다.
한편, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되어 복합적으로 실시될 수 있을 것이다.
도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
표시 장치(100)는, 표시부(110)(또는, 표시 패널), 게이트 구동부(120)(또는, 스캔 구동부), 데이터 구동부(130)(또는, 소스 구동부), 및 타이밍 제어부(140)(또는, 데이터 처리부)를 포함할 수 있다.
표시부(110)는 영상을 표시할 수 있다. 표시부(110)는, 스캔 라인(SCL)(또는, 게이트 라인), 데이터 라인(DL), 및 서브 화소(SPX)를 포함할 수 있다. 스캔 라인(SCL), 데이터 라인(DL), 및 서브 화소(SPX)는 각각이 복수로 제공될 수 있다. 후술하여 설명하겠지만, 상호 다른 단색들로 발광하는 복수의 서브 화소(SPX)들이 풀-컬러 영상을 표시하는 최소 단위인, 화소를 구성할 수 있다.
서브 화소(SPX)는 스캔 라인(SCL) 및 데이터 라인(DL)에 의해 구획된 영역(예를 들어, 화소 영역)에 배치되거나 위치할 수 있다. 서브 화소(SPX)는 스캔 라인(SCL) 및 데이터 라인(DL)에 연결될 수 있다.
서브 화소(SPX)는 스캔 라인(SCL)을 통해 제공되는 스캔 신호(또는, 게이트 신호)에 응답하여 데이터 라인(DL)을 통해 제공되는 데이터 신호(또는, 데이터 전압)를 저장하거나 기록하며, 저장된 데이터 신호에 대응하는 휘도로 발광할 수 있다.
서브 화소(SPX)는 상기 스캔 신호에 동작하는 적어도 하나의 트랜지스터, 상기 데이터 신호에 대응하여 구동 전류를 제어하는 구동 트랜지스터, 및 상기 구동 전류에 대응하는 휘도로 발광하는 발광 소자를 포함할 수 있다. 발광 소자는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷/웰 발광 소자(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 서브 화소(SPX)에 복수의 발광 소자들이 구비될 수도 있다. 이때, 복수의 발광 소자들은 직렬, 병렬, 직병렬 등으로 연결될 수 있다. 이와 달리, 표시부(110)는 자발광 타입의 표시 패널 대신에, 액정 표시 패널(Liquid Crystal Display panel) 등과 같은 비발광 타입의 표시 패널로 구현될 수 있다. 표시부(110)가 비발광 타입으로 구현되는 경우, 표시 장치(100)는 백라이트 유닛(Back-light Unit)과 같은 광원을 추가적으로 구비할 수 있다.
게이트 구동부(120)는 스캔 제어 신호(SCS)(또는, 게이트 제어 신호)에 기초하여 스캔 신호를 생성하고, 스캔 신호를 스캔 라인(SCL)에 제공할 수 있다. 여기서, 스캔 제어 신호(SCS)는 개시 신호, 클럭 신호들 등을 포함하고, 타이밍 제어부(140)로부터 게이트 구동부(120)에 제공될 수 있다. 예를 들어, 게이트 구동부(120)는 클럭 신호들을 이용하여 펄스 형태의 개시 신호를 순차적으로 쉬프트하여 스캔 신호를 생성 및 출력하는 쉬프트 레지스터(shift register)로 구현될 수 있다.
게이트 구동부(120)는 표시부(110) 상에 서브 화소(SPX)와 함께 형성될 수도 있다. 다만, 게이트 구동부(120)가 이에 한정되는 것은 아니며, 예를 들어, 게이트 구동부(120)는 집적 회로로 구현되어 회로필름에 실장되고, 적어도 하나의 회로필름, 및 인쇄회로기판을 경유하여, 타이밍 제어부(140)에 연결될 수 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 제공되는 영상 데이터(DATA2) 및 데이터 제어 신호(DCS)에 기초하여 데이터 신호(또는, 데이터 전압)를 생성하고, 데이터 신호를 데이터 라인(DL)을 통해 표시부(110)(또는, 서브 화소(SPX))에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(130)의 동작을 제어하는 신호이며, 유효 데이터 신호의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호), 수평 개시 신호, 데이터 클럭 신호 등을 포함할 수 있다. 예를 들어, 데이터 구동부(130)는 데이터 클럭 신호에 동기하여 수평 개시 신호를 쉬프트시켜 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 응답하여 영상 데이터(DATA2)를 래치하는 래치, 래치된 영상 데이터(예를 들어, 디지털 형태의 데이터)를 아날로그 형태의 데이터 신호로 변환하는 디지털-아날로그 컨버터(또는, 디코더), 및 데이터 신호를 데이터 라인(DL)에 출력하는 버퍼(또는, 증폭기)를 포함할 수 있다.
타이밍 제어부(140)는 외부 장치(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(DATA1) 및 제어 신호(CS)를 수신하고, 제어 신호(CS)에 기초하여 스캔 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 제어 신호(CS)는 수직 동기 신호, 수평 동기 신호, 기준 클럭 신호 등을 포함할 수 있다. 수직 동기 신호는 프레임 데이터(즉, 하나의 프레임 영상이 표시되는 프레임 구간에 대응하는 데이터)의 시작을 나타내고, 수평 동기 신호는 데이터 행(즉, 프레임 데이터에 포함된 복수의 데이터 행들 중 하나의 데이터 행)의 시작을 나타낼 수 있다.
또한, 타이밍 제어부(140)는 입력 영상 데이터(DATA1)(또는, 제1 프레임 데이터)를 변환하여 영상 데이터(DATA2)(또는, 제2 프레임 데이터)를 생성할 수 있다. 예를 들어, 타이밍 제어부(140)는 RGB 포맷의 입력 영상 데이터(DATA1)를 표시부(110) 내 화소 배열(예를 들어, 펜타일(PENTILETM))에 부합하는 포맷을 가지는 영상 데이터(DATA2)로 변환할 수 있다. 예를 들어, 타이밍 제어부(140)는 서브-픽셀 렌더링(sub-pixel rendering) 기술을 이용하여 입력 영상 데이터(DATA1)를 영상 데이터(DATA2)로 변환할 수 있다.
실시예들에서, 타이밍 제어부(140)는 입력 영상 데이터(DATA1)를 패딩(padding) 처리하여 패딩 데이터로 변환하며, 패딩 데이터에 서브-픽셀 렌더링 기술을 적용하여 영상 데이터(DATA2)를 생성할 수 있다. 예를 들어, 타이밍 제어부(140)는 표시부(110)의 적어도 하나의 가장자리(또는, 최외곽 가장자리)에 대응하여 입력 영상 데이터(DATA1)에 패딩 값(또는, 더미 값, 예를 들어, 0의 값)을 추가할 수 있다. 이 경우, 표시부(110)의 적어도 하나의 가장자리에 위치하는 서브 화소(SPX)에 대한 영상 데이터(DATA2) 내 데이터 값(또는, 계조값, 계조)은 최초 데이터 값(즉, 입력 영상 데이터(DATA1) 내 데이터 값) 및 패딩 값에 기초하여 생성될 수 있다. 패딩 값에 따라 표시부(110)의 적어도 하나의 가장자리에 위치하는 서브 화소(SPX)의 휘도가 변경될 수 있다. 따라서, 패딩 처리만으로, 표시부(110)의 적어도 하나의 가장자리를 따라 원하지 않는 특정 색상의 라인이 시인되는 것이 방지될 수 있다. 패딩 처리 및 이에 의해 생성된 패딩 데이터에 대해서는 도 9 및 도 14를 참조하여 후술하기로 한다.
한편, 데이터 구동부(130), 및 타이밍 제어부(140)는 각각 별개의 집적 회로로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 데이터 구동부(130), 및 타이밍 제어부(140)는 하나의 집적 회로(또는, 하나의 구동부)로 구현될 수도 있다. 실시예에 따라, 게이트 구동부(120), 데이터 구동부(130), 및 타이밍 제어부(140) 중 적어도 2개가 하나의 집적 회로(또는, 구동부)로 구현될 수도 있다.
도 2는 도 1의 표시 장치에 포함된 표시부의 일 예를 나타내는 도면이다. 도 2에는 서브 화소들(SPX1~SPX4)의 배열(또는, 배열 구조)를 중심으로 표시부(110)가 간략하게 도시되었다.
도 1 및 도 2를 참조하면, 표시부(110)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되는 서브 화소들(SPX1~SPX4)을 포함할 수 있다.
서브 화소들(SPX1~SPX4) 중 적어도 일부는 상호 다른 색상들로 발광할 수 있다. 예를 들어, 제1 서브 화소(SPX1)는 제1 색으로 발광하고, 제2 서브 화소(SPX2)는 제2 색으로 발광하며, 제3 서브 화소(SPX3)는 제3 색으로 발광하고, 제4 서브 화소(SPX4)는 제2 색으로 발광할 수 있다. 이하에서는, 설명의 편의상, 제1 서브 화소(SPX1)는 적색으로 발광하는 적색 서브 화소(R)이고, 제2 서브 화소(SPX2)는 녹색으로 발광하는 녹색 서브 화소(G)이며, 제3 서브 화소(SPX3)는 청색으로 발광하는 청색 서브 화소(B)이고, 제4 서브 화소(SPX4)는 녹색으로 발광하는 녹색 서브 화소(G)인 것으로 가정한다.
첫번째 행 및 첫번째 열의 적색 서브 화소(R)를 기준으로, 청색 서브 화소(B) 및 적색 서브 화소(R)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되며, 녹색 서브 화소(G)는 적색 서브 화소(R) 및/또는 청색 서브 화소(B)를 기준으로 대각선 방향에 위치할 수 있다. 즉, 표시부(110)는 RGBG 화소 배열 또는 다이아몬드 펜타일(PENTILETM)의 화소 배열을 가질 수 있다.
도 3은 도 1의 표시 장치에 포함된 타이밍 제어부의 비교 실시예를 나타내는 도면이다. 도 3에는 입력 영상 데이터(DATA1)를 영상 데이터(DATA2)로 변환하는 기능을 중심으로, 비교 실시예에 따른 타이밍 제어부(140_C)가 간략하게 도시되었다.
도 1 내지 도 3을 참조하면, 타이밍 제어부(140_C)는 서브-픽셀 렌더링 블록(142)(또는, 렌더링 블록, 서브-픽셀 렌더링 회로) 및 디밍 블록(143)(또는, 디밍 회로)을 포함할 수 있다. 서브-픽셀 렌더링 블록(142) 및 디밍 블록(143) 각각은 논리 회로, 메모리 소자 등을 포함하여 하드웨어로 구현되거나, 프로세서(또는, 집적 회로) 내에서 일부 기능을 수행하는 소프트웨어로 구현될 수 있다.
서브-픽셀 렌더링 블록(142)은 서브-픽셀 렌더링 기술(또는, 알고리즘)을 이용하여 입력 영상 데이터(DATA1)으로부터 렌더링 데이터(RDATA)를 생성할 수 있다. 도 2의 RGBG 화소 배열과 관련된 공지된 다양한 형태의 서브-픽셀 렌더링 알고리즘이 서브-픽셀 렌더링 블록(142)에 적용될 수 있다. 예를 들어, 서브-픽셀 렌더링 블록(142)은 RGB 포맷의 입력 영상 데이터(DATA1)에 렌더링 필터(또는, 서브-픽셀 렌더링 필터)를 적용하여 RGBW 포맷의 렌더링 데이터(RDATA)를 생성할 수 있다. 렌더링 필터에 대해서는 도 5 및 도 7을 참조하여 후술한다.
디밍 블록(143)은 표시부(110)의 최외곽 가장자리에 위치하는 서브 화소들(SPX1~SPX3)을 위한 렌더링 데이터(RDATA) 내 데이터 값을 변경(또는, 디밍 처리)하여, 영상 데이터(DATA2)를 생성할 수 있다.
도 4는 도 2의 표시부의 일 실시예를 나타내는 도면이다. 도 4에는 서브-픽셀 렌더링과 관련하여 화소들(PXL11~PXL1m)이 더 도시되었다. 도 5는 도 3의 서브-픽셀 렌더링 블록에서 이용되는 렌더링 필터의 일 예를 나타내는 도면이다.
도 1 내지 도 4를 참조하면, 하나의 적색 서브 화소(R), 2개의 녹색 서브 화소(G), 및 하나의 청색 서브 화소(B)가 2개의 화소들에 대응할 수 있다. 예를 들어, 제11 적색 서브 화소(R11)의 일부(예를 들어 우측 절반), 녹색 서브 화소(G), 및 제12 청색 서브 화소(B12)의 일부(예를 들어, 좌측 절반)가 제11 화소(PXL11)를 구성하거나 대응할 수 있다. "Rij", "Bij", "PXLij"에서, i는 서브 화소 또는 화소가 포함된 행(또는, 화소행)이고, j는 서브 화소 또는 화소가 포함된 열(또는, 화소열)일 수 있다. 예를 들어, 제12 청색 서브 화소(B12)의 일부(예를 들어 우측 절반), 녹색 서브 화소(G), 및 제13 적색 서브 화소(R13)의 일부(예를 들어, 좌측 절반)가 제12 화소(PXL12)를 구성하거나 대응할 수 있다. 유사하게, 다른 화소들(PXL13 내지 PXL1m-1, 단, m은 양의 정수) 각각은 적색 서브 화소(R)의 일부, 녹색 서브 화소(G), 및 청색 서브 화소(B)의 일부로 구성되거나 이에 대응할 수 있다. 우측 최외곽 화소, 예를 들어, 제1 행(ROW1)의 우측 최외곽 화소(PXL1m)는 제1m 청색 서브 화소(B1m) 및 녹색 서브 화소(G)로 구성될 수 있으나, 이에 한정되는 것은 아니다.
달리 말해, 하나의 적색 서브 화소(R) 및 하나의 청색 서브 화소(B) 각각은 2개의 인접한 화소들을 구성할 수 있다. 예를 들어, 하나의 제12 청색 서브 화소(B12)가 제11 화소(PXL11) 및 제12 화소(PXL12)의 청색을 표현하고, 하나의 제13 적색 서브 화소(R13)가 제12 화소(PXL12) 및 제13 화소(PXL13)의 적색을 표현할 수 있다.
이 경우, 서브-픽셀 렌더링 블록(142, 도 3 참고)은 도 5에 도시된 제1 렌더링 필터(SPRF1)를 입력 영상 데이터(DATA1)에 적용할 수 있다. 제1 렌더링 필터(SPRF1)가 1*2 크기를 갖는 1차원 필터인 것으로 도시되었으나, 이는 예시적인 것으로, 제1 렌더링 필터(SPRF1)가 이에 한정되는 것은 아니다. 예를 들어, 제1 렌더링 필터(SPRF1)는 서브 화소들과 화소간의 대응 관계에 따라, 1*3 이상의 크기를 가질 수도 있다. 제1 렌더링 필터(SPRF1)는 제1 성분값(a1)(또는, 제1 가중치) 및 제2 성분값(a2)(또는, 제2 가중치)을 가질 수 있다. 제1 성분값(a1) 및 제2 성분값(a2)의 총 합은 1과 같거나 작으며, 총 합이 1 이내인 범위 내에서 제1 성분값(a1) 및 제2 성분값(a2)은 다양하게 변경될 수 있다.
제1-1 렌더링 필터(SPRF1-1)는, 각각이 1/2인 제1 성분값(a1) 및 제2 성분값(a2)을 포함할 수 있다. 이 경우, 서브-픽셀 렌더링 블록(142)은 입력 영상 데이터(DATA1)에 제1-1 렌더링 필터(SPRF1-1)를 적용하여 렌더링 데이터(RDATA)를 생성할 수 있다. 도 4를 참조하여 예를 들면, 제11 화소(PXL11)와 제12 화소(PXL12)에 대응하는 데이터 값들(예를 들어, 청색 데이터 값들)에 제1-1 렌더링 필터(SPRF1-1)를 적용하여 제12 청색 서브 화소(B12)에 대한 데이터 값을 산출할 수 있다. 예를 들어, 제12 화소(PXL12)와 제13 화소(PXL13)에 대응하는 데이터 값들(예를 들어, 적색 데이터 값들)에 제1-1 렌더링 필터(SPRF1-1)를 적용하여 제13 적색 서브 화소(R13)에 대한 데이터 값을 산출할 수 있다. 다만, 제1 열(COL1)(또는, 제1 열(COL1) 내 제1 서브 열(RBCOL))에 포함된 적색 서브 화소(R) 및 청색 서브 화소(B) 각각은 하나의 화소에만 대응하므로, 서브-픽셀 렌더링 블록(142)은 입력 영상 데이터(DATA1)의 제1 열(COL1)에는 도 5의 제1-2 렌더링 필터(SPRF1-2)를 적용할 수 있다. 예를 들어, 제1-2 렌더링 필터(SPRF1-2)의 제1 성분값(a1)은 0이고, 제1-2 렌더링 필터(SPRF1-2)의 제2 성분값(a2)은 1/2일 수 있다. 즉, 서브-픽셀 렌더링 블록(142)은 데이터 값(또는, 서브 화소)의 위치에 따라 상호 다른 제1-1 및 제1-2 렌더링 필터들(SPRF1-1, SPRF1-2)을 이용할 수 있다.
한편, 표시부(110)의 우측 최외곽에는 제m 열(COLm)(또는, 제2 서브 열(GCOL))의 녹색 서브 화소(G)만이 배치될 수 있다. 제m 열(COLm)(또는, 제2 서브 열(GCOL))의 녹색 서브 화소(G)를 정상적으로 발광시키는 경우(즉, 목표 휘도대로 발광시키는 경우), 원하지 않는 녹색의 세로줄이 시인될 수 있다. 유사하게, 표시부(110)의 하측 최외곽에는 제n 행(ROWn, 단, n은 양의 정수)(또는, 제2 서브 행(GROW))의 녹색 서브 화소(G)만이 배치되며, 제n 행(ROWn)의 녹색 서브 화소(G)를 정상적으로 발광시키는 경우, 녹색의 가로줄이 시인될 수 있다.
따라서, 디밍 블록(143, 도 3 참고)은 제m 열(COLm)(또는, 제2 서브 열(GCOL))의 녹색 서브 화소(G)의 데이터 값과, 제n 행(ROWn)의 녹색 서브 화소(G)의 데이터 값을 변경할 수 있다. 예를 들어, 디밍 블록(143)은 제m 열(COLm)(또는, 제2 서브 열(GCOL))의 녹색 서브 화소(G)의 데이터 값을 목표 값, 또는 최초 값보다 낮출 수 있으며, 예를 들어, 디밍 블록(143)은 제m 열(COLm)(또는, 제2 서브 열(GCOL))의 녹색 서브 화소(G)의 데이터 값을 최초 값의 1배로부터 1/2배까지의 범위 이내의 값으로 감소시킬 수 있다.
표시부(110)의 상측 최외곽에는 제1 행(ROW1)(또는, 제1 서브 행(RBROW))의 적색 서브 화소(R) 및 청색 서브 화소(B)만이 배치될 수 있다. 제1 행(ROW1)의 적색 서브 화소(R) 및 청색 서브 화소(B)를 정상적으로 발광시키는 경우, 적색, 청색, 또는 이들의 조합된 색상의 가로줄이 시인될 수도 있다. 유사하게, 표시부(110)의 좌측 최외곽에는 제1 열(COL1)(또는, 제1 서브 열(RBCOL))의 적색 서브 화소(R) 및 청색 서브 화소(B)만이 배치될 수 있다. 제1 열(COL1)(또는, 제1 서브 열(RBCOL))의 적색 서브 화소(R) 및 청색 서브 화소(B)를 정상적으로 발광시키는 경우, 원하지 않는 세로줄이 시인될 수도 있다.
따라서, 디밍 블록(143)은 제1 행(ROW1)의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들과, 제1 열(COL1)(또는, 제1 서브 열(RBCOL))의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들을 변경할 수 있다. 예를 들어, 디밍 블록(143)은 제1 행(ROW1)의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들을 목표 값, 또는 최초 값의 1배로부터 1/2배까지의 범위 이내의 값으로 감소시킬 수 있다.
도 6은 도 2의 표시부의 다른 실시예를 나타내는 도면이다. 도 6에는 서브-픽셀 렌더링과 관련하여 화소들(PXL11~PXL2m)이 더 도시되었다. 도 7은 도 3의 서브-픽셀 렌더링 블록에서 이용되는 렌더링 필터의 다른 예를 나타내는 도면이다.
도 1 내지 도 3, 도 6을 참조하면, 하나의 화소는 2개의 적색 서브 화소(R), 하나의 녹색 서브 화소(G) 및 2개의 청색 서브 화소(B)에 대응할 수 있다. 예를 들어, 제11 적색 서브 화소(R11)의 일부, 제12 청색 서브 화소(B12)의 일부, 녹색 서브 화소(G), 제21 청색 서브 화소(B21)의 일부, 및 제22 적색 서브 화소(R22)의 일부가 제11 화소(PXL11)를 구성하거나 대응할 수 있다. 예를 들어, 제12 청색 서브 화소(B12)의 일부, 제13 적색 서브 화소(R13)의 일부, 녹색 서브 화소(G), 제22 적색 서브 화소(R22)의 일부, 제23 청색 서브 화소(B23)의 일부가 제12 화소(PXL12)를 구성하거나 대응할 수 있다.
달리 말해, 하나의 적색 서브 화소(R) 및 하나의 청색 서브 화소(B) 각각은 4개의 인접한 화소들을 구성할 수 있다. 예를 들어, 하나의 제22 적색 서브 화소(R22)가 제11 화소(PXL11), 제12 화소(PXL12), 제21 화소(PXL21), 및 제22 화소(PXL22)의 적색을 표현하고, 하나의 제23 청색 서브 화소(B23)가 제12 화소(PXL12), 제13 화소(PXL13), 제22 화소(PXL22), 및 제23 화소(PXL23)의 청색을 표현할 수 있다. 예를 들어, 하나의 제2m 적색 서브 화소(R2m)가 제1m-1 화소(PXL1m-1), 제1m 화소(PXL1m), 제2m-1 화소(PXL2m-1), 및 제2m 화소(PXL2m)의 적색을 표현할 수 있다.
이 경우, 서브-픽셀 렌더링 블록(142, 도 3 참고)은 도 7에 도시된 제2 렌더링 필터(SPRF2)를 입력 영상 데이터(DATA1)에 적용할 수 있다. 제2 렌더링 필터(SPRF2)가 2*2 크기를 갖는 2차원 필터인 것으로 도시되었으나, 이는 예시적인 것으로, 제2 렌더링 필터(SPRF2)가 이에 한정되는 것은 아니다. 예를 들어, 제2 렌더링 필터(SPRF2)는 서브 화소들과 화소간의 대응 관계에 따라, 2*1, 2*3, 3*2, 및 3*3 이상의 크기를 가질 수도 있다. 제2 렌더링 필터(SPRF2)는 제11 성분값(a11)(또는, 제11 가중치), 제12 성분값(a12)(또는, 제12 가중치), 제21 성분값(a21)(또는, 제21 가중치), 및 제22 성분값(a22)(또는, 제22 가중치)을 가질 수 있다. 성분값들(a11~a22)의 총 합은 1과 같거나 작으며, 총 합이 1 이내인 범위 내에서 성분값들(a11~a22)은 다양하게 변경될 수 있다.
제2-1 렌더링 필터(SPRF2-1)는, 각각이 1/4인 성분값들(a11~a22)을 포함할 수 있다. 이 경우, 서브-픽셀 렌더링 블록(142)은 입력 영상 데이터(DATA1)에 제2-1 렌더링 필터(SPRF2-1)를 적용하여 렌더링 데이터(RDATA)를 생성할 수 있다. 도 6을 참조하여 예를 들면, 제11 화소(PXL11), 제12 화소(PXL12), 제21 화소(PXL21), 및 제22 화소(PXL22)에 대응하는 데이터 값들(예를 들어, 적색 데이터 값들)에 제2-1 렌더링 필터(SPRF2-1)를 적용하여 제22 적색 서브 화소(R22)에 대한 데이터 값을 산출할 수 있다.
다만, 제1 행(ROW1) 및 제1 열(COL1)에 포함된 제11 적색 서브 화소(R11)는 하나의 화소에만 대응하므로, 서브-픽셀 렌더링 블록(142)은 제11 적색 서브 화소(R11)를 위해 입력 영상 데이터(DATA1)에 도 7의 제2-2 렌더링 필터(SPRF2-2)를 적용할 수 있다. 또한, 제1 행(ROW1)에 포함된 적색 서브 화소(R) 및 청색 서브 화소(B) 각각은 2개의 화소에만 대응하므로, 서브-픽셀 렌더링 블록(142)은 제1 행(ROW1) 내 적색 서브 화소(R) 및 청색 서브 화소(B)를 위해 입력 영상 데이터(DATA1)에 도 7의 제2-3 렌더링 필터(SPRF2-3)를 적용할 수 있다. 유사하게, 제1 열(COL1)에 포함된 적색 서브 화소(R) 및 청색 서브 화소(B) 각각은 2개의 화소에만 대응하므로, 서브-픽셀 렌더링 블록(142)은 제1 열(COL1) 내 적색 서브 화소(R) 및 청색 서브 화소(B)를 위해 입력 영상 데이터(DATA1)에 도 7의 제2-4 렌더링 필터(SPRF2-4)를 적용할 수 있다. 즉, 서브-픽셀 렌더링 블록(142)은 데이터 값(또는, 서브 화소)의 위치에 따라 상호 다른 렌더링 필터들(SPRF2-1~SPRF2-4)을 이용할 수 있다.
한편, 이 경우에도, 표시부(110)의 우측 최외곽인 제m 열(COLm) 및/또는 하측 최외곽인 제n행(ROWn)에 원하지 않는 녹색 줄이 시인될 수 있으므로, 디밍 블록(143, 도 3 참고)은 제m 열(COLm)의 녹색 서브 화소(G)의 데이터 값과, 제n 행(ROWn)의 녹색 서브 화소(G)의 데이터 값을 변경할 수 있다. 유사하게, 표시부(110)의 상측 최외곽인 제1 행(ROW1) 및/또는 좌측 최외곽인 제1 열(COL1)에 원하지 않는 줄(예를 들어, 적색, 청색 또는 이들이 조합된 색상의 줄)이 시인될 수도 있으므로, 디밍 블록(143)은 제1 행(ROW1)의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들과, 제1 열(COL1)의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들을 변경할 수 있다.
상술한 바와 같이, 비교 실시예에 따른 타이밍 제어부(140_C, 도 3 참고)는 서브-픽셀 렌더링을 수행함에 있어서 여러 개의 렌더링 필터를 이용하며, 또한, 서브-픽셀 렌더링 이후에 최외곽 가장자리에 위치하는 서브 화소들에 대응하는 데이터 값들만을 디밍 처리할 수 있다.
도 8은 도 1의 표시 장치에 포함된 타이밍 제어부의 일 실시예를 나타내는 도면이다. 도 8에는 입력 영상 데이터(DATA1)를 영상 데이터(DATA2)로 변환하는 기능을 중심으로, 타이밍 제어부(140)가 간략하게 도시되었다.
도 1, 도 2, 및 도 8을 참조하면, 타이밍 제어부(140)(또는, 데이터 처리부)는 패딩 블록(141)(또는, 패딩 회로) 및 서브-픽셀 렌더링 블록(142)(또는, 서브-픽셀 렌더링 회로)을 포함할 수 있다. 서브-픽셀 렌더링 블록(142)은 도 3 내지 도 7을 참조하여 설명한 서브-픽셀 렌더링 블록(142)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다. 패딩 블록(141)은 논리 회로, 메모리 소자 등을 포함하여 하드웨어로 구현되거나, 프로세서(또는, 집적 회로) 내에서 일부 기능을 수행하는 소프트웨어로 구현될 수 있다.
패딩 블록(141)은 입력 영상 데이터(DATA1)(또는, 제1 프레임 데이터) 내 각각의 라인 데이터의 전단 및 후단 중 적어도 하나에 패딩 값을 추가하여 패딩 데이터(PDATA)를 생성하거나, 입력 영상 데이터(DATA1)를 패딩 데이터(PDATA)로 변환할 수 있다.
일 실시예에서, 패딩 블록(141)은 오프셋 값(OFFSET)에 기초하여 패딩 값을 결정할 수 있다. 오프셋 값(OFFSET)은 표시 장치(100)의 제조 과정에서 기 설정되거나, 외부 장치(예를 들어, 설정을 위한 별도의 입력 단자)로부터 제공될 수 있다. 예를 들어, 오프셋 값(OFFSET)은 0 내지 1의 범위 이내의 값을 가질 수 있다. 예를 들어, 오프셋 값(OFFSET)은 0일 수 있으며, 이 경우, 0의 오프셋 값(OFFSET)에 대응하는 패딩 값(예를 들어, 0의 값, 또는 0의 계조값)을 추가하는 패딩 블록(141)의 동작을 제로 패딩이라 할 수 있다.
일 실시예에서, 오프셋 값(OFFSET)은 라인 데이터에 패딩 값이 추가되는 경우, 패딩 값과 이에 인접한 데이터 값간의 비율을 나타낼 수 있다. 예를 들어, 인접한 데이터 값이 255(또는, 255의 계조)인 경우, 1의 패딩 값은 255를 나타낼 수 있다. 다른 실시예에서, 오프셋 값(OFFSET)은 데이터 값의 범위(또는, 계조 범위)를 0 내지 1의 범위로 변환한 값일 수도 있다. 예를 들어, 오프셋 값(OFFSET)은 0 내지 255의 계조 범위를 0 내지 1의 범위로 변환한 값일 수도 있다.
서브-픽셀 렌더링 블록(142)은 서브-픽셀 렌더링 기술(또는, 알고리즘)을 이용하여 패딩 데이터(PDATA)로부터 렌더링 데이터(RDATA)를 생성할 수 있다. 패딩 데이터(PDATA)로부터 획득된 렌더링 데이터(RDATA)는 추가적인 데이터 처리 없이 영상 데이터(DATA2)로 이용될 수 있다.
패딩 블록(141) 및 서브-픽셀 렌더링 블록(142)의 동작을 설명하기 위해 도 9 내지 도 11이 참조될 수 있다.
도 9는 도 8의 타이밍 제어부에서 생성되는 패딩 데이터의 일 실시예를 나타내는 도면이다. 도 10 및 도 11은 도 8의 타이밍 제어부의 동작을 설명하는 도면들이다.
도 9를 참조하면, 입력 영상 데이터(DATA1)는 행들(ROW1~ROWn) 및 화소열들(PCOL1~PCOLm)에 대응하는 데이터 값들(V11~Vnm)을 포함할 수 있다. 화소열들(PCOL1~PCOLm)은 도 4를 참조하여 설명한 화소들(PXL11~PXL1m)에 각각 대응할 수 있다. 설명의 편의상, 데이터 값들(V11~Vnm)은 화소의 특정 색상의 데이터 값(예를 들어, 적색 서브 화소에 대응하는 적색 데이터 값, 청색 서브 화소에 대응하는 청색 데이터 값, 또는 녹색 서브 화소에 대응하는 녹색 데이터 값)에 대응하는 것으로 가정한다. 행들(ROW1~ROWn) 각각에 포함된 데이터 값들이 라인 데이터를 구성할 수 있다. 예를 들어, 제1 행(ROW1)에 포함된 데이터 값들(V11~V1m)이 제1 라인 데이터를 구성하며, 제2 행(ROW2)에 포함된 데이터 값들(V21~V2m)이 제2 라인 데이터를 구성하고, 제3 행(ROW3)에 포함된 데이터 값들(V31~V3m)이 제3 라인 데이터를 구성할 수 있다. 제n 행(ROWn)에 포함된 데이터 값들(Vn1~Vnm)이 제n 라인 데이터를 구성할 수 있다.
패딩 데이터(PDATA)는 입력 영상 데이터(DATA1)의 전단인 제0 화소열(PCOL0)에 포함된 데이터 값들(V10~Vn0) 및/또는 입력 영상 데이터(DATA1)의 후단인 제m+1 화소열(PCOLm+1)에 포함된 데이터 값들(V1m+1~Vnm+1)을 포함할 수 있다. 제0 화소열(PCOL0)의 데이터 값들(V10~Vn0) 및 제m+1 화소열(PCOLm+1)의 데이터 값들(V1m+1~Vnm+1) 각각이 패딩 값일 수 있다.
일 실시예에서, 패딩 블록(141, 도 8 참고)이 각각의 라인 데이터의 전단에 패딩 값을 추가하는 경우, 패딩 데이터(PDATA)는 입력 영상 데이터(DATA1) 이외에, 제0 화소열(PCOL0)에 포함된 데이터 값들(V10~Vn0)을 더 포함할 수 있다.
이 경우, 도 10에 도시된 바와 같이, 서브-픽셀 렌더링 블록(142, 도 8 참고)은 패딩 데이터(PDATA)에 제1 렌더링 필터(SPRF1)를 적용하여 렌더링 데이터(RDATA)를 산출할 수 있다. 도 3 및 도 4를 참조하여 설명한 실시예들과 달리, 서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)에 하나의 제1 렌더링 필터(SPRF1)(예를 들어, 제1-1 렌더링 필터(SPRF1-1))를 일괄적으로 적용하여 렌더링 데이터(RDATA)를 산출할 수 있다.
설명의 편의상, 도 10에서 화소열들(PCOL1, PCOL2,...)에 포함된 데이터 값들은 1로 표현되었으며, 제0 화소열(PCOL0)에 포함된 데이터 값(즉, 패딩 값)은 오프셋 값(OFFSET, 도 8 참고)으로 표현되었다. 예를 들어, 화소열들(PCOL1, PCOL2,...)에 포함된 데이터 값들은 100의 계조값인 경우, 제0 화소열(PCOL0)에 포함된 0의 데이터 값(즉, 패딩 값)은 0의 계조값을 나타내고, 제0 화소열(PCOL0)에 포함된 0.25의 데이터 값(즉, 패딩 값)은 25의 계조값을 나타낼 수 있다. 또한, 도 10에는 오프셋 값(OFFSET)에 따라 여러 케이스들(CASE1~CASE4)이 도시되었다.
먼저, 제1 케이스(CASE1)에서 오프셋 값(OFFSET)은 0일 수 있다. 이 경우, 제0 화소열(PCOL0)에 포함된 데이터 값(즉, 패딩 값)은 0일 수 있다. 서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)에 제1-1 렌더링 필터(SPRF1-1)를 순차적으로 적용할 수 있다. 예를 들어, 서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)와 제1-1 렌더링 필터(SPRF1-1)를 곱연산하되, 패딩 데이터(PDATA)의 라인 데이터 내 현재 데이터 값과 이전 데이터 값에 제1-1 렌더링 필터(SPRF1-1)를 적용할 수 있다. 이 경우, 렌더링 데이터(RDATA)의 제1 열(COL1)의 데이터 값은 0.5로 산출되고(즉, 0*1/2 + 1*1/2 = 0.5), 렌더링 데이터(RDATA)의 제2 열(COL2)의 데이터 값은 1로 산출될 수 있다(즉, 1*1/2 + 1*1/2 = 1). 즉, 서브-픽셀 렌더링 블록(142)은 도 5의 제1-2 렌더링 필터(SPRF1-2)를 이용하지 않고, 제1 열(COL1)의 데이터 값들을 조절할 수 있다. 나아가, 오프셋 값(OFFSET)이 조절되는 경우, 도 3의 디밍 블록(143)의 기능과 유사하게, 제1 열(COL1)의 데이터 값들은 변경(또는, 디밍 처리)될 수 있다.
예를 들어, 제2 케이스(CASE2)에서 오프셋 값(OFFSET)은 0.25일 수 있다. 이 경우, 제0 화소열(PCOL0)에 포함된 데이터 값(즉, 패딩 값)은 0.25이고, 렌더링 데이터(RDATA)의 제1 열(COL1)의 데이터 값은 0.625로 산출될 수 있다(즉, 0.25*1/2 + 1*1/2 = 0.625). 즉, 제1 열(COL1)의 데이터 값들은 변경(또는, 디밍 처리)될 수 있다.
다른 예로, 제3 케이스(CASE3)에서 오프셋 값(OFFSET)은 0.5일 수 있다. 이 경우, 제0 화소열(PCOL0)에 포함된 데이터 값(즉, 패딩 값)은 0.5이고, 렌더링 데이터(RDATA)의 제1 열(COL1)의 데이터 값은 0.75로 산출될 수 있다(즉, 0.5*1/2 + 1*1/2 = 0.75).
또 다른 예로, 제4 케이스(CASE4)에서 오프셋 값(OFFSET)은 0.75일 수 있다. 이 경우, 제0 화소열(PCOL0)에 포함된 데이터 값(즉, 패딩 값)은 0.75이고, 렌더링 데이터(RDATA)의 제1 열(COL1)의 데이터 값은 0.825로 산출될 수 있다(즉, 0.75*1/2 + 1*1/2 = 0.75).
한편, 패딩 데이터(PDATA)가 제0 화소열(PCOL0)에 포함된 데이터 값들(V10~Vn0)을 더 포함하는 경우를 설명하였으나, 이에 한정되는 것은 아니다.
일 실시예에서, 패딩 블록(141)이 각각의 라인 데이터의 후단에 패딩 값을 추가하는 경우, 도 9에 도시된 바와 같이, 패딩 데이터(PDATA)는 입력 영상 데이터(DATA1) 이외에, 제m+1 화소열(PCOLm+1)에 포함된 데이터 값들(V1m+1~Vnm+1)을 더 포함할 수 있다.
이 경우, 도 11에 도시된 바와 같이, 서브-픽셀 렌더링 블록(142, 도 8 참고)은 패딩 데이터(PDATA)에 제1 렌더링 필터(SPRF1)를 적용하여 렌더링 데이터(RDATA)를 산출할 수 있다.
설명의 편의상, 도 11에서 제m-1 화소열(PCOLm-1) 및 제m 화소열(PCOLm)에 포함된 데이터 값들은 1로 표현되었으며, 제m+1 화소열(PCOLm+1)에 포함된 데이터 값(즉, 패딩 값)은 오프셋 값(OFFSET, 도 8 참고)으로 표현되었다.
먼저, 제1 케이스(CASE1)에서 오프셋 값(OFFSET)은 0일 수 있다. 이 경우, 제m+1 화소열(PCOLm+1)에 포함된 데이터 값(즉, 패딩 값)은 0일 수 있다. 서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)에 제1-1 렌더링 필터(SPRF1-1)를 순차적으로 적용할 수 있다. 예를 들어, 서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)와 제1-1 렌더링 필터(SPRF1-1)를 곱연산하되, 패딩 데이터(PDATA)의 라인 데이터 내 현재 데이터 값과 이후 데이터 값에 제1-1 렌더링 필터(SPRF1-1)를 적용할 수 있다. 이 경우, 렌더링 데이터(RDATA)의 제m-1 열(COLm-1)의 데이터 값은 1로 산출되고(즉, 1*1/2 + 1*1/2 = 1), 렌더링 데이터(RDATA)의 제m 열(COLm)의 데이터 값은 0.5로 산출될 수 있다(즉, 1*1/2 + 0*1/2 = 0.5). 즉, 도 3의 디밍 블록(143)의 기능과 유사하게, 제m 열(COLm)의 데이터 값들은 변경(또는, 디밍 처리)될 수 있다.
예를 들어, 제2 케이스(CASE2)에서 오프셋 값(OFFSET)은 0.25일 수 있다. 이 경우, 제m+1 화소열(PCOLm+1)에 포함된 데이터 값(즉, 패딩 값)은 0.25이고, 렌더링 데이터(RDATA)의 제m 열(COLm)의 데이터 값은 0.625로 산출될 수 있다(즉, 1*1/2 + 0.25*1/2 = 0.625).
다른 예로, 제3 케이스(CASE3)에서 오프셋 값(OFFSET)은 0.5일 수 있다. 이 경우, 제m+1 화소열(PCOLm+1)에 포함된 데이터 값(즉, 패딩 값)은 0.5이고, 렌더링 데이터(RDATA)의 제m 열(COLm)의 데이터 값은 0.75로 산출될 수 있다(즉, 1*1/2 + 0.5*1/2 = 0.75).
또 다른 예로, 제4 케이스(CASE4)에서 오프셋 값(OFFSET)은 0.75일 수 있다. 이 경우, 제0 화소열(PCOL0)에 포함된 데이터 값(즉, 패딩 값)은 0.75이고, 렌더링 데이터(RDATA)의 제1 열(COL1)의 데이터 값은 0.825로 산출될 수 있다(즉, 1*1/2 + 0.75*1/2 = 0.75).
상술한 바와 같이, 타이밍 제어부(140)(또는, 데이터 처리부)는 입력 영상 데이터(DATA1)에 패딩 값을 추가함으로써, 하나의 렌더링 필터만으로 정상적인 렌더링 데이터(RADTA)가 획득될 수 있다. 또한, 패딩 값을 위한 오프셋 값(OFFSET)을 변경함으로써, 디밍 블록(143, 도 3 참고) 없이, 다양하게 디밍 처리된 데이터와 동일한 렌더링 데이터(RDATA)를 획득할 수 있다.
참고로, 입력 영상 데이터(DATA1)에 렌더링 필터를 적용하기 위해, 서브-픽셀 렌더링 블록(142)은 입력 영상 데이터(DATA1)를 저장하기 위한 메모리, 예를 들어, 입력 영상 데이터(DATA1)를 라인 데이터 단위로 저장하기 위한 라인 메모리를 포함할 수 있다. 이 경우, 라인 메모리의 용량을 단지 수 비트만큼 증가시키는 것만으로도, 라인 데이터에 패딩 값을 추가하는 패딩 동작이 가능할 수 있다. 라인 데이터를 상기 라인 메모리에 저장시 상기 라인 데이터에 패딩 값을 추가하는 동작만으로, 서브-픽셀 렌더링 블록(142)의 동작이 단순화되며(예를 들어, 서브-픽셀 렌더링 알고리즘이 단순화되며), 또한, 디밍 블록(143)이 생략될 수 있다. 따라서, 서브-픽셀 렌더링 및/또는 디밍(또는, 디밍 블록(143)의 디밍)을 위한 연산 과정에서 발생하는 불필요한 소비 전력 증가가 방지될 수 있다.
도 12는 도 8의 타이밍 제어부의 일 실시예를 나타내는 도면이다. 도 13은 도 8의 타이밍 제어부의 다른 실시예를 나타내는 도면이다.
먼저, 도 8 및 도 12를 참조하면, 데이터들(DATA1, PDATA, RDATA)를 제외하고, 도 12의 타이밍 제어부(140)(또는, 데이터 처리부)는 도 8의 타이밍 제어부(140)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
일 실시예에서, 입력 영상 데이터(DATA1)(또는, 제1 프레임 데이터)는 제1 색 데이터(DATA_S1), 제2 색 데이터(DATA_S2), 및 제3 색 데이터(DATA_S3)를 포함할 수 있다. 도 2를 참조하여 예를 들어, 제1 색 데이터(DATA_S1)는 적색 서브 화소(R)들을 위한 데이터이고, 제2 색 데이터(DATA_S2)는 녹색 서브 화소(G)들을 위한 데이터이며, 제3 색 데이터(DATA_S3)는 청색 서브 화소(B)들을 위한 데이터일 수 있다.
일 실시예에서, 패딩 블록(141)은 제1 색 데이터(DATA_S1)에 패딩 값을 추가하여 제1 패딩 데이터(PDATA_S1)를 생성하고, 서브-픽셀 렌더링 블록(142)은 제1 패딩 데이터(PDATA_S1)에 렌더링 필터를 적용하여 제1 렌더링 데이터(RDATA_S1)를 생성할 수 있다. 또한, 패딩 블록(141)은 제3 색 데이터(DATA_S3)에 패딩 값을 추가하여 제3 패딩 데이터(PDATA_S3)를 생성하고, 서브-픽셀 렌더링 블록(142)은 제3 패딩 데이터(PDATA_S3)에 렌더링 필터를 적용하여 제3 렌더링 데이터(RDATA_S3)를 생성할 수 있다. 제1 패딩 데이터(PDATA_S1) 및 제3 패딩 데이터(PDATA_S3)는 패딩 데이터(PDATA)에 포함되고, 제1 렌더링 데이터(RDATA_S1) 및 제3 렌더링 데이터(RDATA_S3)는 렌더링 데이터(RDATA)에 포함될 수 있다. 한편, 패딩 블록(141) 및 서브-픽셀 렌더링 블록(142)은 제2 색 데이터(DATA_S2)를 바이패스 시킬 수 있다.
도 4를 참조하여 예를 들면, 도 4의 제1 열(COL1)에 포함된 적색 서브 화소(R) 및 청색 서브 화소(B)에 대해서만 별도의 렌더링 필터의 적용이 요구될 수 있다. 이에 따라, 도 10을 참조하여 설명한 바와 같이, 패딩 블록(141)은 제1 색 데이터(DATA_S1) 및 제3 색 데이터(DATA_S3) 각각에만 패딩 값을 추가하고, 서브-픽셀 렌더링 블록(142)은 제1 패딩 데이터(PDATA_S1) 및 제3 패딩 데이터(PDATA_S3) 각각에만 렌더링 필터를 적용할 수 있다. 한편, 디밍 처리를 고려하지 않은 경우, 도 4의 녹색 서브 화소(G)에 대해서는 렌더링 필터의 적용이 불필요할 수 있다. 이에 따라, 패딩 블록(141) 및 서브-픽셀 렌더링 블록(142)은 제2 색 데이터(DATA_S2)를 바이패스 시킬 수 있다.
한편, 도 12에서 패딩 블록(141) 및 서브-픽셀 렌더링 블록(142)은 제2 색 데이터(DATA_S2)를 바이패스 시키는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 도 4의 제m 열(COLm)에 포함된 녹색 서브 화소(G)의 데이터 값에 대한 디밍 처리를 위해, 도 11을 참조하여 설명한 바와 같이, 패딩 블록(141)은 제2 색 데이터(DATA_S2)에 패딩 값을 추가하여 제2 패딩 데이터를 생성하고, 서브-픽셀 렌더링 블록(142)은 제2 패딩 데이터에 렌더링 필터를 적용할 수도 있다.
도 12의 실시예와 같이, 제2 색 데이터(DATA_S2)가 바이패스되는 경우, 제2 색 데이터(DATA_S2)에 대한 디밍 처리가 수행되지 않을 수 있다. 이를 고려하여, 타이밍 제어부(140)는 디밍 블록(143)을 더 포함할 수도 있다. 도 13의 디밍 블록(143)은 도 3의 디밍 블록(143)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
도 4를 참조하여 예를 들면, 디밍 블록(143)은 표시부(110)의 최외곽 가장자리에 대응하는 녹색 서브 화소(G)의 데이터 값들, 즉, 제m 열(COLm)의 녹색 서브 화소(G)의 데이터 값과, 제n 행(ROWn)의 녹색 서브 화소(G)의 데이터 값을 변경하거나 디밍 처리할 수 있다. 또한, 디밍 블록(143)은 제1 행(ROW1)의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들의 데이터 값들을 변경하거나 디밍 처리할 수 있다. 제1 열(COL1)의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들은 패딩 동작 및 서브-픽셀 렌더링 동작을 통해 실질적으로 디밍 처리되므로, 디밍 블록(143)은 제1 열(COL1)의 적색 서브 화소(R) 및 청색 서브 화소(B)의 데이터 값들에 대해서는 별다른 처리를 하지 않을 수 있다.
도 13의 실시예에 따른 타이밍 제어부(140)도, 도 3의 타이밍 제어부(140_C)에 비해, 서브-픽셀 렌더링 동작 및 디밍 동작이 단순화되고, 불필요한 소비 전력 증가가 방지될 수 있다.
도 14는 도 8의 타이밍 제어부에서 생성되는 패딩 데이터의 다른 실시예를 나타내는 도면이다. 도 15a 및 도 15b는 도 8의 타이밍 제어부의 동작을 설명하는 도면들이다.
도 8, 도 9, 및 도 14를 참조하면, 패딩 데이터(PDATA)는 입력 영상 데이터(DATA1)의 전단 및/또는 후단에 패딩 라인 데이터(또는, 더미 라인 데이터)를 더 포함할 수 있다. 예를 들어, 패딩 데이터(PDATA)는 제0 행(ROW0)에 포함된 데이터 값들(V00~V0m+1) 및/또는 제n+1 행(ROWn+1)에 포함된 데이터 값들(Vn+10~Vn+1m+1)을 더 포함할 수 있다.
예를 들어, 패딩 블록(141, 도 8 참고)은 제1 행(ROW1)에 대응하는 라인 데이터의 적어도 일부에 제1 오프셋 값(VERTEX OFFSET, 도 15a 참고) 및 제2 오프셋 값(EDGE OFFSET, 도 15a 참고)을 적용하여 패딩 라인 데이터를 생성할 수 있다. 예를 들어, 패딩 블록(141)은 제1 행(ROW1)에 대응하는 라인 데이터의 첫번째 값에 제1 오프셋 값(VERTEX OFFSET)을 적용하여 패딩 라인 데이터의 첫번째 값을 산출하고, 상기 라인 데이터의 첫번째 값을 제외한 적어도 하나의 나머지 값에 제2 오프셋 값(EDGE OFFSET)을 적용하여 패딩 라인 데이터의 적어도 하나의 나머지 값을 산출할 수 있다.
일 실시예에서, 패딩 블록(141)이 패딩 데이터(PDATA)의 전단에 패딩 라인 데이터를 추가하는 경우, 패딩 데이터(PDATA)는 제0 행(ROW0)에 포함된 데이터 값들(V00~V0m+1)을 더 포함할 수 있다.
이 경우, 도 15a 및 도 15b에 도시된 바와 같이, 서브-픽셀 렌더링 블록(142, 도 8 참고)은 패딩 데이터(PDATA)에 제2 렌더링 필터(SPRF2)를 적용하여 렌더링 데이터(RDATA)를 산출할 수 있다. 도 6 및 도 7을 참조하여 설명한 실시예들과 달리, 서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)에 하나의 제2 렌더링 필터(SPRF2)(예를 들어, 제2-1 렌더링 필터(SPRF2-1))를 일괄적으로 적용하여 렌더링 데이터(RDATA)를 산출할 수 있다.
예를 들어, 도 15a의 제5 케이스(CASE5)에서, 제1 오프셋 값(VERTEX OFFSET)은 0.5이고, 제2 오프셋 값(EDGE OFFSET)은 0.25일 수 있다. 제1 오프셋 값(VERTEX OFFSET)은 도 14의 모서리 영역(A_V), 예를 들어, 표시부(110, 도 2)의 4개의 모서리들에 대응하는 부분들을 위해 설정된 오프셋 값이며, 제2 오프셋 값(EDGE OFFSET)은 도 14의 에지 영역(A_E), 예를 들어, 표시부(110)의 가장자리들 중에서 상기 모서리 부분들을 제외한 나머지 부분들을 위해 설정된 오프셋 값일 수 있다. 이 경우, 제0 행(ROW0) 및 제1 행(ROW1)에 추가된 패딩 값들은 0.5이고, 제1 열(PCOL0)의 나머지 행들(ROW2, ROW3)에 추가된 패딩 값들은 0.25일 수 있다.
서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)에 제2-1 렌더링 필터(SPRF2-1)를 순차적으로 적용할 수 있다. 예를 들어, 서브-픽셀 렌더링 블록(142)은 패딩 데이터(PDATA)와 제2-1 렌더링 필터(SPRF2-1)를 곱연산하되, 패딩 데이터(PDATA)의 라인 데이터 내 현재 데이터 값과 이전 라인 데이터 내 데이터 값에 제2-1 렌더링 필터(SPRF2-1)를 적용할 수 있다. 이 경우, 렌더링 데이터(RDATA)의 제1 열(COL1)을 기준으로, 제1 행(ROW1)의 데이터 값은 0.625로 산출되고(즉, 0.5*1/4 + 0.5*1/4 + 0.5*1/4 + 1*1/4 = 0.625), 제3 행(ROW3)의 데이터 값은 0.625로 산출될 수 있다(즉, 0.25*1/4 + 1*1/4 + 0.25*1/4 + 1*1/4 = 0.625).
다른 예로, 도 15b의 제6 케이스(CASE6)에서, 제1 오프셋 값(VERTEX OFFSET)은 1이고, 제2 오프셋 값(EDGE OFFSET)은 0.25일 수 있다. 제1 오프셋 값(VERTEX OFFSET)은 제0 행(ROW0) 및 제0 화소열(PCOL0)의 패딩 값에만 적용되고, 제2 오프셋 값(EDGE OFFSET)은 상기 패딩 값을 제외한 나머지 패딩 값들에 적용될 수 있다.
이 경우, 렌더링 데이터(RDATA)의 제1 열(COL1)을 기준으로, 제1 행(ROW1)의 데이터 값은 0.625로 산출되고(즉, 1*1/4 + 0.25*1/4 + 0.25*1/4 + 1*1/4 = 0.625), 제2 행(ROW2) 및 제3 행(ROW3) 각각의 데이터 값은 0.625로 산출될 수 있다(즉, 0.25*1/4 + 1*1/4 + 0.25*1/4 + 1*1/4 = 0.625).
즉, 제1 오프셋 값(VERTEX OFFSET)은 도 14의 모서리 영역(A_V)의 적어도 하나의 패딩 값을 위해 설정되되, 도 14의 에지 영역(A_E)을 위해 설정된 제2 오프셋 값(EDGE OFFSET)과 다를 수 있다. 이에 따라, 렌더링 데이터(RDATA)의 가장자리에 위치한 데이터 값들이 균일하게 변경(또는, 디밍 처리)될 수 있다.
도 16은 도 8의 타이밍 제어부의 다른 실시예를 나타내는 도면이다. 도 17은 도 2의 표시부의 일 실시예를 나타내는 도면이다. 도 17에는 도 16의 타이밍 제어부의 동작에 따른 데이터 값들이 더 도시되었다.
도 8, 도 12, 및 도 14 내지 도 16을 참조하면, 제2 색 데이터(DATA_S2)에 대한 처리를 제외하고, 도 16의 타이밍 제어부(140)(또는, 데이터 처리부)는 도 12의 타이밍 제어부(140)와 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
일 실시예에서, 패딩 블록(141)은 제1 패딩 블록(1411)(또는, 제1 패딩 회로) 및 제2 패딩 블록(1412))을 포함할 수 있다.
제1 패딩 블록(1411)은 제1 색 데이터(DATA_S1)에 도 14를 참조하여 설명한 패딩 값(및 패딩 라인 데이터)을 추가하여 제1 패딩 데이터(PDATA_S1)를 생성하고, 서브-픽셀 렌더링 블록(142)은 제1 패딩 데이터(PDATA_S1)에 렌더링 필터를 적용하여 제1 렌더링 데이터(RDATA_S1)를 생성할 수 있다. 예를 들어, 제1 패딩 블록(1411)은 제1 색 데이터(DATA_S1)에 도 14의 제0 행(ROW0)의 패딩 라인 데이터를 추가할 수 있다. 상기 제1 렌더링 데이터(RDATA_S1)에 제2-1 렌더링 필터(SPRF2-1)가 적용되는 경우, 실질적으로 현재 데이터 값과 이전 라인 데이터의 데이터 값이 연산되어, 제1 렌더링 데이터(RDATA_S1)가 생성될 수 있다.
이 경우, 도 17에 도시된 바와 같이, 표시부(110)의 최외곽 가장자리에 위치한 적색 서브 화소(R)의 데이터 값들 각각은 디밍 처리될 수 있다. 예를 들어, 표시부(110)의 최외곽 가장자리에 위치한 적색 서브 화소(R)는 15a 및 도 15b를 참조하여 설명한 0.625의 데이터 값을 가질 수 있다. 한편, 최외곽 가장자리를 제외한 표시부(110)의 내측에 위치한 적색 서브 화소(R)는 1의 데이터 값을 가질 수 있다.
또한, 제1 패딩 블록(1411)은 제3 색 데이터(DATA_S3)에 패딩 값(및 패딩 라인 데이터)을 추가하여 제3 패딩 데이터(PDATA_S3)를 생성하고, 서브-픽셀 렌더링 블록(142)은 제3 패딩 데이터(PDATA_S3)에 렌더링 필터를 적용하여 제3 렌더링 데이터(RDATA_S3)를 생성할 수 있다.
이 경우, 도 17에 도시된 바와 같이, 표시부(110)의 최외곽 가장자리에 위치한 청색 서브 화소(B)의 데이터 값들 각각은 디밍 처리될 수 있다. 예를 들어, 표시부(110)의 최외곽 가장자리에 위치한 청색 서브 화소(B)는 15a 및 도 15b를 참조하여 설명한 0.625의 데이터 값을 가질 수 있다. 한편, 최외곽 가장자리를 제외한 표시부(110)의 내측에 위치한 청색 서브 화소(B)는 1의 데이터 값을 가질 수 있다.
제2 패딩 블록(1412)은 제2 색 데이터(DATA_S2)에 도 14를 참조하여 설명한 패딩 값(및 패딩 라인 데이터)을 추가하여 제2 패딩 데이터(PDATA_S2)를 생성하고, 서브-픽셀 렌더링 블록(142)은 제2 패딩 데이터(PDATA_S2)에 렌더링 필터를 적용하여 제2 렌더링 데이터(RDATA_S2)를 생성할 수 있다. 예를 들어, 제2 패딩 블록(1412)은 제2 색 데이터(DATA_S2)에 도 14의 제n+1 행(ROWn+1)의 패딩 라인 데이터를 추가할 수 있다. 상기 제2 렌더링 데이터(RDATA_S2)에 제2-1 렌더링 필터(SPRF2-1)가 적용되는 경우, 실질적으로 현재 데이터 값과 이후 라인 데이터의 데이터 값이 연산되어, 제2 렌더링 데이터(RDATA_S2)가 생성될 수 있다.
즉, 도 12의 실시예에 따라 제2 색 데이터(DATA_S2)를 바이패스 시키는 대신에, 타이밍 제어부(140)는 제2 색 데이터(DATA_S2)에 대해서도 패딩 처리를 수행하여 제2 패딩 데이터(PDATA_S2)를 생성하고, 제2 패딩 데이터(PDATA_S2)에 서브-픽셀 렌더링을 수행함으로써(특히, 제1, 제2, 및 제3 패딩 데이터들(PDATA_S1, PDATA_S2, PDATA_S3)에 동일한 렌더링 필터를 적용함으로써) 제2 렌더링 데이터(RDATA_S2)를 획득할 수 있다.
이 경우, 도 17에 도시된 바와 같이, 표시부(110)의 최외곽 가장자리에 위치한 녹색 서브 화소(G)의 데이터 값들 각각은 디밍 처리될 수 있다. 예를 들어, 최외곽 가장자리를 제외한 표시부(110)의 내측에 위치한 녹색 서브 화소(G)가 1의 데이터 값을 가지는 경우, 15a 및 도 15b를 참조하여 설명한 실시예와 유사한 연산 과정을 거치면서, 표시부(110)의 최외곽 가장자리에 위치한 녹색 서브 화소(G)는 0.625의 데이터 값을 가질 수 있다.
상술한 바와 같이, 별도의 디밍 회로 없이, 표시부(110)의 최외곽 가장자리에 대응하는 데이터 값들 전부가 변경(또는, 디밍 처리)될 수 있다. 예를 들어, 입력 영상 데이터(DATA1)가 풀 화이트 영상인 경우, 표시부(110)의 가장자리에 가장 인접한 최외곽 서브 화소들의 휘도는, 상기 디밍 처리에 의해, 상기 서브 화소들 중 상기 최외곽 서브 화소들을 제외한 나머지 서브 화소들의 휘도와 다를 수 있다. 따라서, 표시부(110)의 가장자리를 따라 원하지 않는 줄이 시인되는 것이 방지될 수 있다.
도 18은 비교 실시예에 따른 타이밍 제어부의 동작을 설명하는 도면이다. 도 19는 비교 실시예에 따른 표시부를 나타내는 도면이다. 도 19에는 도 18의 비교 실시예에 따른 데이터 값들이 더 도시되었다.
도 14 내지 도 19를 참조하면, 오프셋 값을 제외하고, 도 18의 실시예는 도 15b의 실시예와 유사할 수 있다. 일부 데이터 값을 제외하고, 도 19의 표시부(110)는 도 17의 표시부(110)와 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
비교 실시예에 따른 제7 케이스(CASE7)에서, 오프셋 값은 0일 수 있다. 즉, 도 15a 및 도 15b의 제1 오프셋 값(VERTEX OFFSET) 및 제2 오프셋 값(EDGE OFFSET)과 달리, 도 14의 패딩 데이터(PDATA)의 모든 패딩 값들(및 패딩 라인 데이터)을 위해 하나의 오프셋 값만이 설정될 수 있다.
서브-픽셀 렌더링 블록(142, 도 8 참고)이 패딩 데이터(PDATA)에 제2-1 렌더링 필터(SPRF2-1)를 순차적으로 적용하는 경우, 렌더링 데이터(RDATA)의 제1 열(COL1)을 기준으로, 제1 행(ROW1)의 데이터 값은 0.25로 산출되고(즉, 0*1/4 + 0*1/4 + 0*1/4 + 1*1/4 = 0.25), 제2 행(ROW2) 및 제3 행(ROW3) 각각의 데이터 값은 0.5로 산출될 수 있다(즉, 0*1/4 + 1*1/4 + 0*1/4 + 1*1/4 = 0.5).
즉, 렌더링 데이터(RDATA)의 제1 행(ROW1) 및 제1 열(COL1)의 데이터 값이 렌더링 데이터(RDATA)의 제1 열(COL1)의 나머지 데이터 값들과 다르게 산출될 수 있다. 이에 대응하여, 도 19에 도시된 봐와 같이, 제1 행 및 제1 열에 위한 적색 서브 화소(R)의 데이터 값(예를 들어, 0.25)은 표시부(110)의 최외곽 가장자리에 위치한 나머지 적색 서브 화소(R)의 데이터 값(예를 들어, 0.5)와 다를 수 있다.
따라서, 도 15a 및 도 15b를 참조하여 설명한 바와 같이, 도 14의 모서리 영역(A_V)의 적어도 하나의 패딩 값을 위한 제1 오프셋 값(VERTEX OFFSET)은 도 14의 에지 영역(A_E)을 위한 제2 오프셋 값(EDGE OFFSET)과 다르게 설정될 수 있다.
도 20 내지 도 23은 도 1의 표시 장치에 포함된 표시부의 다른 예를 나타내는 도면들이다.
도 1, 도 2, 및 도 20 내지 도 23을 참조하면, 서브 화소들(SPX1~SPX4)의 화소 배열을 제외하고, 도 20 내지 도 23의 표시부들(110_1~110_4)은 도 2의 표시부(110)와 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
먼저 도 20에 도시된 바와 같이, 표시부(110_1)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되는 서브 화소들(SPX1~SPX4)을 포함할 수 있다.
첫번째 행 및 첫번째 열의 적색 서브 화소(R)를 기준으로, 청색 서브 화소(B) 및 적색 서브 화소(R)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되며, 녹색 서브 화소(G)는 제2 방향(DR2)으로 인접한 적색 서브 화소(R) 및 청색 서브 화소(B) 사이에 위치할 수 있다. 즉, 표시부(110_1)는 펜타일(PENTILETM)의 화소 배열을 가질 수 있다.
이 경우, 표시부(110_1)의 마지막 열에는 녹색 서브 화소(G)만이 배치되고, 마지막 열의 녹색 서브 화소(G)를 위한 디밍 처리가 필요할 수 있다. 따라서, 타이밍 제어부(140, 도 8, 도 16 참고)는 녹색 서브 화소(G)를 위한 제2 색 데이터에 패딩 동작 및 서브-픽셀 렌더링 동작을 수행할 수 있다. 예를 들어, 타이밍 제어부(140)는 녹색 서브 화소(G)를 위한 제2 색 데이터에 도 9를 참조하여 설명한 제m+1 화소열(PCOLm+1)의 패딩 값들을 추가하여 제2 패딩 데이터를 생성하며, 제2 패딩 데이터에 렌더링 필터를 적용할 수 있다.
한편, 적색 서브 화소(R)를 위한 제1 색 데이터 및 청색 서브 화소(B)를 위한 제3 색 데이터에도 패딩 동작 및 서브-픽셀 렌더링 동작이 수행될 수 있다.
도 21을 참조하면, 표시부(110_2)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되는 제2 서브 화소(SPX2), 제3 서브 화소(SPX3), 및 제1 서브 화소(SPX1)를 포함할 수 있다.
두번째 행을 기준으로, 녹색 서브 화소(G) 및 적색 서브 화소(R)는 제2 방향(DR2)을 따라 반복적으로 배치되며, 녹색 서브 화소(G) 및 적색 서브 화소(R) 각각은 제1 방향(DR1)을 따라 배열될 수 있다. 청색 서브 화소(B)는 제1 방향(DR1)으로 인접한 녹색 서브 화소(G) 및 적색 서브 화소(R) 사이에 배치되며, 제2 방향(DR2)을 따라 배열될 수 있다. 즉, 표시부(110_2)는 일명 "S-stripe"라는 화소 배열을 가질 수 있다.
이 경우, 표시부(110_2)의 첫번째 행에는 청색 서브 화소(B)만이 배치되고, 첫번째 행의 청색 서브 화소(B)를 위한 디밍 처리가 필요할 수 있다. 따라서, 타이밍 제어부(140, 도 8, 도 16 참고)는 청색 서브 화소(B)를 위한 제3 색 데이터에 패딩 동작 및 서브-픽셀 렌더링 동작을 수행할 수 있다. 예를 들어, 타이밍 제어부(140)는 청색 서브 화소(B)를 위한 제3 색 데이터에 도 14를 참조하여 설명한 제0 행(ROW0)의 패딩 값들(또는, 패딩 라인 데이터)을 추가하여 제3 패딩 데이터를 생성하며, 제3 패딩 데이터에 렌더링 필터를 적용할 수 있다.
한편, 녹색 서브 화소(G)를 위한 제2 색 데이터 및 적색 서브 화소(R)를 위한 제1 색 데이터 각각에 대한 디밍 처리를 위해, 제3 색 데이터 및 제1 색 데이터 각각에도 패딩 동작 및 서브-픽셀 렌더링 동작이 수행될 수 있다.
도 22를 참조하면, 표시부(110_3)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)를 포함할 수 있다.
첫번째 행 및 첫번째 열의 적색 서브 화소(R)를 기준으로, 녹색 서브 화소(G)는 대각선 방향에 위치하며, 적색 서브 화소(R) 및 녹색 서브 화소(G)가 제1 방향(DR1)을 따라 반복적으로 배열될 수 있다. 청색 서브 화소(B)는 대각선 방향으로 인접한 녹색 서브 화소(G) 및 적색 서브 화소(R) 사이에 배치되며, 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 즉, 표시부(110_3)는 일명 "H-stripe"라는 화소 배열을 가질 수 있다.
이 경우, 표시부(110_2)의 첫번째 행 및 마지막 열에는 청색 서브 화소(B)만이 배치되고, 첫번째 행 및 마지막 열의 청색 서브 화소(B)를 위한 디밍 처리가 필요할 수 있다. 따라서, 타이밍 제어부(140, 도 8, 도 16 참고)는 청색 서브 화소(B)를 위한 제3 색 데이터에 패딩 동작 및 서브-픽셀 렌더링 동작을 수행할 수 있다. 예를 들어, 타이밍 제어부(140)는 청색 서브 화소(B)를 위한 제3 색 데이터에 도 14를 참조하여 설명한 제0 행(ROW0)의 패딩 값들(또는, 패딩 라인 데이터) 및 제m+1 화소열(PCOLm+1)의 패딩 값들을 추가하여 제3 패딩 데이터를 생성하며, 제3 패딩 데이터에 렌더링 필터를 적용할 수 있다.
또한, 표시부(110_2)의 첫번째 열에는 적색 서브 화소(R)만이 배치되고, 첫번째 열의 적색 서브 화소(R)를 위한 디밍 처리가 필요할 수 있다. 따라서, 타이밍 제어부(140)는 적색 서브 화소(R)를 위한 제1 색 데이터에 패딩 동작 및 서브-픽셀 렌더링 동작을 수행할 수 있다. 예를 들어, 타이밍 제어부(140)는 적색 서브 화소(R)를 위한 제1 색 데이터에 도 14를 참조하여 설명한 제0 화소열(PCOL0)의 패딩 값들을 추가하여 제1 패딩 데이터를 생성하며, 제1 패딩 데이터에 렌더링 필터를 적용할 수 있다.
한편, 녹색 서브 화소(G)를 위한 제2 색 데이터에 대해서도 패딩 동작 및 서브-픽셀 렌더링 동작이 수행될 수 있다.
도 23을 참조하면, 표시부(110_4)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 반복적으로 배열되는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)를 포함할 수 있다.
홀수번째 열을 기준으로, 청색 서브 화소(B), 녹색 서브 화소(G), 및 적색 서브 화소(R)가 제1 방향(DR1)을 따라 반복적으로 배열될 수 있다. 짝수번째 열을 기준으로, 녹색 서브 화소(G), 적색 서브 화소(R), 청색 서브 화소(B)가 제1 방향(DR1)을 따라 반복적으로 배열될 수 있다. 청색 서브 화소(B), 녹색 서브 화소(G), 및 적색 서브 화소(R) 각각은 격자 배열을 따라 배치될 수 있다. 즉, 표시부(110_4)는 일명 "Delta"라는 화소 배열을 가질 수 있다.
이 경우, 표시부(110_4)의 첫번째 행에는 녹색 서브 화소(G)만이 배치되고, 마지막 행에는 적색 서브 화소(R)만이 배치될 수 있다. 따라서, 타이밍 제어부(140, 도 8, 도 16 참고)는 녹색 서브 화소(G)를 위한 제2 색 데이터 및 적색 서브 화소(R)를 위한 제1 색 데이터 각각에 패딩 동작 및 서브-픽셀 렌더링 동작을 수행할 수 있다. 예를 들어, 타이밍 제어부(140)는 녹색 서브 화소(G)를 위한 제2 색 데이터에 도 14를 참조하여 설명한 제0 행(ROW0)의 패딩 값들(또는, 패딩 라인 데이터)을 추가하여 제2 패딩 데이터를 생성하며, 제2 패딩 데이터에 렌더링 필터를 적용할 수 있다. 유사하게, 타이밍 제어부(140)는 적색 서브 화소(R)를 위한 제1 색 데이터에 도 14를 참조하여 설명한 제n+1 행(ROWn+1)의 패딩 값들(또는, 패딩 라인 데이터)을 추가하여 제1 패딩 데이터를 생성하며, 제1 패딩 데이터에 렌더링 필터를 적용할 수 있다.
한편, 청색 서브 화소(B)를 위한 제3 색 데이터에 대해서도 패딩 동작 및 서브-픽셀 렌더링 동작이 수행될 수 있다.
상술한 바와 같이, 다양한 화소 배열을 가지는 표시부들(110_1~110_4)에 타이밍 제어부(140)의 디밍 동작 및 서브-픽셀 렌더링 동작이 적용될 수 있다. 타이밍 제어부(140)의 디밍 동작 및 서브-픽셀 렌더링 동작을 통해 실질적으로 디밍 처리된 렌더링 데이터가 획득될 수 있다.
도 24 및 도 25는 도 1의 표시 장치의 일 실시예를 나타내는 도면들이다.
상술한 실시예들에서, 도 1의 타이밍 제어부(140)가 패딩 동작(예를 들어, 도 8의 패딩 블록(141)의 동작), 서브-픽셀 렌더링 동작(예를 들어, 도 8의 서브-픽셀 렌더링 블록(142)의 동작), 및 디밍 동작(예를 들어, 도 13의 디밍 블록(143)의 동작)을 수행하는 것으로 설명하였으나, 이에 한정되는 것은 아니다.
도 1, 도 24 및 도 25를 참조하면, 표시 장치(100)는, 상술한 실시예들을 참조하여 설명한 패딩 동작, 서브-픽셀 렌더링 동작, 및 디밍 동작 중 적어도 하나의 동작을 수행하는 영상 변환부(150)(또는, 영상 변환 회로)를 더 포함할 수 있다.
영상 변환부(150)는 타이밍 제어부(140)로부터 독립된 프로세서 또는 집적 회로로 구현되거나, 타이밍 제어부(140) 및 다른 구성의 하나의 기능 블록으로 구현될 수도 있다.
일 실시예에서, 도 24에 도시된 바와 같이, 영상 변환부(150)는 타이밍 제어부(140)의 전단에 배치되고, 입력 영상 데이터(DATA1)에 패딩 동작, 서브-픽셀 렌더링 동작, 및 디밍 동작 중 적어도 하나를 수행하여 제3 데이터(DATA3)를 생성할 수 있다. 이 경우, 타이밍 제어부(140)는 제3 데이터(DATA3)에 나머지 동작을 수행하거나 열화 보상 동작 등과 같은 보상 동작을 수행하여 영상 데이터(DATA2)를 생성할 수 있다. 여기서, 나머지 동작은 패딩 동작, 서브-픽셀 렌더링 동작, 및 디밍 동작 중 영상 변환부(150)에서 수행되지 않은 동작일 수 있으며, 예를 들어, 영상 변환부(150)가 패딩 동작을 수행하는 경우, 타이밍 제어부(140)는 나머지 동작으로서 서브-픽셀 렌더링 동작을 수행할 수 있다.
예를 들어, 도 24의 영상 변환부(150)는 어플리케이션 프로세서(AP: application processor), 모바일(mobile) AP, CPU(central processing unit), GPU(graphic processing unit), 또는 표시 장치(100)의 동작을 제어할 수 있는 프로세서로 구현되거나 상기 프로세서의 하나의 기능 블록으로 구현될 수 있으나, 이에 한정되는 것은 아니다.
다른 실시예에서, 도 25에 도시된 바와 같이, 영상 변환부(150)는 타이밍 제어부(140)의 후단에 배치되고, 제4 데이터(DATA4)에 패딩 동작, 서브-픽셀 렌더링 동작, 및 디밍 동작 중 적어도 하나를 수행하여 영상 데이터(DATA2)를 생성할 수도 있다. 여기서, 제4 데이터(DATA4)는 타이밍 제어부(140)에서 상기 나머지 동작이나 보상 동작(예를 들어, 열화 보상 동작)을 수행함으로써 입력 영상 데이터(DATA1)로부터 생성될 수 있다.
예를 들어, 도 25의 영상 변환부(150)는 데이터 구동부(130)의 하나의 기능 블록으로 구현될 수 있으나, 이에 한정되는 것은 아니다.
상술한 바와 같이, 도 1 내지 도 24를 참조하여 설명한 패딩 동작, 서브-픽셀 렌더링 동작, 및 디밍 동작은 타이밍 제어부(140)에서 수행되는 것으로만 한정되지 않으며, 상기 동작들은 독립적인 프로세서에서 수행되거나, 상기 동작들은 데이터의 전송 경로 상의 구성들(예를 들어, 외부 프로세서, 타이밍 제어부(140), 및 데이터 구동부(130)) 중 적어도 하나에서 수행될 수 있다.
도 26은 본 발명의 실시예들에 따른 표시 장치가 적용된 전자 장치를 나타내는 도면이다.
전자 장치(1000)는 운영체제 내에서 표시 모듈(1140)을 통해서 다양한 정보를 출력할 수 있다. 표시 모듈(1140)은 도 1의 표시 장치(100)의 적어도 일부에 대응할 수 있다. 프로세서(1110)가 메모리(1120)에 저장된 어플리케이션을 실행시키면, 표시 모듈(1140)은 표시 패널(1141)을 통해 어플리케이션 정보를 사용자에게 제공할 수 있다.
프로세서(1110)는 입력 모듈(1130) 또는 센서 모듈(1161)을 통해 외부 입력을 획득하고, 외부 입력에 대응하는 어플리케이션을 실행시킬 수 있다. 예를 들어, 사용자가 표시 패널(1141)에 표시된 카메라 아이콘을 선택한 경우, 프로세서(1110)는 입력 센서(1161-2)를 통해서 사용자 입력을 획득하고, 카메라 모듈(1171)을 활성화시킬 수 있다. 프로세서(1110)는 카메라 모듈(1171)을 통해 획득한 촬영 이미지에 대응하는 영상 데이터를 표시 모듈(1140)에 전달할 수 있다. 표시 모듈(1140)은 촬영 이미지에 대응하는 이미지를 표시 패널(1141)을 통해 표시할 수 있다.
또 다른 예로, 표시 모듈(1140)에서 개인 정보 인증이 실행되는 경우, 지문 센서(1161-1)는 입력된 지문 정보를 입력 데이터로써 획득할 수 있다. 프로세서(1110)는 지문 센서(1161-1)를 통해 획득한 입력 데이터를 메모리(1120)에 저장된 인증 데이터와 비교하고, 비교 결과에 따라 어플리케이션을 실행할 수 있다. 표시 모듈(1140)은 어플리케이션의 로직에 따라 실행된 정보를 표시 패널(1141)을 통해 표시할 수 있다.
또 다른 예로, 표시 모듈(1140)에 표시된 음악 스트리밍 아이콘이 선택된 경우, 프로세서(1110)는 입력 센서(1161-2)를 통해서 사용자 입력을 획득하고, 메모리(1120)에 저장된 음악 스트리밍 어플리케이션을 활성화시킬 수 있다. 음악 스트리밍 어플리케이션에서 음악 실행 명령이 입력되면 프로세서(1110)는 음향 출력 모듈(1163)을 활성화시켜 음악 실행 명령에 부합하는 음향 정보를 사용자에게 제공할 수 있다.
이상에서, 전자 장치(1000)의 동작을 간략히 설명하였다. 이하에서 전자 장치(1000)의 구성에 대해 상세히 설명한다. 후술하는 전자 장치(1000)의 구성들 중 일부는 일체화되어 하나의 구성으로 제공될 수 있고, 하나의 구성이 2 이상의 구성으로 분리되어 제공될 수도 있다.
도 26을 참조하면, 전자 장치(1000)는 네트워크(예컨대, 근거리 무선 통신 네트워크 또는 원거리 무선 통신 네트워크)를 통하여 외부 전자 장치(2000)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(1000)는 프로세서(1110), 메모리(1120), 입력 모듈(1130), 표시 모듈(1140), 전원 모듈(1150), 내장형 모듈(1160), 및 외장형 모듈(1170)을 포함할 수 있다. 일 실시예에 따르면, 전자 장치(1000)는 상술한 구성요소들 중 적어도 하나가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 일 실시예에 따르면, 상술한 구성요소들 중 일부의 구성요소는(예컨대, 센서 모듈(1161), 안테나 모듈(1162), 또는 음향 출력 모듈(1163))은 다른 하나의 구성요소(예컨대, 표시 모듈(1140))에 통합될 수 있다.
프로세서(1110)는, 소프트웨어를 실행하여 프로세서(1110)에 연결된 전자 장치(1000)의 적어도 하나의 다른 구성요소(예컨대, 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(1110)는 다른 구성요소(예컨대, 입력 모듈(1130), 센서 모듈(1161) 또는 통신 모듈(1173))로부터 수신된 명령 또는 데이터를 휘발성 메모리(1121)에 저장하고, 휘발성 메모리(1121)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터는 비휘발성 메모리(1122)에 저장될 수 있다.
프로세서(1110)는 메인 프로세서(1111)와 보조 프로세서(1112)를 포함할 수 있다. 도 24 및 도 25의 영상 변환부(150)는 메인 프로세서(1111) 또는 보조 프로세서(1112)에 대응하거나, 이들의 하나의 기능 블록일 수 있다.
메인 프로세서(1111)는 중앙처리장치(1111-1, CPU: central processing unit) 또는 어플리케이션 프로세서(AP: application processor) 중 하나 이상을 포함할 수 있다. 메인 프로세서(1111)는 그래픽 처리 유닛(1111-2, GPU: graphic processing unit), 커뮤니케이션 프로세서(CP: communication processor), 및 이미지 신호 프로세서(ISP: image signal processor) 중 어느 하나 이상을 더 포함할 수도 있다. 메인 프로세서(1111)는 신경망 처리 장치(1111-3, NPU: neural processing unit)을 더 포함할 수도 있다. 신경망 처리 장치는 인공지능 모델의 처리에 특화된 프로세서로, 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 상술한 처리 장치(processing unit) 및 프로세서 중 적어도 두 개가 하나의 통합된 구성(예컨대, 단일 칩)으로 구현되거나, 각각이 독립된 구성(예컨대, 복수 개의 칩)으로 구현될 수 있다.
보조 프로세서(1112)는 컨트롤러(1112-1)를 포함할 수 있다. 컨트롤러(1112-1)는 인터페이스 변환 회로 및 타이밍 제어 회로를 포함할 수 있다. 컨트롤러(1112-1)는 메인 프로세서(1111)로부터 영상 신호를 수신하고, 표시 모듈(1140)과의 인터페이스 사양에 맞도록 영상 신호의 데이터 포맷을 변환하여 영상 데이터를 출력할 수 있다. 컨트롤러(1112-1)는 표시 모듈(1140)의 구동에 필요한 각종 제어 신호를 출력할 수 있다.
보조 프로세서(1112)는 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 등을 더 포함할 수 있다. 데이터 변환회로(1112-2)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치(1000)의 특성 또는 사용자의 설정 등에 따라 원하는 휘도로 영상이 표시되도록 영상 데이터를 보상하거나, 소비 전력의 저감 또는 잔상 보상 등을 위해 영상 데이터를 변환할 수 있다. 감마 보정회로(1112-3)는 전자 장치(1000)에 표시되는 영상이 원하는 감마 특성을 갖도록 영상 데이터 또는 감마 기준 전압 등을 변환할 수 있다. 렌더링 회로(1112-4)는 컨트롤러(1112-1)로부터 영상 데이터를 수신하고, 전자 장치(1000)에 적용되는 표시 패널(1141)의 화소 배치 등을 고려하여 영상 데이터를 렌더링할 수 있다. 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 중 적어도 하나는 다른 구성요소(예컨대, 메인 프로세서(1111) 또는 컨트롤러(1112-1))에 통합될 수 있다. 데이터 변환회로(1112-2), 감마 보정회로(1112-3), 렌더링 회로(1112-4) 중 적어도 하나는 후술하는 데이터 드라이버(1143)에 통합될 수도 있다.
메모리(1120)는 전자 장치(1000)의 적어도 하나의 구성 요소(예컨대, 프로세서(1110) 또는 센서 모듈(1161))에 의해 사용되는 다양한 데이터 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 저장할 수 있다. 메모리(1120)는 휘발성 메모리(1121) 및 비휘발성 메모리(1122) 중 적어도 하나 이상을 포함할 수 있다.
입력 모듈(1130)은 전자 장치(1000)의 구성 요소(예컨대, 프로세서(1110), 센서 모듈(1161) 또는 음향 출력 모듈(1163))에 사용될 명령 또는 데이터를 전자 장치(1000)의 외부(예컨대, 사용자 또는 외부의 전자 장치(2000))로부터 수신할 수 있다.
입력 모듈(1130)은 사용자로부터 명령 또는 데이터가 입력되는 제1 입력 모듈(1131) 및 외부 전자 장치(2000)로부터 명령 또는 데이터가 입력되는 제2 입력 모듈(1132)을 포함할 수 있다. 제1 입력 모듈(1131)은 마이크, 마우스, 키보드, 키(예컨대, 버튼) 또는 펜(예컨대, 패시브 펜 또는 액티브 펜)을 포함할 수 있다. 제2 입력 모듈(1132)은 외부 전자 장치(2000)와 유선 또는 무선으로 연결할 수 있는 지정된 프로토콜을 지원할 수 있다. 일 실시 예에 따르면, 제2 입력 모듈(1132)은 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 제2 입력 모듈(1132)은 외부 전자 장치(2000)와 물리적으로 연결시킬 수 있는 커넥터, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예컨대, 헤드폰 커넥터)를 포함할 수 있다.
표시 모듈(1140)은 사용자에게 시각적으로 정보를 제공할 수 있다. 표시 모듈(1140)은 표시 패널(1141), 게이트 드라이버(1142), 및 데이터 드라이버(1143)를 포함할 수 있다. 게이트 드라이버(1142) 및 데이터 드라이버(1143)는 도 1의 게이트 구동부(120) 및 데이터 구동부(130)에 각각 대응할 수 있다. 표시 모듈(1140)은 표시 패널(1141)을 보호하기 위한 윈도우, 샤시, 브라켓을 더 포함할 수 있다.
표시 패널(1141)은 액정 표시 패널, 유기 발광 표시 패널, 또는 무기 발광 표시 패널을 포함할 수 있으며, 표시 패널(1141)의 종류는 특별히 제한되지 않는다. 표시 패널(1141)은 리지드 타입이거나, 롤링이 가능하거나 폴딩이 가능한 플렉서블 타입일수 있다. 표시 모듈(1140)은 표시 패널(1141)을 지지하는 서포터, 브라켓, 또는 방열부재 등을 더 포함할 수 있다.
게이트 드라이버(1142)는 구동칩으로써 표시 패널(1141)에 실장될 수 있다. 또한, 게이트 드라이버(1142)는 표시 패널(1141)에 집적화될 수 있다. 예컨대, 게이트 드라이버(1142)는 표시 패널(1141)에 내제화된 ASG(Amorphous Silicon TFT Gate driver circuit), LTPS(Low Temperature Polycrystaline Silicon) TFT Gate driver circuit 또는 OSG(Oxide Semiconductor TFT Gate driver circuit)을 포함할 수 있다. 게이트 드라이버(1142)는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 표시 패널(1141)에 스캔 신호들을 출력할 수 있다.
표시 패널(1141)은 발광 드라이버를 더 포함할 수 있다. 발광 드라이버는 컨트롤러(1112-1)로부터 수신한 제어 신호에 응답하여 표시 패널(1141)에 발광 제어 신호를 출력할 수 있다. 발광 드라이버는 게이트 드라이버(1142)와 구별되어 형성되거나, 게이트 드라이버(1142)에 통합될 수 있다.
데이터 드라이버(1143)는 컨트롤러(1112-1)로부터 제어 신호를 수신하고, 제어 신호에 응답하여 영상 데이터를 아날로그 전압(예컨대, 데이터 전압)으로 변환한 후 표시 패널(1141)에 데이터 전압들을 출력할 수 있다.
데이터 드라이버(1143)는 다른 구성요소(예컨대, 컨트롤러(1112-1))에 통합될 수 있다. 상술한 컨트롤러(1112-1)의 인터페이스 변환 회로 및 타이밍 제어 회로의 기능은 데이터 드라이버(1143)에 통합될 수도 있다.
표시 모듈(1140)은 발광 드라이버 및 전압 발생회로 등을 더 포함할 수 있다. 전압 발생회로는 표시 패널(1141)의 구동에 필요한 각종 전압들을 출력할 수 있다.
전원 모듈(1150)은 전자 장치(1000)의 구성 요소에 전력을 공급할 수 있다. 전원 모듈(1150)은 전원 전압을 충전하는 배터리를 포함할 수 있다. 배터리는 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 전원 모듈(1150)은 PMIC(power management integrated circuit)를 포함할 수 있다. PMIC는 상술한 모듈 및 후술하는 모듈 각각에 최적화된 전원을 공급할 수 있다. 전원 모듈(1150)은 배터리와 전기적으로 연결된 무선 전력 송수신 부재를 포함할 수 있다. 무선 전력 송수신 부재는 코일 형태의 복수의 안테나 방사체를 포함할 수 있다.
전자 장치(1000)는 내장형 모듈(1160)과 외장형 모듈(1170)을 더 포함할 수 있다. 내장형 모듈(1160)은 센서 모듈(1161), 안테나 모듈(1162), 및 음향 출력 모듈(1163)을 포함할 수 있다. 외장형 모듈(1170)은 카메라 모듈(1171), 라이트 모듈(1172), 및 통신 모듈(1173)을 포함할 수 있다.
센서 모듈(1161)은 사용자의 신체에 의한 입력 또는 제1 입력 모듈(1131) 중 펜에 의한 입력을 감지하고, 상기 입력에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(1161)은 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 어느 하나 이상을 포함할 수 있다.
지문 센서(1161-1)는 사용자의 지문에 대응하는 데이터 값을 생성할 수 있다. 지문 센서(1161-1)는 광 방식 또는 정전 용량 방식의 지문 센서 중 어느 하나를 포함할 수 있다.
입력 센서(1161-2)는 사용자의 신체에 의한 입력 또는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 입력 센서(1161-2)는 입력에 의한 정전용량 변화량을 데이터 값으로 생성할 수 있다. 입력 센서(1161-2)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다.
입력 센서(1161-2)는 혈압, 수분, 또는 체지방과 같은 생체 신호를 측정할 수도 있다. 예컨대, 사용자가 센서층 또는 센싱 패널에 신체 일부를 접촉하고 일정한 시간 동안 움직이지 않는 경우, 신체 일부에 의한 전기장(electric field) 변화에 기초하여, 입력 센서(1161-2)는 생체 신호를 감지하여 하여 사용자가 원하는 정보를 표시 모듈(1140)로 출력할 수 있다.
디지타이저(1161-3)는 펜에 의한 입력의 좌표 정보에 대응하는 데이터 값을 생성할 수 있다. 디지타이저(1161-3)는 입력에 의한 전자기 변화량을 데이터 값으로 생성할 수 있다. 디지타이저(1161-3)는 패시브 펜에 의한 입력을 감지하거나, 액티브 펜과 데이터를 송수신할 수 있다.
지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 연속공정을 통해 표시 패널(1141) 상에 형성된 센서층으로 구현될 수도 있다. 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3)는 표시 패널(1141)의 상측에 배치될 수 있고, 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 어느 하나, 예컨대 디지타이저(1161-3)는 표시 패널(1141)의 하측에 배치될 수 있다.
지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 2 이상은 동일한 공정을 통해서 하나의 센싱 패널로 일체화되도록 형성될 수 있다. 하나의 센싱 패널로 일체화될 경우, 센싱 패널은 표시 패널(1141)과 표시 패널(1141)의 상측에 배치되는 윈도우 사이에 배치될 수 있다. 일 실시예에 따르면, 센싱 패널은 윈도우 상에 배치될 수도 있으며, 센싱 패널의 위치는 특별히 제한되지 않는다.
지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나는 표시 패널(1141)에 내장될 수 있다. 즉, 표시 패널(1141)에 포함된 소자들(예를 들어, 발광 소자, 트랜지스터 등)을 형성하는 공정을 통해 지문 센서(1161-1), 입력 센서(1161-2), 및 디지타이저(1161-3) 중 적어도 하나를 동시에 형성할 수 있다.
그밖에 센서 모듈(1161)은 전자 장치(1000)의 내부 상태 또는 외부 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(1161)은 예를 들어 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 더 포함할 수 있다.
안테나 모듈(1162)은 신호 또는 전력을 외부로 송신하거나 외부로부터 수신하기 위한 하나 이상의 안테나들을 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(1173)은 통신 방식에 적합한 안테나를 통하여 신호를 외부 전자 장치로 송신하거나, 외부 전자 장치로부터 수신할 수 있다. 안테나 모듈(1162)의 안테나 패턴은 표시 모듈(1140)의 하나의 구성(예컨대 표시 패널(1141)) 또는 입력 센서(1161-2) 등에 일체화될 수도 있다.
음향 출력 모듈(1163)은 음향 신호를 전자 장치(1000)의 외부로 출력하기 위한 장치로서, 예를 들면, 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용되는 스피커와 전화 수신 전용으로 사용되는 리시버를 포함할 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 일체 또는 별도로 형성될 수 있다. 음향 출력 모듈(1163)의 음향 출력 패턴은 표시 모듈(1140)에 일체화될 수도 있다.
카메라 모듈(1171)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(1171)은 하나 이상의 렌즈, 이미지 센서, 또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라 모듈(1171)은 사용자의 유무, 사용자의 위치, 사용자의 시선 등을 측정할 수 있는 적외선 카메라를 더 포함할 수 있다.
라이트 모듈(1172)은 광을 제공할 수 있다. 라이트 모듈(1172)은 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 라이트 모듈(1172)은 카메라 모듈(1171)과 연동하여 동작하거나 독립적으로 동작할 수 있다.
통신 모듈(1173)은 전자 장치(1000)와 외부 전자 장치(2000) 사이의 유선 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(1173)은 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈과 같은 무선 통신 모듈과 LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈과 같은 유선 통신 모듈 중 어는 하나를 포함하거나 모두 포함할 수 있다. 통신 모듈(1173)은 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크 또는 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예컨대, LAN 또는 WAN)와 같은 원거리 통신 네트워크를 통하여 외부 전자 장치(2000)와 통신할 수 있다. 상술한 여러 종류의 통신 모듈(1173)은 하나의 칩으로 구현되거나 또는 각각 별도의 칩으로 구현될 수 있다.
입력 모듈(1130), 센서 모듈(1161), 카메라 모듈(1171) 등은 프로세서(1110)와 연동하여 표시 모듈(1140)의 동작을 제어하는데 활용될 수 있다.
프로세서(1110)는 입력 모듈(1130)로부터 수신된 입력 데이터에 근거하여, 표시 모듈(1140), 음향 출력 모듈(1163), 카메라 모듈(1171), 또는 라이트 모듈(1172)에 명령 또는 데이터를 출력할 수 있다. 예컨대, 프로세서(1110)는 마우스 또는 액티브 펜 등을 통해 인가된 입력 데이터에 대응하여 영상 데이터를 생성하여 표시 모듈(1140)에 출력하거나, 입력 데이터에 대응하여 명령 데이터를 생성하여 카메라 모듈(1171) 또는 라이트 모듈(1172)에 출력할 수 있다. 프로세서(1110)는 입력 모듈(1130)로부터 일정 시간동안 입력 데이터가 수신되지 않을 경우, 전자 장치(1000)의 동작 모드를 저전력 모드 또는 슬립 모드(sleep mode)로 전환시켜 전자 장치(1000)에서 소비되는 전력을 저감시킬 수 있다.
프로세서(1110)는 센서 모듈(1161)로부터 수신된 센싱 데이터에 근거하여, 표시 모듈(1140), 음향 출력 모듈(1163), 카메라 모듈(1171), 또는 라이트 모듈(1172)에 명령 또는 데이터를 출력할 수 있다. 예컨대, 프로세서(1110)는 지문 센서(1161-1)에 의해 인가된 인증 데이터를 메모리(1120)에 저장된 인증 데이터와 비교한 후, 비교 결과에 따라 어플리케이션을 실행할 수 있다. 프로세서(1110)는 입력 센서(1161-2) 또는 디지타이저(1161-3)에 의해 감지된 센싱 데이터에 근거하여 명령을 실행하거나 대응하는 영상 데이터를 표시 모듈(1140)에 출력할 수 있다. 센서 모듈(1161)에 온도 센서가 포함되는 경우, 프로세서(1110)는 센서 모듈(1161)로부터 측정된 온도에 대한 온도 데이터를 수신하고, 온도 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다.
프로세서(1110)는 카메라 모듈(1171)로부터 사용자의 유무, 사용자의 위치, 사용자의 시선 등에 대한 측정 데이터를 수신할 수 있다. 프로세서(1110)는 측정 데이터를 근거로 영상 데이터에 대한 휘도 보정 등을 더 실시할 수 있다. 예컨대, 카메라 모듈(1171)로부터의 입력을 통해 사용자의 유무를 판단한 프로세서(1110)는 데이터 변환회로(1112-2) 또는 감마 보정회로(1112-3)를 통해 휘도가 보정된 영상 데이터를 표시 모듈(1140)에 출력할 수 있다.
상기 구성 요소들 중 일부 구성 요소들은 주변 기기들간 통신 방식, 예컨대, 버스, GPIO(general purpose input/output), SPI(serial peripheral interface), MIPI(mobile industry processor interface), 또는 UPI(Ultra path interconnect) 링크를 통해 서로 연결되어 신호(예컨대, 명령 또는 데이터)를 상호간에 교환할 수 있다. 프로세서(1110)는 표시 모듈(1140)과 서로 약속된 인터페이스로 통신할 수 있으며, 예컨대, 상술한 통신 방식 중 어느 하나를 이용할 수 있고, 상술한 통신 방식에 제한되지 않는다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치(1000)는 다양한 형태의 장치가 될 수 있다. 전자 장치(1000)는, 예를 들면, 휴대용 통신 장치 (예컨대, 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치 중 적어도 하나를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치(1000)는 전술한 기기들에 한정되지 않는다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시부
120: 게이트 구동부
130: 데이터 구동부
140: 타이밍 제어부
141: 패딩 블록
142: 서브-픽셀 렌덕링 블록
143: 디밍 블록
PXL: 화소
SPRF: 렌더링 필터
SPX: 서브 화소
R, G, B: 적색, 녹색, 및 청색 서브 화소들

Claims (20)

  1. 제2 화소 배열에 따라 배열된 서브 화소들을 포함하는 표시 패널; 및
    제1 화소 배열에 대응하는 제1 프레임 데이터를 상기 제2 화소 배열에 대응하는 제2 프레임 데이터로 변환하며, 상기 제2 프레임 데이터에 대응하는 데이터 신호들을 상기 서브 화소들에 제공하는 구동부를 포함하고,
    상기 구동부는,
    상기 제1 프레임 데이터의 각각의 라인 데이터의 전단 및 후단 중 적어도 하나에 패딩 값을 추가하여, 상기 제1 프레임 데이터를 패딩 데이터로 변환하는 패딩 회로; 및
    상기 패딩 데이터에 렌더링 필터를 적용하여 상기 제2 프레임 데이터를 생성하는 렌더링 회로를 포함하는, 표시 장치.
  2. 제1 항에 있어서, 상기 제2 화소 배열에 따른 제2 화소를 구성하는 상기 서브 화소들의 개수는 상기 제1 화소 배열에 따른 제1 화소를 구성하는 상기 서브 화소들의 개수와 다른, 표시 장치.
  3. 제1 항에 있어서, 상기 패딩 회로는 상기 라인 데이터의 전단에 제1 패딩 값을 추가하며,
    상기 렌더링 회로는 상기 라인 데이터 내 이전 데이터 값과 현재 데이터 값에 1차원의 상기 렌더링 필터를 적용하는, 표시 장치.
  4. 제3 항에 있어서, 상기 패딩 값은 0이거나 0의 계조에 대응하는, 표시 장치.
  5. 제3 항에 있어서, 상기 패딩 회로는 상기 라인 데이터의 첫번째 데이터 값에 오프셋 값을 곱연산하여 상기 제1 패딩 값을 산출하는, 표시 장치.
  6. 제1 항에 있어서, 상기 패딩 회로는 상기 라인 데이터의 후단에 제2 패딩 값을 추가하며,
    상기 렌더링 회로는 상기 라인 데이터 내 현재 데이터 값과 이후 데이터 값에 1차원의 상기 렌더링 필터를 적용하는, 표시 장치.
  7. 제1 항에 있어서, 상기 서브 화소들은 제1 색 서브 화소, 제2 색 서브 화소, 및 제3 색 서브 화소를 포함하고,
    상기 제1 프레임 데이터는 상기 제1 색 서브 화소에 대한 제1 색 데이터, 상기 제2 색 서브 화소에 대한 제2 색 데이터, 및 상기 제3 색 서브 화소에 대한 제3 색 데이터를 포함하며,
    상기 패딩 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 상기 패딩 값을 추가하고,
    상기 렌더링 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 제1 렌더링 필터를 적용하는, 표시 장치.
  8. 제7 항에 있어서, 상기 패딩 회로 및 상기 렌더링 회로는 상기 제2 색 데이터를 바이패스시키는, 표시 장치.
  9. 제8 항에 있어서, 상기 구동부는 상기 제2 색 데이터의 값들 중 상기 표시 패널의 가장자리에 대응하는 값들을 디밍 처리하는 디밍 회로를 더 포함하는, 표시 장치.
  10. 제1 항에 있어서, 상기 패딩 회로는 상기 제1 프레임 데이터의 전단 및 후단 중 적어도 하나에 패딩 라인 데이터를 추가하는, 표시 장치.
  11. 제10 항에 있어서, 상기 패딩 회로는 상기 제1 프레임 데이터의 전단에 제1 패딩 라인 데이터를 추가하며,
    상기 렌더링 회로는 상기 라인 데이터 내 현재 데이터 값 및 상기 현재 데이터 값에 인접한 이전 라인 데이터 내 데이터 값에 상기 렌더링 필터를 적용하는, 표시 장치.
  12. 제10 항에 있어서, 상기 패딩 회로는, 상기 제1 프레임 데이터 내 첫번째 라인 데이터 및 마지막 라인 데이터 중 적어도 하나에 제1 오프셋 값을 적용하여 상기 패딩 라인 데이터를 산출하며, 상기 제1 프레임 데이터 내 다른 라인 데이터에 제2 오프셋 값을 적용하여 상기 다른 라인 데이터에 대한 상기 패딩 값을 산출하고,
    상기 제2 오프셋 값은 상기 제1 오프셋 값과 다른, 표시 장치.
  13. 제1 항에 있어서, 상기 서브 화소들은 제1 색 서브 화소, 제2 색 서브 화소, 및 제3 색 서브 화소를 포함하고,
    상기 제1 프레임 데이터는 상기 제1 색 서브 화소에 대한 제1 색 데이터, 상기 제2 색 서브 화소에 대한 제2 색 데이터, 및 상기 제3 색 서브 화소에 대한 제3 색 데이터를 포함하며,
    상기 패딩 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각의 전단에 제1 패딩 라인 데이터를 추가하고,
    상기 렌더링 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 렌더링 필터를 적용하는, 표시 장치.
  14. 제13 항에 있어서, 상기 패딩 회로는 상기 제2 색 데이터의 후단에 제2 패딩 라인 데이터를 추가하고,
    상기 렌더링 회로는 상기 제2 색 데이터에 상기 렌더링 필터를 적용하는, 표시 장치.
  15. 제1 항에 있어서, 상기 제1 프레임 데이터가 풀 화이트 영상인 경우, 상기 표시 패널의 가장 자리에 가장 인접한 최외곽 서브 화소들의 휘도는 상기 서브 화소들 중 상기 최외곽 서브 화소들을 제외한 나머지 서브 화소들의 휘도와 다른, 표시 장치.
  16. 제2 화소 배열에 따라 배열된 서브 화소들을 포함하는 표시 패널; 및
    제1 화소 배열에 대응하는 제1 프레임 데이터를 상기 제2 화소 배열에 대응하는 제2 프레임 데이터로 변환하며, 상기 제2 프레임 데이터에 대응하는 데이터 신호들을 상기 서브 화소들에 제공하는 구동부를 포함하고,
    상기 구동부는,
    상기 제1 프레임 데이터의 전단 및 후단 중 적어도 하나에 라인 데이터를 패딩하여, 상기 제1 프레임 데이터를 패딩 데이터로 변환하는 패딩 회로; 및
    상기 패딩 데이터에 렌더링 필터를 적용하여 상기 제2 프레임 데이터를 생성하는 렌더링 회로를 포함하는, 표시 장치.
  17. 제16 항에 있어서, 상기 패딩 회로는 상기 제1 프레임 데이터의 전단에 제1 패딩 라인 데이터를 추가하며,
    상기 렌더링 회로는 상기 라인 데이터 내 현재 데이터 값 및 상기 현재 데이터 값에 인접한 이전 라인 데이터 내 데이터 값에 상기 렌더링 필터를 적용하는, 표시 장치.
  18. 제16 항에 있어서, 상기 패딩 회로는,
    상기 제1 프레임 데이터 내 첫번째 라인 데이터 및 마지막 라인 데이터 중 적어도 하나에 제1 오프셋 값을 적용하여 패딩할 상기 라인 데이터의 첫번째 값을 산출하며,
    상기 제1 프레임 데이터 내 상기 첫번째 라인 데이터 및 상기 마지막 라인 데이터 중 상기 적어도 하나에 제2 오프셋 값을 적용하여 패딩할 상기 라인 데이터의 상기 첫번째 값을 제외한 적어도 하나의 나머지 값을 산출하며,
    상기 제2 오프셋 값은 상기 제1 오프셋 값과 다른, 표시 장치.
  19. 제16 항에 있어서, 상기 서브 화소들은 제1 색 서브 화소, 제2 색 서브 화소, 및 제3 색 서브 화소를 포함하고,
    상기 제1 프레임 데이터는 상기 제1 색 서브 화소에 대한 제1 색 데이터, 상기 제2 색 서브 화소에 대한 제2 색 데이터, 및 상기 제3 색 서브 화소에 대한 제3 색 데이터를 포함하며,
    상기 패딩 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각의 전단에 제1 패딩 라인 데이터를 추가하고,
    상기 렌더링 회로는 상기 제1 색 데이터 및 상기 제3 색 데이터 각각에 렌더링 필터를 적용하는, 표시 장치.
  20. 제19 항에 있어서, 상기 패딩 회로는 상기 제2 색 데이터의 후단에 제2 패딩 라인 데이터를 추가하고,
    상기 렌더링 회로는 상기 제2 색 데이터에 상기 렌더링 필터를 적용하는, 표시 장치.
KR1020220107946A 2022-08-26 2022-08-26 표시 장치 KR20240029696A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220107946A KR20240029696A (ko) 2022-08-26 2022-08-26 표시 장치
US18/323,978 US12008953B2 (en) 2022-08-26 2023-05-25 Display device
CN202311016044.9A CN117636815A (zh) 2022-08-26 2023-08-14 显示装置
US18/738,178 US20240331622A1 (en) 2022-08-26 2024-06-10 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220107946A KR20240029696A (ko) 2022-08-26 2022-08-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20240029696A true KR20240029696A (ko) 2024-03-06

Family

ID=89998033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220107946A KR20240029696A (ko) 2022-08-26 2022-08-26 표시 장치

Country Status (3)

Country Link
US (2) US12008953B2 (ko)
KR (1) KR20240029696A (ko)
CN (1) CN117636815A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492379B2 (en) 2002-01-07 2009-02-17 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with increased modulation transfer function response
TWI310169B (en) * 2005-09-22 2009-05-21 Chi Mei Optoelectronics Corp Liquid crystal display and over-driving method thereof
US20120086741A1 (en) * 2009-07-01 2012-04-12 Sharp Kabushiki Kaisha Image Display Device
KR102063973B1 (ko) 2012-09-12 2020-01-09 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102520697B1 (ko) 2018-05-02 2023-04-11 엘지디스플레이 주식회사 서브픽셀 렌더링 디스플레이 장치 및 그의 영상 처리 방법
KR102211994B1 (ko) 2020-01-02 2021-02-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102673832B1 (ko) 2020-02-07 2024-06-11 삼성전자주식회사 디스플레이를 포함하는 전자 장치
KR20220099168A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 구동 방법

Also Published As

Publication number Publication date
US20240331622A1 (en) 2024-10-03
US20240071293A1 (en) 2024-02-29
CN117636815A (zh) 2024-03-01
US12008953B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
US20240127743A1 (en) Integrated circuit, display device, and method of driving the display device
CN117935718A (zh) 显示装置和电子装置
US12008953B2 (en) Display device
US20240331626A1 (en) Display panel
CN221466259U (zh) 源极驱动器、显示装置和电子装置
US11996026B1 (en) Scan driver and display device
US20240233603A9 (en) Display device and driving method thereof
KR20240053510A (ko) 집적 회로, 표시 장치, 및 표시 장치의 구동 방법
US20240242646A1 (en) Display device and method for inspecting the same
US20240274058A1 (en) Data driver and display device including the same
US12125452B2 (en) Display device having a light spread region between a high and low gray region and a method of driving thereof
US20240105134A1 (en) Display device, a method of operating a display device and a display driver
US20240331602A1 (en) Pixel circuit and display apparatus including the same
US20240282245A1 (en) Display device, driving method thereof, and electronic device using the same
US20240135858A1 (en) Display device and method of driving the same
KR20240059695A (ko) 표시 장치 및 그의 구동방법
KR20240144520A (ko) 표시 장치 및 이를 포함하는 전자 장치
KR20240041192A (ko) 데이터 드라이버, 데이터 드라이버를 포함하는 표시 장치, 및 데이터 드라이버를 포함하는 전자 기기
KR20240065569A (ko) 표시 장치 및 그 구동 방법
CN117894266A (zh) 集成电路、显示装置及显示装置的驱动方法
KR20240039979A (ko) 표시 장치, 이의 구동 방법, 및 전자 기기
KR20240128180A (ko) 표시 장치
KR20240068943A (ko) 표시 장치 및 그의 구동 방법, 및 표시 장치를 포함하는 전자 장치
KR20240146181A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240075145A (ko) 데이터 구동 회로, 그것을 포함하는 표시 장치 및 동작 방법